CN112292673A - I3c从机接口、具有i3c从机接口的集成电路及用于运行i3c从机接口的方法 - Google Patents

I3c从机接口、具有i3c从机接口的集成电路及用于运行i3c从机接口的方法 Download PDF

Info

Publication number
CN112292673A
CN112292673A CN201980042163.7A CN201980042163A CN112292673A CN 112292673 A CN112292673 A CN 112292673A CN 201980042163 A CN201980042163 A CN 201980042163A CN 112292673 A CN112292673 A CN 112292673A
Authority
CN
China
Prior art keywords
bus
slave
slave interface
matching device
matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980042163.7A
Other languages
English (en)
Inventor
D·茨韦亚诺维奇
J·哈耶克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN112292673A publication Critical patent/CN112292673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40091—Bus bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种I3C从机(1)的接口(11)。根据本发明的所述接口(11)实现将所述I3C从机(1)与I2C主机也连接到常规I2C总线(20)。为此，设有附加的匹配装置(11，12)，所述匹配装置将所述I2C总线(20)的信号匹配至I3C从机(1)。

Description

I3C从机接口、具有I3C从机接口的集成电路及用于运行I3C从 机接口的方法
技术领域
作为用于在不同的电路部分之间——例如在控制器和外围设备之间——进行通信的数据总线，例如已知内部集成电路总线，其简称I2C总线。这种总线系统设计为主机从机总线系统(Master-Slave-Bussystem)。
背景技术
文献DE 10 2012 222 357 A1公开了一种I2C从机接口，其中，当以不同的运行模式运行I2C从机构件时避免总线上多个设备之间的冲突。
所述I2C总线的一种扩展方案是所谓的改进的内部集成电路总线(ImprovedIntegrated Circuit Bus)，简称I3C总线。I3C总线建立在I2C总线的基础上。在此，也可以在I3C总线上借助I3C主机运行I2C从机。也可以在I3C总线上借助I3C主机混合运行I3C从机和I2C从机。然而，不设置在I2C总线上I3C从机与I2C主机的连接。
发明内容
本发明提出了一种具有权利要求1的特征的改进的内部集成电路(I3C)从机接口、一种具有权利要求6的特征的集成电路，以及一种用于运行具有权利要求7的特征的I3C从机接口的方法。
据此提出：
一种用于将I3C从机与I3C总线或I2C总线耦合的I3C从机接口。所述I3C从机接口包括匹配装置。所述匹配装置设计用于将所述I3C从机连接到I2C总线。
还提出：
一种具有根据本发明的I3C从机接口的集成电路。
最后提出：
一种用于运行I3C从机接口的方法。所述方法包括提供匹配装置的步骤。所述匹配装置设计用于将I3C从机连接到I2C总线。另外，所述方法包括将I3C从机借助所提供的匹配装置与I3C总线或I2C总线耦合的步骤。
本发明的优点
本发明所基于的知识为，虽然能够在I3C总线上运行I2C从机，但反之，不设置在I2C总线上借助I2C主机运行I3C从机。
因此，本发明的构思就是考虑到这种知识，并且提出一种I3C从机的扩展，以能够实现将I3C从机接口连接到I2C总线。为此，根据本发明在I3C从机接口中设置附加的匹配装置，所述匹配装置能够实现在所述I2C总线与所述I3C从机之间的信号的信号匹配。
这种用于将I2C总线的信号匹配用于I3C从机的匹配装置例如可以与用于将I2C从机耦合到I2C总线的相应的电路配置类似地实现。特别地，这种匹配装置例如可以包括驱动器级、滤波器元件或延迟元件，其例如用于例如将I2C从机耦合到I2C总线。
因此，以这种方式也能够实现将I3C从机连接到I2C总线。特别地，因此能够实现在常规的I2C总线上运行新类型的I3C从机。以这种方式例如可以将具有I3C接口的组件作为I3C从机接入到现有的常规基础设施上，所述基础设施借助I2C总线、尤其I2C主机来运行。
这一方面实现了在常规的、可能较旧的系统上也使用新式I3C从机，所述系统是基于I2C总线、尤其借助I2C主机实现的。此外，例如由于I2C总线系统的较低的数据速率和其根据规范在信号波形中的较大的容差，该I2C总线系统也可以作为具有较大空间延展的总线系统来运行。通过根据本发明地为I2C总线系统扩展I3C从机，对于这种情况也可以在相应的总线系统上使用I3C从机。
根据一种实施方式，用于将I3C从机连接到I2C总线的匹配装置是可跨接的和/或可停用的。以这种方式，所述匹配装置仅当其为此所需时才需要接入到I3C从机与所连接的总线之间的信号波形中。这例如能够实现不仅在I2C总线系统上而且在I3C总线系统上运行I3C从机。
根据一种实施方式，所述匹配装置包括一定数量的一个或多个延迟元件、消抖滤波器(Glitch-Filter)和/或驱动器元件。例如为延迟元件、消抖滤波器或驱动器元件的这类电路元件尤其用于将I2C从机连接到I2C总线。因此例如尤其在I2C总线上运行期间必要时高容差的情况下，尤其在高空间延展或其他干扰影响的情况下，延迟元件仍能够实现可靠的运行和数据交换。消抖滤波器例如可以用于对所传输的信号进行消除抖动(Entprellung)或类似目的。驱动器元件、特别是用于连接到I2C总线的驱动器元件能够实现对所发送的和/或接收的信号——尤其是I2C总线上的数据信号和时钟信号——进行充分的信号增强。此外，显然也可以是任意其他的用于对I3C从机和I2C总线之间的信号进行匹配的电路元件。
根据一种实施方式，所述I3C从机接口包括控制装置。所述控制装置可以设计用于接收外部信令(Signalisierung)。所述外部信令例如可以是表示用于如下数据总线的信令：所述I3C从机接口连接到所述数据总线或所述I3C从机接口要连接到所述数据总线。所述信令例如可以包括数字信号、例如数字电压信号等。特别地，例如可以借助手动开关提供信令。此外，也可以是来自其他连接的装置的信令。特别地，例如可以一次性提供信令，并且随后将其存储在信令装置中。因此，这种信令例如相应于控制装置的用于将来的运行的编程。此外，也可以连续地提供信令，并且可以在随后的时间点任意地进行匹配。
控制装置还可以设计用于根据所接收的外部信令对匹配装置进行跨接和/或停用。以这样的方式，I3C从机接口的运行可以灵活地匹配到待连接的数据总线、尤其I2C总线或I3C总线。
根据一种实施方式，所述I3C从机接口包括探测装置。所述探测装置设计用于探测连接的I3C总线或连接的I2C总线。所述探测装置还可以设计用于在探测到连接的I3C总线时跨接或停用匹配装置。在此，可以借助任意适合的方法探测所连接的总线。所述探测装置例如可以接收和分析处理连接的总线上的信号。例如可以借助探测到的时钟频率、传输的数据等来辨识所连接的总线的类型。此外，所述探测装置也可以基于与连接的总线的主机的通信来辨识所连接的总线。此外，用于探测连接的总线的其他任意方法显然也是可以的。在连接有I2C总线的情况下，可以随后激活所述匹配装置或将其添加(einschleifen)到信号波形中，以对I3C组件和连接的I2C总线之间的信号进行匹配。如果已探测到I3C总线，那么可以跨接或至少停用所述匹配装置，从而不对从机的I3C组件与连接的I3C总线之间的信号进行进一步修改。
只要有意义，上述构型方案和扩展方案可以彼此任意组合。本发明的其他构型方案、扩展方案和实现也包括本发明的上述或下述关于实施例所描述的特征的没有明确提及的组合。特别地，本领域技术人员也添加各个方面作为本发明的各个基本形式的改进或补充。
简短附图说明
以下，根据示意性附图中说明的实施例对本发明进行更详细的描述。
附图示出：
图1：根据一种实施方式的具有从机接口的I3C从机的示意性框图；
图2：根据另一种实施方式的具有从机接口的I3C从机的示意性框图；
图3：流程图的示意性图示，其基于根据一种实施方式的用于运行I3C从机接口的方法。
具体实施方式
图1示出根据一种实施方式的I3C从机1的示意性框图。I3C从机1可以连接在I3C总线或I2C总线20上。数据总线、尤其I2C总线可以包括两个信号线路21、22。所述两个信号线路中的一个信号线路21例如可以作为时钟线路(SCL＝serial clock，串行时钟)，而另一个线路22可以用作数据线路(SDA＝serial data，串行数据)。
所述I2C总线20的线路21、22可以借助匹配装置11耦合。匹配装置11将I2C总线20的线路21、22与I3C从机1的内部输入/输出装置15进行连接。内部输入/输出装置15设计用于以与I3C一致的格式接收和发送信号。当I3C从机1与I3C主机连接到I3C总线时，由此可以直接地在没有进一步修改的情况下在内部输入/输出装置15和I3C总线之间交换信号。在这种情况下，例如可以跨接或停用匹配装置11。
然而，如果I3C从机1连接到I2C总线20，那么通过匹配装置11对I2C总线20和内部输入/输出装置15之间的信号进行匹配。
例如可以借助匹配装置11中的适合的驱动器元件(未示出)来匹配信号电平。以这种方式，必要时可以对电压和/或在I2C总线20上提供的功率进行匹配。此外，例如可以借助所谓的消抖滤波器或其它适合的电路元件对来自I2C总线20的信号进行抖动消除(Entprellung)。此外，也可以借助匹配装置11中的延迟元件来延迟信号线路21、22中的一个或两个上的信号波形中的边沿的上升或下降。以这种方式，例如可以匹配信号波形的同步。此外，也可以是用于对根据I3C标准的内部信号波形与外部I2C总线上的信号波形之间的信号进行匹配的其他任意适合的电路元件。
以这种方式，I3C从机1借助匹配装置11、借助附加的匹配装置11也可以连接到外部I2C总线20。
此外，为了实现尽可能灵活地使用I3C从机1，可以在需要时跨接和/或停用匹配装置11。以这种方式，也可以将I3C从机1连接到I3C总线。为此，例如可以设有控制装置12，其在需要时跨接或至少停用匹配装置11。为此，例如可以向控制装置12提供外部信令。根据所述外部信令，控制装置12随后可以激活或停用匹配装置11或完全跨接匹配装置11。为此，信令例如可以理解为向控制单元12施加预给定的电压。为此，例如可以在两个开关状态之间来回切换机械开关元件，以便向控制装置12提供相应的信令。替代地，也可以由另外的电子开关元件向控制装置12提供相应的信令。
控制装置12例如可以存储一次性提供的信令，并且随后永久地激活或停用或跨接匹配装置11。替代地，对匹配装置11进行激活或停用或跨接的过程也可以可逆地进行。在这种情况下，控制装置12可以连续地询问外部信令并且相应地激活或停用或跨接匹配装置11。
图2示出根据另一种实施方式的I3C从机1的示意性框图。根据图2所示的实施方式的I3C从机1很大程度相应于前述实施方式，在此从而不再对相应的实施进行重复。
根据图2所示的I3C从机1与前述实施方式的不同之处仅在于，替代控制装置12设有探测装置13，该探测装置自动地探测连接的I2C总线20。特别地，所述探测装置13可以区分连接的I3C总线和连接的I2C总线20。当已经探测到I2C总线时，激活匹配装置11或将其添加到内部输入/输出装置15与I2C总线20之间的信号流中。替代地，如果已经探测到I3C总线，那么停用或跨接匹配装置11。
在此，可以借助任意适合的方法探测所连接的总线。探测装置13例如可以分析总线的线路21、22中的至少一个上的信号波形，以便推断出连接的各个I3C总线或I2C总线。但此外也可以是其他任意的用于探测各个连接的总线的方法。
图3示出流程图的示意性图示，其基于根据一种实施方式的用于运行I3C从机接口的方法。
首先，在步骤S1中提供匹配装置11。所述匹配装置11设计用于将I3C从机1连接到I2C总线。在步骤S2中，将I3C从机1借助所提供的匹配装置11耦合到总线。在此，I3C从机1可以连接到I3C总线或I2C总线。
特别地，当I3C从机1已经耦合到I3C总线时，可以跨接或停用匹配装置11。当I3C从机10已经耦合到I2C总线20时，相应地可以激活匹配装置11或将所述激活匹配装置一同添加到信号路径中。
综上所述，本发明涉及一种I3C从机的接口。根据本发明的接口实现将I3C从机与I2C主机也连接到常规I2C总线。为此，设置一种附加的匹配装置，其将I2C总线的信号匹配用于I3C从机。

Claims (8)

1.一种改进的内部集成电路I3C从机接口，所述I3C从机接口用于将I3C从机(1)与I3C总线或内部集成电路I2C总线(20)耦合，所述I3C从机接口具有：
匹配装置(11)，所述匹配装置设计用于将所述I3C从机(1)连接到所述I2C总线(20)。
2.根据权利要求1所述的I3C从机接口，其中，所述匹配装置(11)包括一定数量的延迟元件、消抖滤波器和/或驱动器元件。
3.根据权利要求1或2所述的I3C从机接口，其中，所述匹配装置(11)是可跨接的或可停用的。
4.根据权利要求1至3中任一项所述的I3C从机接口，所述I3C从机接口具有控制装置(12)，所述控制装置(12)设计用于接收外部信令，并且根据所接收的外部信令来跨接或停用所述匹配装置(11)。
5.根据权利要求1至4中任一项所述的I3C从机接口，所述I3C从机接口具有探测装置(13)，所述探测装置设计用于探测连接的I3C总线或连接的I2C总线(20)，并且当已经探测到连接的I3C总线时，跨接或停用所述匹配装置(11)。
6.一种集成电路，所述集成电路具有根据权利要求1至5中任一项所述的I3C从机接口。
7.一种用于运行改进的内部集成电路I3C从机接口的方法，所述方法具有以下步骤：
提供(S1)匹配装置(11)，所述匹配装置设计用于将I3C从机(1)连接到内部集成电路I2C总线(20)；
将所述I3C从机(1)借助所提供的匹配装置(11)耦合(S2)到I3C总线或I2C总线(20)。
8.根据权利要求7所述的方法，其中，当将所述I3C从机(1)耦合到I3C总线时，跨接或停用所述匹配装置(11)。
CN201980042163.7A 2018-06-21 2019-04-12 I3c从机接口、具有i3c从机接口的集成电路及用于运行i3c从机接口的方法 Pending CN112292673A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018210061.6A DE102018210061A1 (de) 2018-06-21 2018-06-21 I3C-Slave-Schnittstelle, integrierte Schaltung mit einer I3C-Slave-Schnittstelle und Verfahren zum Betreiben einer I3C-Slave-Schnittstelle
DE102018210061.6 2018-06-21
PCT/EP2019/059580 WO2019242906A1 (de) 2018-06-21 2019-04-12 I3c-slave-schnittstelle, integrierte schaltung mit einer i3c-slave-schnittstelle und verfahren zum betreiben einer i3c-slave-schnittstelle

Publications (1)

Publication Number Publication Date
CN112292673A true CN112292673A (zh) 2021-01-29

Family

ID=66223718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980042163.7A Pending CN112292673A (zh) 2018-06-21 2019-04-12 I3c从机接口、具有i3c从机接口的集成电路及用于运行i3c从机接口的方法

Country Status (4)

Country Link
US (1) US11436180B2 (zh)
CN (1) CN112292673A (zh)
DE (1) DE102018210061A1 (zh)
WO (1) WO2019242906A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113220614A (zh) * 2021-04-30 2021-08-06 山东英信计算机技术有限公司 一种自适应管理i2c和i3c设备的方法、系统及介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2324432A2 (en) * 2008-09-08 2011-05-25 Microchip Technology Incorporated High speed i2c bus
CN104346310A (zh) * 2013-08-05 2015-02-11 豪威科技(上海)有限公司 一种高性能i2c从机数据交换电路及方法
DE102013227048A1 (de) * 2013-12-20 2015-06-25 Robert Bosch Gmbh Verfahren zum Vergeben von Geräteidentifikatoren in einem Bussystem, Master-Gerät, Slave-Gerät und Bussystem
US20150370735A1 (en) * 2014-06-18 2015-12-24 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
US20160195910A1 (en) * 2014-02-20 2016-07-07 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US20170286358A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Sensor bus communication system
CN107408094A (zh) * 2015-03-06 2017-11-28 高通股份有限公司 用于功率状态无感知接口中的链路状态检测和苏醒的技术

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228693B (zh) * 2005-02-25 2012-03-28 Nxp股份有限公司 用于i2c总线应用的信号缘变化率控制电路及其装置
US8301822B2 (en) * 2009-09-23 2012-10-30 Sandisk Il Ltd. Multi-protocol storage device bridge
FR2967510B1 (fr) * 2010-11-15 2012-12-28 St Microelectronics Rousset Conversion de protocole de communication sur bus unifilaire
US9606948B2 (en) * 2012-12-05 2017-03-28 Texas Instruments Incorporated CAN bus edge timing control for dominant-to-recessive transitions
DE102012222357A1 (de) 2012-12-05 2014-06-05 Robert Bosch Gmbh Inter-Integrated-Circuit-Slave-Schnittstelle und Verfahren zum Betrieb einerInter-Integrated-Circuit-Slave-Schnittstelle
US20150186320A1 (en) * 2013-12-27 2015-07-02 James E. Jaussi Backward compatible new form factor connector
WO2015126983A1 (en) * 2014-02-18 2015-08-27 Qualcomm Incorporated Technique to avoid metastability condition and avoid unintentional state changes of legacy i2c devices on a multi-mode bus
US9852104B2 (en) * 2014-02-20 2017-12-26 Qualcomm Incorporated Coexistence of legacy and next generation devices over a shared multi-mode bus
US10860513B1 (en) * 2019-12-12 2020-12-08 Diodes Incorporated I3C hub promoting backward compatibility with I2C

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2324432A2 (en) * 2008-09-08 2011-05-25 Microchip Technology Incorporated High speed i2c bus
CN104346310A (zh) * 2013-08-05 2015-02-11 豪威科技(上海)有限公司 一种高性能i2c从机数据交换电路及方法
DE102013227048A1 (de) * 2013-12-20 2015-06-25 Robert Bosch Gmbh Verfahren zum Vergeben von Geräteidentifikatoren in einem Bussystem, Master-Gerät, Slave-Gerät und Bussystem
US20160195910A1 (en) * 2014-02-20 2016-07-07 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US20150370735A1 (en) * 2014-06-18 2015-12-24 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
CN107408094A (zh) * 2015-03-06 2017-11-28 高通股份有限公司 用于功率状态无感知接口中的链路状态检测和苏醒的技术
US20170286358A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Sensor bus communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113220614A (zh) * 2021-04-30 2021-08-06 山东英信计算机技术有限公司 一种自适应管理i2c和i3c设备的方法、系统及介质

Also Published As

Publication number Publication date
WO2019242906A1 (de) 2019-12-26
US20210019279A1 (en) 2021-01-21
US11436180B2 (en) 2022-09-06
DE102018210061A1 (de) 2019-12-24

Similar Documents

Publication Publication Date Title
US10169282B2 (en) Bus serialization for devices without multi-device support
US8971469B2 (en) Serial data communication method and serial data communication device
US9001950B2 (en) Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus
US20060015670A1 (en) Apparatus for detecting connection of a peripheral unit to a host system
US9065732B2 (en) Communication configuration and method for debugging, respectively for programming one or more participants of the communication configuration
US9436647B2 (en) IIC bus start-stop detection circuit
US7752377B2 (en) Structure compatible with I2C bus and system management bus and timing buffering apparatus thereof
AU2011313404A1 (en) Electronic device and serial data communication method
CN113906402A (zh) 集成电路间（i2c）装置
CN112292673A (zh) I3c从机接口、具有i3c从机接口的集成电路及用于运行i3c从机接口的方法
JP5332428B2 (ja) レベルシフト回路及びその方法
KR101043571B1 (ko) 협동 회로
JPH05276171A (ja) 通信制御装置
US10977206B2 (en) Data communication device and method for data communication
US10476504B1 (en) Signal interface system and data transmission method thereof
JP2017041693A (ja) 通信装置及び通信システム
JP6413979B2 (ja) マスタノード
JP2016053747A (ja) マスター・スレーブ間通信装置およびその通信制御方法
US9892085B2 (en) Control device for I2C slave device
CN106896754B (zh) PXIe总线中触发信号的产生装置
US11146336B2 (en) Media converter and method for operating a media converter
CN117215983B (zh) I2c接口规避错误起始和停止条件的电路结构及方法
US11985219B2 (en) Digital communications bus suitable for automotive applications
JP2002229693A (ja) ユニット装着検知装置
US5859553A (en) System and method for a glitchless transition between differing delay paths

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination