CN101228693B - 用于i2c总线应用的信号缘变化率控制电路及其装置 - Google Patents

用于i2c总线应用的信号缘变化率控制电路及其装置 Download PDF

Info

Publication number
CN101228693B
CN101228693B CN2006800105399A CN200680010539A CN101228693B CN 101228693 B CN101228693 B CN 101228693B CN 2006800105399 A CN2006800105399 A CN 2006800105399A CN 200680010539 A CN200680010539 A CN 200680010539A CN 101228693 B CN101228693 B CN 101228693B
Authority
CN
China
Prior art keywords
circuit
edge
rate control
bus
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800105399A
Other languages
English (en)
Other versions
CN101228693A (zh
Inventor
阿尔玛·安德森
约瑟夫·鲁托夫斯基
达夫·厄勒
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101228693A publication Critical patent/CN101228693A/zh
Application granted granted Critical
Publication of CN101228693B publication Critical patent/CN101228693B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

与示例实施例一致，用于I2C总线应用的信号缘变化率控制电路装置(300)包括第一电路级(10，M1，M3)，该第一电路级响应所接收信号的状态转换。第二电路级(310，25，20，35，45，M4，ESD)响应所接收信号的状态转换，并且包括驱动电路(M4)，其响应于所接收信号的状态转换而激活来为I2C总线提供边缘转换信号，以及调节电路(310，R1，R2，M0，M2)，其用来控制驱动电路并调节边缘转换信号的转换速率，其中所述转换速率大于在第一电路级所接收信号的转换速率，并且大于I2C总线上为通信而指定的最小转换速率、并小于其最大转换速率。

Description

用于I2C总线应用的信号缘变化率控制电路及其装置
本申请要求2005年2月25日提交的标题为“信号缘变化率控制”的第60/656,736号临时申请的优先权。 
技术领域
本发明涉及集成电路间通信(I2C)电路的信号缘变化率控制。本发明尤其涉及为希望使用宽范围电源电压的I2C设备提供信号缘变化率控制。 
背景技术
集成电路间总线，即公知的I2C(“eye-squared-see”)总线，是在系统中的集成电路之间提供通信链接的控制总线。由Philips在80年代前期开发的这种带有软件定义协议的简单双线总线已经发展成系统控制的事实上的世界范围标准，其进入了从温度传感器和电压电平转换器到EEPROM、通用I/O、A/D和D/A转换器、CODEC、和微控制器的所有种类的设备。标题为“Two-Wire Bus-SystemComprising a Clock Wire and Data Wire for Interconnecting a Numberof Stations”的Moelands等人的US专利4,689,740描述了一种计算机系统，其包括通过时钟总线和数据总线互连的许多工作站，其中所述两条线构成了由工作站在总线上生成的信号的有线逻辑功能，所述专利文件通过引用整体并入本文。 
有几个原因可以解释为什么I2C总线已经存在了超过20年。首先，该总线的性能不断改进，如今提供了3个级别的数据传输率：100kbps的标准模式、400kbps的快速模式、和3.4Mbps的高速模式。新近引入的集线器、总线中继器、双向开关和多路复用器增加了该总线所能支持的设备数，使得总线的容量远超其原始的400pF的最大值。此外，软件控制的冲突检测和仲裁(机制)即使在复杂的系统中 也能够避免数据劣化并确保可靠的性能。除性能之外，其使用也很方便。两条简单的线把所有芯片连接成一个系统。任何I2C设备都可连接到通用I2C总线，并且任何主设备都可与任何从设备交换数据。软件控制的寻址方案消除了对地址解码硬件的需求，并且无需设计和调试外部控制逻辑，因为其已在I2C协议中提供。 
设计者只需简单地把新设备和功能加入现有总线中就能够迅速地从框图前进至最终的硬件。I2C总线还能节省空间并降低总体成本。两线结构意味着更少的走线，因此PCB能够做得更小。由于走线更少并且需要检验的信息源更少，因此调试和测试也更容易。随着该系统数代的发展，I2C设备能够被更容易地添加或移除而不影响系统的其它部分。 
在I2C总线和其它总线内发送信号时，将从设备输入到设备输出过程中的噪声传播降至最低是很重要的。举例来说，输入的同时切换会随着输入从一个逻辑状态向另一个的转换而产生噪声，例如在从逻辑“0”和逻辑“1”转换的情况。信号缘变化率控制通常用于最小化输出噪声的可能性。加入延迟，以使得在输入中引入的瞬态噪声(如瞬时扰动、开关噪声等)之后经过了足够的时间输出才转换成不同的逻辑状态。 
在某些I2C应用中，用于I2C输出的信号缘变化率控制使用电容反馈来延缓下降沿。一种方法是创建恒定的信号缘变化率，其需要与反馈电容连接的固定电流源来把下降沿设为固定的dv/dt。另一种控制信号缘变化率的方法不消耗静态电流，其使用电阻来限制充电电流。此方法导致RC型的边缘控制。 
在一个示例应用中，信号缘变化率控制方法使用消耗静态电流的电流镜。由于固定的dv/dt比率(即，当Vdd较大时，从0.7*Vdd 到0.3*Vdd的转换需要更长时间)，此方法还会使下降时间作为总线电压的函数而变化。 
参考图1，该图表示IC(集成电路)信号缘变化率的控制方法。所示为输入电压Vin和输出电压Vout相对上升/下降时间的示例波形图。两个示例中的输入信号输入约为2.25V和约为5.5V的输入电压 (125，130)，二者均在约为3.52μS的T1处从逻辑“1”变为逻辑“0”。在预定的延迟之后，输出响应从高到低变化。波形125’的延迟明显小于波形130’的延迟。波形125’在约3.6μS处经过Tdelay125 ＝(T2-T1)即Tdelay125＝(3.60μS-3.52μS)＝0.08μS从高变成低。波形130’在约3.75μS处经过Tdelay130＝(T3-T1)即Tdelay130＝(3.52μS-3.75μS)＝0.23μS从高变成低。125’和130’的延迟之差约为0.15μS。 
另一方面在另外一个示例应用中(即RC信号缘变化率控制)，一旦转换完成，受电阻限制的电流就没有静态电流。然而因为可用的充电电流是Vdd的函数，所以从0.7*Vdd到0.3*Vdd的转换会随着Vdd的增大而提速，并且在输出开始下降之前的延迟会随着Vdd的减小而迅速增大。在把一个I2C部件用于多种应用的情况下，此类在上升时间和下降时间上的变动会限制该部件的通用性。 
参考图2，该图表示RC信号缘变化率控制方法。所示为输入电压Vin和输出电压Vout相对上升/下降时间的示例波形图。两个示例中的输入信号输入约为2.25V和约为5.5V的输入电压(225，230)，二者均在约为3.52μS(示为T4)处从逻辑“1”变为逻辑“0”。在预定的延迟之后，输出响应从高到低变化。波形225’的延迟明显大于波形230’的延迟。波形225’在约3.64μS处经过Tdelay225’＝(T4-T5)即Tdelay225’＝(3.64μS-3.52μS)＝0.12μS从高变成低。波形230’在约3.75μS处经过Tdelay230’＝(T6-T4)即Tdelay230’＝(3.57μS-3.52μS)＝0.05μS从高变成低。225’和230’的延迟之差约为0.07μS。 
需要一种适用于I2C部件的电路，其能够使得相同的部件可用于宽范围的电源电压，并且在保留信号缘变化率控制降低噪声益处的同时具有最小化的传播延迟，并且还在功率敏感的应用比如便携式手持设备中具有零静态功率。 
发明内容
本发明已被证明适用于I2C设备，其需要能够在宽范围的操作 条件如电源电压上保持性能的器件。本发明将电阻电容信号缘变化率控制方法的零静态功率与电流镜控制的输出下降沿控制方法的更快启动特性结合。本发明还能在宽Vdd范围上产生更恒定的转换时间。 
在一个示例实施例中，用于I2C总线应用的信号缘变化率控制电路装置包括第一电路级，其响应所接收信号的状态转换。第二电路级响应所接收信号的状态转换。第二电路级包括驱动电路，该驱动电路响应于所接收信号的状态转换而激活来为I2C总线提供边缘转换信号；采用调节电路来控制驱动电路并调节边缘转换信号的转换速率。该转换速率大于在第一电路级接收的信号的转换速率，并且小于I2C总线上为通信而指定的最大转换速率、并大于其最小转换速率。 
在另一个示例实施例中，存在一种用于串行通信总线应用的信号缘变化率控制电路装置。该装置包括第一部件，其响应所接收信号的状态转换。存在第二部件，其响应所接收信号的状态转换。第二部件包括响应于所接收信号的状态转换而激活来为I2C总线提供边缘转换信号的部件，和用来控制驱动电路并调节边缘转换信号的转换速率的部件。该转换速率大于所接收信号的转换速率，并且小于串行通信总线上为通信而指定的最大转换速率、并大于最小转换速率。 
在另一个示例实施例中，存在一种用在I2C总线中的信号缘变化率控制电路。该电路包括一个分阻器，其具有第一端子、分阻端、和第二端子。存在第一NMOS晶体管，其具有源极、漏极、和门极，以及第一PMOS晶体管，其具有源极、漏极、和门极；第一NMOS和第一PMOS晶体管的漏极彼此连接；第一PMOS晶体管的源极连接到分阻器的分阻端；第一PMOS晶体管的门极连接到分阻器的第二端子；并且第一NMOS晶体管的源级接地。该实施例还包括具有源极、漏极、和门极的第二NMOS晶体管，以及具有源极、漏极、和门极的第二PMOS晶体管。第二PMOS晶体管的门极在输入端连接到第二NMOS晶体管的门极，第二PMOS晶体管的漏极连接到分阻器的第一端子，第二NMOS晶体管的漏极连接到分阻器的第二端子。还有具有源极、漏极、和门极的第三NMOS晶体管。具有第一端子和第二端子的电容的第一端子连接到第三NMOS晶体管的门极 和分阻器的第二端子。该电容的第二端子在输出端连接到第三NMOS晶体管的漏极，并且第三NMOS晶体管的源级接地。ESD保护电路处在输出端和第一NMOS晶体管的门极之间。 
本发明的上述概要并非意在代表本发明的每个公开实施例或每个方面。其它方面和示例实施例在后面的附图和详细说明中提供。 
附图说明
结合附图来对如下本发明各种实施例的详细说明进行考虑将能更透彻地理解本发明，其中： 
图1(现有技术)表示IC信号缘变化率控制的采样波形； 
图2(现有技术)表示RC信号缘变化率控制的采样波形； 
图3图示一种根据本发明实施例的用于信号缘变化率控制的电路； 
图4表示根据本发明实施例的一种示例电路的采样波形；以及 
图5表示根据本发明实施例的在变化的电源电压和变化的电容负载下输出信号的采样波形。 
具体实施方式
本发明已被证明适用于I2C设备，其需要能够在宽范围的操作条件如电源电压和温度上保持性能的器件。本发明将电阻电容(RC)信号缘变化率控制方法的零静态功率与电流镜控制的(IC)输出下降沿控制方法的更快启动特性结合。本发明还能在宽Vdd范围上产生更恒定的转换时间。 
在根据本发明的示例实施例中，信号缘变化率控制电路包括第一电路级。该第一电路级响应于在输入端接收的信号的状态转换。第二电路级响应所接收信号的状态转换。第二电路级包括驱动电路。该驱动电路响应于所接收信号的状态转换而激活来为I2C总线提供边缘转换信号。采用调节电路来控制驱动电路并调节边缘转换信号的转换速率。期望该转换速率大于在第一电路级的输入端接收的信号的转换速率。然而，该转换速率应当大于I2C总线上为通信而指定的最小 转换速率、并小于其最大转换速率。 
在该边缘控制电路中，所述调节电路响应于连接到驱动电路的输出的反馈信号。对于一种特定的总线应用比如I2C，驱动电路可以连接到I2C总线上。对于其它的应用，驱动电路和调节电路可以共有至少一个电路节点。调节电路还能够为边缘转换信号提供转换速率作为第二电路级的电路参数，所述转换速率独立于I2C总线的负载参数，并且独立于第二电路级以外的电路元件参数。另外，调节电路能够为边缘转换信号提供转换速率作为第二电路级的电路参数，该转换速率独立于为第二电路级供电的电源节点所提供的电源电压中的电压和电流变化。 
所述的信号缘变化率控制电路还可以包括其它特征。第二电路级可以包括电流分流电路，其通过把过量的电流从驱动电路中分流出来而提供与所接收信号的状态转换一致的响应。该电流分流电路还可以包括分压电路和电流开关电路，该电流开关电路响应于分压电路节点上出现的电压变化而激活。 
调节电路响应于依次连接到驱动电路的输出的反馈信号，其中该反馈信号连接至电流分流电路以易于对边缘转换信号的转换速率进行调节。在一个特定的示例实施例中，第二级包括基于RC的电路，该电路提供对所接收信号的状态转换的快速响应以激活驱动电路。 
应当注意到，在I2C总线中至少有两条线。I2C通过允许经由主动下拉或被动上拉来发送信号而提供被动通信。根据本发明的电路装置适用于I2C总线和对应于第一电路级和第二电路级的一个或多个附加电路。 
在描述元件的布置时，读者应当注意到，在MOS器件中，对于P-MOS器件，其源级连接在较高电势(如Vdd)而漏极连接在较低电势。对于N-MOS器件，其源级连接至较低电势(如Vss)而漏极连接至较高电势。源级和漏极的电气特性是相似的。在MOS晶体管中为方便通常把源级和漏极称为源/漏或S/D端。 
参考图3。在根据本发明的示例实施例中，在信号缘变化率控制电路中，电阻—电容信号缘变化率控制电路中的电阻被电流源代替， 该电流源仅在输出的下降沿期间接通。该电流源包括两个电阻和两个有源晶体管。 
电路300包括输入端10和输出端20以及子电路310。P型晶体管M1的门极连接至N型晶体管M3的门极。这些门极连接至输入端10。M1的源级连接至Vdd(70)。M3的源级接地(65)。子电路310连接至M1的漏极(5)和M3的漏极(15)。附加端25和35分别连接至电容C0和ESD保护。子电路310包括配置为分阻器的电阻R1和R2。晶体管M0和M2连接至分阻器。在节点5处，M1的漏极连接至R1。在连接点15处，M3的漏极连接至R2。电阻R1和R2连接在Rdiv(60)处。晶体管M0是P型。M0的源级连接至Rdiv。M0和M2的漏极连接在另一节点55。M2的源级接地(65)。此外，在连接点15处，除了连接到R2，连接点15也连接至晶体管M0的门极。在节点25处，电容C0的第一端子连接至晶体管M0的门极以及N型晶体管M4的门极。晶体管M4的漏极连接至与输出端20连接的电容C0的第二端子。晶体管M4的源级接地(65)。在节点35处，静电保护电路(ESD)模块的第一端子连接至晶体管M2的门极。ESD保护电路的第二端子45连接至输出端20。所述ESD保护可以是任何适用于构成本发明的给定处理技术的电路。 
在操作中，电阻R1、R2与晶体管M0、M2一起取代输出信号缘变化率控制电路中的单个电阻。电阻R2位于晶体管M0的源级和门极节点之间，这样当电流流经R2使得电压降至等于M0的门限电压时，M0导通，从而形成经R1、M0、和M2到地的电流路径。只要输出为高，则M2就会导通。当分阻器R1和R2上的电压降足够大使得R2上的电压降等于M0的门限电压时，M0开始为R2分流，经M2接地。这增大了R1上的电压降。这样，在R1和R2上的电压增至超过达到R2上M0的门限电压所需的最小值的过程中，R2中的电流几乎保持恒定。因此进入用于拉低输出电压的输出晶体管的门极的电流将独立于Vdd而几乎是恒定的。选择大小合适的M2以便能够保持导通直到输出降至门限电压附近，此时随着输出晶体管门极完全充电至电源电压，M2断开并且电流降至零。 
参考图4。可以观察到根据本发明的示例实施例的输入/输出特性。绘制了在约为10pF的固定负载电容、和从2.3V到5.5V的变化Vdd条件下的Vin和Vout相对于时间(μS)的曲线图。曲线410示出在许多Vdd下的Vin，而曲线410a示出相应Vin的Vout。Tdelay (Tout-Tin)＝(3.62μS-3.52μS)。在根据一定范围的Vdd所绘的曲线中，输入和输出之间的Tdelay变化并不明显。这样，本发明提供了受电源电压影响较小的边缘控制。 
参考图5。在根据本发明的一个示例实施例中，在从100pF到4000pF的变化负载电容以及从大约2.3v到大约3.5v的Vdd范围内，曲线510表现了在大约3.7μS内从低到高(TST)以及从高返回低(TFN)的切换中的相似延迟特性。 
为了实现与串行总线应用特别是I2C总线相关的信号缘变化率控制，使用者无需受到在图3中描绘的电路装置的限制。在另一个根据本发明的示例实施例中，一种用于总线上的串行通信的信号缘变化率控制电路装置可以包括第一部件，其响应于所接收信号的状态转换。第二部件响应于所接收信号的状态转换。第二部件包括：响应于状态转换而激活来为I2C总线提供边缘转换信号的部件，和控制驱动电路并调节边缘转换信号的转换速率的部件。该转换速率大于所接收信号的转换速率，并且小于串行通信总线上为通信而指定的最大转换速率、并大于最小转换速率。所述串行通信总线可以包括如I2C总线的总线。 
尽管已经参考几个特定的示例实施例说明了本发明，但本领域的技术人员将会认识到，在不脱离由权利要求所阐明的本发明精神和范围的前提下可以对本发明做出很多改变。 

Claims (17)

1.一种用于串行通信总线应用的信号缘变化率控制电路装置(300)，该装置包括：第一电路级(5，10，15)，其响应所接收信号的状态转换；和第二电路级(310，25，20，35，45)，其响应所接收信号的状态转换，并且所述第二电路级包括驱动电路(M4)，该驱动电路响应于所接收信号的状态转换而激活来为串行通信总线提供边缘转换信号，以及调节电路(310)，其适合于控制所述驱动电路并调节边缘转换信号的转换速率，其中所述转换速率大于在所述第一电路级接收的信号的转换速率，并且大于串行通信总线上为通信而指定的最小转换速率、并小于其最大转换速率。
2.如权利要求1所述的信号缘变化率控制电路装置，其中所述串行通信总线是I2C总线。
3.如权利要求2所述的信号缘变化率控制电路装置，其中所述调节电路响应于依次连接到所述驱动电路的输出的反馈信号(C0)。
4.如权利要求2所述的信号缘变化率控制电路装置，其中所述驱动电路被连接到I2C总线上。
5.如权利要求2所述的信号缘变化率控制电路装置，其中所述驱动电路和调节电路共享至少一个电路节点(15)。
6.如权利要求2所述的信号缘变化率控制电路装置，其中所述调节电路为边缘转换信号提供作为所述第二电路级的电路参数的函数、并且独立于I2C总线的负载参数的转换速率。
7.如权利要求2所述的信号缘变化率控制电路装置，其中所述调节电路为边缘转换信号提供作为所述第二电路级的电路参数的函数、并且独立于所述第二电路级以外的电路元件参数的转换速率。
8.如权利要求2所述的信号缘变化率控制电路装置，其中所述调节电路为边缘转换信号提供作为所述第二电路级的电路参数的函数、并且独立于为所述第二电路级供电的电源节点所提供的电源水平的电压和电流变化的转换速率。
9.如权利要求2所述的信号缘变化率控制电路装置，其中所述第二电路级还包括电流分流电路，其通过把过量的电流从所述驱动电路中分流出来而提供与所接收信号的状态转换一致的响应。
10.如权利要求9所述的信号缘变化率控制电路装置，其中所述电流分流电路包括分压电路(R1，R2)和电流开关电路(M0，M2)，其中所述电流开关电路响应于分压电路的节点(Rdiv)上出现的电压变化而激活。
11.如权利要求9所述的信号缘变化率控制电路装置，其中所述调节电路(310)响应于依次连接到所述驱动电路的输出的反馈信号，其中该反馈信号连接到电流分流电路以易于对边缘转换信号的变化速率进行调节。
12.如权利要求9所述的信号缘变化率控制电路装置，其中所述第二电路级还包括基于RC的电路，该电路提供对所接收信号的状态转换的快速响应以激活所述驱动电路。
13.如权利要求9所述的信号缘变化率控制电路装置，其中I2C总线具有至少有两条线，并且通过允许经由主动下拉或被动上拉来发送信号而提供被动通信。
14.如权利要求9所述的信号缘变化率控制电路装置，其中I2C总线具有至少有两条线，并且通过允许经由被动上拉来发送信号而提供被动通信。
15.如权利要求2所述的信号缘变化率控制电路装置，还包括I2C总线和至少一个包括对应于所述第一级和第二电路级的附加电路。
16.一种用在I2C总线中的信号缘变化率控制电路(310)，该电路包括：分阻器(R1，R2)，其具有第一端子(5)、分阻端(Rdiv)、和第二端子(15，25)；以及第一NMOS晶体管(M2)，其具有源极、漏极、和门极端子，和第一PMOS晶体管(M0)，其具有源极、漏极、和门极端子；第一NMOS和第一PMOS晶体管的漏极端子彼此连接(55)；第一PMOS晶体管的源极端子连接到分阻器的分阻端(60)；第一PMOS晶体管的门极连接到分阻器的第二端子(15)；并且第一NMOS晶体管的源级接地(65)。
17.如权利要求16所述的信号缘变化率控制电路，还包括，具有源极、漏极、和门极端子的第二NMOS晶体管(M3)，以及具有源极、漏极、和门极端子的第二PMOS晶体管(M1)，其中第二PMOS晶体管(M1)的门极在输入端连接到第二NMOS晶体管(M3)的门极，第二PMOS晶体管的漏极连接到分阻器的第一端子(5)，第二NMOS晶体管的漏极连接到分阻器的第二端子(15)；具有源极、漏极、和门极端子的第三NMOS晶体管(M4)；具有第一端子(25)和第二端子(20)的电容，该电容的第一端子连接到第三NMOS晶体管的门极和分阻器的第二端子，该电容的第二端子在输出端(20)连接到第三NMOS晶体管的漏极，第三NMOS晶体管的源级接地(65)；ESD保护电路处在输出端和第一NMOS晶体管的门极(35，45)之间。
CN2006800105399A 2005-02-25 2006-02-24 用于i2c总线应用的信号缘变化率控制电路及其装置 Expired - Fee Related CN101228693B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US65673605P 2005-02-25 2005-02-25
US60/656,736 2005-02-25
US68684305P 2005-06-01 2005-06-01
US60/686,843 2005-06-01
PCT/IB2006/050596 WO2006090344A1 (en) 2005-02-25 2006-02-24 Edge rate control for i2c bus applications

Publications (2)

Publication Number Publication Date
CN101228693A CN101228693A (zh) 2008-07-23
CN101228693B true CN101228693B (zh) 2012-03-28

Family

ID=36589242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800105399A Expired - Fee Related CN101228693B (zh) 2005-02-25 2006-02-24 用于i2c总线应用的信号缘变化率控制电路及其装置

Country Status (6)

Country Link
US (2) US7733142B2 (zh)
EP (1) EP1856802B1 (zh)
JP (1) JP2008537366A (zh)
CN (1) CN101228693B (zh)
DE (1) DE602006007821D1 (zh)
WO (1) WO2006090344A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7966438B2 (en) * 2007-09-27 2011-06-21 Honeywell International Inc. Two-wire communications bus system
DE102007053874B3 (de) 2007-11-09 2009-04-09 Atmel Germany Gmbh Monolithisch integrierter Schaltkreis und Verwendung eines Halbleiterschalters
US7852110B2 (en) * 2008-05-21 2010-12-14 Texas Instruments Incorporated Controlling the slew-rate of an output buffer
US7999569B2 (en) * 2009-12-03 2011-08-16 Nxp B.V. Edge rate suppression for open drain buses
DE102014019426B3 (de) * 2014-07-08 2015-06-03 Elmos Semiconductor Aktiengesellschaft EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver
DE102014010202B3 (de) * 2014-07-08 2015-05-07 Elmos Semiconductor Aktiengesellschaft EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver
RU171656U1 (ru) * 2017-01-10 2017-06-08 Федеральное государственное бюджетное образовательное учреждение высшего образования "Комсомольский-на-Амуре государственный технический университет" (ФГБОУ ВО "КнАГТУ") Устройство мониторинга линии интерфейса последовательной асимметричной шины
DE102018210061A1 (de) * 2018-06-21 2019-12-24 Robert Bosch Gmbh I3C-Slave-Schnittstelle, integrierte Schaltung mit einer I3C-Slave-Schnittstelle und Verfahren zum Betreiben einer I3C-Slave-Schnittstelle
CN114676088A (zh) * 2022-02-18 2022-06-28 珠海全志科技股份有限公司 一种通讯方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559502A (en) * 1993-01-14 1996-09-24 Schutte; Herman Two-wire bus system comprising a clock wire and a data wire for interconnecting a number of stations and allowing both long-format and short-format slave addresses
US20030107909A1 (en) * 2001-10-19 2003-06-12 Hitachi, Ltd. Semiconductor device
CN2687949Y (zh) * 2003-10-22 2005-03-23 中国科学院长春光学精密机械与物理研究所 脉冲信号的自动切换控制装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689740A (en) * 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4906867A (en) 1988-11-09 1990-03-06 Ncr Corporation Buffer circuit with load sensitive transition control
JPH077404A (ja) * 1992-11-03 1995-01-10 Texas Instr Deutschland Gmbh トランジスタ駆動回路配置
US5557223A (en) * 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
US5883531A (en) * 1997-08-18 1999-03-16 National Semiconductor Corporation Universal serial bus driver having MOS transistor gate capacitor
JP3464471B2 (ja) * 2002-01-17 2003-11-10 沖電気工業株式会社 出力バッファ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559502A (en) * 1993-01-14 1996-09-24 Schutte; Herman Two-wire bus system comprising a clock wire and a data wire for interconnecting a number of stations and allowing both long-format and short-format slave addresses
US20030107909A1 (en) * 2001-10-19 2003-06-12 Hitachi, Ltd. Semiconductor device
CN2687949Y (zh) * 2003-10-22 2005-03-23 中国科学院长春光学精密机械与物理研究所 脉冲信号的自动切换控制装置

Also Published As

Publication number Publication date
EP1856802A1 (en) 2007-11-21
CN101228693A (zh) 2008-07-23
US20090066381A1 (en) 2009-03-12
JP2008537366A (ja) 2008-09-11
US20100264970A1 (en) 2010-10-21
EP1856802B1 (en) 2009-07-15
DE602006007821D1 (de) 2009-08-27
US7940102B2 (en) 2011-05-10
US7733142B2 (en) 2010-06-08
WO2006090344A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
CN101228693B (zh) 用于i2c总线应用的信号缘变化率控制电路及其装置
CN107257236B (zh) 用于电压电平转换的装置、系统和方法
US9240400B2 (en) Scheme to reduce stress of input/ output (IO) driver
JP2013505600A (ja) 選択的にａｃ結合又はｄｃ結合されるように適合される集積回路
CN1855724B (zh) 缓冲电路
JPH05243940A (ja) 出力バッファ装置
KR100511824B1 (ko) 프로그램가능한슬루레이트제어출력드라이버를제공하기위한장치및방법
JPH10163854A (ja) レベルコンバータ及び半導体装置
CN101427226A (zh) 具有有源上拉的串行通信总线
US9712167B2 (en) Threshold voltage dependent power-gate driver
US6236236B1 (en) 2.5 volt input/output buffer circuit tolerant to 3.3 and 5 volts
US7659748B2 (en) Electronic device and integrated circuit
CN111149298A (zh) 用于使低电压电路系统与高电压电路系统解耦的保护电路
JP2003143000A (ja) 半導体装置
JP3950120B2 (ja) ドライバ回路及びドライバ回路を有するシステム
CN108572684B (zh) 半导体装置以及使用该半导体装置的电子设备
CN116208144A (zh) 一种通用输入输出接口电路及片上系统
US20100207661A1 (en) Bi-directional buffer for open-drain or open-collector bus
US20090284287A1 (en) Output buffer circuit and integrated circuit
EP3057236A1 (en) Driver circuit for single wire protocol slave unit
US20160147286A1 (en) Circuit for selectable power supply
US11405037B2 (en) Driver circuit of voltage translator
JP5942756B2 (ja) 保護回路、インタフェース回路、及び通信システム
KR20010002219A (ko) 컴퓨터 시스템의 일반 직렬 버스
Anderson et al. Edge rate control for 1 2 C bus applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20090109

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20150224

EXPY Termination of patent right or utility model