DE102014019426B3 - EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver - Google Patents

EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver Download PDF

Info

Publication number
DE102014019426B3
DE102014019426B3 DE102014019426.4A DE102014019426A DE102014019426B3 DE 102014019426 B3 DE102014019426 B3 DE 102014019426B3 DE 102014019426 A DE102014019426 A DE 102014019426A DE 102014019426 B3 DE102014019426 B3 DE 102014019426B3
Authority
DE
Germany
Prior art keywords
current
bus
current source
txd
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019426.4A
Other languages
English (en)
Inventor
Niron Kapoor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmos Semiconductor SE
Original Assignee
Elmos Semiconductor SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor SE filed Critical Elmos Semiconductor SE
Priority to DE102014019426.4A priority Critical patent/DE102014019426B3/de
Application granted granted Critical
Publication of DE102014019426B3 publication Critical patent/DE102014019426B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40032Details regarding a bus interface enhancer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

Die Erfindung betrifft eine Vorrichtung zum Treiben eines Datenbusses (BUS). Sie umfasst einen Treibertransistor (M29), der mit dem Datenbus (BUS) verbunden ist, und einen Kondensator (C1), der mit dem Gate des Treibertransistors (M29) d verbunden ist. Des Weiteren ist eine steuerbare Stromquelle (ISR_TXD) deren Ausgangsstrom den Kondensator (C1) lädt oder entlädt Teil der Vorrichtung. Besondere Merkmale der Vorrichtung sind, dass zum Ersten die Polarität des Ausgangsstromes der steuerbaren Stromquelle (ISR_TXD) von der Sendespannung (VTXD) an einem ersten Steueranschluss (TXD) der steuerbaren Stromquelle (ISR_TXD) abhängt und dass zum Zweiten die Amplitude des Ausgangsstromes der steuerbaren Stromquelle (ISR_TXD) von einem Steuerstrom (ISR_V) abhängt und zum Dritten dass der Steuerstrom (ISR_V) von der Busspannung (V(LIM)) abhängt.

Description

  • Die insbesondere automobilen Kommunikationsschnittstellen, die Protokolle wie LIN, CAN, Flexray, PSI-5, Ethernet usw. unterstützen, unterliegen sehr strengen Anforderungen bezüglich der elektromagnetischen Verträglichkeit (EMV). Neben der elektromagnetischen Immunität, wird eine Reduktion der Abstrahlung im Zusammenhang mit einer Datenübertragung über diese Kommunikationsschnittstellen immer wichtiger. Hierzu muss die Signalform und insbesondere die Form der Schaltflanken geeignet modifiziert werden.
  • In Stand der Technik wird beispielsweise bei LINBUS-Transceivern in der Regel die Flankensteilheit bzw. Anstiegs-/Abfallrate (Slewrat) so klein wie möglich eingestellt, um die Stromänderung pro Zeiteinheit und damit die Abstrahlung elektromagnetischer Wellen zu minimieren. Die minimale Slewrate wird auf der anderen Seite durch die geforderte maximal definierte Kommunikationsgeschwindigkeit limitiert. 1 zeigt das Erreger-Signal V(TXD) und daraus resultierendes Ausgangssignal V(LIN) mit einer definierten Flanken-Steilheit entsprechend dem Stand der Technik.
  • Die wesentlichen problematischen Stellen der Signale aus dem Stand der Technik sind die in 2 gekennzeichneten Ecken des Busspannungssignals V(LIN) mit denen die Schaltvorgänge beginnen bzw. enden. Diese Ecken verursachen große zeitliche Änderungsgeschwindigkeiten des Stroms bzw. Stromspitzen, die zur großen insbesondere magnetischen Abstrahlung führen. Solche Abstrahlungen lassen sich in der Regel nur begrenzt abschirmen und müssen daher minimiert werden.
  • Erfindungsgemäße Aufgabe
  • Die Aufgabe dieser Erfindung ist die EMV gerechte Flanken-Regelung der Daten-Signale.
  • Erfindungsaufgabe ist die Angabe eines Verfahren und einer Vorrichtung in Form einer Schaltung für die Abrundung der in 2 markierten Signalecken ohne Beeinflussung der voreingestellten bzw. definierten Flankensteilheit und ohne zusätzlicher Auswirkung an die Kommunikationsgeschwindigkeit.
  • Beschreibung der Erfindung
  • Die erfindungsgemäße Kernidee für eine EMV-gerechte Flankenregelung ist die Reduzierung der Stromspitzen mit der gezielten Umrundung der in 2 markierten Ecken. In 3 wird die erfindungsgemäße Schaltung zur Umrundung der Ecken am Beispiel einer vereinfachten LINBUS-Treiber-Schaltung veranschaulicht.
  • Der Strom ISR und der Rückkopplungskondensator C1 in der Abbildung bestimmen die Flankensteilheit der Spannungswechsel der Busspannung V(LIN) auf dem Bus (BUS). In dem Beispiel der 3 schaltet das Sendesignal TXD die Push-PullStufe bestehend aus den beiden Transistoren M27 und M26. Diese beiden Transistoren (M27, M26) werden über je einen Stromquellentransistor (M28 und M25) mit Strom versorgt, der von dem Strom durch die MOS-Diode, dem Transistor M19, abhängt. Wird M27 abgeschaltet, soll also der Ausgangsknoten der Push-Pull-Stufe gegen Masse entladen werden, so wird hierdurch der Transistor M26 eingeschaltet und die untere Stromquelle in Form des Transistors M25 eingeschaltet. Dieser wird durch eine MOS-Diode (M30) angesteuert. Diese beiden Transistoren (M30, M25) bilden also einen Stromspiegel. Da mit dem Transistor M26 auch der Transistor M31 eingeschaltet wird und der Transistor M27 in den sperrenden Zustand geht, fließt nun der Strom ISR, der durch den Transistor M28 bestimmt wird, durch den Stromspiegeltransistor M30 und erzwingt damit eine Spiegelung des Stromes in den Transistor M25, womit dessen Strom ebenfalls vom Strom durch den Transistor M19 abhängt. Damit hängt die Anstiegs- bzw. -Abfallgeschwindigkeit der Busspannung V(LIN) vom Strom durch den Transistor M19 ab.
  • Die Grundidee der erfindungsgemäßen Vorrichtung ist es, diesen variablen Strom ISR in Abhängigkeit des Potenzials V(LIN) zwischen Bus (BUS) und Masse so zu variieren, dass der Strom ILIN nur in gekennzeichneten kritischen Ecken nach der 2, stufenweise reduziert bzw. erhöht wird.
  • Die Transistoren M23 und M24 zusammen mit den Dioden D1 und D2 dienen als Spannungsbegrenzer, um die Gate-Oxide der Transistoren M20, M22, M9, M10, M17 und M18 vor den hohen Spannungsabfällen zu schützen. Die Schottky-Dioden SKD1 und SKD2 schützen die Gate-Oxide der Transistoren M20, M22, M23 für den Fall, dass die Busspannung V(LIN) größer als die Versorgungsspannung VS sein sollte. Die Widerstände R1 und R2 entkoppeln die zusätzliche Schaltung von dem BUS und schützen diese gegenüber hohen ESD-Belastungen.
  • Der Transistor M23, vorzugsweise vom P-Leitungstyp, und die Diode D1 begrenzen die Bus Spannung V(LIN) im Falle einer V(LIN) < VS auf einen ersten Busspannungsgrenzwert BUS_NLIM, wobei für diesen ersten Busspannungsgrenzwert BUS_NLIM gilt: BUS_NLIM = ~V(LIN) für V(LIN) > VS – V(ZD1) und BUS_NLIM = ~VS – V(ZD1) für V(LIN) < VS – V(ZD1)
  • Hierbei stellt V(ZD1) die Spannung der Zener-Diode ZD1 dar.
  • Komplementär dazu begrenzen der Transistor M24, der bevorzugt ein selbstleitender Transistor vom N-Leitungstyp ist, und die Diode D2 die LIN-Spannung V(LIN) im Falle V(LIN) > VDD auf einen positiven Busspannungsgrenzwert BUS_PLIM, wobei gilt: BUS_PLIM = ~V(LIN) für V(LIN) < VDD und BUS_PLIM = ~VDD für V(LIN) > VDD
  • Eine erste Referenzstromquelle IREF1 liefert den Strom für eine Referenzstromverteilung aus zwei übereinander angeordneten Stromspiegelsystemen. Bei dem ersten Stromspiegelsystem erzeugt die MOS-Diode aus dem Transistor M1 eine erste Referenzspannung VRef1. Basierend auf dieser ersten Referenzspannung VRef1 bilden dann die Transistoren M2, M5, M6, M11 und M12 jeweils eine Stromquelle zur Versorgung des jeweiligen Schaltungsastes. Bei dem zweiten darüber angeordneten Stromquellensystem erzeugt eine zweite MOS-Diode, gebildet durch den Transistor M3, eine zweite Referenzspannung, die durch den Transistor M4 zum Stromquellenstrom I0 gewandelt wird. Durch den Stromspiegel gebildet aus dem Transistor M19 und den Transistor M28 wird hieraus der variable Strom ISR gebildet.
  • Zur Beschreibung der Funktion der Vorrichtung entsprechend 3 nehmen wir zur Vereinfachung der Erklärung zuerst an, dass das TXD-Signal vom Low-Pegel zum High-Pegel wechselt. Dies wird im folgenden Text beschrieben ohne die Offenbarung dadurch auf diesen Wechsel zu begrenzen. Diese Offenbarung umfasst daher ausdrücklich auch den Wechsel des das TXD-Signals vom High-Pegel zum Low-Pegel. Die folgende Beschreibung ist daher so abgefasst, dass ein Fachmann aus dieser auch die Behandlung des letzteren Falls extrapolieren kann.
  • Der LIN-Treiber-Transistor M29 wird bei dem besagten Wechsel vom Low-Pegel zum High-Pegel ausgeschaltet. Das LIN-Potenzial, die Busspannung V(LIN) wird über die dritte Schottky-Diode SKD3 und den dritten Widerstand R3 von Massenpotenzial in Richtung der positiven Versorgung hochgezogen.
  • Bei dem Flankenanstieg des LIN-Busses, also der Busspannung V(LIN) sind die Schaltertransistoren M20, M22, die bevorzugt Transistoren eines des P-Leitungstyps sind, bis kurz vor dem Erreichen des VS-Potenzials leitend geschaltet.
  • Die Schaltertransistoren M24, M9, M10, M17 und M18 sind bevorzugt selbstleitende Transistoren des N-Leitungstyps. Zum Beginn des Flankenanstiegs sind die Transistoren M7, M8, M13–M16 gesperrt. Diese sind bevorzugt Transistoren des N-Leitungstyps Damit fließt durch den Transistor M19 nur der Grundstrom I0. Daraus ergibt sich für den variablen Strom ISR mit dem Stromspiegel bestehend aus den Transistoren M19 und M28 und Spiegelverhältnis n: ISR = n × I0
  • Sobald das LIN-Potenzial, die Busspannung V(LIN), die Schwelle des N-Leitungstyp-Transistors M7 überschreitet, beginnt der Strompfad M5, M7, M9, M20 und der zugehörige Spiegelpfad M6, M8, M10 sich zu öffnen. Es fliest der erste Zusatzstrom I1_UMR in den Transistor M10 und damit in die Transistorkette M10, M8, M6. Durch die Stromspiegel aus M1, M3, M7, M5, M6, M8 ist der Wert dieses Zusatzstromes I1_UMR durch den Referenzstrom IREF1 vorgegeben. Damit steigt der Strom durch den Transistor M19 auf den vordefinierten Wert I0 + I1_UMR. Es ergibt: ISR = n × (I0 + I1_UMR)
  • Somit erhöht sich die Steilheit der steigenden Flanke der Busspannung V(LIN), also die LIN-Flanke, proportional zum Anstieg des ISR-Stroms um eine Stufe.
  • Durch hinzufügen einer gegen Masse arbeitenden ersten Stromquellenstufe (1. Stufe) wird daher die Steilheit des Anstiegs der Bus-Spannung V(LIN) um einen vordefinierten Wert erhöht.
  • Das erfindungsgemäße Prinzip ist es nun, bei einem weiteren Anstieg der Busspannung V(LIN) beim Überschreiten weiterer Busspannungspegel durch die Busspannung V(LIN) weitere solcher Stromquellen (2. Stufe bis n-te Stufe) hinzuzuschalten und so die Anstiegsgeschwindigkeit der Busspannung V(LIN) sukzessive zu erhöhen.
  • Bei weiterem Anstieg der Busspannung V(LIN), sobald die Busspannung V(LIN) die Schwelle des Transistors M15 zzgl. der Schwelle des Transistors M13 überschreitet, öffnen sich auch der Strompfad bestehend aus den Transistoren M11, M13, M15, M17, M21, M22 und der zugehörige Spiegelpfad bestehend aus den Transistoren M12, M14, M16, M18. Damit steigt der Strom durch den Transistor M19 weiter auf I0 + I1_UMR + I2_UMR und es ergibt sich: ISR = n × (I0 + I1_UMR + I2_UMR)
  • Erfindungsgemäß entspricht also die zweite Stufe bestehend aus den Transistoren M21, M22, M17, M18, M15, M16, M13, M14, M11, M12 der ersten Stufe bestehend aus den Transistoren M20, M9, M10, M7, M8, M5, M6. Der Unterschied zwischen der ersten Stufe (1. Stufe) und der zweiten Stufe (2. Stufe) wird durch den zusätzlichen Transistor M21 und den zusätzlichen Stromspiegel bestehend aus den Transistoren M15 und M16 dargestellt, die den Schaltpunkt der zweiten Stufe (2. Stufe) definieren.
  • Durch diese zweite Stufe wird die Flanke der Busspannung V(LIN) um eine weitere Stufe steiler gestellt, sobald die Busspannung einen ausreichenden Wert erreicht.
  • Die obige erfindungsgemäße Schaltung kann um eine nahezu beliebige Anzahl an Stufen, beispielsweise n Stufen, erweitert werden. Typischerweise sind allerdings 2 bis 4 Stufen ausreichend.
  • Nähert sich die Busspannung V(LIN) nun dem Potenzial der positiven Versorgung (VS) abzgl. der Schwellspannungen der Transistoren M21 und der Schwellspannung des Transistors M22, sperrt der Schalter-Transistor M22. Damit schließt sich der Strompfad über die Transistoren M11, M13, M15, M17, M22, M21 und der zugehörige Spiegelpfad über die Transistoren M12, M14, M16, M18. Der Strom der zweiten Stufe I2_UMR geht gegen null. Der Strom durch den Transistor M19 fällt wieder auf I0 + I1_UMR ab und die Flankensteilheit der Busspannung V(LIN) nimmt entsprechend ab. Für ISR gilt in diesem Fall wieder: ISR = n × (I0 + I1_UMR)
  • Bei einem weiterem Anstieg der Busspannung V(LIN) sperrt auch der Transistor M20 und damit schließt sich auch der Strompfad über die Transistoren M5, M7, M9, M20 und der zugehörige Spiegelpfad über die Transistoren M6, M8, M10. Der Strom der ersten Stufe I1_UMR geht nun auch gegen null. Der Strom durch den Transistor M19 fällt nun auf das Grundstromniveau I0 und der Strom ISR auf: ISR = n × I
  • Damit nähert sich die Flanke der Busspannung V(LIN) nur noch mit einer durch I0 minimal eingestellten Flankensteilheit dem Potenzial der positive Versorgung (VS) an.
  • Bei einem Wechsel des Ansteuersignals V(TXD) Am Treibereingang (TXD) von High-Pegel zum Low-Pegel, fällt die Flanke der Bus-Spannung V(LIN) in gleicher Weise proportional zum variablen Strom ISR. Auch hier öffnen sich der Reihe nach die beiden Transistoren M20 und M22, die einen stufenweisen Anstieg der Abfallgeschwindigkeit (Slewrate) durch Steigerung des variablen Stroms ISR bewirken. In gleicher Weise schalten sich die Transistoren M6, M8, M10 und M12, M14, M16, M18 beim Annähern der Flanke der Busspannung V(LIN) an das Massenpotenzials der Reihe nach ab und bewirken somit einen stufenweise Verringerung der Abfallgeschwindigkeit der Flanke der Busspannung V(LIN) in der Nähe des Massepotenzials.
  • 4 zeigt eine gröbere Darstellung der in 3 offenbarten Schaltung und verdeutlicht das erfindungsgemäße Prinzip damit nochmals.
  • Der Treibertransistor M29 ist über ein Netzwerk mit dem Bus (BUS) verbunden. In 3 wurde dieses Netzwerk durch die Schottky-Diode SKD4 sowie durch die Schottky-Diode SKD3 und den seriellen Widerstand R3 gebildet, wobei die Letzteren beiden innerhalb des Netzwerks (NW) eine Verbindung zur Versorgungsspannung (VS) besaßen, welche in 4 zur besseren Übersichtlichkeit und zur Vereinfachung nicht eingezeichnet ist. Die Busspannung V(LIN) steuert ggf. über nicht eingezeichnete Netzwerke, wie beispielsweise die in 3 vorhandenen Überspannungsschutznetzwerke, verschiedene Stromquellen (I1_UMR bis In_UMR), die eine gesteuerte Stromquelle (ISR_TXD) mit Hilfe des Summenstroms ISR_V ansteuern. In 3 wird diese gesteuerte Stromquelle (ISR_TXD) durch die Transistoren M19, M28, M27, M31, M26, M30, M25 gebildet. Abhängig vom Wert der Sendespannung (VTXD) am Anschluss TXD ändert dabei der Ausgangsstrom der gesteuerten Stromquelle (ISR_TXD) sein Vorzeichen. Dieser Ausgangsstrom lädt oder entlädt den Kondensator C1. Der Buffer (BUF) verstärkt die Kondensatorspannung und steuert damit den Treibertransistor M29 an.
  • Der Summenstrom ISR_V, der in 3 durch den Stromspiegeltransistor M19 erfasst wird, ist eine Summe des Offsetstromes der Offsetstromquelle I0, die die Mindestanstiegsgeschwindigkeit definiert und der n gesteuerten Zusatzstromquellen I1_UMR bis In_UMR, die die gleichnamigen Ströme in 3 liefern.
  • Hierbei besteht die erste gesteuerte Zusatzstromquelle I1_UMR aus 4 in 3 aus den Transistoren M5, M6, M7, M8, M9, M10, M20.
  • Hierbei besteht die zweite gesteuerte Zusatzstromquelle I2_UMR aus 4 in 3 aus den Transistoren M11, M12, M13, M14, M15, M16, M17, M18, M22, M21.
  • Diese verschiedenen Zusatzstromquellen I1_UMR bis In_UMR unterscheiden sich untereinander dadurch, dass sie bei unterschiedlichen Pegeln der Bus-Spannung V(LIN) ein- bzw. abgeschaltet werden.
  • Jede dieser Zusatzstromquellen I1_UMR bis In_UMR besitzt also eine untere Schaltschwelle, bei der diese gesteuerte Zusatzstromquelle eingeschaltet wird, wenn die Busspannung V(LIN) diese untere Schaltschwelle überschreitet, und ausgeschaltet wird, wenn die Busspannung V(LIN) diese untere Schaltschwelle unterschreitet.
  • Jede dieser Zusatzstromquellen I1_UMR bis In_UMR besitzt also eine obere Schaltschwelle, bei der diese gesteuerte Zusatzstromquelle eingeschaltet wird, wenn die Busspannung V(LIN) diese untere Schaltschwelle unterschreitet, und ausgeschaltet wird, wenn die Busspannung V(LIN) diese obere Schaltschwelle überschreitet.
  • Jede dieser Zusatzstromquellen I1_UMR bis In_UMR ist also typischerweise nur eingeschaltet, wenn die Busspannung V(LIN) oberhalb ihrer jeweiligen unteren Schaltschwelle und gleichzeitig unterhalb ihrer oberen Schaltschwelle liegt.
  • Diese Schaltschwellen wurden in 3 durch die Leitungen BUS_PLIM und BUS_NLIM dargestellt.
  • 5 zeigt eine solche beispielhafte gesteuerte Zusatzstromquelle am Beispiel der zweiten Zusatzstromquelle aus 3. Sie umfasst zwei Stromquellen aus den Transistoren M11 und M12, wobei der Strom durch die Referenzspannung VREF1 bestimmt wird. Die Schaltschwelle der ersten Zusatzstromquelle I1_UMR wurde gegenüber der Offsetstromquelle I0 schon durch den ersten Stromspiegel entsprechend den Transistoren M13 und M14 angehoben. Diese finden sich auch in der zweiten Zusatzstromquelle wieder. Zusätzlich verfügt die erfindungsgemäße schaltbare Zusatzstromquelle über den weiteren zweiten Stromspiegel (ST2) bestehend aus den beiden Transistoren M15 und M16, der seriell zu dem vorhergehenden ersten Stromspiegel aus M13 und M14 angeordnet, ist. Bei einer dritten Zusatzstromquelle würden nun statt dieser zwei in Serie geschalteten Stromspiegel (ST2) bestehend aus den Transistoren M13, M14, M15 und M16 drei Stromspiegel (ST2) in Serie geschaltet, die dann diese Transistoren und zwei weitere Transistoren (M15' und M16') umfassen würden. Bei der n-ten Zusatzstromquelle würde sich an dieser Stelle eine Serienschaltung (ST2) von n Stromspiegeln befinden, die dann aus den bereits erwähnten Transistoren M13, M14, M15 und M16 und zusätzlich aus 2·n – 4 Transistoren bestehen würde.
  • Oberhalb dieser Stromspiegelkette befindet sich ein erster Schwell-Schalter bestehend aus den Transistoren M17 und M18, der über den Eingang BUS_PLIM näherungsweise mit dem Bus-Potenzial, der Busspannung V(LIM) versorgt wird und sicherstellt, dass die jeweilige Zusatzstromquelle abgeschaltet wird, wenn die Busspannung V(LIM) den besagten unteren Schwellwert unterschreitet.
  • Oberhalb dieser Stromspiegelkette befindet sich in einem Ast ein zweiter Schwell-Schalter bestehend aus dem Transistoren M22, der über den Eingang BUS_NLIM näherungsweise mit dem Bus-Potenzial, der Busspannung V(LIM) versorgt wird und sicherstellt, dass die jeweilige Zusatzstromquelle abgeschaltet wird, wenn die Busspannung V(LIM) den besagten oberen Schwellwert überschreitet.
  • Schließlich befindet sich oberhalb dieses zweiten Schwellwert-Schalters eine Serienschaltung (ST1) von n – 1 MOS Dioden, bestehend aus einer Serienschaltung (ST1) von n – 1 Transistoren. In dem in 5 gezeigten Beispiel mit n = 2 handelt es sich also nur um einen einzelnen Transistor M21.
  • Die Situation für n = 3 zeigt 6 mit den zusätzlichen Transistoren M15', M16' und M21'.
  • Das erfindungsmäße Prinzip bewirkt eine in 7 veranschaulichte Flankenabrundung des Bus-Signals unabhängig vom Pegel der Versorgungsspannung (VS) oder von der Kommunikationsgeschwindigkeit und reduziert somit die Stromspitzen bzw. die maximale zeitliche Änderung des Stroms dlLIN/dt und damit die darauf beruhende elektromagnetische und insbesondere magnetische Abstrahlung.
  • Die erfindungsgemäße Vorrichtung weist somit viele Vorteile gegenüber dem Stand der Technik auf:
    • 1. Eine Abrundung der Signal-Flanken auf einem Kommunikationsbus wie LIN, CAN, Flexray, PSI-5, Ethernet usw. nur in der Nähe des Versorgungsspannungen (VS, Masse) ohne Beeinflussung der Grundslewrate (Grundanstiegsrate)
    • 2. Keine Beeinflussung der Kommunikationsgeschwindigkeit
    • 3. Unabhängigkeit vom Potenzial der Versorgungsspannung (VS)
    • 4. Beliebig erweiterbare Stufen zur Abrundung der Flanken
    • 5. Einsparung von Chip-Flächen und damit Kosten bei Verwendung in einer monolithisch integrierten Lösung

Claims (6)

  1. Vorrichtung zum Treiben eines Datenbusses (BUS) umfassend a. mindestens einen Treibertransistor (M29), der direkt oder indirekt über ein Netzwerk (NW) mit dem Datenbus (BUS) verbunden ist, und b. mindestens einen Kondensator (C1), der mit dem Gate des Treibertransistors (M29) direkt oder indirekt über ein Netzwerk, insbesondere einen Buffer (BUF), verbunden ist und c. eine steuerbare Stromquelle (ISR_TXD) deren Ausgangsstrom den Kondensator (C1) lädt oder entlädt dadurch gekennzeichnet, d. dass die Polarität des Ausgangsstromes der steuerbaren Stromquelle (ISR_TXD) von der Sendespannung (VTXD) an einem ersten Steueranschluss (TXD) der steuerbaren Stromquelle (ISR_TXD) und/oder dem Sendestrom (ITXD) in einen ersten Steueranschluss (TXD) der steuerbaren Stromquelle (ISR_TXD) abhängt und e. dass die Amplitude des Ausgangsstromes der steuerbaren Stromquelle (ISR_TXD) von einem Steuerstrom (ISR_V) oder einer Steuerspannung abhängt und f. dass der Steuerstrom (ISR_V) bzw. die Steuerspannung von der Busspannung (V(LIM)) abhängt und g. dass die Vorrichtung über mehr als eine Zusatzstromquelle verfügt und in den Versorgungsast einer zweiten Zusatzstromquelle eine Kette aus MOS-Dioden (M21, M21') seriell eingefügt ist und h. dass diese Kette aus MOS-Dioden (M21, M21') im Versorgungsast der zweiten Zusatzstromquelle um mindestens eine MOS-Diode (M21) länger ist als die Kette in dem Versorgungsast einer ersten Zusatzstromquelle, die auch keine MOS-Diode umfassen kann.
  2. Vorrichtung zum Treiben eines Datenbusses (BUS) nach Anspruch 1 gekennzeichnet dadurch, a. dass der Steuerstrom (ISR_V) durch Summation eines Offsetstroms (I0) mit einem Ausgangsstrom einer Zusatzstromquelle (I1_UMR bis In_UMR) gebildet wird.
  3. Vorrichtung zum Treiben eines Datenbusses (BUS) nach Anspruch 1 oder 2 gekennzeichnet dadurch, a. dass der Ausgangsstrom einer Zusatzstromquelle (I1_UMR bis In_UMR) bei Unterschreiten der Busspannung (V(LIN)) unter einen unteren Schwellwert abgeschaltet wird.
  4. Vorrichtung zum Treiben eines Datenbusses (BUS) nach einem oder mehreren der Ansprüche 1 bis 3 gekennzeichnet dadurch, a. dass der Ausgangsstrom einer Zusatzstromquelle (I1_UMR bis In_UMR) bei Überschreiten der Busspannung (V(LIN)) über einen oberen Schwellwert abgeschaltet wird.
  5. Vorrichtung zum Treiben eines Datenbusses (BUS) nach Anspruch 4 gekennzeichnet dadurch, a. dass die Vorrichtung über mehr als eine Zusatzstromquelle verfügt und die oberen Schwellwerte von mindesten zwei Zusatzstromquellen nicht übereinstimmen und/oder b. dass die Vorrichtung über mehr als eine Zusatzstromquelle verfügt und die unteren Schwellwerte von mindesten zwei Zusatzstromquellen nicht übereinstimmen.
  6. Vorrichtung zum Treiben eines Datenbusses (BUS) nach einem oder mehreren der Ansprüche 2 bis 5 gekennzeichnet dadurch, dass a. Die Vorrichtung über mehr als eine Zusatzstromquelle verfügt und eine zweite Zusatzstromquelle über mindestens einen zusätzlichen zweiten Stromspiegel (M15, M16) mehr verfügt als eine erste Zusatzstromquelle und b. Wobei dieser zusätzliche Stromspiegel (M15, M16) der zweiten Zusatzstromquelle mit mindestens einem ersten Stromspiegel (M13, M14) der zweiten Zusatzstromquelle in Serie geschaltet ist und c. Wobei dieser erste Stromspiegel (M13, M14) der zweiten Zusatzstromquelle mit mindestens einem ersten Stromspiegel (M7, M8) der ersten Zusatzstromquelle korrespondiert.
DE102014019426.4A 2014-07-08 2014-07-08 EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver Active DE102014019426B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014019426.4A DE102014019426B3 (de) 2014-07-08 2014-07-08 EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014019426.4A DE102014019426B3 (de) 2014-07-08 2014-07-08 EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver

Publications (1)

Publication Number Publication Date
DE102014019426B3 true DE102014019426B3 (de) 2015-06-03

Family

ID=53058689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019426.4A Active DE102014019426B3 (de) 2014-07-08 2014-07-08 EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver

Country Status (1)

Country Link
DE (1) DE102014019426B3 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546029A (en) * 1994-01-14 1996-08-13 U.S. Philips Corporation Output driver circuit having reduced electromagnetic interference
EP1435712A1 (de) * 2002-12-31 2004-07-07 Motorola Inc. Sender zum Übertragen eines Signals mit kontrollierter Signalform über eine Kommunikationsleitung
US20090224808A1 (en) * 2008-03-07 2009-09-10 Austriamicrosystems Ag Driver Arrangement and Signal Generation Method
US20100264970A1 (en) * 2005-02-25 2010-10-21 Nxp B.V. Edge rate control for i2c bus applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546029A (en) * 1994-01-14 1996-08-13 U.S. Philips Corporation Output driver circuit having reduced electromagnetic interference
EP1435712A1 (de) * 2002-12-31 2004-07-07 Motorola Inc. Sender zum Übertragen eines Signals mit kontrollierter Signalform über eine Kommunikationsleitung
US20100264970A1 (en) * 2005-02-25 2010-10-21 Nxp B.V. Edge rate control for i2c bus applications
US20090224808A1 (en) * 2008-03-07 2009-09-10 Austriamicrosystems Ag Driver Arrangement and Signal Generation Method

Similar Documents

Publication Publication Date Title
DE112007000857B4 (de) Drei Treiberschaltungen für Halbleiterelemente mit Kurzschlusserfassung
DE3904901C2 (de)
DE102013213639B4 (de) LED-Controller mit Stromwelligkeitssteuerung sowie Verfahren zum Steuern einer LED-Vorrichtung
DE19600808A1 (de) Überspannungsklemmen- und Entsättigungsdetektionsschaltkreis
DE102005003643B4 (de) Schaltungsvorrichtung mit einem Strombegrenzer eines Ausgangstransistors
DE112018002324T5 (de) Totzonenfreie steuerschaltung
WO2010051836A1 (de) Vor kurzschluss geschützte halbbrückenschaltung mit halbleiterschaltern
DE4413546A1 (de) Gleichstrom-Steuerschaltung
DE102014010202B3 (de) EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver
DE3227296A1 (de) Pulsbreitenmodulatorschaltung
EP2732541B1 (de) Anordnung mit potenzialgetrennter stromversorgungseinrichtung
EP3017543B1 (de) Schaltungsanordnung zum schutz von mindestens einem bauteil eines zweidrahtstromkreises
DE102014019426B3 (de) EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver
EP3472934B1 (de) Leistungshalbleiterschaltung
EP0707377B1 (de) Stromversorgungseinrichtung
DE102015113796B4 (de) Verfahren zum Ansteuern eines Transistorbauelements und elektronische Schaltung
DE102007018237A1 (de) Schaltung mit verbessertem ESD-Schutz bei repetierender Pulsbelastung
EP1879092B1 (de) Verfahren zum Regeln einer Busgerätespannung und Vorschalteinrichtung
EP1078460A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE102010011043A1 (de) Vorrichtung und Verfahren zum Schutz eines elektrischen Verbrauchers vor Spannungsspitzen in einem Kraftfahrzeug
DE4011415C2 (de)
DE3001110C2 (de) Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen
EP3588777B1 (de) Schaltungsanordnung zur steuerung eines elektronischen eingangsschalters
DE102004025913B3 (de) Integrierte Schaltung
DE3303904C1 (de) Schaltung zum Übertragen eines Schaltsignals

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102014010202

Country of ref document: DE

R018 Grant decision by examination section/examining division
R163 Identified publications notified
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ELMOS SEMICONDUCTOR SE, DE

Free format text: FORMER OWNER: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT, 44227 DORTMUND, DE