DE102004025913B3

DE102004025913B3 - Integrierte Schaltung

Info

Publication number: DE102004025913B3
Application number: DE102004025913A
Authority: DE
Inventors: Michael Bernhard Sommer
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-05-27
Filing date: 2004-05-27
Publication date: 2006-01-12
Anticipated expiration: 2024-05-28
Also published as: US7274218B2; US20050280441A1

Abstract

Eine integrierte Schaltung umfasst eine erste und eine zweite Verstärkerschaltung (10, 20), die jeweils von einem Eingangssignal (Vin), das einen hohen und einen niedrigen Signalpegel aufweist, und einem Referenzsignal (Vref), das einen konstanten Signalpegel aufweist, angesteuert werden, und ausgangsseitig (D11, D21) ein erstes Steuersignal (S1) und ein zweites Steuersignal (S2) erzeugen. Mit den unabhängig voneinander erzeugten Steuersignalen (S1, S2) werden ein erster steuerbarer Widerstand (31) und ein zweiter steuerbarer Widerstand (32) einer dritten Verstärkerschaltung (30) geregelt. Je nach dem Widerstandswert des ersten und zweiten steuerbaren Widerstands (31, 32) der dritten Verstärkerschaltung lässt sich an einem Ausgangsanschluss (A) ein Ausgangssignal (Vout) erzeugen, das gegenüber dem Eingangssignal (Vin) verstärkt ist. Die integrierte Schaltung ist als Eingangsverstärker eines integrierten Halbleiterspeichers einsetzbar und erlaubt ein adaptives Verhalten des Eingangsverstärkers in Bezug auf Schwankungen des mittleren absoluten Eingangssignalpegels.

Description

Die Erfindung betrifft eine integrierte Schaltung zur Verstärkung eines Eingangssignals.
In vielen rechnergestützten Applikationen müssen Daten zwischen zwei integrierten Bausteinen, die sich auf dem Motherboard eines Rechners befinden, ausgetauscht werden. So müssen beispielsweise Daten zwischen dem Prozessor und einem integrierten Halbleiterspeicher, beispielsweise einem DRAM (Dynamic Random Access Memory)-Halbleiterspeicher, bidirektional transferiert werden. Um Datensignale, die von dem Prozessor über einen Datenbus an den DRAM-Speicher übertragen werden, in Speicherzellen des integrierten Halbleiterspeichers abzuspeichern, müssen die eingehenden Datensignale von dem integrierten Halbleiterspeicher vor der weiteren Verarbeitung verstärkt werden.
Der integrierte Halbleiterspeicher weist dazu im Allgemeinen einen Eingangsverstärker auf. Eingehende Datensignale werden von ihm auf einen definierten Pegel verstärkt. Die Bitleitungen, die mit den Speicherzellen verbunden sind, werden mit diesem verstärkten Pegel angesteuert. Bei einem integrierten Halbleiterspeicher wird dazu ein niedriger Spannungspegel eines eingehenden Datensignals, beispielsweise ein Pegel von 1 V, auf einen Ausgangspegel von beispielsweise 0 V abgeschwächt. Ein hoher Spannungspegel eines Datensignals, beispielsweise ein Spannungspegel von 1,45 V, wird auf einen hohen Ausgangspegel von beispielsweise 2,5 V verstärkt. Die Bitleitungen, die mit den Speicherzellen, in denen die Datensignale abgespeichert werden sollen, verbunden sind, werden von dem Eingangsverstärker mit dem niedrigen bzw. hohen Spannungspegel angesteuert. Als Eingangsverstärker wird, insbesondere bei einem integrierten Halbleiterspeicher, im Allgemeinen eine Differenzverstärkerschaltung verwendet.

7 zeigt eine bekannte Schaltung eines Differenzverstärkers in CMOS-Technik, wie sie im Allgemeinen als Eingangsverstärker für einen integrierten Halbleiterspeicher verwendet wird. Zwischen einen Anschluss VA zum Anlegen eines Versorgungspotentials VDD und einen Anschluss VB zum Anlegen eines Bezugspotentials VSS ist eine Stromspiegelschaltung 1 als aktive Last, die zwei Transistoren T1 und T2 umfasst, ein Transistor T3 zum Anlegen eines Eingangssignals Vin', ein Transistor T4 zum Anlegen eines Referenzsignals Vref' und eine Stromspiegelschaltung 2 zur Erzeugung des Source-Summenstroms ISS geschaltet. Die Stromspiegelschaltung 2 ist über einen Widerstand R mit dem Anschluss VA zum Anlegen des Versorgungspotentials VDD verbunden und umfasst zwei Transistoren T5 und T6. Zur Erzeugung eines Ausgangssignals Vout' wird der Eingangsanschluss E1', der den Steueranschluss des Transistors T3 darstellt, mit dem Eingangssignal Vin' angesteuert. Ein zweiter Eingangsanschluss E2', der den Steueranschluss des Transistors T4 bildet, wird mit dem Referenzsignal Vref' angesteuert. Bei richtiger Dimensionierung der Transistoren T1, ..., T6 erzeugt die Differenzverstärkerschaltung das Ausgangssignal Vout' mit einem hohen Pegel, wenn der Pegel des Eingangssignals Vin' über dem Pegel des Referenzsignals Vref' liegt. Umgekehrt erzeugt die Differenzverstärkerschaltung das Ausgangssignal Vout' mit einem niedrigen Pegel, wenn das Eingangssignal Vin' unterhalb des Pegels des Referenzsignals Vref' liegt.

In den letzten Jahren haben die Datenübertragungsraten, insbesondere in der CMOS-Technologie, ständig zugenommen. Um den hohen Geschwindigkeitsanforderungen gewachsen zu sein, muss der Source-Summenstrom ISS, der von der als Stromquelle wirkenden Stromspiegelschaltung 2 in die beiden Parallelzweige des Differenzverstärkers eingespeist wird, immer weiter erhöht werden. Die derzeitig hohen Geschwindigkeitsanforderungen lassen somit den Stromverbrauch des als Eingangsverstärker eingesetzten Differenzverstärkers in CMOS-Technik extrem ansteigen. Im Allgemeinen ist man jedoch an einem geringen Stromverbrauch interessiert.

Eine weitere Schwierigkeit bei der Verwendung eines konventionellen Differenzverstärkers als Eingangsverstärker eines integrierten Halbleiterspeichers entsteht dadurch, dass die Versorgungsspannungen, die auf dem Motherboard eines Rechners zur Verfügung stehen, immer weiter abnehmen. Somit wird es immer schwieriger die zwischen dem Versorgungspotential und dem Bezugspotential geschalteten Transistoren T1, ..., T6 zu betreiben. Neben den Drain-Source-Spannungsabfällen an diesen Transistoren stellen insbesondere auch die Einsatzspannungen der Transistoren ein Problem dar, da sie nicht mit den kleiner werdenden Versorgungsspannungen skaliert werden können. Die Folge ist, dass sich drei Transistoren in Serie, wie beispielsweise die Transistoren T1 und T2 der aktiven Last 1, die Eingangstransistoren T3 bzw. T4 und die Transistoren der Stromspiegelschaltung 2, nicht mehr oder nur noch sehr schwer zwischen dem hohen Versorgungspotential VDD und dem Bezugspotential VSS ansteuern lassen.

Wie eingangs beschrieben, vergleicht der Differenzverstärker einen hohen bzw. niedrigen Pegel des Eingangssignals Vin' mit dem Pegel des Referenzsignal Vref'. Der Arbeitspunkt der Dif ferenzverstärkerschaltung wird dabei so eingestellt, dass die Differenzverstärkerschaltung bei einem Pegel des Referenzsignals Vref', der genau in der Mitte zwischen einem möglichen hohen bzw. niedrigen Pegel des Eingangssignals Vin' liegt, ausgangsseitig das Ausgangssignal Vout' mit einem an die folgenden Schaltungsstufen angepassten verstärkten hohen bzw. niedrigen Ausgangspegel erzeugt. Die kleinen Versorgungsspannungen bzw. die Toleranzen von Widerständen eines Spannungsteilers, aus dem im Allgemeinen das Potential der Referenzspannung erzeugt wird, führen jedoch dazu, dass sich der Pegel des Referenzsignals Vref' nicht genau auf den mittleren Pegel zwischen dem hohen Spannungspotential und dem niedrigen Spannungspotential des Eingangssignals Vin' einstellen lässt. Aufgrund dieser Ungenauigkeit mit der sich der Referenzpegel einstellen lässt, gerät die Differenzverstärkerschaltung sehr leicht aus ihrem Arbeitspunkt.

Ein weiteres Problem tritt dadurch auf, dass bei einem Differenzverstärker als Eingangsverstärker eines integrierten Halbleiterspeichers in CMOS-Technologie im Allgemeinen nicht jedes Eingangssignal Vin' an ein eigenes Referenzsignal Vref' gekoppelt ist. Dies führt dazu, dass ein auf dem Eingangssignal überlagertes Rauschsignal nicht auch gleichzeitig dem Referenzsignal überlagert ist. Somit ist der Vorteil einer hohen Gleichtaktunterdrückung, wie etwa bei der ECL-Logik, bei einem Differenzverstärker in CMOS-Technologie nicht gegeben.

Es hat sich ferner gezeigt, dass Schwankungen der Referenzspannung Vref' große Abweichungen des Duty-Cycles nach sich ziehen. Der Duty-Cycle gibt an, wie ein Eingangssignal zeitlich am Ausgangsanschluss des Differenzverstärkers in ein Ausgangssignal abgebildet wird. Die ungenaue Einstellung der Referenzspannung führt letztendlich dazu, dass die zeitliche Länge eines Eingangssignalpulses nicht mit der Länge eines Ausgangssignalpulses korreliert. Signalverzerrungen am Ausgangsanschluss des Differenzverstärkers sind die Folge.

Die oben beschriebenen Nachteile führen dazu, dass eine herkömmliche Differenzverstärkerschaltung als Eingangsverstärker eines integrierten Halbleiterspeichers immer unbrauchbarer wird.

Die Aufgabe der vorliegenden Erfindung ist es daher, eine integrierte Schaltung zur Verstärkung von Eingangssignalen anzugeben, die weitestgehend unabhängig von Schwankungen einer Versorgungsspannung und einer Referenzspannung zuverlässig arbeitet. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, bei dem Eingangssignale weitestgehend unabhängig von Schwankungen einer Versorgungsspannung der integrierten Schaltung und einer daraus abgeleiteten Referenzspannung zuverlässig verstärkt werden.

Die Aufgabe betreffend die integrierte Schaltung wird gelöst durch eine integrierte Schaltung mit einem Anschluss zum Anlegen eines Versorgungspotentials, einem Anschluss zum Anlegen eines Bezugspotentials, einem ersten Eingangsanschluss zum Anlegen eines Eingangssignals mit einem hohen und einem niedrigen Pegel, wobei das Eingangssignal einen Gleichanteil aufweist und mit einem zweiten Eingangsanschluss zum Anlegen eines Referenzsignals mit einem konstanten Pegel. Die integrierte Schaltung umfasst des Weiteren eine erste Verstärkerschaltung zur Erzeugung eines ersten Steuersignals mit einem Transistor mit einem Gate-Anschluss, einem steuerbaren Widerstand mit einem Steueranschluss, einem ersten Widerstand und einem zweiten Widerstand. Der Transistor und der steuerbare Widerstand der ersten Verstärkerschaltung sind in Serie ge schaltet. Der erste Widerstand der ersten Verstärkerschaltung ist zwischen dem Anschluss zum Anlegen der Versorgungsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der ersten Verstärkerschaltung geschaltet. Der zweite Widerstand der ersten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Bezugsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der ersten Verstärkerschaltung geschaltet. Der Gate-Anschluss des Transistors der ersten Verstärkerschaltung ist mit dem ersten Eingangsanschluss zum Anlegen des Eingangssignals verbunden. Der Steueranschluss des steuerbaren Widerstands der ersten Verstärkerschaltung ist mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals verbunden. Die integrierte Schaltung umfasst des Weiteren eine zweite Verstärkerschaltung zur Erzeugung eines zweiten Steuersignals mit einem Transistor und einem Gate-Anschluss, einem steuerbaren Widerstand mit einem Steueranschluss, einem ersten Widerstand und einem zweiten Widerstand. Der Transistor und der steuerbare Widerstand der zweiten Verstärkerschaltung sind in Serie geschaltet. Der erste Widerstand der zweiten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Bezugsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der zweiten Verstärkerschaltung geschaltet. Der zweite Widerstand der zweiten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Versorgungsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der zweiten Verstärkerschaltung geschaltet. Der Gate-Anschluss des Transistors der zweiten Verstärkerschaltung ist mit dem ersten Eingangsanschluss zum Anlegen des Eingangssignals verbunden. Der Steueranschluss des steuerbaren Widerstands der zweiten Verstärkerschaltung ist mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals verbunden. Die integrierte Schaltung umfasst des Weiteren eine dritte Verstärkerschaltung mit einem ersten steuerbaren Widerstand, der über das erste Steuersignal steuerbar ist, und einem zweiten steuerbaren Widerstand, der über das zweite Steuersignal steuerbar ist. Die erste und zweite Verstärkerschaltung sind derart ausgebildet, dass die erste Verstärkerschaltung infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals das erste Steuersignal mit einem Pegel erzeugt, sodass der erste steuerbare Widerstand der dritten Verstärkerschaltung niederohmig gesteuert wird, und die zweite Verstärkerschaltung infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals das zweite Steuersignal mit einem Pegel erzeugt, sodass der zweite steuerbare Widerstand der dritten Verstärkerschaltung hochohmig gesteuert wird, wenn der konstante Pegel des Referenzsignals zwischen dem hohen und niedrigen Pegel des Eingangssignals liegt. Die erste und zweite Verstärkerschaltung sind derart ausgebildet, dass die erste Verstärkerschaltung infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals das erste Steuersignal mit einem anderen Pegel erzeugt, sodass der erste steuerbare Widerstand der dritten Verstärkerschaltung hochohmig gesteuert wird, und die zweite Verstärkerschaltung infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals das zweite Steuersignal mit einem anderen Pegel erzeugt, sodass der zweite steuerbare Widerstand der dritten Verstärkerschaltung niederohmig gesteuert wird, wenn der konstante Pegel des Referenzsignals zwischen dem hohen und niedrigen Pegel des Eingangssignals liegt.

Durch die Verwendung der ersten und zweiten Verstärkerschaltung wird somit gewährleistet, dass die integrierte Schaltung den hohen und niedrigen Pegel des Eingangssignals auch dann noch zuverlässig auswerten kann, selbst wenn der Pegel des Referenzsignals in der Weise schwankt, dass er den hohen oder niedrigen Pegel des Eingangssignals erreicht. Dies ist mit einer herkömmlichen Differenzverstärkerschaltung, die gewöhnlich als Eingangsverstärker bei einem integrierten Halbleiterspeicher verwendet wird, nicht der Fall. Der Differenzverstärker arbeitet im Allgemeinen nur dann zuverlässig, wenn sich der hohe beziehungsweise niedrige Pegel des Eingangssignals von dem Pegel des Referenzsignals unterscheidet.

Durch die Verwendung des steuerbaren Widerstands der ersten Verstärkerschaltung, dessen Widerstandswert von dem Referenzsignal gesteuert wird, wird es ermöglicht, das erste Steuersignal zur Steuerung des ersten steuerbaren Widerstands der dritten Verstärkerschaltung an Schwankungen des Referenzsignals anzupassen. Wenn der steuerbare Widerstand der ersten Verstärkerschaltung beispielsweise als ein n-Kanal-Feldeffekttransistor ausgebildet ist, bewirkt eine Anhebung des Pegels des Referenzsignals, von dem der steuerbare Widerstand der ersten Verstärkerschaltung gesteuert wird, dass die steuerbare Strecke des n-Kanal-Feldeffekttransistors sehr niederohmig gesteuert wird. Dadurch wird der Pegel des ersten Steuersignals weiter abgesenkt, wenn der erste Transistor der ersten Verstärkerschaltung leitend gesteuert ist. Wenn vorausgesetzt wird, dass der erste steuerbare Widerstand der dritten Verstärkerschaltung, der von dem ersten Steuersignal angesteuert wird, als ein p-Kanal-Feldeffekttransistor ausgebildet ist, wird dieser dadurch wiederum sehr niederohmig gesteuert. Dadurch kann der hohe Pegel der Versorgungsspannung ohne nennenswerten Spannungsabfall an dem ersten steuerbaren Widerstand der dritten Verstärkerschaltung an den Ausgangsanschluss der dritten Verstärkerschaltung weitergeleitet werden.

Durch eine entsprechende Dimensionierung des ersten und zweiten Widerstands der ersten Verstärkerschaltung lässt sich aus dem Eingangssignal das erste Steuersignal mit dem ersten oder zweiten Pegel erzeugen, wobei der erste und zweite Pegel des ersten Steuersignals an das Steuerverhalten des ersten steuerbaren Widerstands der dritten Verstärkerschaltung angepasst sind. Somit lässt sich das erste Steuersignal beispielsweise mit dem ersten Pegel erzeugen, der den ersten steuerbaren Widerstand der dritten Verstärkerschaltung niederohmig steuert oder mit dem zweiten Pegel erzeugen, der den ersten steuerbaren Widerstand der dritten Verstärkerschaltung hochohmig steuert, wenn der erste steuerbare Widerstand der dritten Verstärkerschaltung beispielsweise als ein p-Kanal-Feldeffekttransistor ausgebildet ist.

Durch die Verwendung des steuerbaren Widerstands der zweiten Verstärkerschaltung, dessen Widerstandswert von dem Referenzsignal gesteuert wird, wird es ermöglicht, das zweite Steuersignal zur Steuerung des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung an Schwankungen des Referenzsignals anzupassen. Ein Absinken des Pegels des Referenzsignals bewirkt, dass der Widerstand des steuerbaren Widerstands der zweiten Verstärkerschaltung absinkt, wenn der steuerbare Widerstand der zweiten Verstärkerschaltung beispielsweise als ein p-Kanal-Feldeffekttransistor ausgebildet ist. Wenn der erste Transistor der zweiten Verstärkerschaltung leitend gesteuert ist, steigt somit der Pegel des zweiten Steuersignals an. Wenn der zweite steuerbare Widerstand der dritten Verstärkerschaltung, der von dem zweiten Steuersignal gesteuert wird, beispielsweise als ein n-Kanal-Feldeffekttransistor ausgebildet ist, bewirkt der gestiegene Pegel des zweiten Steuersignals, dass die steuerbare Strecke des n-Kanal-Feldeffekttransistors sehr niederohmig gesteuert wird. Der Pegel des Bezugspotentials kann somit sehr niederohmig an den Ausgangsanschluss der dritten Verstärkerschaltung übertragen werden.

Über eine entsprechende Dimensionierung des ersten und zweiten Widerstands der zweiten Verstärkerschaltung kann der Pegel des von der zweiten Verstärkerschaltung erzeugten zweiten Steuersignals zur Steuerung des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung an das Steuerverhalten des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung angepasst werden. Somit lässt sich das zweite Steuersignal beispielsweise mit dem ersten Pegel erzeugen, der den zweiten steuerbaren Widerstand der dritten Verstärkerschaltung hochohmig steuert oder mit dem zweiten Pegel erzeugen, der den zweiten steuerbaren Widerstand der dritten Verstärkerschaltung niederohmig steuert, wenn dieser als ein n-Kanal-Feldeffekttransistor ausgebildet ist.

Nach einer Weiterbildung der erfindungsgemäßen integrierten Schaltung sind die erste und zweite Verstärkerschaltung derart ausgebildet, dass die erste Verstärkerschaltung infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals das erste Steuersignal mit einem ersten Pegel erzeugt, sodass der erste steuerbare Widerstand der dritten Verstärkerschaltung niederohmig gesteuert wird, und die zweite Verstärkerschaltung infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals das zweite Steuersignal mit einem ersten Pegel erzeugt, sodass der zweite steuerbare Widerstand der dritten Verstärkerschaltung hochohmig gesteuert wird, wenn der Pegel des Referenzsignals dem Pegel des Gleichanteils des Eingangssignals entspricht. Die erste und zweite Verstärkerschaltung sind derart ausgebildet, dass die erste Verstärkerschaltung infolge der Ansteuerung mit dem niedrigen Pegel des Eingangs signals das erste Steuersignal mit einem zweiten Pegel erzeugt, sodass der erste steuerbare Widerstand der dritten Verstärkerschaltung hochohmig gesteuert wird, und die zweite Verstärkerschaltung infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals das zweite Steuersignal mit einem zweiten Pegel erzeugt, sodass der zweite steuerbare Widerstand der dritten Verstärkerschaltung niederohmig gesteuert wird, wenn der Pegel des Referenzsignals dem Pegel des Gleichanteils des Eingangssignals entspricht.

In einer weiteren Ausgestaltung der integrierten Schaltung ist die erste Verstärkerschaltung derart ausgebildet, dass sie infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals das erste Steuersignal mit einem Pegel unterhalb des ersten Pegels des ersten Steuersignals erzeugt, wenn der Pegel des Referenzsignals oberhalb des Pegels des Gleichanteils des Eingangssignals liegt.

Darüber hinaus kann die zweite Verstärkerschaltung derart ausgebildet sein, dass sie infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals das zweite Steuersignal mit einem Pegel oberhalb des zweiten Pegels des zweiten Steuersignals erzeugt, wenn der Pegel des Referenzsignals unterhalb des Pegels des Gleichanteils des Eingangssignals liegt.

Die erfindungsgemäße integrierte Schaltung ist somit in der Lage, sich auf Schwankungen des Pegels des Referenzsignals adaptiv anzupassen. Ein Ansteigen des Pegels des Referenzsignals bewirkt ein Absinken des Pegels des ersten Steuersignals, wohingegen ein Absinken des Pegels des Referenzsignals ein Ansteigen des Pegels des zweiten Steuersignals bewirkt.

Nach einem weiteren Merkmal der integrierten Schaltung weist die dritte Verstärkerschaltung einen Ausgangsanschluss auf. Der erste steuerbare Widerstand der dritten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen des Versorgungspotentials und den Ausgangsanschluss der dritten Verstärkerschaltung geschaltet. Der erste steuerbare Widerstand der dritten Verstärkerschaltung weist einen Steueranschluss auf, dem das erste Steuersignal zugeführt wird. Der zweite steuerbare Widerstand der dritten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen des Bezugspotentials und den Ausgangsanschluss der dritten Verstärkerschaltung geschaltet. Der zweite steuerbare Widerstand der dritten Verstärkerschaltung weist einen Steueranschluss auf, dem das zweite Steuersignal zugeführt wird.

Das Eingangssignal wird in der ersten und zweiten Verstärkerschaltung in zwei Steuersignale aufgespalten. Das erste Steuersignal steuert dabei den ersten steuerbaren Widerstand hoch- oder niederohmig, wohingegen das zweite Steuersignal den zweiten steuerbaren Widerstand hoch- oder niederohmig steuert. Bei einer Differenzverstärkerschaltung wird dagegen aus einem Eingangssignal gewöhnlich ein einziges Ausgangssignal erzeugt. Dieses Ausgangssignal steuert dann zwei komplementäre Transistoren einer nachgeschalteten Ausgangstreiberschaltung an. Die Erzeugung zweier Steuersignale durch die erste und zweite Verstärkerschaltung bietet damit den Vorteil, dass die beiden Steuersignale auf das Steuerverhalten des jeweiligen ersten oder zweiten steuerbaren Widerstands der dritten Verstärkerschaltung angepasst werden können.

In einer anderen Ausführungsvariante der integrierten Schaltung umfasst der Transistor der ersten Verstärkerschaltung einen Drain-Anschluss zur Erzeugung des ersten Steuersignals und einen Source-Anschluss. Der Drain-Anschluss des Transistors der ersten Verstärkerschaltung ist mit dem Steueranschluss des ersten steuerbaren Widerstands der dritten Verstärkerschaltung verbunden.

In einer Weiterbildung der erfindungsgemäßem integrierten Schaltung ist der steuerbare Widerstand der ersten Verstärkerschaltung derart ausgebildet ist, dass er einen ersten Widerstandswert aufweist, wenn das Referenzsignal den Pegel des Gleichanteils des Eingangssignals aufweist. Der steuerbare Widerstand der ersten Verstärkerschaltung ist ferner derart ausgebildet, dass er einen zweiten Widerstandswert aufweist, wenn das Referenzsignal den Pegel des Gleichanteils des Eingangssignals überschreitet, wobei der zweite Widerstandswert unterhalb des ersten Widerstandswertes liegt.

Gemäß einer Weiterbildung der erfindungsgemäßen integrierten Schaltung ist der erste Widerstand der ersten Verstärkerschaltung mit dem Drain-Anschluss des Transistors der ersten Verstärkerschaltung verbunden. Der steuerbare Widerstand der ersten Verstärkerschaltung ist zwischen den Source-Anschluss des Transistors der ersten Verstärkerschaltung und den zweiten Widerstand der ersten Verstärkerschaltung geschaltet.

Der Transistor der ersten Verstärkerschaltung und der steuerbare Widerstand der ersten Verstärkerschaltung können in einer möglichen Ausführung der erfindungsgemäßen integrierten Schaltung jeweils als ein n-Kanal-Feldeffekttransistor ausgebildet sein.

In einer weiteren Ausführungsform der integrierten Schaltung umfasst der Transistor der zweiten Verstärkerschaltung einen Drain-Anschluss zur Erzeugung des zweiten Steuersignals und einen Source-Anschluss. Der Drain-Anschluss des Transistors der zweiten Verstärkerschaltung ist mit dem Steueranschluss des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung verbunden.

Nach einem anderen Merkmal der erfindungsgemäßen integrierten Schaltung ist der steuerbare Widerstand der zweiten Verstärkerschaltung derart ausgebildet, dass er einen ersten Widerstandswert aufweist, wenn das Referenzsignal den Pegel des Gleichanteils des Eingangssignals aufweist. Der steuerbare Widerstand der zweiten Verstärkerschaltung ist derart ausgebildet, dass er einen zweiten Widerstandswert aufweist, wenn das Referenzsignal den Pegel des Gleichanteils des Eingangssignals unterschreitet, wobei der zweite Widerstandswert unterhalb des ersten Widerstandswertes liegt.

In einer weiteren Ausgestaltung der erfindungsgemäßen integrierten Schaltung ist der erste Widerstand der zweiten Verstärkerschaltung mit dem Drain-Anschluss des ersten Transistors der zweiten Verstärkerschaltung verbunden. Der steuerbare Widerstand der zweiten Verstärkerschaltung ist zwischen den Source-Anschluss des ersten Transistors der zweiten Verstärkerschaltung und den zweiten Widerstand der zweiten Verstärkerschaltung geschaltet.

In einer Ausführung sind der Transistor der zweiten Verstärkerschaltung und der steuerbare Widerstand der zweiten Verstärkerschaltung jeweils als ein p-Kanal-Feldeffekttransistor ausgebildet.

In der oben beschriebenen Ausführungsform stellen die erste und zweite Verstärkerschaltung jeweils einen Verstärker in Source-Schaltung dar. Dadurch kann eine große Spannungsver stärkung des Eingangssignals erzielt werden. Dementsprechend ist der Abstand zwischen dem ersten und zweiten Pegel des ersten und zweiten Steuersignals deutlich größer als der Abstand zwischen dem hohen und niedrigen Pegel des Eingangssignals.

Im Gegensatz zu einer Differenzverstärkerschaltung, die im Wesentlichen aus einem Stromspiegel als aktiver Last und einem Stromspiegel zur Erzeugung des Source-Summenstromes sowie einem Transistor zum Anlegen eines Eingangssignals und einem weiteren Transistor zum Anlegen eines Referenzsignals, die zwischen einem Versorgungspotential und einem Bezugspotential geschaltet sind, aufgebaut ist, weist die erste, zweite und dritte Verstärkerschaltung sowie die Inverterschaltung der vorliegenden integrierten Schaltung zwischen dem Anschluss zum Anlegen des Versorgungspotentials und dem Anschluss zum Anlegen des Bezugspotentials nur einen oder zwei Transistoren auf. Diese kompakte Struktur der erfindungsgemäßen integrierten Schaltung führt gegenüber einem als Differenzverstärkerschaltung ausgebildeten Eingangsverstärker zu einer Verbesserung der Durchlaufzeiten von Eingangssignalen.

Ein weiterer Vorteil der erfindungsgemäßen integrierten Schaltung liegt in der Einfachheit der Schaltung, die im Wesentlichen ohmsche Widerstände und Transistoren umfasst, die als Verstärkertransistoren, Schalttransistoren und als gesteuerte Widerstände verwendet werden.

Nach einem weiteren Merkmal der integrierten Schaltung weist diese einen Ausgangsanschluss sowie eine Inverterschaltung auf. Die Inverterschaltung ist zwischen den Anschluss zum Anlegen des Versorgungspotentials und den Anschluss zum Anlegen des Bezugspotentials geschaltet. Der Ausgangsanschluss der dritten Verstärkerschaltung ist über die Inverterschaltung mit dem Ausgangsanschluss der integrierten Schaltung verbunden.

Gegenüber dem Differenzverstärkerkonzept zeichnet sich die vorgeschlagene Schaltung eines Eingangsverstärkers insbesondere in ihrer zuverlässigen Betriebsart, die auch bei niedrigen Versorgungsspannungen gewährleistet bleibt, aus. Bei dem herkömmlichen Differenzverstärkerkonzept muss die Versorgungsspannung so groß sein, dass von ihr die Steuerspannungen zur Steuerung der Transistoren der beiden Stromspiegelschaltung zur Erzeugung der aktiven Last und zur Erzeugung des Source-Summenstromes als auch die Drain-Source-Spannungen der jeweiligen Transistoren, die zwischen das Versorgungspotential und das Bezugspotential geschaltet sind, aufgebracht werden. Insbesondere die Einsatzspannungen der Transistoren können mit den immer kleiner werdenden Versorgungsspannungen, die in einer integrierten Schaltung zur Verfügung stehen nicht mit skaliert werden. Dies hat zur Folge, dass kaum noch drei Transistoren in Serie betrieben werden können, wie dies beispielsweise beim Differenzverstärkerkonzept durch die beiden Stromspiegelschaltungen und die Transistoren zum Anlegen des Eingangs- und Referenzsignals der Fall ist. Im Gegensatz werden in der ersten und zweiten Verstärkerschaltung der vorliegenden integrierten Schaltung, abgesehen von dem steuerbaren Widerstand, nur jeweils ein Verstärkertransistor und in der dritten Verstärkerschaltung sowie in der Inverterschaltung nur zwei Transistoren in Serie zwischen dem Anschluss zum Anlegen des Versorgungspotentials und dem Anschluss zum Anlegen des Bezugspotentials betrieben.

In einer Weiterbildung der integrierten Schaltung ist der erste steuerbare Widerstand der dritten Verstärkerschaltung als ein p-Kanal-Feldeffekttransistor ausgebildet. Der zweite steuerbare Widerstand der dritten Verstärkerschaltung ist als ein n-Kanal-Feldeffekttransistor ausgebildet.

Bei dieser Ausgestaltung des ersten und zweiten steuerbaren Widerstands der dritten Verstärkerschaltung sind der erste Pegel des ersten und zweiten Steuersignals als ein niedriger Spannungspegel ausgebildet und der zweite Pegel des ersten und zweiten Steuersignals als ein hoher Spannungspegel ausgebildet.

Im Folgenden wird ein Verfahren zur Verstärkung eines Eingangssignals beschrieben, das ebenfalls das Problem löst. Das Verfahren sieht die Verwendung eines Eingangssignals mit einem hohen und einem niedrigen Pegel vor, wobei das Eingangssignal einen Gleichanteil aufweist. Des Weiteren wird ein Referenzsignal mit einem konstanten Pegel, der einem Pegel des Gleichanteils des Eingangssignals entspricht, vorgesehen. Weiterhin ist eine integrierte Schaltung mit einem Anschluss zum Anlegen eines Versorgungspotentials und einem Anschluss zum Anlegen eines Bezugspotentials sowie mit einer ersten Verstärkerschaltung, einer zweiten Verstärkerschaltung und einer dritten Verstärkerschaltung vorzusehen. Die erste Verstärkerschaltung umfasst dabei einen Transistor mit einem Gate-Anschluss, einen steuerbaren Widerstand mit einem Steueranschluss, einen ersten Widerstand und einen zweiten Widerstand. Der Transistor und der steuerbare Widerstand der ersten Verstärkerschaltung sind in Serie geschaltet und der erste Widerstand der ersten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Versorgungsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der ersten Verstärkerschaltung geschaltet. Der zweite Widerstand der ersten Verstärkerschaltung ist zwischen den An schluss zum Anlegen der Bezugsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der ersten Verstärkerschaltung geschaltet. Der Gate-Anschluss des Transistor der ersten Verstärkerschaltung ist mit dem ersten Eingangsanschluss zum Anlegen des Eingangssignals verbunden. Der Steueranschluss des steuerbaren Widerstands der ersten Verstärkerschaltung ist mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals verbunden. Die zweite Verstärkerschaltung umfasst einen Transistor mit einem Gate-Anschluss, einen steuerbaren Widerstand mit einem Steueranschluss, einen ersten Widerstand und einen zweiten Widerstand. Der Transistor und der steuerbare Widerstand der zweiten Verstärkerschaltung sind in Serie geschaltet und der erste Widerstand der zweiten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Bezugsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der zweiten Verstärkerschaltung geschaltet. Der zweite Widerstand der zweiten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Versorgungsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der zweiten Verstärkerschaltung geschaltet. Der Gate-Anschluss des Transistors der zweiten Verstärkerschaltung ist mit dem ersten Eingangsanschluss zum Anlegen des Eingangssignals verbunden. Der Steueranschluss des steuerbaren Widerstands der zweiten Verstärkerschaltung ist mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals verbunden. Das Versorgungspotential ist über einen ersten steuerbaren Widerstand der dritten Verstärkerschaltung und das Bezugspotential ist über einen zweiten steuerbaren Widerstand der dritten Verstärkerschaltung einem Ausgangsanschluss der dritten Verstärkerschaltung zuführbar.

Das Verfahren sieht vor, während einem ersten und einem zweiten Verfahrensschritt den konstanten Pegel des Referenzsignals an den Steueranschluss des steuerbaren Widerstands der ersten Verstärkerschaltung und an den Steueranschluss des steuerbaren Widerstands der zweiten Verstärkerschaltung anzulegen.

In dem ersten Verfahrensschritt wird der hohe Pegel des Eingangssignals an dem Gate-Anschluss des Transistors der ersten Verstärkerschaltung und an dem Gate-Anschluss des Transistors der zweiten Verstärkerschaltung angelegt. Infolgedessen erzeugt die erste Verstärkerschaltung ein erstes Steuersignal an dem Drain-Anschluss des Transistors der ersten Verstärkerschaltung mit einem ersten Pegel, worauf der erste steuerbare Widerstand der dritten Verstärkerschaltung in einen niederohmigen Zustand gesteuert wird infolge einer Ansteuerung des ersten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem ersten Pegel des ersten Steuersignals. An dem Drain-Anschluss des Transistors der zweiten Verstärkerschaltung wird ein zweites Steuersignal mit einem ersten Pegel erzeugt. Infolge einer Ansteuerung des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem ersten Pegel des zweiten Steuersignal wird der zweite steuerbare Widerstand der dritten Verstärkerschaltung in einen hochohmigen Zustand gesteuert.

In dem zweiten Verfahrensschritt wird der niedrige Pegel des Eingangssignals an dem Gate-Anschluss des Transistors der ersten Verstärkerschaltung und an dem Gate-Anschluss des Transistors der zweiten Verstärkerschaltung angelegt. Die erste Verstärkerschaltung erzeugt daraufhin das erste Steuersignal an dem Drain-Anschluss des Transistors der ersten Verstärkerschaltung mit einem zweiten Pegel, worauf der erste steuerbare Widerstand der dritten Verstärkerschaltung in einen hochohmigen Zustand infolge einer Ansteuerung des ersten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem zweiten Pegel des ersten Steuersignals gesteuert wird. An dem Drain-Anschluss des Transistors der zweiten Verstärkerschaltung wird das zweite Steuersignal mit einem zweiten Pegel erzeugt. Infolge einer Ansteuerung des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem zweiten Pegel des zweiten Steuersignals wird der zweite steuerbare Widerstand der dritten Verstärkerschaltung in einen niederohmigen Zustand gesteuert.

Des Weiteren wird eine Verfahren zur Verstärkung eines Eingangssignals vorgeschlagen, das die Verwendung eines Eingangssignals mit einem hohen und einem niedrigen Pegel, wobei das Eingangssignal einen Gleichanteil aufweist, und die Verwendung eines Referenzsignals mit einem konstanten Pegel, der oberhalb eines Pegels des Gleichanteils des Eingangssignals liegt, vorsieht. Zur Durchführung des Verfahrens ist eine integrierte Schaltung mit einem Anschluss zum Anlegen eines Versorgungspotentials und einem Anschluss zum Anlegen eines Bezugspotentials, sowie mit einer ersten Verstärkerschaltung, einer zweiten Verstärkerschaltung und einer dritten Verstärkerschaltung vorzusehen. Die erste Verstärkerschaltung umfasst einen Transistor mit einem Gate-Anschluss, einen steuerbaren Widerstand mit einem Steueranschluss, einen ersten Widerstand und einen zweiten Widerstand. Der Transistor und der steuerbare Widerstand der ersten Verstärkerschaltung sind in Serie geschaltet. Der erste Widerstand der ersten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Versorgungsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der ersten Verstärkerschaltung geschaltet. Der zweite Widerstand der ersten Verstärkerschal tung ist zwischen den Anschluss zum Anlegen der Bezugsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der ersten Verstärkerschaltung geschaltet. Der Gate-Anschluss des Transistors der ersten Verstärkerschaltung ist mit dem ersten Eingangsanschluss zum Anlegen des Eingangssignals verbunden. Der Steueranschluss des steuerbaren Widerstands der ersten Verstärkerschaltung ist mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals verbunden. Die zweite Verstärkerschaltung umfasst einen Transistor mit einem Gate-Anschluss, einen steuerbaren Widerstand mit einem Steueranschluss, einen ersten Widerstand und einen zweiten Widerstand. Der Transistor und der steuerbare Widerstand der zweiten Verstärkerschaltung sind in Serie geschaltet. Der erste Widerstand der zweiten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Bezugsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der zweiten Verstärkerschaltung geschaltet. Der zweite Widerstand der zweiten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Versorgungsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der zweiten Verstärkerschaltung geschaltet. Der Gate-Anschluss des Transistors der zweiten Verstärkerschaltung ist mit dem ersten Eingangsanschluss zum Anlegen des Eingangssignals verbunden. Der Steueranschluss des steuerbaren Widerstands der zweiten Verstärkerschaltung ist mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals verbunden. Das Versorgungspotential ist über einen ersten steuerbaren Widerstand der dritten Verstärkerschaltung und das Bezugspotential ist über einen zweiten steuerbaren Widerstand der dritten Verstärkerschaltung einem Ausgangsanschluss der dritten Verstärkerschaltung zuführbar.

Während eines ersten und eines zweiten Verfahrensschrittes wird der konstante Pegel des Referenzsignals an den Steueranschluss des steuerbaren Widerstands der ersten Verstärkerschaltung und an den Steueranschluss des steuerbaren Widerstands der zweiten Verstärkerschaltung angelegt.

In dem ersten Verfahrensschritt wird der hohe Pegel des Eingangssignals an den Gate-Anschluss des Transistors der ersten Verstärkerschaltung und an den Gate-Anschluss des Transistors der zweiten Verstärkerschaltung angelegt. An dem Drain-Anschluss des Transistors der ersten Verstärkerschaltung wird das erste Steuersignal mit einem ersten Pegel erzeugt, wobei der Pegel des ersten Steuersignals unterhalb des Pegels liegt, der von der ersten Verstärkerschaltung erzeugt wird, wenn der konstante Pegel der Referenzspannung dem Pegel des Gleichanteils des Eingangssignals entspricht. Der erste steuerbare Widerstand der dritten Verstärkerschaltung wird infolge einer Ansteuerung des ersten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem ersten Pegel des ersten Steuersignals in einen niederohmigen Zustand gesteuert. An dem Drain-Anschluss des Transistors der zweiten Verstärkerschaltung wird ein zweites Steuersignal mit einem ersten Pegel erzeugt. Infolge einer Ansteuerung des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem ersten Pegel des zweiten Steuersignals wird der zweite steuerbare Widerstand der dritten Verstärkerschaltung in einen hochohmigen Zustand gesteuert.

In dem zweiten Verfahrensschritt wird der niedrige Pegel des Eingangssignals an den Gate-Anschluss des Transistors der ersten Verstärkerschaltung und an den Gate-Anschluss des Transistors der zweiten Verstärkerschaltung angelegt. An dem Drain-Anschluss des Transistors der ersten Verstärkerschal tung wird das erste Steuersignal mit einem zweiten Pegel erzeugt. Infolge einer Ansteuerung des ersten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem zweiten Pegel des ersten Steuersignals wird der erste steuerbare Widerstand der dritten Verstärkerschaltung in einen hochohmigen Zustand gesteuert. An dem Drain-Anschluss des Transistors der zweiten Verstärkerschaltung wird das zweite Steuersignal mit einem zweiten Pegel erzeugt, wobei der Pegel des zweiten Steuersignals unterhalb des Pegels liegt, der von der zweiten Verstärkerschaltung erzeugt wird, wenn der konstante Pegel des Referenzsignals dem Pegel des Gleichanteils des Eingangssignals entspricht. Infolge einer Ansteuerung des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem zweiten Pegel des zweiten Steuersignals wird der zweite steuerbare Widerstand der dritten Verstärkerschaltung in einen niederohmigen Zustand gesteuert.

Im Folgenden wird ein weiteres Verfahren zur Verstärkung eines Eingangssignals beschrieben. Das Verfahren sieht die Verwendung eines Eingangssignals mit einem hohen und einem niedrigen Pegel, wobei das Eingangssignal einen Gleichanteil aufweist und die Verwendung eines Referenzsignals mit einem konstanten Pegel, der unterhalb eines Pegels des Gleichanteils des Eingangssignals liegt, vor. Des Weiteren ist eine integrierte Schaltung mit einem Anschluss zum Anlegen eines Versorgungspotentials und einem Anschluss zum Anlegen eines Bezugspotentials, sowie mit einer ersten Verstärkerschaltung, mit einer zweiten Verstärkerschaltung und mit einer dritten Verstärkerschaltung vorzusehen. Die erste Verstärkerschaltung umfasst einen Transistor mit einem Gate-Anschluss, einen steuerbaren Widerstand mit einem Steueranschluss, einen ersten Widerstand und einen zweiten Widerstand. Der Transistor und der steuerbare Widerstand der ersten Verstärkerschaltung sind in Serie geschaltet. Der erste Widerstand der ersten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Vorsorgungsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der ersten Verstärkerschaltung geschaltet. Der zweite Widerstand der ersten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Bezugsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der ersten Verstärkerschaltung geschaltet. Der Gate-Anschluss des Transistors der ersten Verstärkerschaltung ist mit dem ersten Eingangsanschluss zum Anlegen des Eingangssignals verbunden. Der Steueranschluss des steuerbaren Widerstands der ersten Verstärkerschaltung ist mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals verbunden. Die zweite Verstärkerschaltung umfasst einen Transistor mit einem Gate-Anschluss, einen steuerbaren Widerstand mit einem Steueranschluss, einen ersten Widerstand und einen zweiten Widerstand. Der Transistor und der steuerbare Widerstand der zweiten Verstärkerschaltung sind in Serie geschaltet. Der erste Widerstand der zweiten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Bezugsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der zweiten Verstärkerschaltung geschaltet. Der zweite Widerstand der zweiten Verstärkerschaltung ist zwischen den Anschluss zum Anlegen der Versorgungsspannung und die Serienschaltung aus dem Transistor und dem steuerbaren Widerstand der zweiten Verstärkerschaltung geschaltet. Der Gate-Anschluss des Transistors der zweiten Verstärkerschaltung ist mit dem ersten Eingangsanschluss zum Anlegen des Eingangssignals verbunden. Der Steueranschluss des steuerbaren Widerstands der zweiten Verstärkerschaltung ist mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals verbunden. Das Versorgungspotential ist über einen ersten steuerbaren Widerstand der dritten Verstärkerschaltung und das Bezugspotential ist über einen zweiten steuerbaren Widerstand der dritten Verstärkerschaltung einem Ausgangsanschluss der dritten Verstärkerschaltung zuführbar.

Während eines ersten und eines zweiten Verfahrensschritts wird der konstante Pegel des Referenzsignals an den Steueranschluss des steuerbaren Widerstands der ersten Verstärkerschaltung und an den Steueranschluss des steuerbaren Widerstands der zweiten Verstärkerschaltung angelegt.

In dem ersten Verfahrensschritt wird der hohe Pegel des Eingangssignals an dem Gate-Anschluss des Transistors der ersten Verstärkerschaltung und an dem Gate-Anschluss des Transistors der zweiten Verstärkerschaltung angelegt. An dem Drain-Anschluss des Transistors der ersten Verstärkerschaltung wird ein erstes Steuersignal mit einem ersten Pegel erzeugt, wobei der Pegel des ersten Steuersignals oberhalb des Pegels liegt, der von der ersten Verstärkerschaltung erzeugt wird, wenn der konstante Pegel der Referenzspannung dem Pegel des Gleichanteils des Eingangssignals entspricht. Infolge einer Ansteuerung des ersten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem ersten Pegel des ersten Steuersignals wird der erste steuerbare Widerstand der dritten Verstärkerschaltung in einen niederohmigen Zustand gesteuert. An dem Drain-Anschluss des Transistors der zweiten Verstärkerschaltung wird ein zweites Steuersignal mit einem ersten Pegel erzeugt. Infolge einer Ansteuerung des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem ersten Pegel des zweiten Steuersignals wird der zweite steuerbare Widerstand der dritten Verstärkerschaltung in einen hochohmigen Zustand gesteuert.

In dem zweiten Verfahrensschritt wird der niedrige Pegel des Eingangssignals an dem Gate-Anschluss des Transistors der ersten Verstärkerschaltung und an dem Gate-Anschluss des Transistors der zweiten Verstärkerschaltung angelegt. An dem Drain-Anschluss des Transistors der ersten Verstärkerschaltung wird das erste Steuersignal mit einem zweiten Pegel erzeugt. Infolge einer Ansteuerung des ersten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem zweiten Pegel des ersten Steuersignals wird der erste steuerbare Widerstand der dritten Verstärkerschaltung in einen hochohmigen Zustand gesteuert. An dem Drain-Anschluss des Transistors der zweiten Verstärkerschaltung wird das zweite Steuersignal mit einem zweiten Pegel erzeugt, wobei der Pegel des zweiten Steuersignals oberhalb des Pegels liegt, der von der zweiten Verstärkerschaltung erzeugt wird, wenn der konstante Pegel der Referenzspannung dem Pegel des Gleichanteils des Eingangssignals entspricht. Infolge einer Ansteuerung des zweiten steuerbaren Widerstands der dritten Verstärkerschaltung mit dem zweiten Pegel des zweiten Steuersignals wird der zweite steuerbare Widerstand der dritten Verstärkerschaltung in einen niederohmigen Zustand gesteuert.

Nachfolgend wird die Erfindung anhand der in der Zeichnung dargestellten Figuren an einem Ausführungsbeispiel näher erläutert. Es zeigen:
1 eine integrierte Schaltung zur Verstärkung eines Eingangssignals gemäß der Erfindung,
2A ein erstes Beispiel eines Signalzustandsdiagramms der integrierten Schaltung gemäß der Erfindung,
2B ein zweites Beispiel eines Signalzustandsdiagramms der integrierten Schaltung gemäß der Erfindung,
2C ein drittes Beispiel eines Signalzustandsdiagramms der integrierten Schaltung gemäß der Erfindung,
2D ein viertes Beispiel eines Signalzustandsdiagramms der integrierten Schaltung gemäß der Erfindung,
3 ein fünftes Beispiel eines Signalzustandsdiagramms der integrierten Schaltung gemäß der Erfindung,
4 ein sechstes Beispiel eines Signalzustandsdiagramms der integrierten Schaltung gemäß der Erfindung,
5 ein siebtes Beispiel eines Signalzustandsdiagramms der integrierten Schaltung gemäß der Erfindung,
6 ein achtes Beispiel eines Signalzustandsdiagramms der integrierten Schaltung gemäß der Erfindung,
7 eine integrierte Schaltung zur Verstärkung von Eingangssignalen gemäß dem Stand der Technik.
1 zeigt eine Ausführung einer integrierten Schaltung zur Verstärkung eines Eingangssignals gemäß der Erfindung. Die integrierte Schaltung weist einen Anschluss VA zum Anlegen eines Versorgungspotentials VDD und einen Anschluss BA zum Anlegen eines Bezugspotentials VSS auf. Sie umfasst ferner einen ersten Eingangsanschluss E1 zum Anlegen eines Eingangssignals Vin und einen zweiten Eingangsanschluss E2 zum Anlegen eines Referenzsignals Vref. Zwischen den Anschluss VA zum Anlegen des Versorgungspotentials VDD und den Anschluss BA zum Anlegen des Bezugspotentials VSS ist eine erste Verstärkerschaltung 10, eine zweite Verstärkerschaltung 20, eine dritte Verstärkerschaltung 30 und eine Inverterschaltung 40 geschaltet.
Die erste Verstärkerschaltung 10 ist als eine als Vorverstärker wirkende Source-Verstärkerschaltung ausgebildet. Sie umfasst einen in Source-Schaltungstechnik geschalteten Transistor 11, dessen Gate-Anschluss G11 mit dem ersten Eingangsanschluss E1 zum Anlegen des Eingangssignals Vin verbunden ist. Ein Drain-Anschluss D11 des Transistors 11 ist über einen ersten Widerstand 13 mit dem Anschluss VA zum Anlegen des Versorgungspotentials VDD verbunden. Der Source-Anschluss S11 des Transistors 11 ist über einen weiteren Transistor 12 und einen zweiten Widerstand 14 mit einem Anschluss BA zum Anlegen des Bezugspotentials VSS verbunden. Der Transistor 12 wirkt als ein gesteuerter Widerstand. Der Widerstandswert seiner Drain-Source-Strecke ist durch das Anlegen eines Steuersignals an seinen Gate-Anschluss G12 einstellbar. Der Gate-Anschluss G12 des Transistors 12 ist mit dem zweiten Eingangsanschluss E2 zum Anlegen des Referenzsignals Vref verbunden. Der Pegel des Referenzsignals Vref regelt somit den Widerstandswert des Transistors 12. Da der Transistor 12 als ein n-Kanal-MOSFET-Transistor ausgebildet ist, bewirkt eine Erhöhung des Pegels des Referenzsignals Vref eine Abnahme seines Drain-Source-Widerstandes und umgekehrt eine Abnahme des Pegels des Referenzsignals eine Zunahme des Widerstandes seiner Drain-Source-Strecke.
Die zweite Verstärkerschaltung 20 stellt ebenfalls eine für das Eingangssignal Vin als Vorverstärker wirkende Schaltung in Source-Schaltungstechnik dar. Sie weist dazu einen Transistor 21 auf, dessen Gate-Anschluss G21 mit dem ersten Ein gangsanschluss E1 zum Anlegen des Eingangssignals Vin verbunden ist. Ein Drain-Anschluss D21 des Transistors 21 ist über einen ersten Widerstand 23 der zweiten Verstärkerschaltung 20 mit dem Anschluss BA zum Anlegen des Bezugspotentials VSS verbunden. Der Transistor 21 ist als ein p-Kanal-MOSFET-Transistor ausgebildet. Sein Source-Anschluss S21 ist über einen steuerbaren Widerstand 22 und einen zweiten Widerstand 24 der zweiten Verstärkerschaltung 20 mit dem Anschluss VA zum Anlegen des Versorgungspotentials VDD verbunden. Der steuerbare Widerstand 22 ist als ein Transistor implementiert. Der Widerstandswert seiner Drain-Source-Strecke ist durch das Anlegen eines Steuersignals an seinen Gate-Anschluss G22 einstellbar. Der Gate-Anschluss G22 ist dazu mit dem zweiten Eingangsanschluss zum Anlegen des Referenzsignals Vref verbunden. Somit lässt sich der Widerstand der Drain-Source-Strecke des Transistors 22 über den Pegel des Referenzsignals Vref einstellen. Da der steuerbare Widerstand 22 als ein p-Kanal-MOSFET-Transistor ausgebildet ist, bewirkt eine Zunahme des Pegels des Referenzsignals Vref eine Zunahme des Widerstandes und eine Abnahme des Pegels des Referenzsignals Vref eine Abnahme seines Drain-Source-Widerstandes.
Die erste Verstärkerschaltung 10 erzeugt am Drain-Anschluss D11 des Transistors 11 ein erstes Steuersignal S1. Die zweite Verstärkerschaltung 20 erzeugt am Drain-Anschluss D21 des Transistors 21 ein zweites Steuersignal S2. Da die beiden Vorverstärker 10 und 20 als Source-Schaltungen mit einer hohen Spannungsverstärkung ausgebildet sind, ermöglichen sie eine hohe Verstärkung des Eingangssignals Vin. Zur Erzielung der hohen Spannungsverstärkung ist keine Erhöhung eines Querstromes zwischen dem Anschluss zum Anlegen des Versorgungspotential VDD und dem Anschluss zum Anlegen des Bezugspotentials VSS notwendig. Im Gegensatz dazu ist bei einem Eingangs verstärker, der als konventionelle Differenzverstärkerschaltung realisiert ist, eine Erhöhung des Source-Summenstromes zwischen dem Anschluss zum Anlegen des Versorgungspotentials und dem Anschluss zum Anlegen des Bezugspotentials VSS, der von der Stromspiegelschaltung 2 in 7 erzeugt wird, erforderlich.
Der Arbeitspunkt der ersten und zweiten Vorverstärkerschaltung 10 bzw. 20 lässt sich über die Widerstände 13 und 14 sowie über die Kanallängen- und Kanalweitenverhältnisse der Transistoren 11 und 12 der ersten Verstärkerschaltung 10 bzw. über die Widerstände 23 und 24 sowie über die Kanallängen- und Kanalweitenverhältnisse der Transistoren 21 und 22 der zweiten Vorverstärkerschaltung 20 einstellen. Durch die Aufspaltung des Eingangssignals Vin in zwei Steuersignale S1 des ersten Vorverstärkers und S2 des zweiten Vorverstärkers kann jedes der beiden Steuersignale individuell auf die Anforderungen des Ausgangstreibers angepasst werden.
Der Ausgangstreiber wird im Schaltungsdesign der 1 von der dritten Verstärkerschaltung 30 gebildet. Sie umfasst einen ersten Transistor 31 und einen zweiten Transistor 32. Diese beiden Transistoren wirken als steuerbare Widerstände. Durch Ansteuerung des Gate-Anschlusses G31 des ersten Transistors 31 der dritten Verstärkerschaltung 30 mit dem ersten Steuersignal S1 lässt sich die Drain-Source-Strecke des Transistors 31 niederohmig oder hochohmig betreiben. Zur niederohmigen bzw. hochohmigen Steuerung der Drain-Source-Strecke des zweiten Transistors 32 der dritten Verstärkerschaltung 30 wird dessen Gate-Anschluss G32 von dem zweiten Steuersignal S2 des zweiten Vorverstärkers 20 angesteuert.
Da der erste steuerbare Widerstand 31 der dritten Verstärkerschaltung 30 als ein p-Kanal-MOSFET-Transistor ausgebildet ist, bewirkt ein hoher Pegel des ersten Steuersignals S1 eine hochohmige Betriebsart des ersten steuerbaren Widerstands 31. Ein hoher Pegel des zweiten Steuersignals 52 hat eine niederohmige Drain-Source-Strecke des zweiten Transistors 32 der dritten Verstärkerschaltung zur Folge, da dieser als ein n-Kanal-MOSFET-Transistor ausgelegt ist. Umgekehrt bewirkt ein niedriger Pegel des ersten Steuersignals S1 einen geringen Drain-Source-Widerstand des p-Kanal-MOSFET-Transistors 31 und ein niedriger Pegel des zweiten Steuersignals S2 eine Zunahme des Drain-Source-Widerstands des n-Kanal-MOSFET-Transistors 32.
Da die steuerbaren Widerstände 31 und 32 als komplementäre n- bzw. p-Kanal-MOSFET-Transistoren ausgebildet sind und beide entweder von dem hohen Pegel oder dem niedrigen Pegel des ersten und zweiten Steuersignal angesteuert werden, ist immer einer der beiden steuerbaren Widerstände hochohmig und der andere der beiden steuerbaren Widerstände niederohmig gesteuert. Dadurch wird entweder der Pegel des Versorgungspotentials VDD oder der Pegel des Bezugspotentials VSS abzüglich des Spannungsabfalls an den steuerbaren Widerständen 31 und 32 an einen Ausgangsanschluss A30 der dritten Verstärkerschaltung übertragen.
Um an einem Ausgangsanschluss A der integrierten Schaltung ein Ausgangssignal Vout mit einem Pegel zu erzeugen, der annähernd dem Versorgungspotential VDD bzw. dem Bezugspotential VSS entspricht, ist der dritten Verstärkerschaltung 30 die Inverterschaltung 40 nachgeschaltet. Sie umfasst einen ersten Schalttransistor 41, der beispielsweise als p-Kanal-Feldeffekttransistor ausgebildet ist, und einen zweiten Schalttransistor 42, der beispielsweise als n-Kanal-Feldeffekttransistor ausgebildet ist. Der erste Schalttransistor 41 ist mit seiner Drain-Source-Strecke zwischen den Anschluss zum Anlegen des Versorgungspotentials VDD und den Ausgangsanschluss A der integrierten Schaltung geschaltet, wohingegen der zweite Schalttransistor 42 zwischen den Anschluss BA zum Anlegen des Bezugspotentials VSS und den Ausgangsanschluss A der integrierten Schaltung geschaltet ist.
Die in den 2A, 2B, 2C, 2D, 3, 4, 5 und 6 gezeigten Signalzustandsdiagramme zeigen jeweils den Verlauf des Eingangssignals Vin, des Referenzsignals Vref, des ersten Steuersignals S1, des zweite Steuersignals S2, des dritten Steuersignals S3 und des Ausgangssignals Vout. Die Funktionsweise der integrierten Schaltung gemäß 1 wird im Folgenden anhand von 2A näher erläutert.
2A zeigt den Verlauf obiger Signale bei einer Versorgungsspannung von 2,5 V. Das Eingangssignal Vin weist einen hohen Pegel von 1,45 V und einen niedrigen Pegel von 1,05 V auf, der um einen Gleichanteil von 1,25 V eine periodische Schwingung mit einer Frequenz von 250 MHz vollzieht. Das Referenzsignal Vref weist einen Pegel von 1,25 V auf und liegt damit genau zwischen dem hohen Pegel und dem niedrigen Pegel des Eingangssignals Vin, entspricht also hier dessen Gleichanteil. Da sich der Verlauf der Steuersignale von Taktperiode zu Taktperiode wiederholt, wird hier nur auf den Verlauf der Steuersignale innerhalb der ersten Taktperiode zwischen 4 ns und 8 ns eingegangen.
Der Pegel des Referenzsignals Vref bewirkt, dass der steuerbare Widerstand 12 der ersten Verstärkerschaltung 10 und der steuerbare Widerstand 22 der zweiten Verstärkerschaltung 20 einen konstanten Widerstandswert annehmen. Der hohe Pegel des Eingangssignals Vin innerhalb der ersten Taktperiode bewirkt ein leitend Steuern des n-Kanal-MOSFET-Transistors 11. Der Drain-Anschluss D11 des Transistors 11 der ersten Verstärkerschaltung 10 wird dadurch auf einen niedrigen Pegel gezogen. Der damit einhergehende niedrige Pegel des Steuersignals S1 bewirkt somit ein Steuern des steuerbaren Widerstands 31 der dritten Verstärkerschaltung 30 in den niederohmigen Zustand. Umgekehrt bewirkt der hohe Pegel des Eingangssignals Vin ein Steuern des Transistors 21 der zweiten Verstärkerschaltung 20 in den sperrenden Zustand. Der Drain-Anschluss D21 des Transistors 21 der zweiten Verstärkerschaltung 20 wird somit auf einen niedrigen Pegel gezogen. Das Steuersignal S2 steuert somit den Gate-Anschluss G32 des zweiten Transistors 32 der dritten Verstärkerschaltung 30 mit einem niedrigen Pegel an, wodurch der steuerbare Widerstand 32 hochohmig gesteuert wird. Dadurch ist der Ausgangsanschluss A30 der dritten Verstärkerschaltung niederohmig mit dem Anschluss VA zum Anlegen des Versorgungspotentials VDD verbunden. Das dritte Steuersignal S3 nimmt somit einen hohen Pegel an.
Ein Ansteuern der nachfolgenden Inverterschaltung 40 mit dem hohe Pegel des dritten Steuersignals S3 hat am Ausgangsanschluss A der integrierten Schaltung einen niedrigen Pegel des Ausgangssignals Vout zur Folge, der annähernd dem niedrigen Pegel des Bezugspotentials VSS entspricht.
In der zweiten Hälfte der ersten Taktperiode nimmt das Eingangssignal Vin den niedrigen Signalpegel von 1,05 V an. Der niedrige Pegel des Eingangssignals bewirkt ein Sperren des Transistors 11 der ersten Verstärkerschaltung 10. Der Drain-Anschluss D11 des Transistors 11 der ersten Verstärkerschaltung 10 wird somit auf einen hohen Pegel gezogen, da er über den ersten Widerstand 13 der ersten Verstärkerschaltung mit dem Versorgungspotential VDD verbunden ist. Der damit einhergehende hohe Pegel des ersten Steuersignals S1 bewirkt ein Steuern der Drain-Source-Strecke des ersten Transistors 31 der dritten Verstärkerschaltung 30 in den hochohmigen Zustand. Umgekehrt bewirkt der niedrige Pegel des Eingangssignals Vin ein leitendes Steuern des p-Kanal-MOSFET-Transistors 21 der zweiten Verstärkerschaltung 20. Der Drain-Anschluss D21 des Transistors 21 der zweiten Verstärkerschaltung 20 wird somit über die Verbindung des steuerbaren Widerstands 22 und des zweiten Widerstands 24 mit dem Versorgungspotential VDD auf einen hohen Pegel gezogen. Der damit verbundene hohe Pegel des zweiten Steuersignals S2 bewirkt ein Steuern des zweiten steuerbaren Widerstands 32 der dritten Verstärkerschaltung in den niederohmigen Zustand. Der Ausgangsanschluss A30 der dritten Verstärkerschaltung 30 ist über den niederohmig gesteuerten Transistor 32 mit dem Anschluss BA zum Anlegen des Bezugspotentials VSS verbunden. Wenn das Bezugspotential VSS als ein Massepotential ausgebildet ist, so nimmt der Ausgangsanschluss A30 der dritten Verstärkerschaltung einen niedrigen Signalpegel des Ausgangssignals Vout von beispielsweise 0 V an.
Ein Ansteuern der nachfolgenden Inverterschaltung 40 mit dem niedrigen Pegel des dritten Steuersignals S3 hat am Ausgangsanschluss A der integrierten Schaltung einen hohen Pegel des Ausgangssignals Vout zur Folge, der annähernd dem hohen Pegel des Versorgungspotentials VDD entspricht.
Durch die Verwendung der Inverterschaltung 40 erscheint am Ausgangsanschluss A der integrierten Schaltung das Ausgangssignal Vout mit einem invertierten Verlauf im Vergleich zum Eingangssignal Vin. Durch das Nachschalten einer weiteren Inverterschaltung, die in 1 nicht mehr dargestellt ist, lässt sich ausgangsseitig ein Ausgangssignal mit einem Verlauf erzeugen, so dass der hohe Pegel des Eingangssignals Vin einem hohen Pegel des Ausgangssignals und der niedrige Pegel des Eingangssignals Vin einem niedrigen Pegel des Ausgangssignals entspricht.
Anhand der Signalverläufe des ersten Steuersignals S1 und des zweiten Steuersignals S2 ist die Verstärkungswirkung der ersten Verstärkerschaltung 10 und der zweiten Verstärkerschaltung 20 zu erkennen. Durch eine entsprechende Dimensionierung der ohmschen Widerstände 13 und 14 sowie der Kanallängen- und Kanalweitenverhältnisse des Transistors 11 und des Transistors 12 der ersten Verstärkerschaltung 10 lässt sich das erste Steuersignal S1 individuell auf das Steuerverhalten des ersten Transistors 31 der dritten Verstärkerschaltung 30 anpassen. Ebenso lässt sich durch entsprechende Dimensionierung der ohmschen Widerstände 23 und 24 sowie der Kanallängen- und Kanalweitenverhältnisse des Transistors 21 und des Transistors 22 der zweiten Verstärkerschaltung 20 das zweite Steuersignal S2 individuell auf das Steuerverhalten des zweiten Transistors 32 der dritten Verstärkerschaltung 30 anpassen. Im Gegensatz zu der herkömmlichen Differenzverstärkerschaltung der 7, die lediglich ein Ausgangssignal Vout' zur Verfügung stellt, werden hier zwei Steuersignale S1 und S2 bereitgestellt, die jeweils auf das Verhalten der nachfolgenden Stufe angepasst sind.
2B zeigt das Verhalten der erfindungsgemäßen integrierten Schaltung zur Verstärkung des Eingangssignals Vin bei einer Frequenz von 500 MHz. Man erkennt, dass auch bei dieser hohen Frequenz das Ausgangssignal Vout dem Verlauf des Eingangssignals Vin nach einer geringen Signalverzerrung innerhalb der ersten Taktperiode folgen kann. Es treten nach der ersten Taktperiode keine wesentlichen Signalverzerrungen mehr auf. 2C zeigt die Signalverläufe bei einem Eingangssignal Vin, mit steilen Signalflanken. Auch bei der dargestellten niedrigen Frequenz von 125 MHz kann das Ausgangssignal Vout der Eingangsschwingung folgen. 2D zeigt den Verlauf der Signale der erfindungsgemäßen integrierten Schaltung bei einer niedrigen Frequenz und verzerrten Flanken des Eingangssignals Vin. Auch hier folgt das Ausgangssignal Vout dem Eingangssignal Vin.
3 zeigt die Signalverläufe, wenn der Pegel des Referenzsignals Vref oberhalb des Pegels des Gleichanteils des Eingangssignals Vin liegt. Der Pegel des Referenzsignals Vref liegt hier bei 1,45 V, wohingegen der Pegel des Gleichanteils des Eingangssignals Vin weiterhin bei 1,25 V liegt. Durch den höheren Pegel des Referenzsignals Vref erniedrigt sich der Drain-Source-Widerstand des steuerbaren Widerstands 12 der ersten Verstärkerschaltung 10. Bei einem hohen Pegel des Eingangssignals Vin erniedrigt sich somit auch der Pegel des ersten Steuersignals S1 im Vergleich dazu, wenn der Pegel des Referenzsignals Vref dem Pegel des Gleichanteils des Eingangssignals entspricht. Durch den niedrigeren Pegel des ersten Steuersignals S1 wird die steuerbare Strecke des p-Kanal-Feldeffekttransistors 31 der dritten Verstärkerschaltung 30 niederohmiger gesteuert als dies der Fall ist, wenn der Pegel des Referenzsignals Vref dem Pegel des Gleichanteils des Eingangssignals entspricht. Die Versorgungsspannung VDD wird somit ohne nennenswerten Spannungsabfall an der Drain-Source-Strecke des ersten steuerbaren Widerstands 31 zum Ausgangsanschluss A30 der dritten Verstärkerschaltung übertragen. Ein konventioneller Differenzverstärker, dessen Referenzspannung auf dem hohen Pegel des Eingangssignals liegt, wäre kaum mehr in der Lage, dem Verlauf des Eingangssignals zu folgen.
4 zeigt die Signalverläufe des erfindungsgemäßen integrierten Halbleiterspeichers bei einer Absenkung der Referenzspannung Vref auf den niedrigen Signalpegel des Eingangssignals Vin von 1,05 V. Auch hier ist zu erkennen, dass das Ausgangssignal Vout dem Verlauf des Eingangssignals folgen kann, wohingegen dies bei der Verwendung einer herkömmlichen Differenz-Verstärkerschaltung mit großer Wahrscheinlichkeit nicht der Fall wäre. Als ein weiterer Vorteil soll darauf hingewiesen werden, dass durch den niedrigen Pegel des Referenzsignals Vref der Widerstandswert der Drain-Source-Strecke des steuerbaren Widerstandes 22 der zweiten Verstärkerschaltung 20 erniedrigt wird. Das zweite Steuersignal S2 kann somit einen höheren Pegel annehmen als wenn der Pegel des Referenzsignals dem Pegel des Gleichanteils des Eingangssignals entsprechen würde. Der höhere Pegel des zweiten Steuersignals S2 bewirkt, dass der Widerstandswert der Drain-Source-Strecke des zweiten Transistors 32 der dritten Verstärkerschaltung 30 niederohmiger gesteuert wird als dies der Fall ist, wenn der Pegel des Referenzsignals dem Pegel des Gleichanteils des Eingangssignals entspricht. Das Bezugspotential VSS kann somit besser zum Ausgangsanschluss A30 der dritten Verstärkerschaltung transferiert werden.
5 zeigt die Signalverläufe beim Betrieb der integrierten Schaltung bei einem Spannungspegel der Versorgungsspannung von 2,8 V und einem angehobenen Pegel der Referenzspannung Vref auf 1,4 V. Auch bei diesem Überspannungs-Betrieb kann der Verlauf des Ausgangssignals dem Verlauf des Eingangssignals folgen.
6 zeigt die Signalverläufe beim Betrieb der erfindungsgemäßen integrierten Schaltung bei einer niedrigen Versor gungsspannung von 2,2 V und einem abgesenkten Pegel der Referenzspannung auf 1,1 V. Auch bei diesem Unterspannungs-Betrieb der integrierten Schaltung kann das Ausgangssignal dem Verlauf des Eingangssignals folgen.

1: Stromspiegel als aktive Last
2: Stromspiegel als Stromquelle
10: erste Verstärkerschaltung
11: Transistor
12: steuerbarer Widerstand
13, 14: Widerstand
20: zweite Verstärkerschaltung
21: Transistor
22: steuerbarer Widerstand
23, 24: Widerstand
30: dritte Verstärkerschaltung
31, 32: steuerbarer Widerstand
40: Inverterschaltung
41, 42: Schalttransistor
A: Ausgangsanschluss
BA: Anschluss zum Anlegen des Bezugspotentials
D: Drain-Anschluss
E: Eingangsanschluss
G: Gate-Anschluss
S: Source-Anschluss
S1: erstes Steuersignal
S2: zweites Steuersignal
S3: drittes Steuersignal
T: Transistor
VA: Anschluss zum Anlegen des Versorgungspotentials
VDD: Versorgungspotential
Vin: Eingangssignal
Vout: Ausgangssignal
Vref: Referenzssignal
VSS: Bezugspotential

Claims

Integrierte Schaltung, – mit einem Anschluss (VA) zum Anlegen eines Versorgungspotentials (VDD), – mit einem Anschluss (BA) zum Anlegen eines Bezugspotentials (VSS), – mit einem ersten Eingangsanschluss (E1) zum Anlegen eines Eingangssignals (Vin) mit einem hohen und einem niedrigen Pegel, wobei das Eingangssignal einen Gleichanteil aufweist, – mit einem zweiten Eingangsanschluss (E2) zum Anlegen eines Referenzsignals (Vref) mit einem konstanten Pegel, – mit einer ersten Verstärkerschaltung (10) zur Erzeugung eines ersten Steuersignals (S1) mit einem Transistor (11) mit einem Gate-Anschluss (G11), einem steuerbaren Widerstand (12) mit einem Steueranschluss (G12), einem ersten Widerstand (13) und einem zweiten Widerstand (14), – bei der der Transistor (11) und der steuerbare Widerstand (12) der ersten Verstärkerschaltung in Serie geschaltet sind und der erste Widerstand (13) der ersten Verstärkerschaltung zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und die Serienschaltung aus dem Transistor (11) und dem steuerbaren Widerstand (12) der ersten Verstärkerschaltung geschaltet ist und der zweite Widerstand (14) der ersten Verstärkerschaltung zwischen den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) und die Serienschaltung aus dem Transistor (11) und dem steuerbaren Widerstand (12) der ersten Verstärkerschaltung geschaltet ist, – bei der der Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) mit dem ersten Ein gangsanschluss (E1) zum Anlegen des Eingangssignals (Vin) verbunden ist, – bei der der Steueranschluss (G12) des steuerbaren Widerstands (12) der ersten Verstärkerschaltung mit dem zweiten Eingangsanschluss (E2) zum Anlegen des Referenzsignals (Vref) verbunden ist, – mit einer zweiten Verstärkerschaltung (20) zur Erzeugung eines zweiten Steuersignals (S2) mit einem Transistor (21) mit einem Gate-Anschluss (G21), einem steuerbaren Widerstand (22) mit einem Steueranschluss (G22), einem ersten Widerstand (23) und einem zweiten Widerstand (24), – bei der der Transistor (21) und der steuerbare Widerstand (22) der zweiten Verstärkerschaltung in Serie geschaltet sind und der erste Widerstand (23) der zweiten Verstärkerschaltung zwischen den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) und die Serienschaltung aus dem Transistor (21) und dem steuerbaren Widerstand (22) der zweiten Verstärkerschaltung geschaltet ist und der zweite Widerstand (24) der zweiten Verstärkerschaltung zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und die Serienschaltung aus dem Transistor (21) und dem steuerbaren Widerstand (22) der zweiten Verstärkerschaltung geschaltet ist, – bei der der Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20) mit dem ersten Eingangsanschluss (E1) zum Anlegen des Eingangssignals (Vin) verbunden ist, – bei der der Steueranschluss (G22) des steuerbaren Widerstands (22) der zweiten Verstärkerschaltung mit dem zweiten Eingangsanschluss (E2) zum Anlegen des Referenzsignals (Vref) verbunden ist, – mit einer dritten Verstärkerschaltung (30) mit einem ersten steuerbaren Widerstand (31), der über das erste Steuersignal (S1) steuerbar ist, und einem zweiten steuerbaren Widerstand (32), der über das zweite Steuersignal (S2) steuerbar ist, – bei der die erste und zweite Verstärkerschaltung derart ausgebildet sind, dass die erste Verstärkerschaltung (10) infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals (Vin) das erste Steuersignal (S1) mit einem Pegel erzeugt, so dass der erste steuerbare Widerstand (31) der dritten Verstärkerschaltung (30) niederohmig gesteuert wird, und die zweite Verstärkerschaltung (20) infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals (Vin) das zweite Steuersignal (S2) mit einem Pegel erzeugt, so dass der zweite steuerbare Widerstand (32) der dritten Verstärkerschaltung (30) hochohmig gesteuert wird, wenn der konstante Pegel des Referenzsignals (Vref) zwischen dem hohen und niedrigen Pegel des Eingangssignals (Vin) liegt, – bei der die erste und zweite Verstärkerschaltung derart ausgebildet sind, dass die erste Verstärkerschaltung (10) infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals (Vin) das erste Steuersignal (S1) mit einem anderen Pegel erzeugt, so dass der erste steuerbare Widerstand (31) der dritten Verstärkerschaltung (30) hochohmig gesteuert wird, und die zweite Verstärkerschaltung (20) infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals (Vin) das zweite Steuersignal (S2) mit einem anderen Pegel erzeugt, so dass der zweite steuerbare Widerstand (32) der dritten Verstärkerschaltung (30) niederohmig gesteuert wird, wenn der konstante Pegel des Referenzsignals (Vref) zwischen dem hohen und niedrigen Pegel des Eingangssignals (Vin) liegt.
Integrierte Schaltung nach Anspruch 1, – bei der die erste und zweite Verstärkerschaltung derart ausgebildet sind, dass die erste Verstärkerschaltung (10) infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals (Vin) das erste Steuersignal (S1) mit einem ersten Pegel erzeugt, so dass der erste steuerbare Widerstand (31) der dritten Verstärkerschaltung (30) niederohmig gesteuert wird, und die zweite Verstärkerschaltung (20) infolge der Ansteuerung mit dem hohen Pe gel des Eingangssignals (Vin) das zweite Steuersignal (S2) mit einem ersten Pegel erzeugt, so dass der zweite steuerbare Widerstand (32) der dritten Verstärkerschaltung (30) hochohmig gesteuert wird, wenn der Pegel des Referenzsignals (Vref) dem Pegel des Gleichanteils des Eingangssignals (Vin) entspricht, – bei der die erste und zweite Verstärkerschaltung derart ausgebildet sind, dass die erste Verstärkerschaltung (10) infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals (Vin) das erste Steuersignal (S1) mit einem zweiten Pegel erzeugt, so dass der erste steuerbare Widerstand (31) der dritten Verstärkerschaltung (30) hochohmig gesteuert wird, und die zweite Verstärkerschaltung (20) infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals (Vin) das zweite Steuersignal (S2) mit einem zweiten Pegel erzeugt, so dass der zweite steuerbare Widerstand (32) der dritten Verstärkerschaltung (30) niederohmig gesteuert wird, wenn der Pegel des Referenzsignals (Vref) dem Pegel des Gleichanteils des Eingangssignals (Vin) entspricht.
Integrierte Schaltung nach Anspruch 2, bei der die erste Verstärkerschaltung (10) derart ausgebildet ist, dass sie infolge der Ansteuerung mit dem hohen Pegel des Eingangssignals (Vin) das erste Steuersignal (S1) mit einem Pegel unterhalb des ersten Pegels des ersten Steuersignals erzeugt, wenn der Pegel des Referenzsignals (Vref) oberhalb des Pegels des Gleichanteils des Eingangssignals (Vin) liegt.
Integrierte Schaltung nach einem der Ansprüche 2 oder 3, bei der die zweite Verstärkerschaltung (20) derart ausgebildet ist, dass sie infolge der Ansteuerung mit dem niedrigen Pegel des Eingangssignals (Vin) das zweite Steuersignal (S2) mit einem Pegel oberhalb des zweiten Pegels des zweiten Steuersignals (S2) erzeugt, wenn der Pegel des Referenzsignals (Vref) unterhalb des Pegels des Gleichanteils des Eingangssignals (Vin) liegt.
Integrierte Schaltung nach einem der Ansprüche 1 bis 4, – bei der die dritte Verstärkerschaltung (30) einen Ausgangsanschluss (A30) aufweist, – bei der der erste steuerbare Widerstand (31) der dritten Verstärkerschaltung (30) zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und den Ausgangsanschluss (A30) der dritten Verstärkerschaltung (30) geschaltet ist, – bei der der erste steuerbare Widerstand (31) der dritten Verstärkerschaltung (30) einen Steueranschluss (G31) aufweist, dem das erste Steuersignal (S1) zugeführt wird, – bei der der zweite steuerbare Widerstand (32) der dritten Verstärkerschaltung (30) zwischen den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) und den Ausgangsanschluss (A30) der dritten Verstärkerschaltung (30) geschaltet ist, – bei der der zweite steuerbare Widerstand (32) der dritten Verstärkerschaltung (30) einen Steueranschluss (G32) aufweist, dem das zweite Steuersignal (S2) zugeführt wird.
Integrierte Schaltung nach einem der Ansprüche 1 bis 5, – bei der der Transistor (11) der ersten Verstärkerschaltung (10) einen Drain-Anschluss (D11) zur Erzeugung des ersten Steuersignals (S1) und einen Source-Anschluss (S11) umfasst, – bei der der Drain-Anschluss (D11) des Transistors (11) der ersten Verstärkerschaltung mit dem Steueranschluss (G31) des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) verbunden ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 6, – bei der der steuerbare Widerstand (12) der ersten Verstärkerschaltung (10) derart ausgebildet ist, dass er einen ersten Widerstandswert aufweist, wenn das Referenzsignal (Vref) den Pegel des Gleichanteils des Eingangssignals (Vin) aufweist, – bei der der steuerbare Widerstand (12) der ersten Verstärkerschaltung (10) derart ausgebildet ist, dass er einen zweiten Widerstandswert aufweist, wenn das Referenzsignal (Vref) den Pegel des Gleichanteils des Eingangssignals (Vin) überschreitet, wobei der zweite Widerstandswert unterhalb des ersten Widerstandswertes liegt.
Integrierte Schaltung nach Anspruch 6 oder 7, – bei der der erste Widerstand (13) der ersten Verstärkerschaltung mit dem Drain-Anschluss (D11) des Transistors (11) der ersten Verstärkerschaltung (10) verbunden ist, – bei der der steuerbare Widerstand (12) der ersten Verstärkerschaltung zwischen den Source-Anschluss (S11) des Transistors der ersten Verstärkerschaltung und den zweiten Widerstand (14) der ersten Verstärkerschaltung geschaltet ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 8, bei der der Transistor der ersten Verstärkerschaltung und der steuerbare Widerstand der ersten Verstärkerschaltung jeweils als ein n-Kanal-Feldeffekttransistor (11, 12) ausgebildet sind.
Integrierte Schaltung nach einem der Ansprüche 1 bis 9, – bei der der Transistor (21) der zweite Verstärkerschaltung (20) einen Drain-Anschluss (D21) zur Erzeugung des zweiten Steuersignals (S2) und einen Source-Anschluss (S21) umfasst, – bei der der Drain-Anschluss (D21) des Transistors (21) der zweiten Verstärkerschaltung mit dem Steueranschluss (G32) des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) verbunden ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 10, – bei der der steuerbare Widerstand (22) der zweiten Verstärkerschaltung (20) derart ausgebildet ist, dass er einen ersten Widerstandswert aufweist, wenn das Referenzsignal (Vref) den Pegel des Gleichanteils des Eingangssignals (Vin) aufweist, – bei der der steuerbare Widerstand (22) der zweiten Verstärkerschaltung (20) derart ausgebildet ist, dass er einen zweiten Widerstandswert aufweist, wenn das Referenzsignal (Vref) den Pegel des Gleichanteils des Eingangssignals (Vin) unterschreitet, wobei der zweite Widerstandswert unterhalb des ersten Widerstandswertes liegt.
Integrierte Schaltung nach einem der Ansprüche 10 oder 11, – bei der der erste Widerstand (23) der zweiten Verstärkerschaltung mit dem Drain-Anschluss (D21) des Transistors (21) der zweiten Verstärkerschaltung verbunden ist, – bei der der steuerbare Widerstand (22) der zweiten Verstärkerschaltung zwischen den Source-Anschluss (S21) des Transistors der zweiten Verstärkerschaltung und den zweiten Widerstand (24) der zweiten Verstärkerschaltung geschaltet ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 12, bei der der Transistor der zweiten Verstärkerschaltung und der steuerbare Widerstand der zweiten Verstärkerschaltung jeweils als ein p-Kanal-Feldeffekttransistor (21, 22) ausgebildet sind.
Integrierte Schaltung nach einem der Ansprüche 1 bis 13, – mit einem Ausgangsanschluss (A), – mit einer Inverterschaltung (40), – bei der die Inverterschaltung (40) zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) geschaltet ist, – bei der der Ausgangsanschluss (A30) der dritten Verstärkerschaltung (30) über die Inverterschaltung (40) mit dem Ausgangsanschluss (A) der integrierten Schaltung verbunden ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 14, – bei der der erste steuerbare Widerstand der dritten Verstärkerschaltung (30) als ein p-Kanal-Feldeffekttransistor (31) ausgebildet ist, – bei der der zweite steuerbare Widerstand der dritten Verstärkerschaltung (30) als ein n-Kanal-Feldeffekttransistor (32) ausgebildet ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 15, – bei der der erste Pegel des ersten und zweiten Steuersignals (S1, S2) als ein niedriger Spannungspegel ausgebildet ist, – bei der der zweite Pegel des ersten und zweiten Steuersignals (S1, S2) als ein hoher Spannungspegel ausgebildet ist.
Verfahren zur Verstärkung eines Eingangssignals, umfassend die folgenden Schritte: – Vorsehen eines Eingangssignals (Vin) mit einem hohen und einem niedrigen Pegel, wobei das Eingangssignal einen Gleichanteil aufweist, – Vorsehen eines Referenzsignals (Vref) mit einem konstanten Pegel, der einem Pegel des Gleichanteils des Eingangssignals entspricht, – Vorsehen einer integrierten Schaltung mit einem Anschluss (VA) zum Anlegen eines Versorgungspotentials (VDD) und einem Anschluss (BA) zum Anlegen eines Bezugspotentials (VSS), mit einer ersten Verstärkerschaltung (10), einer zweiten Verstärkerschaltung (20) und einer dritten Verstärkerschaltung (30), – wobei die erste Verstärkerschaltung (10) einen Transistor (11) mit einem Gate-Anschluss (G11), einen steuerbaren Widerstand (12) mit einem Steueranschluss (G12), einen ersten Widerstand (13) und einen zweiten Widerstand (14) umfasst, – bei der der Transistor (11) und der steuerbare Widerstand (12) der ersten Verstärkerschaltung in Serie geschaltet sind und der erste Widerstand (13) der ersten Verstärkerschaltung zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und die Serienschaltung aus dem Transistor (11) und dem steuerbaren Widerstand (12) der ersten Verstärkerschaltung geschaltet ist und der zweite Widerstand (14) der ersten Verstärkerschaltung zwischen den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) und die Serienschaltung aus dem Transistor (11) und dem steuerbaren Widerstand (12) der ersten Verstärkerschaltung geschaltet ist, – bei der der Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) mit dem ersten Eingangsanschluss (E1) zum Anlegen des Eingangssignals (Vin) verbunden ist, – bei der der Steueranschluss (G12) des steuerbaren Widerstands (12) der ersten Verstärkerschaltung mit dem zweiten Eingangsanschluss (E2) zum Anlegen des Referenzsignals (Vref) verbunden ist, – wobei die zweite Verstärkerschaltung (20) einen Transistor (21) mit einem Gate-Anschluss (G21), einen steuerbaren Widerstand (22) mit einem Steueranschluss (G22), einen ersten Widerstand (23) und einen zweiten Widerstand (24) umfasst, – bei der der Transistor (21) und der steuerbare Widerstand (22) der zweiten Verstärkerschaltung in Serie geschaltet sind und der erste Widerstand (23) der zweiten Verstärkerschaltung zwischen den Anschluss (BA) zum Anlegen deS Bezugspotentials (VSS) und die Serienschaltung aus dem Transistor (21) und dem steuerbaren Widerstand (22) der zweiten Verstärkerschaltung geschaltet ist und der zweite Widerstand (24) der zweiten Verstärkerschaltung zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und die Serienschaltung aus dem Transistor (21) und dem steuerbaren Widerstand (22) der zweiten Verstärkerschaltung geschaltet ist, – bei der der Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20) mit dem ersten Eingangsanschluss (E1) zum Anlegen des Eingangssignals (Vin) verbunden ist, – bei der der Steueranschluss (G22) des steuerbaren Widerstands (22) der zweiten Verstärkerschaltung mit dem zweiten Eingangsanschluss (E2) zum Anlegen des Referenzsignals (Vref) verbunden ist, – wobei das Versorgungspotential (VDD) über einen ersten steuerbaren Widerstand (31) der dritten Verstärkerschaltung (30) und das Bezugspotential (VSS) über einen zweiten steuerbaren Widerstand (32) der dritten Verstärkerschaltung (30) einem Ausgangsanschluss (A30) der dritten Verstärkerschaltung zuführbar ist, – Anlegen des konstanten Pegels des Referenzsignals (Vref) an den Steueranschluss (G12) des steuerbaren Widerstands der ersten Verstärkerschaltung (10) und an den Steueranschluss (G22) des steuerbaren Widerstands (22) der zweiten Verstärkerschaltung (20), – Anlegen des hohen Pegels des Eingangssignals (Vin) an den Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) und an den Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20), – Erzeugen eines ersten Steuersignals (S1) an dem Drain-Anschluss (D11) des Transistors (11) der ersten Verstärkerschaltung mit einem ersten Pegel, – Steuern des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) in einen niederohmigen Zustand infolge einer Ansteuerung des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) mit dem ersten Pegel des ersten Steuersignals (S1), – Erzeugen eines zweiten Steuersignals (S2) an dem Drain-Anschluss (D21) des Transistors (21) der zweiten Verstärkerschaltung mit einem ersten Pegel, – Steuern des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) in einen hochohmigen Zustand infolge einer Ansteuerung des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) mit dem ersten Pegel des zweiten Steuersignals (S2), – Anlegen des niedrigen Pegels des Eingangssignals (Vin) an den Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) und an den Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20), – Erzeugen des ersten Steuersignals (S1) an dem Drain-Anschluss (D11) des Transistors (11) der ersten Verstärkerschaltung mit einem zweiten Pegel, – Steuern des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) in einen hochohmigen Zustand infolge einer Ansteuerung des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) mit dem zweiten Pegel des ersten Steuersignals (S1), – Erzeugen des zweiten Steuersignals (S2) an dem Drain-Anschluss (D21) des Transistors (21) der zweiten Verstärkerschaltung mit einem zweiten Pegel, – Steuern des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) in einen niederohmigen Zustand infolge einer Ansteuerung des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) mit dem zweiten Pegel des zweiten Steuersignals (S2).
Verfahren zur Verstärkung eines Eingangssignals, umfassend die folgenden Schritte: – Vorsehen eines Eingangssignals (Vin) mit einem hohen und einem niedrigen Pegel, wobei das Eingangssignal einen Gleichanteil aufweist, – Vorsehen eines Referenzsignals (Vref) mit einem konstanten Pegel, der oberhalb eines Pegels des Gleichanteils des Eingangssignals liegt, – Vorsehen einer integrierten Schaltung mit einem Anschluss (VA) zum Anlegen eines Versorgungspotentials (VDD) und einem Anschluss (BA) zum Anlegen eines Bezugspotentials (VSS), mit einer ersten Verstärkerschaltung (10), einer zweiten Verstärkerschaltung (20) und einer dritten Verstärkerschaltung (30), – wobei die erste Verstärkerschaltung (10) einen Transistor (11) mit einem Gate-Anschluss (G11), einen steuerbaren Widerstand (12) mit einem Steueranschluss (G12), einen ersten Widerstand (13) und einen zweiten Widerstand (14) umfasst, – bei der der Transistor (11) und der steuerbare Widerstand (12) der ersten Verstärkerschaltung in Serie geschaltet sind und der erste Widerstand (13) der ersten Verstärkerschaltung zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und die Serienschaltung aus dem Transistor (11) und dem steuerbaren Widerstand (12) der ersten Verstärkerschaltung geschaltet ist und der zweite Widerstand (14) der ersten Verstärkerschaltung zwischen den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) und die Serienschaltung aus dem Transistor (11) und dem steuerbaren Widerstand (12) der ersten Verstärkerschaltung geschaltet ist, – bei der der Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) mit dem ersten Eingangsanschluss (E1) zum Anlegen des Eingangssignals (Vin) verbunden ist, – bei der der Steueranschluss (G12) des steuerbaren Widerstands (12) der ersten Verstärkerschaltung mit dem zweiten Eingangsanschluss (E2) zum Anlegen des Referenzsignals (Vref) verbunden ist, – wobei die zweite Verstärkerschaltung (20) einen Transistor (21) mit einem Gate-Anschluss (G21), einen steuerbaren Widerstand (22) mit einem Steueranschluss (G22), ei nen ersten Widerstand (23) und einen zweiten Widerstand (24) umfasst, – bei der der Transistor (21) und der steuerbare Widerstand (22) der zweiten Verstärkerschaltung in Serie geschaltet sind und der erste Widerstand (23) der zweiten Verstärkerschaltung zwischen den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) und die Serienschaltung aus dem Transistor (21) und dem steuerbaren Widerstand (22) der zweiten Verstärkerschaltung geschaltet ist und der zweite Widerstand (24) der zweiten Verstärkerschaltung zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und die Serienschaltung aus dem Transistor (21) und dem steuerbaren Widerstand (22) der zweiten Verstärkerschaltung geschaltet ist, – bei der der Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20) mit dem ersten Eingangsanschluss (E1) zum Anlegen des Eingangssignals (Vin) verbunden ist, – bei der der Steueranschluss (G22) des steuerbaren Widerstands (22) der zweiten Verstärkerschaltung mit dem zweiten Eingangsanschluss (E2) zum Anlegen des Referenzsignals (Vref) verbunden ist, – wobei das Versorgungspotential (VDD) über einen ersten steuerbaren Widerstand (31) der dritten Verstärkerschaltung (30) und das Bezugspotential (VSS) über einen zweiten steuerbaren Widerstand (32) der dritten Verstärkerschaltung (30) einem Ausgangsanschluss (A30) der dritten Verstärkerschaltung zuführbar ist, – Anlegen des konstanten Pegels des Referenzsignals (Vref) an den Steueranschluss (G12) des steuerbaren Widerstands der ersten Verstärkerschaltung (10) und an den Steueranschluss (G22) des steuerbaren Widerstands (22) der zweiten Verstärkerschaltung (20), – Anlegen des hohen Pegels des Eingangssignals (Vin) an den Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) und an den Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20), – Erzeugen eines ersten Steuersignals (S1) an dem Drain-Anschluss (D11) des Transistors (11) der ersten Verstärkerschaltung mit einem ersten Pegel, wobei der Pegel des ersten Steuersignals unterhalb des Pegels liegt, der von der ersten Verstärkerschaltung erzeugt wird, wenn der konstante Pegel der Referenzspannung dem Pegel des Gleichanteils des Eingangssignals entspricht, – Steuern des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) in einen niederohmigen Zustand infolge einer Ansteuerung des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) mit dem ersten Pegel des ersten Steuersignals (S1), – Erzeugen eines zweiten Steuersignals (S2) an dem Drain-Anschluss (D21) des Transistors (21) der zweiten Verstärkerschaltung mit einem ersten Pegel, – Steuern des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) in einen hochohmigen Zustand infolge einer Ansteuerung des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) mit dem ersten Pegel des zweiten Steuersignals (S2), – Anlegen des niedrigen Pegels des Eingangssignals (Vin) an den Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) und an den Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20), – Erzeugen des ersten Steuersignals (S1) an dem Drain-Anschluss (D11) des Transistors (11) der ersten Verstärkerschaltung mit einem zweiten Pegel, – Steuern des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) in einen hochohmigen Zustand infolge einer Ansteuerung des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) mit dem zweiten Pegel des ersten Steuersignals (S1), – Erzeugen des zweiten Steuersignals (S2) an dem Drain-Anschluss (D21) des Transistors (21) der zweiten Verstärkerschaltung mit einem zweiten Pegel, wobei der Pegel des zweiten Steuersignals unterhalb des Pegels liegt, der von der zweiten Verstärkerschaltung erzeugt wird, wenn der konstante Pegel des Referenzsignals dem Pegel des Gleichanteils des Eingangssignals entspricht, – Steuern des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) in einen niederohmigen Zustand infolge einer Ansteuerung des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) mit dem zweiten Pegel des zweiten Steuersignals (S2).
Verfahren zur Verstärkung eines Eingangssignals, umfassend die folgenden Schritte: – Vorsehen eines Eingangssignals (Vin) mit einem hohen und einem niedrigen Pegel, wobei das Eingangssignal einen Gleichanteil aufweist, – Vorsehen eines Referenzsignals (Vref) mit einem konstanten Pegel, der unterhalb eines Pegels des Gleichanteils des Eingangssignals liegt, – Vorsehen einer integrierten Schaltung mit einem Anschluss (VA) zum Anlegen eines Versorgungspotentials (VDD) und einem Anschluss (BA) zum Anlegen eines Bezugs potentials (VSS), mit einer ersten Verstärkerschaltung (10), einer zweiten Verstärkerschaltung (20) und einer dritten Verstärkerschaltung (30), – wobei die erste Verstärkerschaltung (10) einen Transistor (11) mit einem Gate-Anschluss (G11), einen steuerbaren Widerstand (12) mit einem Steueranschluss (G12), einen ersten Widerstand (13) und einen zweiten Widerstand (14) umfasst, – bei der der Transistor (11) und der steuerbare Widerstand (12) der ersten Verstärkerschaltung in Serie geschaltet sind und der erste Widerstand (13) der ersten Verstärkerschaltung zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und die Serienschaltung aus dem Transistor (11) und dem steuerbaren Widerstand (12) der ersten Verstärkerschaltung geschaltet ist und der zweite Widerstand (14) der ersten Verstärkerschaltung zwischen den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) und die Serienschaltung aus dem Transistor (11) und dem steuerbaren Widerstand (12) der ersten Verstärkerschaltung geschaltet ist, – bei der der Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) mit dem ersten Eingangsanschluss (E1) zum Anlegen des Eingangssignals (Vin) verbunden ist, – bei der der Steueranschluss (G12) des steuerbaren Widerstands (12) der ersten Verstärkerschaltung mit dem zweiten Eingangsanschluss (E2) zum Anlegen des Referenzsignals (Vref) verbunden ist, – wobei die zweite Verstärkerschaltung (20) einen Transistor (21) mit einem Gate-Anschluss (G21), einen steuerbaren Widerstand (22) mit einem Steueranschluss (G22), einen ersten Widerstand (23) und einen zweiten Widerstand (24) umfasst, – bei der der Transistor (21) und der steuerbare Widerstand (22) der zweiten Verstärkerschaltung in Serie geschaltet sind und der erste Widerstand (23) der zweiten Verstärkerschaltung zwischen den Anschluss (BA) zum Anlegen des Bezugspotentials (VSS) und die Serienschaltung aus dem Transistor (21) und dem steuerbaren Widerstand (22) der zweiten Verstärkerschaltung geschaltet ist und der zweite Widerstand (24) der zweiten Verstärkerschaltung zwischen den Anschluss (VA) zum Anlegen des Versorgungspotentials (VDD) und die Serienschaltung aus dem Transistor (21) und dem steuerbaren Widerstand (22) der zweiten Verstärkerschaltung geschaltet ist, – bei der der Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20) mit dem ersten Eingangsanschluss (E1) zum Anlegen des Eingangssignals (Vin) verbunden ist, – bei der der Steueranschluss (G22) des steuerbaren Widerstands (22) der zweiten Verstärkerschaltung mit dem zweiten Eingangsanschluss (E2) zum Anlegen des Referenzsignals (Vref) verbunden ist, – wobei das Versorgungspotential (VDD) über einen ersten steuerbaren Widerstand (31) der dritten Verstärkerschaltung (30), und das Bezugspotential (VSS) über einen zweiten steuerbaren Widerstand (32) der dritten Verstärkerschaltung (30) einem Ausgangsanschluss (A30) der dritten Verstärkerschaltung zuführbar ist, – Anlegen des konstanten Pegels des Referenzsignals (Vref) an den Steueranschluss (G12) des steuerbaren Widerstands der ersten Verstärkerschaltung (10) und an den Steueranschluss (G22) des steuerbaren Widerstands (22) der zweiten Verstärkerschaltung (20), – Anlegen des hohen Pegels des Eingangssignals (Vin) an den Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) und an den Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20), – Erzeugen eines ersten Steuersignals (S1) an dem Drain-Anschluss (D11) des Transistors (11) der ersten Verstärkerschaltung mit einem ersten Pegel, wobei der Pegel des ersten Steuersignals oberhalb des Pegels liegt, der von der ersten Verstärkerschaltung erzeugt wird, wenn der konstante Pegel der Referenzspannung dem Pegel des Gleichanteils des Eingangssignals entspricht, – Steuern des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) in einen niederohmigen Zustand infolge einer Ansteuerung des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) mit dem ersten Pegel des ersten Steuersignals (S1), – Erzeugen eines zweiten Steuersignals (S2) an dem DrainAnschluss (D21) des Transistors (21) der zweiten Verstärkerschaltung mit einem ersten Pegel, – Steuern des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) in einen hochohmigen Zustand infolge einer Ansteuerung des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) mit dem ersten Pegel des zweiten Steuersignals (S2), – Anlegen des niedrigen Pegels des Eingangssignals (Vin) an den Gate-Anschluss (G11) des Transistors (11) der ersten Verstärkerschaltung (10) und an den Gate-Anschluss (G21) des Transistors (21) der zweiten Verstärkerschaltung (20), – Erzeugen des ersten Steuersignals (S1) an dem Drain-Anschluss (D11) des Transistors (11) der ersten Verstärkerschaltung mit einem zweiten Pegel, – Steuern des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) in einen hochohmigen Zustand infolge einer Ansteuerung des ersten steuerbaren Widerstands (31) der dritten Verstärkerschaltung (30) mit dem zweiten Pegel des ersten Steuersignals (S1), – Erzeugen des zweiten Steuersignals (S2) an dem Drain-Anschluss (D21) des Transistors (21) der zweiten Verstärkerschaltung mit einem zweiten Pegel, wobei der Pegel des zweiten Steuersignals oberhalb des Pegels liegt, der von der zweiten Verstärkerschaltung erzeugt wird, wenn der konstante Pegel der Referenzspannung dem Pegel des Gleichanteils des Eingangssignals entspricht, – Steuern des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) in einen niederohmigen Zustand infolge einer Ansteuerung des zweiten steuerbaren Widerstands (32) der dritten Verstärkerschaltung (30) mit dem zweiten Pegel des zweiten Steuersignals (S2).