TWI596733B - 多維積體晶片與其形成方法 - Google Patents

多維積體晶片與其形成方法 Download PDF

Info

Publication number
TWI596733B
TWI596733B TW104131728A TW104131728A TWI596733B TW I596733 B TWI596733 B TW I596733B TW 104131728 A TW104131728 A TW 104131728A TW 104131728 A TW104131728 A TW 104131728A TW I596733 B TWI596733 B TW I596733B
Authority
TW
Taiwan
Prior art keywords
layer
metal
bond pad
integrated wafer
metal interconnect
Prior art date
Application number
TW104131728A
Other languages
English (en)
Other versions
TW201701439A (zh
Inventor
黃信耀
莊俊傑
王俊智
陳昇照
楊敦年
洪豐基
林永隆
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201701439A publication Critical patent/TW201701439A/zh
Application granted granted Critical
Publication of TWI596733B publication Critical patent/TWI596733B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Description

多維積體晶片與其形成方法
本揭露關於多維積體晶片，更特別關於其再佈線結構橫向偏離接合墊之結構與其形成方法。
多維積體晶片係具有彼此垂直堆疊及電性內連接的多個基板或晶粒之積體電路。藉由電性內連線堆疊的基板或晶粒，多維積體晶片可作為單一裝置且比習知積體晶片的效能更佳，能耗更低，且所需面積更小。如此一來，多維積體晶片不需進一步縮小微影尺寸，即可持續讓新一代的積體電路之效能增加且成本降低。
本揭露一實施例提供之多維積體晶片，包括：第一積體晶片晶粒，包括多個第一金屬內連線層設置於第一ILD層中，且第一ILD層位於第一半導體基板的正面上；第二積體晶片晶粒，包括多個第二金屬內連線層設置於第二ILD層中，且第二ILD層位於第二半導體基板的正面上，其中第一ILD層毗鄰第二ILD層；接合墊，位於延伸穿過第二半導體基板的凹陷中；以及再佈線結構，垂直延伸於第一金屬內連線層之一者與第二金屬內連線層之一者之間，且位於橫向偏離接合墊的位置。
本揭露一實施例提供之多維積體晶片，包括：第一積體晶片晶粒，包括第一ILD層位於第一半導體基板的正面上且圍繞多個第一金屬內連線層，且第一金屬內連線層包括第一金屬線路層；第二積體晶片晶粒，包括第二ILD層位於第二半導體基板的正面上且圍繞多個第二金屬內連線層，第二金屬內連線層包括接合墊層與第二金屬線路層，且接合墊層與第二金屬線路層之間隔有一或多個金屬通孔或金屬線路；開縫式接合墊位於延伸穿過第二半導體基板的凹陷中，並具有自基底區向外垂直延伸至接觸接合墊層的多個凸起；以及再佈線結構，垂直延伸於第一金屬線路層與第二金屬線路層之間，且位於橫向偏離開縫式接合墊的位置，其中延伸於開縫式接合墊下的接合墊區，與延伸於第一金屬線路層及第二金屬線路層之間的再佈線結構不重疊。
本揭露一實施例提供之多維積體晶片的形成方法，包括：形成第一積體晶片，其具有多個第一金屬內連線層設置於第一ILD層中，且第一ILD層位於第一半導體基板之正面上；形成第二積體晶片，其具有多個第二金屬內連線層設置於第二ILD層中，且第二ILD層位於第二半導體基板之正面上；接合第一積體晶片晶粒與第二積體晶片晶粒，使第一再佈線層耦接至第一金屬內連線層，使第二再佈線層耦接至第二金屬內連線層，且第一再佈線層與第二再佈線層毗鄰於第一ILD層與第二ILD層之間的界面；形成凹陷於第二半導體基板的背面中；以及形成開縫式接合墊於凹陷中，其中開縫式接合墊電性接觸第二金屬內連線層。
A-A'‧‧‧線段
100、200、300、400、500、600‧‧‧堆疊積體晶片
102、402、602‧‧‧第一積體晶片晶粒
104‧‧‧第一半導體基板
104a、112a、224a、808a‧‧‧正面
105‧‧‧裝置區
106、202‧‧‧第一ILD層
108、204、404‧‧‧第一BEOL金屬化堆疊
109‧‧‧第一金屬佈線層
110、201、302、502、702、802‧‧‧第二積體晶片晶粒
112、224、704、808‧‧‧第二半導體基板
112b‧‧‧背面
114、212‧‧‧第二ILD層
116、214、304‧‧‧第二BEOL金屬化堆疊
117‧‧‧第二金屬佈線層
118‧‧‧再佈線結構
119、222‧‧‧泡沫
120‧‧‧接合墊
120a、226a‧‧‧基底區
120b、226b‧‧‧凸起
122、232、714‧‧‧凹陷
124‧‧‧墊開口
126‧‧‧接合墊區
128‧‧‧界面
206、206a、206b‧‧‧金屬線路
208、208a、208b‧‧‧金屬通孔
210‧‧‧第一較上金屬線路層
216‧‧‧接合墊層
218‧‧‧第二較上金屬線路層
218a‧‧‧金屬板
218b‧‧‧延伸部
218c‧‧‧再佈線接合區
220‧‧‧再佈線結構
220a‧‧‧第一再佈線層
220b‧‧‧第二再佈線層
226‧‧‧開縫式接合墊
228、706、1402‧‧‧緩衝層
230、708、1502‧‧‧介電層
234、1602‧‧‧開口
236‧‧‧上視圖
238‧‧‧第一方向
240‧‧‧第二方向
306‧‧‧第二中間金屬內連線層
308‧‧‧第二連接金屬內連線層
406‧‧‧第一中間金屬內連線層
408‧‧‧第一連接金屬內連線層
504‧‧‧較上金屬線路層
504a、504n‧‧‧部份
604‧‧‧金屬線路層
606‧‧‧金屬通孔層
700、800‧‧‧BSI影像感測器
710‧‧‧保護層
712‧‧‧金屬連接層
716、1102‧‧‧隔離區
804‧‧‧感測區
806‧‧‧內連線區
810、812、814‧‧‧彩色濾光片
816‧‧‧微透鏡
818‧‧‧畫素感測器陣列
820‧‧‧畫素感測器
900‧‧‧方法
902、904、906、908、910、912、914、916、918、920、922、924、926、928、930、932‧‧‧步驟
1000a、1000b、1000c、1100a、1100b、1100c、1200、1300、1400a、1400b、1500、1600、1700‧‧‧剖視圖
1002‧‧‧第一金屬內連線層
1004‧‧‧第一金屬線路層
1006‧‧‧第一平坦界面
1104‧‧‧第二金屬內連線層
1106‧‧‧第二金屬線路層
1108‧‧‧第二平坦界面
1302‧‧‧第一蝕刻品
1304、1406‧‧‧遮罩層
1404‧‧‧第二蝕刻品
1408‧‧‧溝槽
第1圖係某些實施例中，具有背面接合墊之堆疊積體晶片的示意圖。
第2A-2B、3-6圖係某些其他實施例中，具有背面接合墊之堆疊積體晶片的示意圖。
第7圖係某些其他實施例中，用於背照式(BSI)影像感測器之具有背面接合墊的堆疊積體晶片影像感測器之示意圖。
第8圖係某些實施例中，背照式(BSI)影像感測器之示意圖。
第9圖係某些實施例中，具有背面接合墊之堆疊積體晶片其形成方法之流程圖。
第10A-10C、11A-11C、12-13、14A-14B、15-17圖係某些實施例中，具有背面接合墊之堆疊積體晶片其形成方法的剖視圖。
下述揭露內容提供的不同實施例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例中將採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
另一方面，空間性的相對用語如「下方」、「其 下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
三維積體晶片(3DIC)的製作方法，係將多個積體晶片晶粒堆疊在一起。多個積體晶片晶粒之形成方法，係各自形成一或多個金屬化層於個別的半導體基板上之ILD層中。接著形成一或多個再佈線層於金屬化層上的ILD層中，並進行平坦化製程(如化學機械拋光製程)以形成包含再佈線層與ILD層之平坦表面。接著將個別積體電路晶片晶粒之平坦表面組裝在一起，使個別的積體晶片晶粒之再佈線層毗鄰。接著形成接合墊於凹陷中以提供接合墊與多維積體晶片之間的電性連接，且凹陷垂直延伸穿過上表面至下方的金屬化層。
在分開的積體晶片晶粒上進行平坦化製程時，將「碟化」再佈線層的上表面，使其凹陷至低於周圍的ILD層。當兩個積體晶片晶粒的平坦化表面組裝在一起時，凹陷的表面將形成一或多個泡沫於兩個積體晶片晶粒之的界面之間。這些泡沫會結構性地弱化接合墊下方法的區域，若形成接合結構於接合墊上的施力過大，接合墊下方的結構可能會碎裂並損傷多維積體晶片。
本發明關於多維積體晶片與其形成方法，多維積體晶片具有再佈線層垂直延伸於積體晶片晶粒之間，其橫向偏離背面接合墊。在某些實施例中，多維積體晶片具有第一積體 晶片晶粒，其具有多個第一金屬內連線層於第一半導體基板正面上的第一層間介電(ILD)層中。多維積體晶片晶粒亦具有第二積體晶片晶粒，其具有多個第二金屬內連線層於第二ILD層中，且第二ILD層與第一ILD層毗鄰。接合墊位於凹陷中，且凹陷延伸穿過第二半導體基板。再佈線層垂直延伸於第一金屬內連線層與第二金屬內連線層之間，且再佈線層的位置橫向偏離接合墊，使接合墊下的區域不會沿著第一積體晶片晶粒與第二積體晶片晶粒之間的界面產生泡沫。由於接合墊下不具有泡沫，可增加接合墊的結構完整性，進而避免碎裂或損傷多維積體晶片。
第1圖係某些實施例中，具有背面接合墊之堆疊積體晶片100的示意圖。
堆疊積體晶片100包含第一積體晶片晶粒102與第二積體晶片晶粒110。第一積體晶片晶粒102包含第一BEOL(後端製程)金屬化堆疊108設置於第一半導體基板104的正面104a上。第一BEOL金屬化堆疊108包含一或多個金屬內連線層設置於第一ILD層106中，且第一ILD層106包含一或多個ILD材料(如低介電常數介電材料、二氧化矽、或類似物)。在某些實施例中，第一半導體基板104可包含裝置區105，其具有多個半導體裝置(如電晶體裝置、電容、電感、或類似物)及/或MEMs裝置。
第二積體晶片晶粒110包含第二BEOL金屬化堆疊116設置於第二半導體基板112之正面112a上。第二BEOL金屬化堆疊116具有一或多個金屬內連線層設置於第二ILD層114中，且第二ILD層114包含一或多個ILD材料。在某些實施例中， 第二半導體基板112可包含積體晶片裝置、影像裝置、或MEMs裝置。第一積體晶片晶粒102以面對面(F2F)的組態垂直堆疊至第二積體晶片晶粒110上，使第一ILD層106與第二ILD層114毗鄰。
與第二BEOL金屬化堆疊116電性接觸之接合墊120係設置於凹陷122中，且凹陷122延伸穿過部份的第二半導體基板112(比如自基板的正面112a延伸至基板的背面112b)。接合墊120包含導電材料如金屬(例如鋁)，且凹陷122露出接合墊120的上表面。接合墊120設置以提供堆疊積體晶片100與外部裝置之間的電性連接。舉例來說，焊料凸塊(未圖示)可形成於接合墊120上，使接合墊120連接至積體晶片封裝的外部I/O針。在某些實施例中，接合墊120可包含開縫式接合墊，其凸起120b自基底區120a之下表面，向外垂直延伸至下方之第二BEOL金屬化堆疊116中的金屬內連線層。在某些實施例中，墊開口124設置於基底區120a的上表面中。墊開口124可垂直延伸至凸起120b中。
位於第一BEOL金屬化堆疊108中的第一金屬佈線層109，自接合墊120下之接合墊區126向外橫向延伸。在某些實施例中，接合墊區126中的第一BEOL金屬化堆疊108及/或第二BEOL金屬化堆疊116可為實心接合墊，其具有金屬通孔設置於一或多個實心金屬線路層(比如實心中間金屬線路層及/或實心頂金屬線路層)之間。在其他實施例中，接合墊區126中的第一BEOL金屬化堆疊108及/或第二BEOL金屬化堆疊116可為開縫式接合墊，其具有金屬通孔設置於一或多個開縫式金屬線路 層(比如開縫式中間金屬線路層及/或開縫式頂金屬線路層)之間。在某些實施例中，第一金屬佈線層109橫向延伸超出相鄰之金屬線路層。同樣地，第二BEOL金屬化堆疊116中的第二金屬佈線層117向外橫向延伸出接合墊區126，且其延伸方向與第一金屬佈線層109之延伸方向相同。
第一金屬佈線層109經由再佈線結構118電性連接至第二金屬佈線層117，且再佈線結構118橫向偏離接合墊120。再佈線結構118包含導電材料，並由第一ILD層106中垂直延伸至第二ILD層114中。在某些實施例中，再佈線結構118可包含銅及/或鋁。由於再佈線結構118橫向偏離接合墊120，接合墊區126不具有第一BEOL金屬化堆疊108與第二BEOL金屬化堆疊116之間的佈線。
在某些實施例中，再佈線結構118可包含泡沫(或空洞)119，其沿著第一積體晶片晶粒102與第二積體晶片晶粒110之間的界面128設置。然而再佈線結構118橫向偏離接合墊區126，接合墊區126之第一積體晶片晶粒102與第二積體晶片晶粒110之間的界面將免於上述泡沫或空洞。由於接合墊120下方不具有空洞，接合結構(如打線球)在形成於接合墊120上時，將不會損傷下方之堆疊積體晶片100的結構。
第2A圖係某些其他實施例中，具有背面接合墊之堆疊積體晶片200的剖視圖。
堆疊積體晶片200包括第一積體晶片晶粒102，與以F2F方式垂直堆疊於第一積體晶片晶粒上的第二積體晶片晶粒201。第一積體晶片晶粒102包含第一BEOL金屬化堆疊204於 第一ILD層202中，且第一ILD層202位於第一半導體基板104的正面上。第一BEOL金屬化堆疊204包含多個第一金屬內連線層，其包含交替的金屬線路206a(以提供橫向連線)與金屬通孔208a(以提供垂直連線)。多個第一金屬內連線層更包含第一較上金屬線路層210(如第一BEOL金屬化堆疊204之頂金屬線路層)，其橫向延伸至接合墊區126外的位置(比如橫向偏離開縫式接合墊226)。
第二積體晶片晶粒201包含第二BEOL金屬化堆疊214於第二ILD層212中，且第二ILD層212設置於第二半導體基板224的正面上。第二BEOL金屬化堆疊214包含多個第二金屬內連線層，其接合墊層216與第二較上金屬線路層218之間垂直地隔有一或多個金屬線路206b與金屬通孔208b。在某些實施例中，接合墊層216可包含第一金屬內連線層(如第二BEOL金屬化堆疊214中最下方之金屬線路層)。第二較上金屬線路層218橫向延伸出接合墊區126(比如橫向偏離開縫式接合墊226)。
第一與第二金屬內連線層彼此相疊於接合墊中，其金屬線路206a、206b與金屬通孔208a、208b彼此垂直堆疊以提供上方之開縫式接合墊226所需的結構穩定性。堆疊的金屬通孔208a與208b橫向對準於不同金屬通孔層之間。在某些實施例中，金屬線路206a、206b與金屬通孔208a、208b排列成週期性圖案。在某些實施例中，第一及/或第二金屬內連線層可具有開縫式結構。在這些實施例中，金屬內連線層中的金屬線路206b與金屬通孔208b可具有多個橫向相隔的柱狀結構，且這些柱狀結構垂直延伸於第二較上金屬線路層218與接合墊層216 之間。在其他實施例中，第一及/或第二金屬內連線層可具有實心結構的金屬線路。在這些實施例中，位於第二較上金屬線路層218與接合墊層216之間的金屬線路206b可為實心結構，其橫向延伸於相同金屬通孔層上的金屬通孔208b之間。在某些實施例中，第一較上金屬線路層210與第二較上金屬線路層218橫向延伸過接合墊中的其他金屬內連線層。
在某些實施例中，第一ILD層202與第二ILD層212可包含一或多個低介電常數介電物(其介電常數小於約3.9)、極低介電常數介電物、或氧化物。在某些實施例中，第一與第二金屬內連線層可包含鋁、銅、鎢、或某些其他金屬。
再佈線結構220係設置以提供第一BEOL金屬化堆疊204與第二BEOL金屬化堆疊214之間的電性連接，且位於橫向偏離接合墊區126的位置(比如位於橫向偏離開縫式接合墊226的位置)。再佈線結構220包含第一再佈線層220a與第二再佈線層220b。第一再佈線層220a毗鄰第一較上金屬線路層210的位置，橫向地超出接合墊區126。第二再佈線層220b毗鄰第二較上金屬線路層218的位置，橫向地超出接合墊區126。在某些實施例中，第一再佈線層220a與第二再佈線層220b具有凹陷的表面，因此兩者接觸時會形成泡沫222於堆疊積體晶片晶粒之間的界面。
凹陷232設置於第二半導體基板224之背面。緩衝層228沿著凹陷232之內表面形成。在某些實施例中，緩衝層228只形成於凹陷232中。在其他實施例中，緩衝層228可延伸出凹陷232外。在某些實施例中，緩衝層228可包含單層或多層的介 電膜如氧化物(比如氧化矽)、氮化物(比如氮化矽)、及/或高介電常數介電物(介電常數大於約3.9)。
開縫式接合墊226位於凹陷232中的緩衝層228上。開縫式接合墊226之凸起226b自基底區226a垂直延伸穿過緩衝層228後到接合墊層216。在多種實施例中，開縫式接合墊226可包含導電材料如銅及/或鋁。介電層230設置於凹陷232中的開縫式接合墊226上。在某些實施例中，介電層230可包含氧化物如二氧化矽。開口234垂直延伸穿過介電層230，以露出開縫式接合墊226的上表面。
第2B圖係某些實施例中，沿著第2A圖中線段A-A'的堆疊積體晶片200之上視圖236。
如上視圖236所示，第二較上金屬線路層218可包含實心接合墊，其具有金屬板218a於開縫式接合墊(比如第2A圖中的開縫式接合墊226)下方的接合墊區126中。延伸部218b自金屬板218a向外凸出至再佈線接合區218c，以接觸多個再佈線結構220。在某些實施例中，金屬板218a與再佈線接合區218c依第一方向238連續延伸，而延伸部218b沿著第二方向240連續延伸，且延伸部218b在第一方向238彼此相隔。
可以理解的是，上視圖236並不限制在用於實心接合墊之第二較上金屬線路層218。在其他實施例中，第二較上金屬線路層218可具有其他結構，比如用於開縫式接合墊之非實心結構。
第3圖係某些其他實施例中，具有背面接合墊的堆疊積體晶片300。
堆疊積體晶片300包含第一積體晶片晶粒102，以及垂直堆疊於第一積體晶片晶粒102上的第二積體晶片晶粒302。第一積體晶片晶粒102之第一BEOL金屬化堆疊204包含第一較上金屬線路層210，其水平延伸至與開縫式接合墊226橫向偏離的位置。第二積體晶片晶粒302之第二BEOL金屬化堆疊304包含第二中間金屬內連線層306，其垂直地設置於接合墊層216(其與開縫式接合墊226毗鄰)以及第二較上金屬線路層218之間。第二中間金屬內連線層306橫向延伸至與開縫式接合墊226橫向偏離的位置。
再佈線結構220形成的電性連接延伸第一較上金屬線路層210與第二中間金屬內連線層306之間，且位於與開縫式接合墊226橫向偏離的位置。再佈線結構220之第一再佈線層220a與第一較上金屬線路層210毗鄰，而第二再佈線層220b經由一或多個第二連接金屬內連線層308連接至第二中間金屬內連線層306。
第4圖係某些其他實施例中，具有背面接合墊之堆疊積體晶片400的示意圖。
堆疊積體晶片400包含第一積體晶片晶粒402，與垂直堆疊於第一積體晶片晶粒402上的第二積體晶片晶粒302。第一積體晶片晶粒402包含第一BEOL金屬化堆疊404，其第一中間金屬內連線層406垂直設置於第一半導體基板104與第一較上金屬線路層210之間。第一中間金屬內連線層406橫向延伸至與開縫式接合墊226橫向偏離的位置。第二積體晶片晶粒302包含第二BEOL金屬化堆疊304，其第二中間金屬內連線 層306垂直地設置於接合墊層216與第二較上金屬線路層218之間。第二中間金屬內連線層306橫向延伸至與開縫式接合墊226橫向偏離的位置。
再佈線結構220形成之電性連接延伸於第一中間金屬內連線層406與第二中間金屬內連線層306之間，且位於與開縫式接合墊226橫向偏離的位置。再佈線結構220包含第一再佈線層220a經由一或多個第一連接金屬內連線層408連接至第一中間金屬內連線層406，以及第二再佈線層220b經由一或多個第二連接金屬內連線層308連接至第二中間金屬內連線層306。
第5圖係某些其他實施例中，具有背面接合墊之堆疊積體晶片500。
堆疊積體晶片500包含第一積體晶片晶粒402，與垂直堆疊於第一積體晶片晶粒402上的第二積體晶片晶粒502。第二積體晶片晶粒502具有較上金屬線路層504，其包括開縫式結構。開縫式結構包含多個彼此橫向分隔之部份504a至504n，各自連接至相鄰的金屬通孔。金屬通孔使一或多個部份504a至504n耦接至第二中間金屬內連線層306，且第二中間金屬內連線層306耦接至再佈線結構220。
第6圖係某些其他實施例中，具有背面接合墊之堆疊積體晶片600之剖視圖。
堆疊積體晶片600包含第一積體晶片晶粒602，與垂直堆疊於第一積體晶片晶粒602上的第二積體晶片晶粒302。第二積體晶片晶粒302具有多個以接合墊彼此相疊的第二 金屬內連線層，且接合墊為開縫式或實心的形態。這些第二金屬內連線層具有彼此垂直相疊的金屬線路與金屬通孔，以提供上方之開縫式接合墊226的結構穩定性。第一積體晶片晶粒602包含多個金屬線路層604與金屬通孔層606，以提供用於積體電路邏輯單元之線路。金屬線路層與金屬通孔層並未依接合墊的方式設置。舉例來說，金屬通孔層606(比如第一通孔層與上方之第二通孔層)在開縫式接合墊226下方之接合墊區126中，並未橫向對準。
第7圖係某些其他實施例中，具有背面接合墊之BSI(背照式)影像感測器700。
BSI影像感測器700包括第一積體晶片晶粒102，與垂直堆疊於第一積體晶片晶粒上的第二積體晶片晶粒702。第二積體晶片晶粒702包含第二半導體基板704與隔離區716，兩者均與第二ILD層212之上表面相鄰。隔離區716自第二ILD層212之上表面垂直延伸至第二半導體基板704中。在某些實施例中，隔離區716可包含氧化物或佈值隔離區。
凹陷714係設置於第二半導體基板704中。凹陷714包含實質上垂直的側壁。開縫式接合墊226設置於凹陷中及緩衝層706上。介電層708可位於凹陷714中的開縫式接合墊226上，且保護層710可位於介電層708上。保護層710沿著第二半導體基板704與介電層708的上表面延伸。在多種實施例中，保護層710可包含單層或多層的介電膜，其包含一或多層之氧化物、氮化物、或高介電常數介電物。金屬連接層712設置於保護層710上，並延伸至凹陷714中以接觸開縫式接合墊226。在 多種實施例中，金屬連接層712可包含銅或鋁。
第8圖係某些實施例中，BSI影像感測器800的剖視圖。
BSI影像感測器800包含第一積體晶片晶粒102與第二積體晶片晶粒802。第二積體晶片晶粒802包含感測區804與內連線區806。感測區804設置以感測入射射線(如可見光)。內連線區806橫向圍繞感測區804，且包含接合墊120以連接BSI影像感測器800至外部裝置。第二積體晶片晶粒802包含第二半導體基板808，其正面808a毗鄰第二ILD層212。畫素感測器陣列818設置於感測區804中的第二半導體基板808其正面808a內。畫素感測器陣列818包含多個畫素感測器820。在多種實施例中，畫素感測器820可包含光偵測器及/或光二極體。
保護層710沿著第二半導體基板808之背面設置。在某些實施例中，金屬連接層712設置於保護層710上。彩色濾光片陣列埋置於感測區804中的保護層710內，且包含多個彩色濾光片810、812、與814。一般而言，彩色濾光片810、812、與814之平坦上表面與保護層710的上表面幾乎共平面。彩色濾光片810、812、與814設置以讓特定顏色或波長的射線進入對應的畫素感測器820。在某些實施例中，彩色濾光片810為藍色濾光片，彩色濾光片812為紅色濾光片，而彩色濾光片814為綠色濾光片。微透鏡816設置於彩色濾光片810、812、與814上。微透鏡816之中心可對準彩色濾光片810、812、與814之中心。微透鏡816設置以將入射光聚焦至畫素感測器陣列818及/或彩色濾光片810、812、與814。在某些實施例中，微透鏡816具有 凸面的上表面。
第9圖係某些實施例中，形成具有背面接合墊之堆疊積體晶片之方法900的流程圖。
下述方法900具有一系列的步驟或事件，但應理解這些步驟或式件的順序並非用侷限本揭露。舉例來說，某些步驟可依不同順序進行，及/或與其他步驟同時進行，而非依圖式或說明中的順序進行。此外，一或多個實施例不需進行所有的步驟。另一方面，一或多個步驟可分開進行於一或多個步驟及/或狀態中。
在步驟902中，形成第一積體晶片晶粒，其具有第一BEOL金屬化堆疊設置於第一ILD層中，且第一ILD層位於第一半導體基板上。在某些實施例中，第一積體晶片晶粒可依步驟904至910進行。
在步驟904中，形成多個半導體裝置於第一半導體基板中。
在步驟906中，形成多個第一金屬內連線層於第一ILD層中，且第一ILD層位於第一半導體基板上。多個第一金屬內連線層包括第一金屬線路層，其橫向延伸出接合墊區(後續形成接合墊之區域)。
在步驟908中，形成第一再佈線層，其接觸第一線路層之位置橫向偏離接合墊區。
在步驟910中，進行第一平坦化製程以形成第一平坦界面，其包含ILD層與第一再佈線層。
在步驟912中，形成第二積體晶片晶粒，其具有第 二BEOL金屬化堆疊設置於第二ILD層中，且第二ILD層位於第二半導體基板上。在某些實施例中，第二積體晶片晶粒可由步驟914至920形成。
在步驟914中，形成隔離區於第二半導體基板中。
在步驟916中，形成多個第二金屬內連線層於第二ILD層中，且第二ILD層位於第二半導體基板上。第二金屬內連線層包括接合墊層，以及橫向偏離接合墊區的第二金屬線路層。
在步驟918中，形成第二再佈線層，其接觸第二金屬線路層之位置橫向偏離接合墊層。
在步驟920中，進行第二平坦化製程以形成第二平坦界面，其包含第二ILD層與第二再佈線層。
在步驟922中，以面段面(F2F)的方式將第一積體晶片晶粒接合至第二積體晶片晶粒，使第一再佈線層毗鄰第二再佈線層，且兩者毗鄰的界面包含第一ILD層與第二ILD層。
在步驟924中，形成凹陷於第二半導體基板中。凹陷延伸穿過部份的第二半導體基板。
在步驟926中，形成接合墊於凹陷中。接合墊垂直延伸至第二BEOL金屬化堆疊中的接合墊連接層。在某些實施例中，接合墊可包含開縫式接合墊。
在步驟928中，形成介電層於凹陷中的開縫式接合墊上。
在步驟930中，形成保護層於介電層上。保護層具有開口，其垂直延伸穿過保護層至下方的接合墊。
在步驟932中，形成金屬連接層於保護層上及開口中。
第10A至17圖係某些實施例中，具有背面接合墊之堆疊積體晶片其形成方法的剖視圖。雖然第10A至17圖對應方法900，但應理解第10A至17圖所示之結構並不限於由方法900所形成，而應視作獨立結構。
第10A至10C圖係某些實施例中，對應步驟902之積體晶片的剖視圖1000a至1000c。
如剖視圖1000a所示，多個半導體裝置形成於第一半導體基板104的裝置區105中。第一半導體基板104可包含任何種類的半導體主體(例如矽/CMOS基體、SiGe、SOI、或類似物)，比如半導體晶圓或晶圓上的一或多個晶粒；任何其他種類的半導體及/或形成其上的磊晶層及/或其他相關物。半導體裝置可包含主動(如MOSFET)及/或被動裝置(如電容、電導、電感、或類似物)。
如剖視圖1000b所示，多個第一金屬內連線層1002形成於第一半導體基板104上的第一ILD層202中。第一金屬內連線層1002之形成方法可為蝕刻第一ILD層202以形成開口，再將導電材料(如鎢、銅、鋁、或類似物)填入開口以形成金屬線路206及/或金屬通孔208。在某些實施例中，第一金屬內連線層可位於接合墊的配置中。
如剖視圖1000c所示，形成第一金屬線路層1004，其自第一BEOL金屬化堆疊204向外延伸至與接合墊區橫向偏離的位置，且接合墊之後將形成於接合墊區中。第一金屬線路 層1004之形成方法可為蝕刻第一ILD層202以形成開口，接著將導電材料如銅、鋁、或類似物填入開口中。
第一再佈線層220a係形成於第一金屬線路層1004上。第一再佈線層220a之形成方法可為蝕刻第一ILD層202以形成橫向偏離接合墊區的開口，且接合墊之後將形成於接合墊區中。接著將導電材料如銅、鋁、或類似物填入開口中。接著進行第一平坦化製程以形成第一平坦界面1006，其包含第一ILD層202與第一再佈線層220a。在某些實施例中，第一平坦化製程將使第一再佈線層220a的上表面碟化，即具有凹陷的曲面。
第11A至11C圖係某些實施例中，對應步驟910之積體晶片的剖視圖1100a、1100b、1100c。
如剖視圖1100a所示，隔離區1102形成於第二半導體基板224中。隔離區1102設置於第二半導體基板224的正面224a中。在某些實施例中，隔離區1102的形成方法為熱氧化製程。第二半導體基板224可包含任何種類的半導體主體(例如矽/CMOS基體、SiGe、SOI、或類似物)，比如半導體晶圓或晶圓上的一或多個晶粒；任何其他種類的半導體及/或形成其上的磊晶層及/或其他相關物。
如剖視圖1100b所示，多個第二金屬內連線層1104係形成於第二ILD層212中，且第二ILD層212位於第二半導體基板上。第二金屬內連線層1104之形成方法可為蝕刻第二ILD層212以形成開口，接著將導電材料如鎢、銅、鋁、或類似物填入開口以形成金屬線路206及/或金屬通孔208。在某些實施例中，第二金屬內連線層1104可位於接合墊的設置中。
如剖視圖1100c所示，第二金屬線路層1106自第二BEOL金屬化堆疊214向外延伸至橫向偏離接合墊區的位置，且接合墊之後將形成於接合墊區中。第二金屬線路層1106之形成方法可為蝕刻第二ILD層212以形成開口，再將導電材料如銅、鋁、或類似物填入開口中。
第二再佈線層220b係形成於第二金屬線路層1106上。第二再佈線層220b之形成方法可為蝕刻第二ILD層212以形成橫向偏離接合墊區的開口，再將導電材料如銅、鋁、或類似物填入開口中。接著可進行第二平坦化製程以形成第二平坦界面1108，其包含第二ILD層212與第二再佈線層220b。在某些實施例中，第二平坦化製程可能使第二再佈線層220b碟化，，即具有凹陷的曲面。
第12圖係某些實施例中，對應步驟922之積體晶片的剖視圖1200。
如剖視圖1200所示，第一積體晶片晶粒102以面對面(F2F)的方式接合至第二積體晶片晶粒201。在某些實施例中，接合包含第一再佈線層220a與第二再佈線層220b之無凸塊銅對銅接合。在其他實施例中，接合製程可包含熔融接合。在某些實施例中，由於第一與第二平坦化製程的碟化效果，泡沫222可形成於第一再佈線層220a與第二再佈線層220b之間。泡沫222位於橫向偏離接合墊區(之後形成接合墊)的位置。在某些實施例中，在上述接合製程後可薄化第二半導體基板224。
第13圖係某些實施例中，對應步驟924之積體晶片的剖視圖1300。
如剖視圖1300所示，第二半導體基板224之背面224b係選擇性地暴露至第一蝕刻品1302。第一蝕刻品1302用以移除部份的第二半導體基板224。在某些實施例中，第一蝕刻品1302可能因過蝕刻而侵蝕隔離區1102。第一蝕刻品1302形成凹陷232於第二半導體基板224中與接合墊層上，並垂直延伸至隔離區1102中。在某些實施例中，凹陷232橫向延伸至圍繞畫素感測器之陣列(未圖示)。在某些實施例中，在將第二半導體基板224暴露至第一蝕刻品1302前，可先以遮罩層1304(如光阻層)選擇性遮罩工件。在多種實施例中，第一蝕刻品1302可包含乾蝕刻品，其蝕刻化學品包含氟物質如CF4、CHF3、C4F8、或類似物，或者濕蝕刻品如氫氟酸(HF)。
第14A至14B圖係某些實施例中，對應步驟926之積體晶片的剖視圖1400a與1400b。
如剖視圖1400a所示，緩衝層1402係形成於第二半導體基板224上並襯墊凹陷232。緩衝層1402之形成方法可為氣相沉積如化學氣相沉積(CVD)、熱氧化、旋轉塗佈、或任何其他合適沉積技術。在某些實施例中，緩衝層1402可包含氧化物如氧化矽。接著將工件暴露至第二蝕刻品1404。第二蝕刻品1404移除部份的緩衝層1402、隔離區716、與第二ILD層212，以形成溝槽1408於接合墊層216上。在某些實施例中，在將工件暴露至第二蝕刻品1404前，可先以遮罩層1406(如光阻層)選擇性遮罩工件。在多種實施例中，第二蝕刻品1404可包含乾蝕刻品，其蝕刻化學品包含氟物質如CF4、CHF3、C4F8、或類似物，或者濕蝕刻品如氫氟酸(HF)。
如剖視圖1400b所示，開縫式接合墊226係形成於緩衝層1402上。開縫式接合墊226之凸起226b自溝槽1408中延伸至電性接觸下方的接合墊層216。在某些實施例中，開縫式接合墊226之形成方法可為形成墊層於緩衝層1402上。墊層可包含金屬如鋁銅、銅、鋁、或某些其他金屬。接著蝕刻墊層以形成開縫式接合墊226。蝕刻品可進一步形成墊開口124，其垂直延伸至凸起226b上的墊層之上表面。
第15圖係某些實施例中，對應步驟928之積體晶片的剖視圖1500。
如剖視圖1500所示，介電層1502形成於凹陷232中，且位於開縫式接合墊226及緩衝層228上。在多種實施例中，介電層1502的形成方法可為氣相沉積、熱氧化、旋轉塗佈、或任何其他合適的沉積技術。在多種實施例中，介電層1502可包含氧化物(如氧化矽)或其他介電物。在某些實施例中，在沉積介電層1502後可進行化學機械研磨(CMP)製程。
第16圖係某些實施例中，對應步驟930之積體晶片的剖視圖1600。
如剖視圖1600所示，保護層710係形成於第二半導體基板224與介電層230上。保護層710可包含單層或多層的介電膜，其具有一或多層的氧化物、氮化物、及/或高介電常數介電物。上述一或多層的形成方法可為依序沉積層狀物，且沉積方法可為氣相沉積、熱氧化、旋轉塗佈、或任何其他合適的沉積技術。在沉積製程後，接著蝕刻保護層710與介電層230以形成開口1602延伸至下方的開縫式接合墊226。
第17圖係某些實施例中，對應步驟932之積體晶片的剖視圖1700。
如剖視圖1700所示，金屬連接層712形成於保護層710上及開口1602中。在多種實施例中，金屬連接層712可包含金屬如銅或鋁銅。在多種實施例中，金屬連接層712之形成方法可為氣相沉積、熱氧化、旋轉塗佈、或任何其他合適的沉積技術。
如此一來，本發明關於多維積體晶片，其垂直延伸於積體晶片晶粒之間的再佈線層橫向偏離背面接合墊。
在某些實施例中，本揭露關於多維積體晶片，包括：第一積體晶片晶粒，包括多個第一金屬內連線層設置於第一ILD層中，且第一ILD層位於第一半導體基板的正面上，以及第二積體晶片晶粒，包括多個第二金屬內連線層設置於第二ILD層中，且第二ILD層位於第二半導體基板的正面上，其中第一ILD層毗鄰第二ILD層。多維積體晶片亦包含接合墊，位於延伸穿過第二半導體基板的凹陷中；以及再佈線結構，垂直延伸於第一金屬內連線層之一者與第二金屬內連線層之一者之間，且位於橫向偏離接合墊的位置。
在其他實施例中，本揭露關於多維積體晶片，包括：第一積體晶片晶粒，包括第一ILD層位於第一半導體基板的正面上且圍繞多個第一金屬內連線層，且第一金屬內連線層包括第一金屬線路層。多維積體晶片亦包括第二積體晶片晶粒，包括第二ILD層位於一第二半導體基板的正面上且圍繞多個第二金屬內連線層，且第二金屬內連線層包括接合墊層與第 二金屬線路層，兩者之間垂直地隔有一或多個金屬通孔或金屬線路。多維積體晶片亦包含開縫式接合墊，位於延伸穿過第二半導體基板的凹陷中，並具有凸起接觸接合墊層。多維積體晶片更包含再佈線結構，垂直延伸於第一金屬線路層與第二金屬線路層之間，且位於橫向偏離開縫式接合墊的位置，其中延伸於開縫式接合墊下的接合墊區，與延伸於第一金屬線路層及第二金屬線路層之間的再佈線結構不重疊。
在其他實施例中，本揭露關於多維積體晶片的形成方法，包括：形成第一積體晶片，其具有多個第一金屬內連線層設置於第一ILD層中，且第一ILD層位於第一半導體基板之正面上，以及形成第二積體晶片，其具有多個第二金屬內連線層設置於第二ILD層中，且第二ILD層位於第二半導體基板之正面上。此方法亦包括接合第一積體晶片晶粒與第二積體晶片晶粒，使第一再佈線層耦接至第一金屬內連線層，使第二再佈線層耦接至第二金屬內連線層，且第一再佈線層與第二再佈線層毗鄰於第一ILD層與第二ILD層之間的界面。此方法亦包括形成凹陷於第二半導體基板的背面中，以及形成開縫式接合墊於凹陷中，其中開縫式接合墊電性接觸第二金屬內連線層。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本申請案作為基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明之精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、 或更動。
100‧‧‧堆疊積體晶片
102‧‧‧第一積體晶片晶粒
104‧‧‧第一半導體基板
104a、112a‧‧‧正面
105‧‧‧裝置區
106‧‧‧第一ILD層
108‧‧‧第一BEOL金屬化堆疊
109‧‧‧第一金屬佈線層
110‧‧‧第二積體晶片晶粒
112‧‧‧第二半導體基板
112b‧‧‧背面
114‧‧‧第二ILD層
116‧‧‧第二BEOL金屬化堆疊
117‧‧‧第二金屬佈線層
118‧‧‧再佈線結構
119‧‧‧泡沫
120‧‧‧接合墊
120a‧‧‧基底區
120b‧‧‧凸起
122‧‧‧凹陷
124‧‧‧墊開口
126‧‧‧接合墊區
128‧‧‧界面

Claims (9)

  1. 一種多維積體晶片，包括：一第一積體晶片晶粒，包括多個第一金屬內連線層設置於一第一ILD層中，且該第一ILD層位於一第一半導體基板的正面上；一第二積體晶片晶粒，包括多個第二金屬內連線層設置於一第二ILD層中，且該第二ILD層位於一第二半導體基板的正面上，其中該第一ILD層毗鄰該第二ILD層；一接合墊，位於延伸穿過該第二半導體基板的一凹陷中；以及一再佈線結構，垂直延伸於該些第一金屬內連線層之一者與該些第二金屬內連線層之一者之間，且所有的該再佈線結構位於橫向偏離該接合墊的位置。
  2. 如申請專利範圍第1項所述之多維積體晶片，其中該些第一金屬內連線層包括一第一金屬線路層自該接合墊下方向外橫向凸出，且該些第二金屬內連線層包括一第二金屬線路層自該該合墊下方向外橫向凸出；以及其中該再佈線結構垂直延伸於該第一金屬線路層與該第二金屬線路層之間，其中該些第二金屬內連線層包括一接合墊層，且該接合墊層與一較上金屬線路層之間隔有一或多個金屬通孔或金屬線路層。
  3. 如申請專利範圍第2項所述之多維積體晶片，其中該第二金屬線路層垂直地設置於該接合墊層與該較上金屬線路層之間。
  4. 如申請專利範圍第2項所述之多維積體晶片，其中該些第二金屬內連線層包括橫向相隔的多個柱狀結構，且該些柱狀結構垂直地延伸於該較上金屬線路層與該接合墊層之間。
  5. 如申請專利範圍第1項所述之多維積體晶片，其中該接合墊包括一開縫式接合墊，其具有多個凸起，且該些凸起自一基底區之下表面向外延伸至接觸該接合墊層。
  6. 如申請專利範圍第1項所述之多維積體晶片，更包括：一隔離區，毗鄰該第二ILD層的上表面，且垂直地位於該些第二金屬內連線層與該接合墊之間。
  7. 一種多維積體晶片，包括：一第一積體晶片晶粒，包括一第一ILD層位於一第一半導體基板的正面上且圍繞多個第一金屬內連線層，且該些第一金屬內連線層包括一第一金屬線路層；一第二積體晶片晶粒，包括一第二ILD層位於一第二半導體基板的正面上且圍繞多個第二金屬內連線層，該些第二金屬內連線層包括一接合墊層與一第二金屬線路層，且該接合墊層與該第二金屬線路層之間隔有一或多個金屬通孔或金屬線路；一開縫式接合墊位於延伸穿過該第二半導體基板的一凹陷中，並具有自一基底區向外垂直延伸至接觸一接合墊層的多個凸起；以及一再佈線結構，垂直延伸於該第一金屬線路層與該第二金屬線路層之間，且所有該再佈線結構位於橫向偏離該開縫式接合墊的位置，其中延伸於該開縫式接合墊下的一接合 墊區，與延伸於該第一金屬線路層及該第二金屬線路層之間的所有該再佈線結構不重疊。
  8. 如申請專利範圍第7項所述之多維積體晶片，其中該些第二金屬內連線層包括彼此橫向相隔且呈柱狀設置的多個金屬線路與金屬通孔，其垂直延伸於該第二金屬線路層與該接合墊層之間。
  9. 一種多維積體晶片的形成方法，包括：形成一第一積體晶片，其具有多個第一金屬內連線層設置於一第一ILD層中，且該第一ILD層位於一第一半導體基板之正面上；形成一第二積體晶片，其具有多個第二金屬內連線層設置於一第二ILD層中，且該第二ILD層位於一第二半導體基板之正面上；接合該第一積體晶片晶粒與該第二積體晶片晶粒，使一第一再佈線層耦接至該些第一金屬內連線層，使一第二再佈線層耦接至該些第二金屬內連線層，且該第一再佈線層與該第二再佈線層毗鄰於該第一ILD層與該第二ILD層之間的界面；形成一凹陷於該第二半導體基板的背面中；以及形成一開縫式接合墊於該凹陷中，其中該開縫式接合墊電性接觸該些第二金屬內連線層，其中延伸於該開縫式接合墊下的一接合墊區，與延伸於該第一ILD層與該第二ILD層之間的所有該再佈線結構不重疊。
TW104131728A 2015-06-25 2015-09-25 多維積體晶片與其形成方法 TWI596733B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/750,003 US9704827B2 (en) 2015-06-25 2015-06-25 Hybrid bond pad structure

Publications (2)

Publication Number Publication Date
TW201701439A TW201701439A (zh) 2017-01-01
TWI596733B true TWI596733B (zh) 2017-08-21

Family

ID=57536984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104131728A TWI596733B (zh) 2015-06-25 2015-09-25 多維積體晶片與其形成方法

Country Status (5)

Country Link
US (5) US9704827B2 (zh)
KR (1) KR101763022B1 (zh)
CN (1) CN106298715B (zh)
DE (1) DE102015110731B4 (zh)
TW (1) TWI596733B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734108B (zh) * 2018-10-29 2021-07-21 台灣積體電路製造股份有限公司 整合式晶片及其形成方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704827B2 (en) 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US10811334B2 (en) * 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US11676880B2 (en) * 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10115709B1 (en) * 2017-07-07 2018-10-30 Micron Technology, Inc. Apparatuses comprising semiconductor dies in face-to-face arrangements
FR3069703B1 (fr) * 2017-07-27 2020-01-24 Stmicroelectronics (Crolles 2) Sas Puce electronique
US10157867B1 (en) * 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US10622342B2 (en) * 2017-11-08 2020-04-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked LED structure and associated manufacturing method
JP7158846B2 (ja) * 2017-11-30 2022-10-24 キヤノン株式会社 半導体装置および機器
US10249587B1 (en) * 2017-12-15 2019-04-02 Western Digital Technologies, Inc. Semiconductor device including optional pad interconnect
KR102511008B1 (ko) 2018-01-11 2023-03-17 삼성전자주식회사 반도체 패키지
US10896888B2 (en) 2018-03-15 2021-01-19 Microchip Technology Incorporated Integrated circuit (IC) device including a force mitigation system for reducing under-pad damage caused by wire bond
US10892290B2 (en) * 2018-03-27 2021-01-12 Omnivision Technologies, Inc. Interconnect layer contact and method for improved packaged integrated circuit reliability
US10381322B1 (en) * 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10727116B2 (en) 2018-07-30 2020-07-28 Texas Instruments Incorporated Programming reactive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11011494B2 (en) * 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
KR102626314B1 (ko) * 2019-01-28 2024-01-17 삼성전자주식회사 접합 패드를 갖는 반도체 소자
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
CN110391147A (zh) * 2019-07-26 2019-10-29 德淮半导体有限公司 衬垫结构及其形成方法
US10991667B2 (en) * 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure
US11424204B2 (en) * 2019-08-15 2022-08-23 Mediatek Inc. Semiconductor component and manufacturing method thereof
US11217547B2 (en) * 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation
JP2021048204A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及びその製造方法
TWI710123B (zh) * 2019-11-27 2020-11-11 恆勁科技股份有限公司 感測裝置之封裝結構以及其製造方法
US20210202375A1 (en) * 2019-12-27 2021-07-01 Silicon Laboratories Inc. Top Hat Structure for Isolation Capacitors
CN111244123A (zh) * 2020-02-03 2020-06-05 长江存储科技有限责任公司 半导体结构及其制备方法
CN111244057B (zh) * 2020-02-12 2021-01-22 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
KR20210122525A (ko) 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
US11502123B2 (en) * 2020-04-17 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Methods for forming image sensor devices
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11444068B2 (en) * 2020-07-14 2022-09-13 Qualcomm Incorporated Three-dimensional (3D) integrated circuit device having a backside power delivery network
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
KR20220056668A (ko) * 2020-10-28 2022-05-06 삼성전자주식회사 집적 회로 반도체 소자
US11869916B2 (en) * 2020-11-13 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for bonding improvement
KR20220070145A (ko) * 2020-11-20 2022-05-30 삼성전자주식회사 반도체 패키지
US20220320047A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Limited Vertically stacked semiconductor device including a hybrid bond contact junction circuit and methods of forming the same
US20220367554A1 (en) * 2021-05-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with high via density
US20230005850A1 (en) * 2021-06-30 2023-01-05 Invensas Bonding Technologies, Inc. Element with routing structure in bonding layer
US11817420B2 (en) * 2021-07-19 2023-11-14 Micron Technology, Inc. Systems and methods for direct bonding in semiconductor die manufacturing
TWI775536B (zh) 2021-07-19 2022-08-21 力晶積成電子製造股份有限公司 半導體鍵合結構
CN115061304B (zh) * 2022-07-01 2024-02-27 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134497A1 (en) * 2007-11-26 2009-05-28 Hans-Joachim Barth Through Substrate Via Semiconductor Components
US20090224345A1 (en) * 2006-06-19 2009-09-10 Siliconfile Technologies Inc. Image sensor using back-illuminated photodiode and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3523189B2 (ja) 2000-12-27 2004-04-26 株式会社東芝 半導体装置
FR2910707B1 (fr) 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
TWI442535B (zh) 2008-05-23 2014-06-21 Xintec Inc 電子元件封裝體及其製作方法
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
US7943428B2 (en) * 2008-12-24 2011-05-17 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US8952519B2 (en) 2010-01-13 2015-02-10 Chia-Sheng Lin Chip package and fabrication method thereof
CN102782862B (zh) 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
CN102651350B (zh) * 2011-02-25 2015-01-28 精材科技股份有限公司 晶片封装体
US8435824B2 (en) 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
TWI662670B (zh) 2013-08-30 2019-06-11 精材科技股份有限公司 電子元件封裝體及其製造方法
US9299732B2 (en) 2013-10-28 2016-03-29 Omnivision Technologies, Inc. Stacked chip SPAD image sensor
CN105261623A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 芯片、其制备方法、及包括其的图像传感器
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224345A1 (en) * 2006-06-19 2009-09-10 Siliconfile Technologies Inc. Image sensor using back-illuminated photodiode and method of manufacturing the same
US20090134497A1 (en) * 2007-11-26 2009-05-28 Hans-Joachim Barth Through Substrate Via Semiconductor Components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734108B (zh) * 2018-10-29 2021-07-21 台灣積體電路製造股份有限公司 整合式晶片及其形成方法

Also Published As

Publication number Publication date
US11024602B2 (en) 2021-06-01
US20190221548A1 (en) 2019-07-18
US20170287878A1 (en) 2017-10-05
US9704827B2 (en) 2017-07-11
US20230361085A1 (en) 2023-11-09
US10269770B2 (en) 2019-04-23
DE102015110731A1 (de) 2016-12-29
CN106298715A (zh) 2017-01-04
US20210288029A1 (en) 2021-09-16
CN106298715B (zh) 2019-04-05
DE102015110731B4 (de) 2019-11-14
KR101763022B1 (ko) 2017-07-28
US11804473B2 (en) 2023-10-31
KR20170001533A (ko) 2017-01-04
TW201701439A (zh) 2017-01-01
US20160379960A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
TWI596733B (zh) 多維積體晶片與其形成方法
US11322540B2 (en) Pad structure for front side illuminated image sensor
KR101729378B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
TWI632656B (zh) 半導體裝置及半導體裝置製造方法
US9230941B2 (en) Bonding structure for stacked semiconductor devices
US9748304B2 (en) Image sensor devices, methods of manufacture thereof, and semiconductor device manufacturing methods
US10510793B2 (en) Uniform-size bonding patterns
TWI602273B (zh) 半導體裝置
US9525001B2 (en) Semiconductor device and manufacturing method thereof
TW201737450A (zh) 影像感測器、接墊結構以及接墊結構的製造方法
CN112151675A (zh) 半导体结构和形成半导体结构的方法
US9190345B1 (en) Semiconductor devices and methods of manufacture thereof
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
US20230343719A1 (en) Pad structure for enhanced bondability
US20190386051A1 (en) Semiconductor device including through via, semiconductor package, and method of fabricating the same
TW202044576A (zh) 影像感測裝置、影像感測裝置的製作方法與影像感測器
US9773724B2 (en) Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
TWI548094B (zh) 半導體構造及形成半導體構造之方法
TW202347699A (zh) 半導體裝置與其製造方法
CN113130427A (zh) 焊盘结构及其制备方法和半导体器件