CN110391147A - 衬垫结构及其形成方法 - Google Patents

衬垫结构及其形成方法 Download PDF

Info

Publication number
CN110391147A
CN110391147A CN201910682671.3A CN201910682671A CN110391147A CN 110391147 A CN110391147 A CN 110391147A CN 201910682671 A CN201910682671 A CN 201910682671A CN 110391147 A CN110391147 A CN 110391147A
Authority
CN
China
Prior art keywords
gasket
gasket construction
semiconductor substrate
liner
construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910682671.3A
Other languages
English (en)
Inventor
沈新林
王海宽
郭松辉
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910682671.3A priority Critical patent/CN110391147A/zh
Publication of CN110391147A publication Critical patent/CN110391147A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种衬垫结构及其形成方法，所述方法包括：提供半导体衬底；在所述半导体衬底的表面形成金属互连层，所述金属互连层内具有金属互连结构；在所述金属互连层的表面形成介质层；对所述介质层进行刻蚀，以形成多个衬垫沟槽；向所述衬垫沟槽内填充衬垫材料，以形成衬垫结构，所述衬垫结构与所述金属互连结构电连接；其中，所述衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构。本发明方案可以降低碟形效应，提高接触面积，进而提高键合强度。

Description

衬垫结构及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种衬垫结构及其形成方法。
背景技术
图像传感器是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以互补金属氧化物半导体图像传感器(CMOS Image Sensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。
3维堆栈式(3D-Stack)CIS被开发出来，以支持对更高质量影像的需求。具体而言，3D-Stack CIS可以对逻辑晶圆以及像素晶圆分别进行制作，进而将所述逻辑晶圆的正面以及所述像素晶圆的正面键合，由于像素部分和逻辑电路部分相互独立，因此可针对高画质的需求对像素部分进行优化，针对高性能的需求对逻辑电路部分进行优化。
在具体实施中，可以采用金属键合技术(例如Cu-to-Cu晶圆键合技术)对逻辑晶圆与像素晶圆进行键合，以实现晶圆之间的互连功能。
然而，在现有的Cu-to-Cu的晶圆键合技术中，容易发生碟形效应，影响键合质量。
发明内容
本发明解决的技术问题是提供一种衬垫结构及其形成方法，可以降低碟形效应，提高接触面积，进而提高键合强度。
为解决上述技术问题，本发明实施例提供一种衬垫结构的形成方法，包括：提供半导体衬底；在所述半导体衬底的表面形成金属互连层，所述金属互连层内具有金属互连结构；在所述金属互连层的表面形成介质层；对所述介质层进行刻蚀，以形成多个衬垫沟槽；向所述衬垫沟槽内填充衬垫材料，以形成衬垫结构，所述衬垫结构与所述金属互连结构电连接；其中，所述衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构。
可选的，所述衬垫沟槽的截面形状为圆形；其中，所述截面的延伸方向平行于所述半导体衬底的表面。
可选的，基于预设掩膜版的衬垫图形，形成所述衬垫沟槽；其中，所述衬垫图形的边缘为锯齿形。
可选的，各个衬垫结构的截面的面积一致；其中，所述截面的延伸方向平行于所述半导体衬底的表面。
可选的，所述衬垫沟槽暴露出所述金属互连结构的顶部表面。
可选的，所述衬垫版图区域中的每个单位区域的衬垫结构的数量选自：4至16。
可选的，所述衬垫材料选自：铜、钨、钛、铝、钴、银以及金。
为解决上述技术问题，本发明实施例提供一种衬垫结构，包括：半导体衬底；金属互连层，所述金属互连层内具有金属互连结构；介质层，位于所述金属互连层的表面；衬垫沟槽，位于所述介质层内；衬垫结构，位于所述衬垫沟槽内，所述衬垫结构与所述金属互连结构电连接；其中，所述衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构。
可选的，所述衬垫沟槽的截面形状为圆形；其中，所述截面的延伸方向平行于所述半导体衬底的表面。
可选的，各个衬垫结构的截面的面积一致；其中，所述截面的延伸方向平行于所述半导体衬底的表面。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底；在所述半导体衬底的表面形成金属互连层，所述金属互连层内具有金属互连结构；在所述金属互连层的表面形成介质层；对所述介质层进行刻蚀，以形成多个衬垫沟槽；向所述衬垫沟槽内填充衬垫材料，以形成衬垫结构，所述衬垫结构与所述金属互连结构电连接；其中，所述衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构。采用上述方案，通过设置衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域中的每个单位区域均具有多个衬垫结构，可以从版图设计的较大衬垫结构减小为多个较小的衬垫结构，相比于截面积大的衬垫，可以降低碟形效应，提高接触面积，进而提高键合强度。
进一步，所述衬垫沟槽的截面形状为圆形，可以进一步降低所述衬垫结构在各个方向上的碟形效应。
进一步，基于预设掩膜版的衬垫图形，形成所述衬垫沟槽，所述衬垫图形的边缘为锯齿形，可以更好地克服工艺中的结构形变问题，使得形成的衬垫结构的截面形状更加趋于圆形，从而进一步降低碟形效应，提高接触面积，进而提高键合强度。
附图说明
图1是现有技术中一种衬垫结构的剖面结构示意图；
图2是现有技术中一种衬垫结构的俯视图；
图3是现有技术中一种衬垫结构沿不同方向的剖面结构示意图；
图4是本发明实施例中一种衬垫结构的形成方法的流程图；
图5至图6是本发明实施例中一种衬垫结构的形成方法中部分步骤对应的器件剖面结构示意图；
图7是本发明实施例中一种衬垫沟槽的俯视图；
图8至图9是本发明实施例中一种衬垫结构的形成方法中部分步骤对应的器件剖面结构示意图；
图10是本发明实施例中一种衬垫结构的俯视图；
图11是本发明实施例中一种衬垫结构的剖面结构示意图；
图12是本发明实施中一种预设掩膜版的衬垫图形的示意图。
具体实施方式
在现有技术中，可以采用金属键合技术(例如Cu to Cu晶圆键合技术)对逻辑晶圆与像素晶圆进行键合，以实现晶圆之间的互连功能。
结合参照图1和图2，图1是现有技术中一种衬垫结构的剖面结构示意图，图2是现有技术中一种衬垫结构的俯视图，且图1是图2中沿切割线A1-A2方向的剖面图。
具体地，提供半导体衬底100，在所述半导体衬底100的表面形成金属互连层110，所述金属互连层110内具有金属互连结构112，在所述金属互连层110的表面形成介质层120，然后在所述介质层120内形成衬垫结构130。
其中，所述衬垫结构130基于预设的衬垫版图区域132形成，因此与预设的衬垫版图区域132的大小一致。
本发明的发明人经过研究发现，在现有的晶圆键合技术中，容易发生碟形效应，影响键合质量。具体地，在采用平坦化工艺对衬垫结构的表面进行处理之后，容易在衬垫结构的表面形成碟形凹陷。
参照图3，图3是现有技术中一种衬垫结构沿不同方向的剖面结构示意图。
以所述衬垫结构的表面形状为长方形为例，在较长的边(例如对角线C1-C2)的凹陷深度为d1，在较短的边(如长方形的短C3-C4)的凹陷深度为d2。如图所示，d1大于d2。
本发明的发明人经过研究进一步发现，所述衬垫结构的面积较大，容易发生碟形效应，且相比于较短的边，较长的边的碟形效应更为严重。
在本发明实施例中，提供半导体衬底；在所述半导体衬底的表面形成金属互连层，所述金属互连层内具有金属互连结构；在所述金属互连层的表面形成介质层；对所述介质层进行刻蚀，以形成多个衬垫沟槽；向所述衬垫沟槽内填充衬垫材料，以形成衬垫结构，所述衬垫结构与所述金属互连结构电连接；其中，所述衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构。采用上述方案，通过设置衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域中的每个单位区域均具有多个衬垫结构，可以从版图设计的较大衬垫结构减小为多个较小的衬垫结构，相比于截面积大的衬垫，可以降低碟形效应，提高接触面积，进而提高键合强度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图4，图4是本发明实施例中一种衬垫结构的形成方法的流程图。所述衬垫结构的形成方法可以包括步骤S21至步骤S25：
步骤S21：提供半导体衬底；
步骤S22：在所述半导体衬底的表面形成金属互连层，所述金属互连层内具有金属互连结构；
步骤S23：在所述金属互连层的表面形成介质层；
步骤S24：对所述介质层进行刻蚀，以形成多个衬垫沟槽；
步骤S25：向所述衬垫沟槽内填充衬垫材料，以形成衬垫结构，所述衬垫结构与所述金属互连结构电连接；
其中，所述衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构。
下面结合图2至图10对上述各个步骤进行说明。
图5至图6是本发明实施例中一种衬垫结构的形成方法中部分步骤对应的器件剖面结构示意图。
参照图5，提供半导体衬底200，在所述半导体衬底200的表面形成金属互连层210，所述金属互连层210内具有金属互连结构212；在所述金属互连层210的表面形成介质层220，进而在所述介质层220的表面形成图形化的掩膜层261。
在具体实施中，所述半导体衬底200可以为硅衬底，或者所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的应用于图像传感器的材料，所述半导体衬底200还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。优选地，所述半导体衬底200可以为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底200进行离子注入，实现深阱掺杂(Deep Well Implant)。
在所述金属互连层210内，可以形成有金属互连结构212，且所述金属互连结构212的顶部表面与所述金属互连层210的表面齐平。所述金属互连结构212可以包括多层金属层，所述多层金属层之间可以通过通孔连接且通过层间介质层分隔。
所述介质层220可以选自：氧化硅与氮化硅的叠层、氧化硅层以及氮化硅层。
结合参照图6以及图7，图7是本发明实施例中一种衬垫沟槽的俯视图，且图6是图7中沿切割线B1-B2方向的剖面图。
如图6所示，以所述图形化的掩膜层261为掩膜，对所述介质层220进行刻蚀，以形成多个衬垫沟槽241，然后去除掩膜层261。
其中，所述衬垫沟槽241可以位于预设的衬垫版图区域232内，所述衬垫版图区域232可以具有多个单位区域，且每个单位区域均具有多个衬垫沟槽241。
其中，所述衬垫沟槽241的截面形状可以为方形、圆形、椭圆形等多种适当的形状。
优选地，所述衬垫沟槽241的截面形状可以为圆形，其中，所述截面的延伸方向平行于所述半导体衬底200的表面。
在本发明实施例中，所述衬垫沟槽241的截面形状为圆形，可以进一步降低所述衬垫结构在各个方向上的碟形效应。
进一步地，所述衬垫沟槽241暴露出所述金属互连结构212的顶部表面。
在本发明实施例中，通过设置所述衬垫沟槽241暴露出所述金属互连结构212的顶部表面，可以方便地实现衬垫结构与金属互连结构212电连接。
图8至图9是本发明实施例中一种衬垫结构的形成方法中部分步骤对应的器件剖面结构示意图。
参照图8，向所述衬垫沟槽241内填充衬垫材料234。
具体地，所述衬垫材料234可以选自：铜、钨、钛、铝、钴、银以及金。
优选地，可以采用铜或钨形成衬垫结构，以利用其电导特性以及抗电子迁移性能。
结合参照图9和图10，图10是本发明实施例中一种衬垫结构的俯视图，且图9是图10中沿切割线B3-B4方向的剖面图。
如图9所示，对所述衬垫材料234进行平坦化，以形成衬垫结构230，所述衬垫结构230与所述金属互连结构212电连接。
其中，所述衬垫结构230位于预设的衬垫版图区域232内，所述衬垫版图区域232可以具有多个单位区域，且每个单位区域均具有多个衬垫结构230。
进一步地，各个衬垫结构230的截面的面积可以一致，其中，所述截面的延伸方向平行于所述半导体衬底200的表面。
在本发明实施例中，通过设置所述衬垫沟槽241暴露出所述金属互连结构212的顶部表面，可以方便地实现衬垫结构与金属互连结构212电连接。
进一步地，所述衬垫版图区域232中的每个单位区域的衬垫结构230的数量可以选自：4至16。
作为一个非限制性的例子，可以设置衬垫结构230的截面的面积为固定尺寸，然后根据衬垫结构230的截面与衬垫版图区域232的每个单位区域的面积比确定该单位区域上的数量。
在本发明实施例中，通过设置衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域中的每个单位区域均具有多个衬垫结构，可以从版图设计的较大衬垫结构减小为多个较小的衬垫结构，相比于截面积大的衬垫，可以降低碟形效应，提高接触面积，进而提高键合强度。
参照图11，图11是本发明实施例中一种衬垫结构的剖面结构示意图。
以所述衬垫结构的表面形状为圆形为例，在每个直径上(例如直径E1-E2，或者直径E3-E4)的凹陷深度均为f1。
在本发明实施例中，所述衬垫结构的截面形状为圆形，可以进一步降低所述衬垫结构在各个方向上的碟形效应。
参照图12，图12是本发明实施中一种预设掩膜版的衬垫图形的示意图。
如图所示，基于预设掩膜版的衬垫图形，形成所述衬垫沟槽，其中，所述衬垫图形的边缘为锯齿形。
在本发明实施例中，基于预设掩膜版的衬垫图形，形成所述衬垫沟槽，所述衬垫图形的边缘为锯齿形，可以更好地克服工艺中的结构形变问题，使得形成的衬垫结构的截面形状更加趋于圆形，从而进一步降低碟形效应，提高接触面积，进而提高键合强度。
在本发明实施例中，通过设置衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域中的每个单位区域均具有多个衬垫结构，可以从版图设计的较大衬垫结构减小为多个较小的衬垫结构，相比于截面积大的衬垫，可以降低碟形效应，提高接触面积，进而提高键合强度。
在本发明实施例中，还公开了一种衬垫结构，如图9所示，包括：半导体衬底200；金属互连层210，所述金属互连层210内具有金属互连结构212；介质层220，位于所述金属互连层210的表面；衬垫沟槽，位于所述介质层220内；衬垫结构230，位于所述衬垫沟槽内，所述衬垫结构230与所述金属互连结构212电连接；其中，所述衬垫结构230位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构230。
进一步地，所述衬垫沟槽的截面形状为圆形；其中，所述截面的延伸方向平行于所述半导体衬底200的表面。
进一步地，各个衬垫结构230的截面的面积一致；其中，所述截面的延伸方向平行于所述半导体衬底200的表面。
进一步地，所述衬垫沟槽暴露出所述金属互连结构212的顶部表面。
进一步地，所述衬垫版图区域中的每个单位区域的衬垫结构230的数量选自：4至16。
关于该衬垫结构的原理、具体实现和有益效果请参照前文及图4至图12示出的关于衬垫结构的形成方法的相关描述，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种衬垫结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底的表面形成金属互连层，所述金属互连层内具有金属互连结构；
在所述金属互连层的表面形成介质层；
对所述介质层进行刻蚀，以形成多个衬垫沟槽；
向所述衬垫沟槽内填充衬垫材料，以形成衬垫结构，所述衬垫结构与所述金属互连结构电连接；
其中，所述衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构。
2.根据权利要求1所述的衬垫结构的形成方法，其特征在于，
所述衬垫沟槽的截面形状为圆形；
其中，所述截面的延伸方向平行于所述半导体衬底的表面。
3.根据权利要求2所述的衬垫结构的形成方法，其特征在于，
基于预设掩膜版的衬垫图形，形成所述衬垫沟槽；
其中，所述衬垫图形的边缘为锯齿形。
4.根据权利要求2所述的衬垫结构的形成方法，其特征在于，各个衬垫结构的截面的面积一致；
其中，所述截面的延伸方向平行于所述半导体衬底的表面。
5.根据权利要求1所述的衬垫结构的形成方法，其特征在于，
所述衬垫沟槽暴露出所述金属互连结构的顶部表面。
6.根据权利要求1所述的衬垫结构的形成方法，其特征在于，所述衬垫版图区域中的每个单位区域的衬垫结构的数量选自：4至16。
7.根据权利要求1所述的衬垫结构的形成方法，其特征在于，
所述衬垫材料选自：铜、钨、钛、铝、钴、银以及金。
8.一种衬垫结构，其特征在于，包括：
半导体衬底；
金属互连层，所述金属互连层内具有金属互连结构；
介质层，位于所述金属互连层的表面；
衬垫沟槽，位于所述介质层内；
衬垫结构，位于所述衬垫沟槽内，所述衬垫结构与所述金属互连结构电连接；
其中，所述衬垫结构位于预设的衬垫版图区域内，所述衬垫版图区域具有多个单位区域，且每个单位区域均具有多个衬垫结构。
9.根据权利要求8所述的衬垫结构，其特征在于，
所述衬垫沟槽的截面形状为圆形；
其中，所述截面的延伸方向平行于所述半导体衬底的表面。
10.根据权利要求8所述的衬垫结构，其特征在于，
各个衬垫结构的截面的面积一致；
其中，所述截面的延伸方向平行于所述半导体衬底的表面。
CN201910682671.3A 2019-07-26 2019-07-26 衬垫结构及其形成方法 Pending CN110391147A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910682671.3A CN110391147A (zh) 2019-07-26 2019-07-26 衬垫结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910682671.3A CN110391147A (zh) 2019-07-26 2019-07-26 衬垫结构及其形成方法

Publications (1)

Publication Number Publication Date
CN110391147A true CN110391147A (zh) 2019-10-29

Family

ID=68287661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910682671.3A Pending CN110391147A (zh) 2019-07-26 2019-07-26 衬垫结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110391147A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545324A (zh) * 2012-07-12 2014-01-29 台湾积体电路制造股份有限公司 用于图像传感器封装的方法和装置
CN106298715A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 混合接合焊盘结构
CN107017271A (zh) * 2015-11-27 2017-08-04 三星电子株式会社 包括堆叠的半导体芯片的半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545324A (zh) * 2012-07-12 2014-01-29 台湾积体电路制造股份有限公司 用于图像传感器封装的方法和装置
CN106298715A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 混合接合焊盘结构
CN107017271A (zh) * 2015-11-27 2017-08-04 三星电子株式会社 包括堆叠的半导体芯片的半导体器件

Similar Documents

Publication Publication Date Title
US11069736B2 (en) Via support structure under pad areas for BSI bondability improvement
US9202888B2 (en) Trench high electron mobility transistor device
TWI426581B (zh) 製作連結構造之程序
JP5985393B2 (ja) アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
US10312360B2 (en) Method for producing trench high electron mobility devices
US7541256B2 (en) Method of fabricating back-illuminated imaging sensors using a bump bonding technique
CN1836323A (zh) 混合晶向衬底上的高性能cmos soi器件
US10269852B2 (en) Vertically integrated three-dimensional CMOS image sensors (3D CIS) bonded with control circuit substrate
US11217547B2 (en) Bond pad structure with reduced step height and increased electrical isolation
KR101841631B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
TW202209654A (zh) 影像感測器及形成影像感測器之方法及半導體元件
CN110391147A (zh) 衬垫结构及其形成方法
CN109411496A (zh) 半导体器件及其形成方法
CN103151298A (zh) 一种硅通孔制作方法
CN108281442B (zh) 图像传感器及其形成方法
CN110211977A (zh) 三维堆栈式cis及其形成方法
CN116031153B (zh) 一种沟槽mosfet器件的制造方法及其结构
EP3806152B1 (en) A method of forming a semiconductor device structure
CN109560097A (zh) 图像传感器及其形成方法
CN110265420A (zh) 图像传感器及其形成方法
TWI849700B (zh) 影像感測器結構及其形成方法
EP4167269A1 (en) Heteroepitaxial semiconductor device and method for fabricating a heteroepitaxial semiconductor device
TWI763202B (zh) CMOS結構及FinFET CMOS、FD CMOS、GAA CMOS的製備方法
CN108538874A (zh) 图像传感器及其形成方法
CN118412354A (zh) 立体氮化镓基coms反相器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191029

WD01 Invention patent application deemed withdrawn after publication