TWI591636B - 缺陷字線偵測 - Google Patents

缺陷字線偵測 Download PDF

Info

Publication number
TWI591636B
TWI591636B TW101141898A TW101141898A TWI591636B TW I591636 B TWI591636 B TW I591636B TW 101141898 A TW101141898 A TW 101141898A TW 101141898 A TW101141898 A TW 101141898A TW I591636 B TWI591636 B TW I591636B
Authority
TW
Taiwan
Prior art keywords
volatile storage
word line
reference voltage
data
programmed
Prior art date
Application number
TW101141898A
Other languages
English (en)
Other versions
TW201333956A (zh
Inventor
堺學
三輪達
Original Assignee
桑迪士克科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 桑迪士克科技有限責任公司 filed Critical 桑迪士克科技有限責任公司
Publication of TW201333956A publication Critical patent/TW201333956A/zh
Application granted granted Critical
Publication of TWI591636B publication Critical patent/TWI591636B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Description

缺陷字線偵測
本發明係關於用於非揮發性記憶體之技術。
半導體記憶體已變得日益普遍地用於各種電子裝置中。舉例而言，非揮發性半導體記憶體用於蜂巢式電話、數位相機、個人數位助理、行動計算裝置、非行動計算裝置及其他裝置中。電可抹除可程式化唯讀記憶體(EEPROM)及快閃記憶體係最受歡迎之非揮發性半導體記憶體之一。與傳統全功能型EEPROM相比而言，在快閃記憶體(其亦係一類型之EEPROM)之情況下，可在一個步驟中抹除整個記憶體陣列或記憶體之一部分中之內容。儲存元件陣列可劃分成大量儲存元件區塊。
傳統EEPROM及快閃記憶體兩者利用定位於一半導體基板中之一通道區域上方且與該通道區域絕緣之一浮動閘極。該浮動閘極定位於源極區域與汲極區域之間。一控制閘極提供於該浮動閘極上方且與該浮動閘極絕緣。如此形成之電晶體之臨限電壓(Vth)由該浮動閘極上所保持之電荷量控制。亦即，在接通電晶體以准許其源極與汲極之間的傳導之前必須施加至控制閘極之最小電壓量由該浮動閘極上之電荷位準控制。因此，一儲存元件可藉由將一參考電壓施加至其控制閘極及感測在其汲極與源極之間流動之電流之量值而讀取。
一儲存元件可藉由將適合程式化電壓施加至其控制閘極 而程式化。通常，在一程式化操作期間施加至控制閘極之一程式化電壓Vpgm係作為量值隨時間增加之一系列脈衝而施加。
對於某一架構而言，諸多儲存元件之控制閘極係電連接的。通常，術語「字線」用以指諸多儲存元件之此電連接。因此，可同時將一共同電壓施加至諸多儲存元件。字線之一端由一讀取參考電壓驅動以便一次讀取諸多儲存元件。同樣地，字線之一端由一程式化電壓驅動以便一次程式化諸多儲存元件。
然而，若字線具有某種程度之一缺陷，則可將讀取參考電壓或程式化電壓適當地施加至選定字線上之儲存元件中之每一者。因此，在程式化或讀取該等儲存元件時可發生錯誤。
本發明提供用於偵測字線中之缺陷之方法及非揮發性儲存系統。在一項實施例中，偵測一「斷裂」字線缺陷。注意，術語「斷裂」字線係指具有一異常高電阻的該字線之一部分。某些斷裂字線可導致經欠程式化儲存元件。然而，在程式化之驗證階段期間該等儲存元件可不顯示為經欠程式化。舉例而言，若該電阻僅稍微高於正常情況，則此可在程式化期間不顯示為一程式化缺陷。另一方面，若該電阻極高，則其可在程式化期間被偵測到。本文中所揭示之實施例能夠偵測其中該電阻高於正常情況(以使得其致使經欠程式化單元)之情形，即使在該電阻不夠高以使 得其在程式化期間被偵測為一錯誤之情況下亦如此。本文中所揭示之實施例在程式化已完成之後偵測斷裂字線及其他缺陷。
注意，可極難以偵測此等條件。每一儲存元件可儲存一個、兩個、三個、四個或四個以上位元。在一種方法中，將儲存元件程式化至2n個狀態以儲存「n」個位元。簡要參考圖5A，每一狀態(抹除及A至G)可經指派有一獨特臨限電壓範圍。在圖5A之實例中，在狀態之間存在一顯著間隙。在一種可能方法中，臨限電壓分佈之間的間隙可用以界定一「禁止區」。在一種可能方法中，具有在禁止區域中之一臨限電壓之一儲存元件經過程式化或經欠程式化。
在一種可能方法中，可執行兩次讀取(一次各以兩個參考電壓)以計數屬於該兩個參考電壓內之儲存元件之數目。若在狀態之間存在顯著間隙，則此可用以計數經欠程式化儲存元件。然而，當每儲存元件儲存較多位元時，狀態之間的間隙收縮。該間隙收縮之一可能原因係浮動閘極至浮動閘極耦合。甚至在臨限電壓分佈之間將存在某一重疊係可能的，如在圖5C中。因此，可難以界定狀態之間的一禁止區域。因此，即使以兩個參考電壓達成讀取，亦有可能不可分辨屬於該兩個參考電壓內之儲存元件是經過程式化還是經欠程式化。
參考圖5C，可能將存在意欲程式化至G狀態但由於通過字線中之一「斷裂」而經欠程式化之記憶體單元之一單獨臨限電壓分佈G'。若使一讀取計數一「禁止區域」502中 之記憶體單元之總數目，則此計數可錯過G'分佈中之大多數記憶體單元。注意，G'區域之寬度及高度可取決於斷裂沿字線之位置以及斷裂之本質(例如，其電阻)而顯著變化。
然而，在一項實施例中，以Vgv_UP(例如，一欠程式化參考電壓)執行一讀取以判定哪些記憶體單元具有低於Vgv_UP之一臨限電壓。此可在程式化已完成之後在一不穩定程式化偵測(EPD)期間執行。此外，維持關於哪些儲存元件意欲程式化至(在此實例中)G狀態之資訊。因此，可識別G'分佈中之記憶體單元。因此，可偵測一斷裂字線。
在一項實施例中，維持關於哪些儲存元件意欲程式化至一所追蹤狀態之資訊。可在不添加任何額外資料鎖存器之情況下維持此資訊。此外，在程式化期間使用之資料鎖存器中之至少某些資料鎖存器可在程式化操作期間空閒。然後，在程式化完成之後，讀取該等儲存元件以判定哪些儲存元件具有低於與所追蹤狀態相關聯之一參考電壓位準之一臨限電壓。然而，彼等元件可包含來自低於所追蹤狀態之任何狀態之儲存元件以及來自所追蹤狀態之經欠程式化元件。藉由追蹤哪些儲存元件處於所追蹤狀態中，可篩選出與其他狀態相關聯之元件以使得可關於哪些儲存元件經欠程式化做出一準確評估。依據此資訊，可做出字線是否缺陷之一判定。舉例而言，若太多儲存元件經欠程式化，則此可指示一斷裂字線。下文論述進一步細節。
可發生之另一問題係A狀態在一重循環之區塊上變寬。甚至不具有一斷裂之一字線亦可展示一重循環之區塊之A狀態之大量上部尾部變寬。此由圖5D中之變寬之A'臨限值分佈繪示。然而，注意，一新(例如，低循環)區塊可不具有幾乎同樣多之A狀態變寬。
亦注意，意欲程式化至B狀態之記憶體單元可經欠程式化。B'分佈表示具有某些經欠程式化單元之情形。用以偵測經欠程式化B狀態單元之一種可能方式係計數具有區域504中之一臨限電壓之記憶體單元。然而，此將計數經過程式化A狀態單元。可關於預期多少A狀態單元將在區域504中做出一假定，以使得可自區域504中之總數推斷出經欠程式化B狀態單元之數目。然而，區域504中之A狀態單元之數目之該假定可係不準確的。作為一項實例，對於一新區塊，區域504中之單元之總數目可不達到一失效準則。
然而，在一項實施例中，以Vbv_UP(例如，B狀態之一欠程式化參考電壓)執行一讀取。此計數具有小於Vbv_UP之一臨限電壓之所有單元。此可在程式化完成之後在一不穩定程式化偵測期間執行。注意，將計數在區域504下方之B狀態單元。此外，追蹤意欲程式化至B狀態之記憶體單元。因此，可自初始計數減去A狀態(及抹除狀態)單元。因此，可準確地計數經欠程式化B狀態單元。注意，此可允許甚至針對一新區塊偵測字線缺陷。
用於實施實施例之一適合記憶體系統之一項實例使用 NAND快閃記憶體結構，該NAND快閃記憶體結構將多個電晶體串聯地配置於兩個選擇閘極之間。該等串聯電晶體與該等選擇閘極稱為一NAND串。圖1A係展示一個NAND串90之一俯視圖。圖1B係其一等效電路。所繪示之NAND串包含串聯且夾在一第一選擇閘極120與一第二選擇閘極122之間的四個電晶體100、102、104及106。選擇閘極120將該NAND串連接至位元線126。選擇閘極122將該NAND串連接至源極線128。選擇閘極120及122係藉由將適當電壓分別施加至控制閘極120CG及122CG來加以控制。電晶體100、102、104及106中之每一者具有一控制閘極及一浮動閘極。電晶體100具有控制閘極100CG及浮動閘極100FG。電晶體102包含控制閘極102CG及浮動閘極102FG。電晶體104包含控制閘極104CG及浮動閘極104FG。電晶體106包含一控制閘極106CG及浮動閘極106FG。控制閘極100CG、102CG、104CG及106CG分別連接至字線WL3、WL2、WL1及WL0。在一項實施例中，電晶體100、102、104及106各自係記憶體單元。在其他實施例中，該等記憶體單元可包含多個電晶體或可不同於彼所繪示者。選擇閘極120及122分別連接至汲極側選擇線SGD及源極側選擇線SGS。亦可使用除NAND快閃記憶體之外的其他類型之非揮發性記憶體。
圖2圖解說明可包含一或多個記憶體晶粒或晶片212之一非揮發性儲存裝置210。記憶體晶粒212包含一記憶體單元陣列(二維或三維)200、控制電路220以及讀取/寫入電路 230A及230B。在一項實施例中，由各種周邊電路對記憶體陣列200之存取係以一對稱方式在該陣列之相對側上實施，以使得每一側上之存取線及電路之密度減半。讀取/寫入電路230A及230B包含多個感測區塊300，感測區塊300允許並行讀取或程式化一記憶體單元頁。記憶體陣列200可由字線經由列解碼器240A及240B定址且由位元線經由行解碼器242A及242B定址。在一典型實施例中，一控制器244包含於與一或多個記憶體晶粒212相同之記憶體裝置210(例如，一可抽換式儲存卡或封裝)中。命令及資料經由線232在主機與控制器244之間傳送且經由線234在該控制器與一或多個記憶體晶粒212之間傳送。一項實施方案可包含多個晶片212。
控制電路220與讀取/寫入電路230A及230B協作以對記憶體陣列200執行記憶體操作。控制電路220包含一狀態機222、一晶片上位址解碼器224及一電力控制模組226。狀態機222提供對記憶體操作之晶片級控制。晶片上位址解碼器224提供一位址介面以在由主機或一記憶體控制器使用之位址至由解碼器240A、240B、242A及242B使用之硬體位址之間轉換。電力控制模組226控制在記憶體操作期間供應至字線及位元線之電力及電壓。在一項實施例中，電力控制模組226包含可產生大於供應電壓之電壓之一或多個電荷幫浦。
在一項實施例中，控制電路220、電力控制電路226、解碼器電路224、狀態機電路222、解碼器電路242A、解碼器 電路242B、解碼器電路240A、解碼器電路240B、讀取/寫入電路230A、讀取/寫入電路230B及/或控制器244之一組合或任何組合可稱為一或多個管理電路。
圖3係繪示一感測區塊300之一項實施例之一方塊圖。一個別感測區塊300分割成一核心部分(稱為一感測模組380)與一共同部分390。在一項實施例中，每一位元線存在一單獨感測模組380且一組多個感測模組380存在一個共同部分390。在一項實例中，一感測區塊300將包含一個共同部分390及八個感測模組380。一群組中之該等感測模組中之每一者將經由一資料匯流排372與相關聯共同部分連通。
感測模組380包括判定一經連接位元線中之一傳導電流是高於還是低於一預定臨限值位準之感測電路370。感測模組380亦包含一位元線鎖存器382，其用以設定經連接位元線上之一電壓條件。舉例而言，鎖存於位元線鎖存器382中之一預定狀態將導致該經連接位元線被拉至指定程式化抑制之一狀態(例如，1.5 V至3 V)。作為一實例，一旗標=0可抑制程式化，而旗標=1不抑制程式化。
共同部分390包括一處理器392、五組實例性資料鎖存器394及耦合於該等組資料鎖存器394與資料匯流排320之間的一I/O介面398。可針對每一感測模組提供一組資料鎖存器，且可針對每一組提供由ADL、BDL、CDL、DDL、XDL識別之五個資料鎖存器。下文進一步論述資料鎖存器之使用。
處理器392執行計算。舉例而言，其功能中之一者係判 定儲存於經感測儲存元件中之資料且將該經判定資料儲存於資料鎖存器組中。在一讀取操作期間，一組資料鎖存器(例如，394)中之資料鎖存器中之至少某些資料鎖存器用以儲存由處理器392判定之資料位元。在一程式化操作期間，一組資料鎖存器中之資料鎖存器中之至少某些資料鎖存器亦用以儲存自資料匯流排320導入之資料位元。經導入資料位元表示意在程式化至記憶體中之寫入資料。I/O介面398提供資料鎖存器394至397與資料匯流排320之間的一介面。
在一項實施例中，一使用者能夠將待程式化至一儲存元件中之資料串流至XDL鎖存器中。此程式化資料可在程式化操作開始時傳送至ADL、BDL及CDL鎖存器。注意，此闡述每記憶體單元程式化三個位元。在一項實施例中，在一讀取操作期間，ADL、BDL及CDL鎖存器用以儲存自記憶體單元讀取之三個位元。在一項實施例中，使用者能夠透過XDL鎖存器雙態切換讀取資料。
在一項實施例中，使用者可以存取XDL鎖存器，但不可存取ADL、BDL或CDL鎖存器。舉例而言，在一程式化操作期間使用者可能夠存取XDL鎖存器以執行背景快取。下文更詳細地論述背景快取。在一項實施例中，在一程式化操作期間使用者可以有限存取XDL。舉例而言，使用者可能夠在程式化操作之前將程式化資料串流至XDL鎖存器中。然而，在一項程式化實施例期間，使用者不可存取XDL鎖存器。在一項實施例中，在一程式化操作期間， XDL鎖存器用以儲存記憶體單元之「鎖定資料」。簡要地，鎖定資料可指示一儲存元件被鎖定以免進一步程式化。下文論述進一步細節。
在讀取或其他感測期間，狀態機222控制不同控制閘極電壓至經定址儲存元件之供應。當感測模組380步進穿過對應於由記憶體支援之各種記憶體狀態之各種控制閘極電壓時，其可在此等電壓中之一者處跳脫且一輸出將自感測模組380經由匯流排372提供至處理器392。彼時，處理器392藉由考量感測模組之該(等)跳脫事件及關於自狀態機經由輸入線393施加之控制閘極電壓之資訊而判定所得記憶體狀態。其然後計算該記憶體狀態之一二進制編碼且將所得資料位元儲存至資料鎖存器(例如，394)中。在核心部分之另一實施例中，位元線鎖存器382充當用於鎖存感測模組380之輸出之一鎖存器及如上文所闡述之一位元線鎖存器兩者。
某些實施方案可包含多個處理器392。在一項實施例中，每一處理器392將包含一輸出線(未繪示)以使得該等輸出線中之每一者「線或」連接在一起。在某些實施例中，該等輸出線在連接至「線或」線之前被反轉。此組態達成在程式化驗證程序期間對程式化程序何時完成之一快速判定，此乃因接納「線或」之狀態機可判定正被程式化之所有位元何時達到所期望位準。舉例而言，在每一位元已達到其所期望位準時，彼位元之一邏輯0(或反轉一資料1)將發送至「線或」線。當所有位元輸出一資料0(或反轉之一 資料1)時，屆時狀態機知曉終止程式化程序。由於每一處理器與八個感測模組連通，因此狀態機需要讀取「線或」線八次，或將邏輯添加至處理器192以累積相關聯位元線之結果以使得狀態機僅需讀取「線或」線一次。類似地，藉由正確地選擇邏輯位準，全域狀態機可偵測第一位元何時改變其狀態且相應地改變演算法。
在程式化或驗證期間，將待程式化之資料自資料匯流排320儲存於資料鎖存器組394至397中。在狀態機控制下之程式化操作包括施加至經定址儲存元件之控制閘極之一系列程式化電壓脈衝。每一程式化脈衝後續接著一讀回(驗證)以判定是否已將儲存元件程式化至所期望記憶體狀態。處理器392相對於所期望記憶體狀態監視經讀回記憶體狀態。當兩者一致時，處理器392設定位元線鎖存器382以便致使位元線被拉至指定程式化抑制之一狀態。此抑制耦合至該位元線之儲存元件進一步程式化，即使在程式化脈衝出現於其控制閘極上之情況下亦如此。在其他實施例中，該處理器最初載入位元線鎖存器382且感測電路在驗證程序期間將該位元線鎖存器設定至一抑制值。
在一項實施例中，每一組資料鎖存器堆疊394至397含有對應於感測模組380之一資料鎖存器堆疊。在一項實施例中，每感測模組380存在五個資料鎖存器。ADL、BDL及CDL資料鎖存器可實施為一移位暫存器以使得儲存於其中之並行資料轉換為XDL鎖存器中之串列資料以便跨越資料匯流排320傳送，且反之亦然。可將對應於m個儲存元件之 讀取/寫入區塊之所有ADL、BDL及CDL資料鎖存器鏈接在一起以形成一區塊移位暫存器，以使得一資料區塊可藉由串列傳送來輸入或輸出。特定而言，讀取/寫入模組之記憶庫可經調適以使其ADL、BDL及CDL資料鎖存器組中之每一者將依序將資料移入至或移出XDL鎖存器，仿佛其係用於整個讀取/寫入區塊之一移位暫存器之部分一般。
在一項實施例中，ADL、BDL及CDL鎖存器之一個目的係儲存待程式化至一儲存元件中之資料。舉例而言，該等儲存元件每儲存元件可儲存三個位元。在一項實施例中，該等儲存元件每儲存元件儲存四個位元。在此情形中，可存在用於儲存待程式化至一儲存元件中之第四個資料位元之一額外資料鎖存器(圖3中未繪示)。在一項實施例中，該等儲存元件每儲存元件僅儲存兩個位元，在該情形中不需要ADL、BDL及CDL鎖存器中之一者。該等儲存元件每儲存元件可儲存四個以上位元，在該情形中針對每一位元可存在一個資料鎖存器。
在一項實施例中，在程式化期間，ADL、BDL及CDL鎖存器亦可用以儲存狀態資訊。舉例而言，在儲存元件已達到其目標臨限電壓之後，可將每一鎖存器(ADL、BDL、CDL)設定至「1」以指示針對此儲存元件之程式化完成。在一項實施例中，隨著程式化進行至不同階段而不同地使用鎖存器。在一項實施例中，在程式化期間釋出ADL鎖存器。在一項實施例中，在程式化期間亦釋出BDL鎖存器。下文連同圖12、圖13A至圖13D及圖14一起以及在別處論 述進一步細節。
在一項實施例中，在程式化期間使用DDL鎖存器來儲存狀態資訊。在一項實施例中，隨著儲存元件接近目標臨限值位準程式化變慢。舉例而言，DDL鎖存器可識別一儲存元件之Vth高於一較低驗證位準(例如，圖5A中之VvaL或VvbL)。若彼儲存元件尚未鎖定，則其可接收較慢程式化。若DDL鎖存器指示儲存元件之Vth低於該較低驗證位準，則該儲存元件可處於一快程式化模式中。下文論述進一步細節。
在一項實施例中，在程式化期間使用XDL鎖存器來儲存狀態資訊。在已將資料自XDL鎖存器移入至ADL、BDL及CDL資料鎖存器中之後，可將XDL鎖存器設定至一初始狀態(例如，「0」)。在一記憶體單元已達到其目標臨限電壓之後，可將XDL鎖存器設定至另一狀態(例如，「1」)。因此，XDL鎖存器可儲存「鎖定狀態」。因此，可在程式化操作期間及在程式化操作之後皆保存ADL、BDL及CDL鎖存器中之程式化資料。下文論述進一步細節。
圖4繪示圖2之記憶體陣列200中之NAND快閃記憶體單元區塊。該記憶體陣列可包含諸多區塊400。圖4中繪示兩個實例性區塊400。每一區塊400包含若干個NAND串。可在該等區塊當中共用一組位元線(例如，BL0、BL1、...)。因此，每一NAND串與一個位元線相關聯。每一NAND串在一端處連接至一汲極選擇閘極(SGD)，且該等汲極選擇閘極之控制閘極經由一共同SGD線而連接。NAND串在其另 一端處連接至一源極選擇閘極，該源極選擇閘極又連接至一共同源極線420。舉例而言，64個字線(WL0至WL63)在源極選擇閘極與汲極選擇閘極之間延伸。
亦可使用除NAND快閃記憶體之外的其他類型之非揮發性記憶體。舉例而言，用於快閃EEPROM系統中之另一類型之記憶體單元利用一非傳導性介電材料取代一傳導性浮動閘極來以一非揮發性方式儲存電荷。由氧化矽、氮化矽及氧化矽(「ONO」)形成之一個三層電介質夾在一傳導性控制閘極與記憶體單元通道上方之一半傳導性基板之一表面之間。藉由將電子自單元通道注入至氮化物中來程式化單元，其中電子陷獲且儲存於一有限區域中。此所儲存電荷然後以一可偵測方式改變單元之通道之一部分之臨限值電壓。藉由將熱電洞注入至氮化物中來抹除該單元。可以一分裂閘極組態提供一類似單元，其中一經摻雜多晶矽閘極在記憶體單元通道之一部分上方延伸以形成一單獨選擇電晶體。
在另一方法中，使用NROM單元。舉例而言，將兩個位元儲存於每一NROM單元中，其中一個ONO介電層跨越源極與汲極擴散部之間的通道延伸。一個資料位元之電荷局域化於毗鄰於汲極之介電層中，且另一資料位元之電荷局域化於毗鄰於源極之介電層中。藉由單獨地讀取電介質內之空間分離之電荷儲存區域之二進制狀態來獲得多狀態資料儲存。亦已知其他類型之非揮發性記憶體。
注意，可存在成千或上萬個位元線。因此，可由上萬個 儲存元件使用一單個字線。通常，在字線之一端處存在提供讀取參考電壓或程式化電壓之一驅動器。
圖5A繪示其中每一儲存元件儲存三個資料位元之一個八狀態記憶體裝置之一實例性臨限電壓分佈集合。針對經抹除(抹除狀態)儲存元件提供一第一臨限電壓(Vth)分佈。七個Vth分佈表示經程式化狀態A至G。在一項實施例中，處於抹除狀態中之臨限電壓係負的且處於A至G分佈中之臨限電壓係正的。然而，處於抹除狀態中之臨限值分佈中之所有或一部分臨限值分佈可係正的。此外，A狀態之臨限值分佈中之所有或一部分臨限值分佈可係負的(其他資料狀態同樣如此)。
亦提供讀取參考電壓Vra、Vrb、Vrc等以用於自儲存元件讀取資料。藉由測試一給定儲存元件之臨限電壓是高於還是低於Vra、Vrb、Vrc等，系統可判定儲存元件所處之狀態(例如，程式化條件)。
此外，提供驗證參考電壓Vva、Vvb、Vvc等。當將儲存元件程式化至A狀態、B狀態、C狀態等時，系統將測試彼等儲存元件是否具有大於或等於Vva、Vvb、Vvc等之一臨限電壓。
在稱作全序列程式化之一項實施例中，可將儲存元件自抹除狀態直接程式化至經程式化狀態A至G中之任一者。舉例而言，可首先抹除待程式化之一儲存元件群體以使得該群體中之所有儲存元件皆處於抹除狀態中。然後將使用一系列程式化脈衝來將儲存元件程式化至其各別目標狀態 A至G中。儘管將某些儲存元件自抹除狀態程式化至A狀態，但將其他儲存元件自抹除狀態程式化至B狀態等。
圖5A亦展示驗證低參考電壓VvAL、VvBL、VvCL等。此等參考電壓可在一程式化驗證操作期間用以判定一儲存元件是否接近其既定目標臨限值。若如此，則程式化速度可減慢。在一項實施例中，將Vdd施加至已達到其目標狀態且被抑制進一步程式化之位元線。可將仍低於驗證低位準的儲存元件之位元線接地以允許快程式化。然而，當在驗證低位準與正常驗證位準之間時，位元線可接收一中間電壓(例如，在接地與Vdd之間)以致使慢或中等速度程式化。作為一項實例，該中間電壓可係約0.6 V至0.8 V。然而，該中間電壓可低於或高於此範圍。在一項實施例中，DDL鎖存器指示儲存元件處於此程式化序列中之何處。下文論述進一步細節。在一項實施例中，程式化至G狀態之儲存元件不接收慢(或中等)速度程式化。因此，在圖5A中未針對G狀態繪示驗證低參考電壓。然而，視需要，可存在G狀態之一VvGL。
在一項實施例中，可使用多遍次來程式化儲存元件。舉例而言，可使用一遍次來程式化每一位元。因此，在每記憶體單元儲存三個位元之情形中，可存在三遍次。在每記憶體單元儲存兩個位元之情形中，可存在兩遍次。在一項實施例中，一多狀態儲存元件儲存三個不同頁：一上部頁、一中間頁及一下部頁之資料。八個狀態及其表示之位元可係：抹除狀態(111)、A狀態(011)、B狀態(101)、C狀 態(001)、D狀態(110)、E狀態(010)、F狀態(100)及G狀態(000)。對於抹除狀態，所有頁皆儲存一「1」。對於A狀態，下部頁儲存一「0」，中間頁儲存一「1」，上部頁儲存一「1」。可以一類似方式推斷其他狀態。注意，雖然已將特定位元型樣指派給該等狀態中之每一者，但亦可指派不同位元型樣。亦注意，此位元及頁指派可用於其他程式化序列，諸如上文所闡述之快/慢程式化。
在一項實施例之第一程式化遍次中，針對一選定字線WLn程式化下部頁。若下部頁將保持資料1，則儲存元件狀態保持處於經抹除狀態。若資料待程式化至0，則將WLn上的儲存元件之臨限電壓升高以使得儲存元件被程式化至一中間狀態。此中間狀態可具有僅在VvD下方之一下部尾部。在一項實施例之第二程式化遍次中，針對一選定字線WLn程式化中間頁。此導致形成再兩個臨限電壓分佈(一個自先前分佈中之每一者額外的)。在一項實施例之第三程式化遍次中，針對一選定字線WLn程式化上部頁。此導致形成再四個臨限電壓分佈(一個自先前四個分佈中之每一者額外的)。
雖然該等程式化實例繪示八個資料狀態及三個資料頁，但所教示之概念可應用於具有多於或少於八個狀態及多於或少於三個頁之其他實施方案。此外，在所論述之實例性程式化技術中，一儲存元件之Vth隨著該儲存元件被程式化至一目標資料狀態而逐漸升高。然而，可使用其中一儲存元件之Vth隨著該儲存元件被程式化至一目標資料狀態 而逐漸降低之程式化技術。亦可使用量測儲存元件電流之程式化技術。本文中之概念可適合於不同程式化技術。
圖5B圖解說明Vt分佈可由於錯誤校正演算法可處置處於錯誤中之特定百分比之單元而部分地重疊。注意，在某些實施例中，在一個時間點臨限電壓分佈可類似於圖5A且在另一時間臨限電壓分佈可重疊，如在圖5B中。舉例而言，剛剛在程式化之後，臨限電壓分佈可類似於圖5A。然而，隨時間，記憶體單元之臨限電壓可移位以使得可存在重疊。
然而，緊接在程式化之後至少某些相鄰臨限值分佈之間可存在重疊。注意，當在相鄰Vt臨限值之間存在重疊時，可極難以偵測字線缺陷。
亦注意，與所繪示臨限電壓分佈之相等間距/寬度相反，各種分佈可具有不同寬度/間距以便適應對資料保持損失之變化敏感度量。
圖6A繪示根據一項實施例之用以進一步圖解說明參考電壓之數個Vt分佈。僅繪示抹除狀態、A狀態及B狀態。應理解，存在更多狀態。舉例而言，可存在八個狀態，如圖5A中所繪示。每一資料狀態經預算為一臨限電壓範圍，如由每一個別Vt分佈之寬度所指示。
一禁止區域602可界定於一分佈之上部尾部與下一最高狀態之驗證參考位準之間。在一項實施例中，可將具有禁止區域中之一臨限電壓之任何儲存元件分類為一錯誤類型。舉例而言，可將禁止區域602中之儲存元件分類為經 過程式化或經欠程式化。注意，可與此實例不同地定義經過程式化及經欠程式化。亦注意，不需要一禁止區域602在如此實例中之確切位置處。
圖6B展示根據一項實施例之經過程式化參考電壓以及經欠程式化參考電壓。在此實施例中，經過程式化參考電壓可在禁止區域602中之一者之下部邊界處或低於該下部邊界。舉例而言，Verase_OP可在僅高於經抹除狀態之禁止區域602之下部邊界處或在該下部邊界下方。因此，可將意欲在經抹除狀態中但具有高於Verase_OP之一Vt之儲存元件分類為經過程式化。同樣地，可將意欲在A狀態中但具有高於Vav_OP之一Vt之儲存元件分類為經過程式化。注意，圖6B繪示經過程式化參考電壓之僅一個可能位置。
在此實施例中，經欠程式化參考電壓可低於或等於其各別狀態之驗證參考電壓。舉例而言，Vav_UP可等於或低於VvA。因此，可將意欲在A狀態中但具有低於Vav_UP之一Vt之儲存元件分類為經欠程式化。同樣地，可將意欲在B狀態中但具有低於Vbv_OP之一Vt之儲存元件分類為經欠程式化。注意，圖6B繪示經欠程式化參考電壓之僅一個可能位置。最後，請注意，圖6B未繪示任何代表性經欠程式化或經過程式化儲存元件。
如上文所提及，可能存在字線缺陷。此等缺陷可在製造記憶體裝置時存在或可隨時間發展。一字線缺陷之一項實例稱為一「斷裂」字線。一「斷裂字線」係其中在沿字線之某一點處電阻高於正常情況之一字線。對於一斷裂字 線，高於正常電阻之該電阻可致使記憶體單元未能適當地程式化；然而，此可在程式化期間不顯示為一程式化缺陷。注意，若該電阻極高，則其可在程式化期間由於一程式化缺陷而被偵測到。本文中所揭示之實施例能夠偵測其中該電阻高於正常情況(以使得其致使經欠程式化單元)之情形，即使在該電阻不夠高以使得其在程式化期間被偵測為一錯誤之情況下亦如此。本文中所揭示之實施例在程式化已完成之後偵測斷裂字線及其他缺陷。注意，通常字線上之電壓能夠至少在某種程度上通過斷裂。然而，信號可在斷裂處受損。此損害之一個可能原因係由於RC常數在斷裂處較高。
圖7繪示一記憶體陣列200之一項實施例之一部分之一示意圖。圖7提供記憶體陣列200及相關聯列解碼器240A之一項實施例之更多細節。該記憶體陣列具有區塊702(0)至702(m)。圖7中繪示兩個區塊，但通常可存在更多區塊702。一區塊702中之字線(WL0...WLn)經模型化為具有某一電阻及某一電容。列解碼器240A包含連接至每一字線之一區塊選擇電晶體704。將電壓Vselect施加至區塊702(n)中之每一區塊選擇電晶體704以選擇彼區塊702(n)。將電壓Vss施加至其他區塊(例如，區塊702(0))中之每一區塊選擇電晶體704以使得不選擇彼其他區塊。通常，存在一個選定區塊及諸多未選區塊。可存在耦合至每一字線之一個字線電壓電晶體706(0)至706(n)。舉例而言，電晶體706(0)透過字線選擇電晶體704中之一者耦合至每一區塊702之 WL0。同樣地，電晶體706(n)透過字線選擇電晶體704中之一者耦合至每一區塊702之WLn。注意，一給定字線電壓電晶體706可由不同區塊共用。舉例而言，若每區塊存在64個字線，則可存在64個字線電壓電晶體706。
施加適合於一讀取或驗證操作之電壓。將一參考電壓(Vref)施加至字線電壓電晶體706(n)。該參考電壓可係一驗證參考電壓、讀取參考電壓等。將Vread施加至字線電壓電晶體706(0)。亦可將電壓Vread施加至其他字線電壓電晶體(圖7中未繪示)以便將Vread施加至選定區塊702(m)之其他未選字線。由於將Vss施加至未選區塊中之區塊選擇電晶體704，因此電壓Vref及Vread不通過至未選區塊中之字線。注意，可使用其他組態來將電壓提供至字線。
由於存在與字線(選定字線及未選字線兩者)相關聯之某一電阻及某一電容，因此施加至字線之電壓花費某一時間來傳播至字線之遠端。注意，一字線可具有與其相關聯之諸多記憶體單元。舉例而言，可存在與一單個字線相關聯之成千、上萬或甚至更多記憶體單元。在某些情形中，可在一感測操作期間感測沿整個字線的記憶體單元之位元線。舉例而言，可一起感測一字線上之所有記憶體單元或可一起感測每隔一個記憶體單元。即使正感測較少記憶體單元，選定字線電壓亦應在感測選定記憶體單元之前處於其目標參考電壓位準。
若沿選定字線讀取參考電壓之脈衝寬度相對於RC時間常數足夠長，則參考電壓應能夠在接近選定字線及在選定 字線之遠端兩者處斜升至其既定值。然而，若存在選定字線之一高電阻部分(例如，一「斷裂」)，則RC時間常數可如此高以使得參考電壓無法斜升至其既定值。因此，斷裂之遠側上之儲存元件(相對於驅動電晶體704)可接收比既定低之一參考電壓。因此，無法信賴讀取或驗證之結果。注意，此可致使某些儲存元件經欠程式化，此乃因即使其Vt低於其目標位準其亦可通過一程式化驗證。
注意，在某些實施例中，記憶體陣列200外部之控制線之電阻可低於字線之電阻。此外，在某些情形中，該等控制線可比記憶體陣列200中之字線所間隔間隔開更遠。因此，記憶體陣列200外部之控制線之間的電容性耦合可比字線小。由於此較低電阻及/或較低電容性耦合，因此控制線之RC時間常數可低於字線之彼RC時間常數。因此，與沿字線之信號傳播延遲相比沿控制線之延遲可不是一問題。
圖8係闡述包含一或多個驗證步驟之一程式化程序之一項實施例之一流程圖。在步驟810中，將程式化電壓(Vpgm)設定至一初始值。此外，在步驟810中，將一程式化計數器(PC)初始化至零。在步驟820中，施加一程式化脈衝。
在步驟822中，執行一驗證程序。在一項實施例中，該驗證係一同時粗略/精細驗證。參考圖5A，針對VvaL位準驗證正程式化至A狀態之某些記憶體單元，而針對Vva位準驗證正程式化至A狀態之其他記憶體單元。在其中記憶 體單元之臨限值遠低於最終位準(Vva)之初始程式化步驟期間，施加粗略程式化。然而，在該記憶體單元之臨限電壓達到VvaL之後，使用精細程式化。因此，在針對粗略程式化驗證某些記憶體單元時，針對精細程式化驗證其他記憶體單元。注意，對於粗略/精細程式化，針對一個狀態(例如，A狀態)驗證某些記憶體單元，而針對另一狀態(例如，B狀態)驗證其他記憶體單元。注意，當一特定記憶體單元已被驗證為程式化至其既定狀態時，其可被鎖定以免進一步程式化。
然而，注意，若在正程式化之選定字線上存在一斷裂，則驗證可產生一錯誤結果。如上文所提及，字線中之一斷裂可導致斷裂之遠側上之儲存元件接收比既定小之一參考電壓。舉例而言，意欲程式化至G狀態之儲存元件應在其控制閘極處接收參考電壓VvG(參見圖5A)。然而，事實上其可由於斷裂而接收一較低電壓。在正常境況下，若一儲存元件尚未達到其目標狀態(例如，其實際Vt低於參考電壓)，則該儲存元件將回應於驗證電壓而接通。另一方面，若一儲存元件已達到其目標狀態(例如，其實際Vt處於參考電壓處或高於參考電壓)，則其不應接通。舉例而言，考量目標為G狀態之一儲存元件之情形。此儲存元件將藉由將VvG施加至選定字線而加以驗證。若其實際Vt低於VvG，則其將傳導一電流。在其實際Vt高於VvG之後，其將不再接通，從而指示其已達到其目標狀態。
然而，由於超出斷裂處之儲存元件接收太低之一驗證電 壓，因此當其實際Vt低於目標Vt時其可未能接通。通過斷裂之一儲存元件可見證比既定低之一驗證電壓。舉例而言，目標為G狀態之一儲存元件可應見證一VvG驗證電壓，但可在其控制閘極處經歷一較低電壓。作為一項特定實例，若儲存元件通過斷裂則其可僅見證一VvF驗證電壓。因此，在此特定實例中，當其實際Vt大於VvF時其將通過驗證測試。一般而言，若通過斷裂之儲存元件之實際臨限電壓低於VvG則其可通過驗證測試。因此，針對彼儲存元件程式化將停止。然而，事實上其可經欠程式化。
在步驟824中，判定是否所有記憶體單元皆已驗證其臨限電壓處於彼記憶體單元之最終目標電壓。若如此，則程式化程序在步驟826中成功完成(狀態=通過)。若所有記憶體單元並未全部經驗證，則判定程式化計數器(PC)是否小於一最大值，諸如20。若程式化計數器(PC)不小於該最大值(步驟828)，則程式化程序已失敗(步驟830)。若程式化計數器(PC)小於一最大值(例如，20)，則在步驟832中使程式化計數器(PC)遞增1且使程式化電壓遞升至下一脈衝。在步驟832之後，程序迴圈回至步驟820且將下一程式化脈衝施加至記憶體單元。
圖9A繪示用以幫助圖解說明一可能字線缺陷之臨限電壓分佈。實線表示每一狀態之所期望臨限電壓分佈。狀態D至G之虛線表示若字線具有一缺陷(諸如，一斷裂)之可能臨限電壓。如在闡述程式化操作(參見圖8)期間所提及，若存在一字線斷裂，則儲存元件可經欠程式化。具體而言， 超出斷裂處之彼等儲存元件可經欠程式化。然而，字線驅動器與斷裂之間的儲存元件不應受斷裂影響。此在圖9A中由經欠程式化之某些儲存元件繪示。當然，斷裂之位置(例如，其距字線驅動器多近)可影響欠程式化發生之多少。在一種可能情境中，G狀態可比F狀態經歷更多欠程式化，F狀態比E狀態經歷更多欠程式化等。然而，其他情境係可能的。
在圖9A中，G狀態之經欠程式化儲存元件由區域902表示。該經欠程式化區域位於選定字線之遠端處之有效驗證電壓與施加至選定字線之VvG之間。注意，字線之遠端處之有效VvG可由於斷裂及驗證脈衝之形狀(例如，持續時間)隨RC時間常數而變化。未針對其他狀態繪示類似經欠程式化區域，以便不使圖式模糊。然而，可界定此等區域。
注意，由於一缺陷(諸如一斷裂字線)，因此亦可能某些狀態具有經過程式化之記憶體單元。作為一項實例，處於A狀態、B狀態等中之某些記憶體單元可經過程式化。圖9B繪示其中較低狀態由於一缺陷字線而經過程式化之一情形。在此實例中，A狀態及B狀態經過程式化。然而，其他狀態亦可受影響。在一項實施例中，在一不穩定程式化程序期間藉由尋找處於較低狀態中之經過程式化記憶體單元而偵測一斷裂字線。
此之一可能原因係毗鄰字線及/或在字線及斷裂字線之遠端上運行之信號之間的耦合。舉例而言，在程式化驗證 期間若斷裂處之電阻足夠高，則斷裂字線之遠端可浮動(至少在某種程度上)。若一選定字線之遠端係浮動的，則其電壓位準可受其鄰近者顯著影響。作為一項實例，與圖9B中所繪示之正確位準相比，此可致使A狀態驗證電壓VvA移位至右邊。當驗證時，通常將一電壓Vread施加至未選鄰近字線。作為一項實例，Vread可係大約6伏特至7伏特且一A驗證電壓係大約0 V。因此，尤其在驗證較低電壓狀態時，一斷裂字線之遠端處之電壓可比既定高。注意，斷裂字線之遠端處之電壓可在某一段時間之後穩定。然而，在時間上其可不在感測位元線之前穩定。
圖10係在程式化非揮發性儲存器之後判定一字線是否缺陷之一程序1000之一項實施例的一流程圖。在一項實施例中，程序1000判定字線是否斷裂(例如，具有一異常高電阻部分)。
步驟1002係程式化與一選定字線相關聯之非揮發性儲存元件。圖8展示程式化非揮發性儲存器之一項實施例。在一項實施例中，當執行驗證操作時，電壓脈衝之寬度具有一第一持續時間。此第一持續時間可不足以允許驗證電壓在通過一斷裂(若存在一斷裂)之選定字線之端處完全發展。因此，可能通過斷裂之儲存元件可經欠程式化。亦可能該第一持續時間可不夠長以便遠端處之電壓在其電壓由鄰近字線耦聯之情形中(尤其係針對較低電壓狀態)穩定至正確驗證電壓。因此，可能通過斷裂之儲存元件可經過程式化。
注意，可在一程式化操作之後執行步驟1004至1010。步驟1004係在程式化操作完成之後維持指示哪些元件意欲程式化至一所追蹤資料狀態之資訊。可追蹤資料狀態中之任一者。在一項實施例中，使用在程式化期間使用之資料鎖存器(例如，394至397)中之一者來維持此資訊。下文論述進一步細節。注意，在一項實施例中，可在程式化期間釋出該等資料鎖存器中之至少某些資料鎖存器。因此，此等空閒鎖存器可用於其他目的。
步驟1006，將與所追蹤資料狀態相關聯之一參考電壓施加至選定字線。此參考電壓可具有與所追蹤狀態之驗證參考電壓相同之量值。然而，彼係不需要的。在一項實施例中，步驟1006之參考電壓係所追蹤狀態之一欠程式化電壓。該欠程式化電壓可等於或小於驗證電壓。關於圖6B論述實例。舉例而言，若B狀態係所討論之第一狀態，則可使用電壓Vbv_UP。
在一項實施例中，步驟1006中之參考電壓具有比在程式化期間使用之驗證電壓長之一持續時間。該參考電壓可足夠長以增加所施加參考電壓將到達通過字線中之一斷裂之儲存元件之機率。然而，有可能不可保證參考電壓將事實上到達通過斷裂之儲存元件。舉例而言，若RC時間常數太高，則一合理持續時間脈衝可不在字線之端處達到穩定狀態值。然而，在此情形中，在一項實施例中，可能程式化操作失敗。亦即，若RC時間常數太高，則一項實施例之程式化操作失敗。
步驟1006之參考電壓可足夠長以增加字線之遠端將穩定至既定參考電壓之機率。然而，有可能不可保證該遠端將穩定至既定參考電壓。然而，在此情形中，在一項實施例中，可能程式化操作失敗。
在步驟1008中，判定施加參考電壓之結果。舉例而言，該等結果指示哪些儲存元件具有大於參考電壓之一臨限電壓。注意，施加參考電壓可致使選定儲存元件接通且具有一「傳導電流」。存在用以執行步驟1008之眾多方式。在一項實施例中，量測該儲存元件單元之傳導電流(若存在)以判定該儲存元件是否回應於施加至字線之電壓而接通。若該傳導電流經量測為大於一特定值，則假定該儲存元件被接通且施加至該字線之電壓大於該儲存元件之臨限電壓。若該傳導電流經量測為不大於該特定值，則假定該儲存元件未接通且施加至該字線之電壓不大於該儲存元件之臨限電壓。
在一項實施例中，藉由一儲存元件將感測放大器中之一專用電容器放電之速率來量測該儲存元件之傳導電流。在一項實施例中，該選定儲存元件之傳導電流允許(或未能允許)包含該儲存元件之NAND串將位元線放電。一段時間之後量測該位元線上之電荷以瞭解其是否已被放電。
在步驟1010中，基於來自步驟1008之結果及所維持資訊而做出字線是否具有一缺陷之一判定。在一項實施例中，步驟1010包含判定意欲程式化至第一資料狀態且回應於第一參考電壓而傳導一電流之非揮發性儲存元件是否大於非 揮發性儲存元件之一臨限數目。
舉例而言，參考圖9，步驟1010可判定哪些儲存元件意欲程式化至G狀態(基於所維持資訊)但具有低於VvG(注意，可使用一不同參考電壓)之一臨限電壓。實際上，步驟1010之一項實施例可判定哪些儲存元件在區域902中。
應注意兩項態樣。第一，注意，意欲程式化至除G狀態之外的任何狀態之儲存元件不包含於步驟1010之計數中。第二，需要僅一單次讀取(在步驟1006處)。執行僅一單次讀取節省時間。此與在至少兩個點處需要讀取來計數總共多少個單元在諸如區域902之一區域中之技術相反。注意，若將在(例如)Vfv_OP及Vgv_UP處執行兩次讀取，則可做出對多少個單元在此區域中之一計數。然而，由於在F狀態與G狀態之間可存在重疊，因此有可能不可分辨多少個彼等單元係F狀態及多數個彼等單元係G狀態。因此，此等技術可不能夠準確地判定多少個G狀態記憶體單元經欠程式化。此外，參考圖9，可存在具有在字線之遠端處之有效VvG與VvG之間的臨限電壓之顯著數目個經欠程式化G狀態單元。然而，有效VvG可係任何值，且可能對應於Vfv_OP。因此，在Vfv_OP及Vgv_UP處讀取不可能計數區域902中之G狀態單元。
在一項實施例中，步驟1010判定意欲程式化至A狀態之哪些記憶體單元經過程式化。在此情形中，可使用一過程式化參考電壓(例如，Vav_OP，圖6B)作為一參考電壓。在此實例中，所追蹤狀態可係A狀態。
圖11係在程式化及驗證非揮發性儲存器時操作資料鎖存器之一程序1100之一項實施例之一流程圖。程序1100提供維持指示哪些儲存元件程式化至一特定狀態之資訊之細節。注意，可在程式化期間釋出最初指示一儲存元件待程式化至哪一狀態之資料鎖存器。因此，此資訊可在程式化程序期間丟失。在一項實施例中，程序1100「追蹤」或維持一個狀態之資訊。追蹤一狀態意指程序1100在程式化結束之後維持關於哪些儲存元件意欲程式化至一特定(所追蹤)狀態之資訊。注意，此可係經抹除狀態以及經程式化狀態中之任一者。
程序1100提供來自圖10之步驟1002及1004之一項實施例之進一步細節。將參考圖3中之一組資料鎖存器394。如上文所提及，三個資料鎖存器ADL、BDL及CDL最初儲存待程式化至儲存元件中之資料。因此，在一項實施例中，儲存元件儲存三個位元。第四個資料鎖存器DDL用於本文中稱為「快速通過寫入」(QPW)狀態之狀態。注意，可存在多於或少於四個鎖存器之鎖存器。
在步驟1102中，將資料鎖存器設定至其目標程式化狀態。在一項實施例中，如圖13A中所指示地設定ADL、BDL及CDL鎖存器。注意，可使用一不同位元指派。
在步驟1104中，將DDL鎖存器設定至一初始狀態。在一項實施例中，如圖13A中所指示地設定DDL鎖存器。在彼實施例中，將所有儲存元件之DDL鎖存器設定至「0」，惟將保持於抹除狀態中之彼等儲存元件除外。在一項實施例 中，將每一DDL鎖存器設定至「0」。在一項實施例中，在追蹤經抹除狀態時使用將所有狀態之DDL鎖存器設定至「0」。
在步驟1106中，至少部分地基於資料鎖存器而施加程式化條件。在一項實施例中，設定位元線電壓。在一項實施例中，使用三個類別。一個類別針對經鎖定(或經抑制)以免任何進一步程式化之儲存元件，一個類別係針對仍經歷快程式化之儲存元件，且一個類別係針對由於其接近其目標臨限電壓而將接收較慢程式化之儲存元件。
在一項實施例中，將鎖定之儲存元件或經抑制儲存元件之位元線設定至Vdd，將經歷標稱(或快)程式化之儲存元件之位元線設定至接地(例如，Vss)，將第三類別之位元線設定至接地與Vdd之間的一中間電壓。此中間電壓在某種程度上減慢程式化。
在步驟1108中，將一或多個程式化脈衝施加至選定字線。可將一通過電壓(例如，Vpass)施加至未選字線。
在步驟1110中，將一驗證低脈衝施加至選定字線。參考圖5A，可施加VvAL。在步驟1112中，執行感測以判定意欲程式化至與驗證低脈衝相關聯之狀態之儲存元件是否已達到該驗證低點。舉例而言，感測意欲程式化至A狀態(如ADL、BDL、CDL中所指示)之儲存元件以判定其臨限電壓是在VvAL處還是高於VvAL。在一項實施例中，感測位元線之電流。
在步驟1114中，基於步驟1112之結果而設定DDL鎖存 器。注意，所討論之DDL鎖存器係與剛剛驗證之狀態相關聯之彼等鎖存器。在一項實施例中，將DDL鎖存器設定至「1」以指示將執行慢程式化。舉例而言，具有高於VvAL之一臨限電壓之意欲程式化至A狀態之儲存元件使其DDL鎖存器設定至「1」。
在步驟1116中，針對正驗證之目前狀態，將驗證參考電壓增加至相關聯驗證高參考電壓。舉例而言，將參考電壓設定至VvA(參見，圖5A)。在一項實施例中，步驟1116涉及增加選定字線上之電壓。
在步驟1118中，執行感測以判定意欲程式化至與標稱驗證脈衝相關聯之狀態之儲存元件是否已達到標稱驗證點。舉例而言，感測意欲程式化至A狀態之儲存元件以判定其臨限電壓是在VvA處還是高於VvA。在一項實施例中，感測位元線之電流。
在步驟1120中，基於步驟1120之結果而設定ADL、BDL及CDL鎖存器。注意，所討論之鎖存器係與剛剛驗證之狀態相關聯之彼等鎖存器。在一項實施例中，將ADL、BDL及CDL鎖存器中之一或多者設定至「1」以指示將抑制程式化。舉例而言，具有高於VvA之一臨限電壓之意欲程式化至A狀態之儲存元件將其ADL、BDL及CDL鎖存器設定至「1」。
在某些條件下，可需要資料鎖存器中之僅一者或兩者來指示鎖定條件。因此，在一項實施例中，步驟1120包含將鎖存器ADL、BDL及CDL中之一或多者設定至「1」。在一 項實施例中，程序1100追蹤沿程式化程序進行至什麼程度，且取決於程式化在哪一階段中而使用一不同組鎖存器來指示鎖定。下文論述進一步細節。
在步驟1122中，若追蹤之儲存元件剛剛通過程式化驗證，則可將其DDL鎖存器設定至「0」。舉例而言，若追蹤A狀態，則剛剛通過A狀態之程式化驗證之彼等儲存元件之DDL鎖存器使其DDL鎖存器設定至「0」。然而，若追蹤除A狀態之外的一狀態(例如，未追蹤A狀態)，則使DDL鎖存器處於「1」。注意，當一儲存元件在步驟1116至1118中通過標稱驗證(例如，VvA)時，DDL鎖存器應在「1」處，此乃因彼儲存元件亦應已在步驟1112至1114中通過驗證低(例如，VvAL)。注意，在步驟1112中適當地設定DDL鎖存器允許維持關於該等狀態中之一者之既定程式化狀態之資訊。
注意，將追蹤之狀態亦可包含抹除狀態。注意，不存在針對將停留在抹除狀態中之儲存元件之一驗證操作。因此，針對此等儲存元件，DDL鎖存器之狀態不應在步驟1114處改變。當追蹤除抹除狀態之外的一狀態時，可將待保持經抹除之儲存元件之DDL鎖存器最初設定至「1」。然而，當追蹤抹除狀態時，可將DDL鎖存器最初設定至「0」。因此，其應貫穿程式化保持在「0」處。相比而言，當驗證低通過時，可將其他狀態之DDL鎖存器設定至「1」。
在步驟1124中，做出是否存在將驗證之額外狀態之一判定。注意，在程式化操作初期，不需要驗證所有狀態。若 存在將驗證之更多狀態，則在步驟1126中增加驗證參考電壓。可將參考電壓增加至下一狀態之驗證低參考位準。然後，可在步驟1110中施加驗證低脈衝。當驗證了將在此時驗證之所有狀態時，在步驟1128中做出是否所有儲存元件通過驗證之一判定。注意，特定數目個儲存元件可未能達到其既定狀態，但此被忽略。此可幫助加速程式化。
若並非所有儲存元件皆通過驗證(事實上可允許某些儲存元件失敗)，則程序1100返回至步驟1106以基於鎖存器394施加程式化條件。對於現在鎖定之儲存元件(如由鎖存器ADL、BDL、CDL中之一或多者所指示)，可將其位元線設定至Vdd。對於將接收慢程式化之儲存元件，可將其位元線設定至中間電壓。在一項實施例中，檢查未經鎖定以免進一步程式化之彼等儲存元件之DDL鎖存器以判定是否應執行慢程式化。
圖12係在程式化及驗證非揮發性儲存器時操作資料鎖存器之一程序1200之一項實施例之一流程圖。程序1200提供取決於程式化程序之階段而不同地使用資料鎖存器之進一步細節。圖13A至圖13D係展示貫穿程序1200之各個階段資料鎖存器ADL、BDL、CDL及DDL之狀態之表。
圖14展示在一項程式化實施例之各個階段期間鎖存器使用。簡要地，可將程式化程序劃分成以下階段。在預鎖定階段中，可建立資料鎖存器。在ABCDEFG階段中，程式化所有狀態。在EFG階段中，僅程式化E狀態、F狀態及G狀態。在G程式化階段中，僅程式化G狀態。在EPD階段 中，執行不穩定程式化偵測。在一項實施例中，在EPD階段期間偵測字線缺陷。亦注意，在ABCDEFG階段與EFG階段之間重設ADL鎖存器。同樣地，在EFG階段與G階段之間重設BDL鎖存器。連同圖12之論述一起論述進一步細節。
程序1200闡述其中G狀態係所追蹤狀態之一項實施例。在步驟1202中，將目標資料狀態儲存於鎖存器中。圖13A展示鎖存器ADL、BDL及CDL之初始狀態之一表。
在步驟1204中，設定DDL鎖存器之初始狀態。在此實施例中，將待保持於經抹除狀態中之儲存元件之初始狀態設定至「1」。將所有其他儲存元件之DDL設定至「0」。圖13A展示目標為各種狀態之記憶體單元之DDL鎖存器之初始狀態之一表。步驟1202及1204可發生於預鎖定階段(參見圖14)期間。
在步驟1206中，施加一或多個程式化脈衝，後續接著驗證一或多個狀態。步驟1206之一項實施例包含執行圖11之步驟1108、1110、1112、1116及1118一或多次。舉例而言，可執行步驟1108一次，後續接著步驟1110、1112、1116及1118以驗證不同狀態。
最初，程式化在ABCDEFG階段(參見圖14)中開始。圖14中之黑色條帶指示一資料鎖存器何時現用於程式化或EPD。在ABCDEFG階段期間，使用ADL、BDL及CDL鎖存器來儲存鎖定資訊。使用DDL鎖存器來儲存QPW狀態。
圖13B展示在ABCDEFG階段期間鎖存器之使用之一實 例。此時，鎖定之任何儲存元件在所有ADL、BDL及CDL鎖存器中具有一「1」。在此狀態中展示抹除情形。針對狀態A至G，展示待程式化至儲存元件中之資料。然而，當一儲存元件達到其既定目標狀態時，可將其ADL、BDL及CDL鎖存器設定至「1」。此作為一種可能性先前已論述於圖11之步驟1120中。因此，當判定一儲存元件是否在ABCDEFG階段期間鎖定時，可檢查ADL、BDL及CDL之狀態。
圖13B亦展示在ABCDEFG階段期間DDL鎖存器之使用之一實例。在一項實施例中，DDL鎖存器中之一「1」意指將使用慢程式化。因此，未鎖定且在DDL鎖存器中具有一「1」之任何儲存元件可接收慢程式化。
注意，針對G狀態不同地使用DDL鎖存器。在一項實施例中，針對待程式化至G狀態之儲存元件，貫穿程式化程序將DDL鎖存器保持在「0」處。
在步驟1208中，做出是否程式化目標為狀態A至D之儲存元件之一判定。注意，不需要目標為此等狀態之每一儲存元件達到其既定狀態。在一項實施例中，可使某些儲存元件處於經欠程式化。若A至D狀態之程式化尚未完成，則程序返回至步驟1206。
在步驟1210中，當程式化目標為狀態A至D之儲存元件時，釋出ADL鎖存器。此在ABCDEFG程式化階段之後由圖14中之ADL重設反映。參考圖13C，此時ADL鎖存器空閒。作為一項實例，由於ADL鎖存器空閒，因此其可用於 背景快取。至Li等人之標題為「Method for Non-Volatile Memory with Background Data Latch Caching Operations During Program Operations」之美國專利7,502,260中闡述使用在一程式化操作期間釋出之資料鎖存器之進一步細節，該美國專利之全文出於所有目的特此併入。
注意，在釋出ADL鎖存器之後，程式化繼續進行EFG程式化階段(參見圖14)。此時，在一項實施例中，僅BDL及CDL鎖存器用以儲存鎖定資訊。此外，僅需要BDL及CDL鎖存器含有唯一地定義一儲存元件正程式化至哪一狀態所需之資訊。舉例而言，在一項實施例中，組合「01」唯一地定義E狀態，組合「10」唯一地定義F狀態，組合「00」唯一地定義G狀態，組合「11」唯一地定義鎖定狀態。可使用其他位元指派。
此外，注意，在圖13C中，低於E狀態之所有儲存元件之DDL鎖存器應在「1」處。程式化至E狀態或F狀態之儲存元件可在DDL鎖存器中具有一「1」或「0」，此取決於驗證低是否已通過。如前文，G狀態儲存元件之DDL鎖存器保持在「0」處。在一項實施例中，不執行G狀態儲存元件之驗證低。因此，貫穿程式化，DDL鎖存器應為狀態「0」。然而，作為一項實例，可執行G狀態之一驗證低，只要在鎖定儲存元件時將DDL鎖存器設定至「0」即可。
接下來，程式化繼續EFG階段(參見圖14)。當判定如何施加程式化條件(圖12之步驟1211)時，BDL及CDL鎖存器之狀態可用於鎖定。未鎖定且在DDL鎖存器中具有一 「1」之儲存元件可接收慢程式化。
在步驟1212中，做出是否程式化E狀態及F狀態之一判定。若否，則程序使用鎖存器BDL、CDL及DDL之狀態繼續程式化及驗證。
在步驟1214中，當程式化E狀態及F狀態時，釋出BDL鎖存器。此在EFG程式化階段(參見圖14)結束時由BDL重設反映。如同ADL鎖存器，BDL鎖存器出於諸如背景快取之目的而空閒。
圖13D展示表示釋出BDL鎖存器之一表。此時，剩餘程式化之僅儲存元件係處於G狀態中之彼等儲存元件。因此，CDL鎖存器之狀態可唯一地闡述一儲存元件是被程式化至G狀態(在此實例中，「0」)還是被鎖定(在此實例中，「1」)。
注意，此時針對G狀態儲存元件，DDL鎖存器之狀態係「0」。如先前所提及，貫穿程式化，針對G狀態儲存元件，DDL鎖存器可保持在「0」處。
程式化然後繼續G程式化階段(參見，圖14)。在步驟1215中，基於CDL及DDL之狀態施加程式化條件。CDL鎖存器之狀態可用以判定哪些儲存元件被鎖定。在一項實施例中，針對所有G狀態儲存元件，DDL鎖存器之狀態保持「0」。然而，在一項實施例中，DDL鎖存器可用於QPW狀態。因此，若情形係如此，則未鎖定且具有設定至「1」之DDL鎖存器之儲存元件可接收慢程式化。
當程式化G狀態儲存元件(步驟1216)時，G程式化階段結 束。此時，所有G狀態儲存元件之CDL鎖存器應係「1」。所有G狀態儲存元件之DDL鎖存器應係「0」。注意，在一項實施例中，DDL鎖存器係「0」，此乃因在程式化操作期間不允許將其設定至「1」。
然而，在一項實施例中，當G狀態儲存元件通過驗證低時，准許將DDL鎖存器設定至「1」。在此情形中，當G狀態儲存元件通過驗證高時，可將DDL鎖存器設定至「0」。
無論是將來自DDL鎖存器之資訊保持於彼鎖存器中還是將其傳送至另一鎖存器或某一其他儲存位置，在程式化操作之後維持哪些儲存元件目標為G狀態之資訊。注意，不需要額外資料鎖存器。亦注意，在程式化期間出於諸如背景快取之目的而釋出該等資料鎖存器中之兩者。
圖15A係判定一字線是否具有一缺陷之一程序1500之一項實施例之一流程圖。可在EPD階段(舉例而言，參見圖14)期間執行程序1500。程序1500係來自圖10之步驟1006至1010之一項實施例。
在步驟1502中，將與目標狀態相關聯之一參考電壓施加至選定字線之一端。在一項實施例中，該參考電壓係與目標狀態相關聯之一欠程式化電壓。假定此係G狀態，則可施加Vgv_UP。Vgv_UP可高達正常G驗證參考位準(例如，圖5A中之VvG)。然而，Vgv_UP可低於彼參考位準。
在一項實施例中，此參考電壓之持續時間長於正常驗證脈衝之持續時間。注意，由於在一程式化操作期間存在諸多驗證脈衝，因此可期望使其保持相對短。然而，程序 1500僅需要施加一單個參考電壓。因此，其可在不顯著影響總體程式化速度之情況下在持續時間上更長。步驟1502係步驟1006之一項實施例。
在一項實施例中，參考電壓係與目標狀態相關聯之一過程式化電壓。舉例而言，在正追蹤A狀態之情況下，該參考電壓可係Vav_OP(圖6B)。
在步驟1504中，判定施加參考電壓之結果。在一項實施例中，將此等結果儲存於感測放大器中之一資料鎖存器中。出於論述之目的此鎖存器將稱為SDL。步驟1504係步驟1008之一項實施例。
在步驟1506中，可做出關於哪些儲存元件讀取為具有低於步驟1502之參考電壓之一臨限電壓且意欲程式化至所追蹤狀態之一判定。此可測試一經欠程式化條件。
參考圖15B之表，在一項實施例中，DDL鎖存器維持關於哪些儲存元件意欲程式化至所追蹤狀態之資訊。在此實例中，所追蹤狀態係G狀態。因此，一「0」指示彼儲存元件意欲程式化至G狀態。若指示一臨限電壓的步驟1504之讀取低於參考電壓，則SDL鎖存器可含有「0」，且若該讀取高於參考電壓，則SDL鎖存器含有一「1」。藉由採用SDL鎖存器與DDL鎖存器中之一者，可產生正確結果。在一項實施例中，將結果儲存於CDL鎖存器中。
CDL鎖存器中之結果應係「0」之唯一一次係若DDL鎖存器及SDL鎖存器兩者皆係「0」。此係針對意欲程式化至G狀態但具有低於參考電壓之一臨限電壓之儲存元件之情 形。意欲程式化至G狀態但具有高於參考電壓之一臨限電壓之儲存元件應在CDL鎖存器中具有一「1」。在其DDL鎖存器中具有一「1」之儲存元件應亦導致CDL鎖存器中之一「1」。
如所提及，在一項實施例中，使用一經過程式化條件來測試一斷裂字線。在步驟1506之一項實施例中，可做出關於所追蹤狀態之哪些儲存元件經過程式化之一判定。此可包含判定哪些記憶體單元具有高於步驟1502之參考電壓之一臨限電壓且意欲程式化至所追蹤狀態。
圖15C展示用以圖解說明當追蹤A狀態時測試記憶體單元之過程式化之鎖存器之一表。在程式化期間可將A狀態單元之DDL鎖存器設定至「0」以追蹤彼等記憶體單元(參見步驟1122，圖11)。至程式化結束為止將所有其他狀態之DDL鎖存器設定至「1」。在程序1500之前，可翻轉所有DDL鎖存器，以使得僅A狀態單元具有一「1」。在一項實施例中，在DDL鎖存器與SDL鎖存器之間執行一AND且將其儲存於CDL鎖存器中。如上文所提及，若臨限電壓高於參考電壓，則SDL鎖存器可含有一「1」。因此，在此實例中，若DDL及SDL兩者皆係「1」，則此指示一經過程式化A狀態單元。
注意，程序1500可有效地判定哪些儲存元件在圖9之區域902中(或下方)。一旦判定哪些儲存元件在此條件中，則可在步驟1508中做出關於此等儲存元件之數目是否大於儲存元件之一臨限數目之一判定。注意，不需要計數每一儲 存元件。換言之，計數可在達到臨限數目之後停止。步驟1506至1508係步驟1010之一項實施例。
在一項實施例中，在裝置合格鑒定期間使用斷裂字線偵測。圖16係在裝置合格鑒定期間判定斷裂字線之一程序1600之一項實施例之一流程圖。該程序闡述分析一個字線。可在任何時間執行程序1600。亦即，可在現場執行該程序。然而，通常在裝置之合格鑒定期間之某一點處執行該程序。
在步驟1602中，將一隨機型樣程式化至一選定字線上。注意，此係步驟1002之一項實施例。
在步驟1604中，將指示哪些儲存元件目標為一所追蹤狀態之資訊維持於資料鎖存器中。在一項實施例中，此係最高資料狀態。然而，可追蹤另一狀態。注意，此係步驟1004之一項實施例。
在步驟1606中，將一欠程式化參考電壓施加至選定字線。該欠程式化參考電壓可係所追蹤狀態之一個參考電壓。亦即，其用於判定目標為所追蹤狀態之儲存元件是否經欠程式化。在一項實施例中，脈衝持續時間充分長以允許欠程式化參考電壓達到通過字線中之一斷裂之一穩定狀態。注意，此係步驟1006之一項實施例。
在步驟1608中，判定施加欠程式化電壓之結果。注意，此係步驟1008之一項實施例。
在步驟1610中，基於該等結果做出選定字線是否斷裂之一判定。上文已論述做出此判定之實例。注意，此係步驟 1010之一項實施例。
圖17係偵測經不穩定程式化儲存元件之一方法之一項實施例之一流程圖。此方法不需要使用任何額外資料鎖存器。在一項實施例中，將鎖定狀態儲存於用於跨越一資料匯流排在記憶體陣列與控制器之間接收及發送資料之一資料鎖存器中。使用者可至少在某一時間存取此資料鎖存器。然而，在程式化期間使用者可不能存取此鎖存器。XDL鎖存器(參見圖3及相關聯論述)係可用於儲存鎖定狀態之一鎖存器之一項實例。
在步驟1702中，在第一鎖存器中接收程式化資料。在一項實施例中，控制器244跨越線234將程式化資料串列地發送至記憶體晶粒212。可經由資料匯流排(320，圖3)將此資料串列地發送至I/O介面398。可將該程式化資料自I/O介面398傳送至XDL鎖存器。注意，可將該程式化資料僅暫時儲存於XDL鎖存器中。
在步驟1704中，將該程式化資料移位或傳送至儲存元件中之每一者之若干組資料鎖存器中。在一項實施例中，將該程式化資料自XDL鎖存器移位至ADL、BDL及CDL鎖存器。
在步驟1706中，基於ADL、BDL及CDL鎖存器中之程式化資料開始儲存元件之程式化。此外，在步驟1708中，在程式化期間針對鎖定狀態使用第一鎖存器(例如，XDL)。在步驟1710中，程式化完成。下文論述步驟1706至1710之進一步細節。
在步驟1712中，在程式化之後將程式化資料維持於若干組資料鎖存器中。舉例而言，將程式化資料維持於ADL、BDL及CDL鎖存器中。
在步驟1714中，基於所維持程式化資料做出儲存元件是否經不穩定程式化之一判定。注意，此亦可稱為判定儲存元件是否經錯誤程式化。不穩定程式化可包含過程式化或欠程式化。
圖18係圖解說明在程式化及不穩定程式化偵測(EPD)之一項實施例期間如何使用鎖存器之一圖式。ADL、BDL及CDL鎖存器在程式化及EPD階段兩者期間儲存程式化資料。在一項實施例中，ADL鎖存器儲存下部頁資料，BDL鎖存器儲存中間頁資料，且CDL鎖存器儲存上部頁資料。可存在多於或少於三頁資料之資料。在程式化階段期間DDL鎖存器儲存QPW狀態。下文將論述在EPD階段期間DDL鎖存器之使用。在程式化階段期間XDL鎖存器儲存鎖定狀態。下文將論述在EPD階段期間XDL鎖存器之使用。
圖19係用於程式化儲存元件之一程序1900之一項實施例之一流程圖。此程式化方法係圖17之步驟1706至1710之一項實施例。因此，程序1900可在已將程式化資料傳送至資料鎖存器組(參見步驟1704，圖17)之後開始。程序1900之某些步驟類似於程序1100之彼等步驟且將使用相同元件符號。
在步驟1902中，設定XDL鎖存器之初始狀態。在步驟1104中，設定DDL鎖存器之初始狀態。圖20A繪示在步驟 1104之後可如何設定鎖存器之一項實例。針對保持於經抹除狀態中之儲存元件將XDL鎖存器設定至「1」且針對所有其他儲存元件將XDL鎖存器設定至「0」。同樣地，針對保持於經抹除狀態中之儲存元件將DDL鎖存器設定至「1」且針對所有其他儲存元件將DDL鎖存器設定至「0」。
在步驟1906中，基於XDL鎖存器及DDL鎖存器施加程式化條件。舉例而言，確立位元線電壓。在一項實施例中，使用三個類別。一個類別針對經鎖定(或經抑制)以免任何進一步程式化之儲存元件，一個類別係針對仍經歷快程式化之儲存元件，且一個類別係針對由於其接近其目標臨限電壓而將接收較慢程式化之儲存元件。
在一項實施例中，鎖定具有設定至「1」之一XDL之一儲存元件。在一項實施例中，具有設定至「0」之一XDL但具有設定至「1」之DDL鎖存器之一儲存元件接收較慢程式化。在一項實施例中，具有設定至「0」之一XDL及設定至「0」之DDL之一儲存元件接收正常或快程式化。
在一項實施例中，將鎖定之儲存元件或經抑制儲存元件之位元線設定至Vdd，將經歷標稱(或快)程式化之儲存元件之位元線設定至接地(例如，Vss)，將第三類別之位元線設定至接地與Vdd之間的一中間電壓。此中間電壓在某種程度上減慢程式化。
圖20B展示表明在一項程式化實施例期間可如何使用鎖存器之一表。對於目標為A狀態至G狀態之儲存元件，繪 示一程式化狀態及一鎖定狀態，此取決於該儲存元件是仍經歷程式化還是已被鎖定以免進一步程式化。將保持於經抹除狀態(Er)中之儲存元件可具有在「1」處之所有鎖存器。可貫穿程式化鎖定此等元件。對於目標為A狀態至F狀態之儲存元件，以下各項可適用。程式化資料可貫穿程式化保持於ADL、BDL及CDL鎖存器中。儘管仍經歷程式化，但DDL鎖存器可含有QPW資料。注意，QPW資料指示儲存元件將接收快程式化還是慢程式化。XDL鎖存器指示儲存元件是否被鎖定。在一項實施例中，目標為G狀態之儲存元件不接收慢程式化。因此，在一項實施例中，不使用DDL鎖存器來儲存G狀態單元之QPW狀態。因此，在程式化時可將DDL鎖存器設定至「0」，且在程式化完成時將DDL鎖存器設定至「1」。然而，視情況，DDL鎖存器可儲存G狀態單元之QPW狀態。
在步驟1108中，將一或多個程式化脈衝施加至選定字線。可將一通過電壓(例如，Vpass)施加至未選字線。
在步驟1110中，將一驗證低脈衝施加至選定字線。參考圖5A，可施加VvAL。在步驟1112中，執行感測以判定意欲程式化至與驗證低脈衝相關聯之狀態之儲存元件是否已達到該驗證低點。舉例而言，感測意欲程式化至A狀態(如ADL、BDL、CDL中所指示)之儲存元件以判定其臨限電壓是在VvAL處還是高於VvAL。在一項實施例中，感測位元線之電流。
在步驟1114中，基於步驟1112之結果而設定DDL鎖存 器。注意，所討論之DDL鎖存器係與剛剛驗證之狀態相關聯之彼等鎖存器。在一項實施例中，將DDL鎖存器設定至「1」以指示將執行慢程式化。舉例而言，具有高於VvAL之一臨限電壓之意欲程式化至A狀態之儲存元件使其DDL鎖存器設定至「1」。
在步驟1116中，針對正驗證之目前狀態，將驗證參考電壓增加至相關聯驗證高參考電壓。舉例而言，將參考電壓設定至VvA(參見，圖5A)。在一項實施例中，步驟1116涉及增加選定字線上之電壓。
在步驟1118中，執行感測以判定意欲程式化至與標稱驗證脈衝相關聯之狀態之儲存元件是否已達到標稱驗證點。舉例而言，感測意欲程式化至A狀態之儲存元件以判定其臨限電壓是在VvA處還是高於VvA。在一項實施例中，感測位元線之電流。
在步驟1920中，針對通過驗證高之儲存元件，設定XDL鎖存器以鎖定進一步程式化。換言之，將一鎖定條件儲存於XDL鎖存器中。在一項實施例中，將一XDL鎖存器設定至「1」以指示將針對其相關聯儲存元件抑制程式化。注意，維持ADL、BDL及CDL鎖存器中之程式化資料。
在步驟1124中，做出是否存在將驗證之額外狀態之一判定。若並非所有儲存元件皆通過驗證(事實上可允許某些儲存元件失敗)，則程序1900返回至步驟1906以基於鎖存器而施加程式化條件。另一方面，若所有(在一項實施例中可允許某些未能通過驗證)儲存元件皆通過驗證(步驟 1128)，則程式化程序1900結束。
圖21係非揮發性儲存元件之不穩定程式化偵測之一程序2100之一項實施例之一流程圖。程序2100係來自圖17之步驟1712及1714之一項實施例。可在使用程序1900(圖19)之程式化之後執行程序2100。在程序2100中，可判定欠程式化或過程式化。此外，程序2100可針對一個以上狀態偵測不穩定程式化。在一項實施例中，判定所有程式化狀態之不穩定程式化。
將論述針對欠程式化測試E狀態之一實例。圖22A繪示臨限電壓分佈及用於判定意欲達成E狀態之儲存元件是否經欠程式化之一經欠程式化參考電壓Vev_UP。圖22A以實線展示C狀態至G狀態(及B狀態之一部分)之標稱臨限電壓分佈。注意，在狀態之間存在某一重疊。甚至緊接在程式化之後亦准許某一重疊。如已論述，可使用錯誤校正來準確地讀取儲存元件，甚至在具有某一重疊之情況下亦如此。虛線表示關於標稱分佈之可能不穩定程式化。在此實例中，與標稱情形相比，存在低於Vev_UP之顯著多的E狀態儲存元件。
在步驟2101中，選擇一狀態以測試不穩定程式化。舉例而言，選擇E狀態。此外，步驟2101可選擇測試欠程式化(或另一選擇係過程式化)。
在步驟2102中，將與選定狀態相關聯之一參考電壓施加至選定字線。舉例而言，參考圖22A，可施加參考電壓Vev_UP。往回參考圖6B，其已論述可使用一經欠程式化 參考電壓。在圖6A中，繪示參考電壓Vav_UP、Vbv_UP及Vcv_UP。
在步驟2104中，判定施加參考電壓之結果。在一項實施例中，可將結果儲存於除鎖存器394之外的一鎖存器中。本文中，將一SDL鎖存器稱為能夠儲存讀取結果。SDL鎖存器可位於感測電路370中，但可位於其他處。在一項實施例中，若儲存元件具有低於參考電壓之一臨限電壓，則SDL鎖存器將含有一「0」，且若儲存元件具有在參考電壓處或高於參考電壓之一臨限電壓，則SDL鎖存器含有一「1」。
在步驟2106中，基於SDL鎖存器及ADL、BDL及CDL鎖存器中之程式化資料而更新DDL鎖存器。參考圖22B，取決於回應於步驟2102之參考電壓而讀取之內容，SDL鎖存器可含有「0」或「1」。將除E狀態儲存元件之外的所有儲存元件之DDL鎖存器設定至「1」，此乃因當前未測試彼等儲存元件。
在一項實施例中，將E狀態單元之DDL鎖存器設定至「0」以指示欠程式化及設定至「1」以指示正常程式化。在一項實施例中，讀取為具有低於Vev_UP之一臨限電壓之E狀態儲存元件使其DDL鎖存器設定至「0」。另一方面，在此實施例中，讀取為具有在Vev_UP處或高於Vev_UP之一臨限電壓之E狀態儲存元件使其DDL鎖存器設定至「1」。在一項實施例中，在步驟2106中，將資料自SDL鎖存器傳送至E狀態儲存元件之DDL鎖存器。
在步驟2108中，更新XDL鎖存器。在一項實施例中，將不穩定程式化狀態儲存於XDL鎖存器中。在一項實施例中，在步驟2108中，將資料自DDL鎖存器傳送至E狀態儲存元件之XDL鎖存器。
在步驟2110中，判定經錯誤程式化(或經不穩定程式化)儲存元件之數目。在一項實施例中，做出對設定至「0」之DDL鎖存器之數目之一計數。注意，步驟2108可在步驟2110之後執行。亦注意，將資料自DDL傳送至XDL保存測試不穩定程式化之其他狀態的程序之稍後反覆之計數。
在步驟2112中，做出此計數是否大於一所允許臨限值之一判定。若如此，則在步驟2114中報告此情況。注意，不需要計數經不穩定程式化之每一儲存元件。在一項實施例中，計數繼續進行直至達到臨限值(或計數了所有單元)為止。若達到臨限值，則計數可停止。
在步驟2116中，做出是否存在將測試不穩定程式化之另一狀態之一判定。若如此，則返回至步驟2101。為了論述起見，將呈現針對不穩定程式化測試G狀態之一實例。在步驟2102之下一反覆中，參考電壓可係Vgv_UP(如圖22C中所繪示)以測試G狀態之欠程式化。在執行步驟2104至2108之後，鎖存器可處於圖22D中所繪示之狀態中。如前文，ADL、BDL、CDL鎖存器維持程式化資料。SDL鎖存器含有使用參考電壓Vgv_UP讀取之結果。在此實施例中，將除G狀態之外的所有儲存元件之DDL鎖存器設定至「1」，此乃因目前未測試此等儲存元件。然而，注意，E 狀態儲存元件之XDL鎖存器維持來自測試欠程式化之結果。G狀態儲存元件之DDL鎖存器指示該等儲存元件是否經欠程式化。同樣地，XDL鎖存器亦如此。欠程式化可藉由注意哪些儲存元件意欲程式化至G狀態(如由ADL、BDL、CDL鎖存器所指示)但具有低於VgV_UP(如由SDL鎖存器所指示)之一臨限電壓來判定。
類似於E狀態，在步驟2112中，可做出對經欠程式化G狀態儲存元件之一計數。在一項實施例中，分析DDL鎖存器之狀態。注意，可分析所有DDL鎖存器，此可簡化分析。亦即，不需要僅分析G狀態儲存元件之DDL鎖存器。亦注意，用以測試G狀態之臨限值可不同於用於E狀態之臨限值。一般而言，每一狀態可具有其自身臨限值，或者兩個或兩個以上狀態可共用相同臨限值。
程序可以此方式繼續分析更多狀態。在分析了所有所期望狀態之後，程序繼續步驟2118以計數經不穩定程式化儲存元件之總數目。若該計數超過一臨限值，則在步驟2122中報告此。注意，此臨限值可不同於在步驟2112中使用之彼等臨限值。在一項實施例中，此測試係針對經欠程式化儲存元件。在一項實施例中，此測試係針對經過程式化儲存元件。參考圖22E，該計數可基於XDL鎖存器。在此實例中，E狀態及G狀態之XDL鎖存器指示彼等儲存元件是否經欠程式化。注意，程序2100亦可已測試其他狀態。因此，可針對幾乎任何狀態組合做出計數。通常，不針對欠程式化測試抹除狀態。在某些實施例中，不針對過程式化 測試G狀態。
在一項實施例中，程序2100用以測試過程式化。在此情形中，在步驟2102中可使用一不同參考電壓集合。參考圖6B，可使用過程式化參考電壓，諸如Verase_OP、Vav_OP、Vbv_OP等。注意，彼等過程式化參考電壓係僅一個實例性集合；可使用其他集合。
亦注意，程序2100可用於儲存多於或少於每儲存元件三個位元之儲存元件。因此，可存在多於或少於ADL、BDL及CDL鎖存器之用於儲存程式化資料之鎖存器。亦注意，不需要執行快速通過寫入(QPW)。因此，在程式化期間不需要DDL鎖存器來儲存QPW資料。
如先前所提及，使用者可在至少某些條件下存取XDL鎖存器。在一項實施例中，當程式化不使用XDL鎖存器來儲存鎖定狀態時，出於使用者目的(諸如背景快取)在程式化期間釋出XDL鎖存器。使用者亦可能夠藉由將程式化資料發送至記憶體陣列來有效地存取XDL鎖存器，而無論XDL鎖存器是否將用以儲存鎖定狀態。
在一項實施例中，使用程序1700來判定一字線是否斷裂。圖23係用於偵測一斷裂字線之一程序2300之一項實施例之一流程圖。可在EPD階段(舉例而言，參見圖18)期間執行程序2300。程序2300之步驟2302至2308係程序1700之步驟1712及1714之一項實施例。在執行程序2300之前，可使用步驟1702至1710程式化儲存元件。在一項實施例中，回憶程式化資料係維持於鎖存器ADL、BDL及CDL中。此 外，在一項實施例中，XDL鎖存器用以儲存鎖定資訊。
在步驟2302中，將與任何狀態相關聯之一參考電壓施加至選定字線之一端。在一項實施例中，該參考電壓係與選定狀態相關聯之一欠程式化電壓。假定此係G狀態，則可施加電壓Vgv_UP。Vgv_UP可高達正常G驗證參考位準(例如，圖5A中之VvG)。然而，Vgv_UP可低於彼參考位準。注意，可測試一不同狀態。
在一項實施例中，此參考電壓之持續時間長於正常驗證脈衝之持續時間。注意，由於在一程式化操作期間存在諸多驗證脈衝，因此可期望使其保持相對短。然而，程序2300僅需要施加一單個參考電壓。因此，其可在不顯著影響總體程式化速度之情況下在持續時間上更長。
在步驟2304中，判定施加參考電壓之結果。在一項實施例中，將此等結果儲存於感測放大器中之一資料鎖存器中。舉例而言，可將結果儲存於SDL中。
在步驟2306中，設定DDL鎖存器以指示來自選定狀態之哪些儲存元件經欠程式化。舉例而言，若G狀態儲存元件(如由ADL、BDL、CDL所判定)之臨限電壓低於Vgv_UP(如由其SDL鎖存器所指示)，則其使其DDL鎖存器設定至「0」。另一方面，若G狀態儲存元件(如由ADL、BDL、CDL所判定)之臨限電壓在Vgv_UP(如由其SDL鎖存器所指示)處或高於Vgv_UP，則其使其DDL鎖存器設定至「1」。所有其他狀態之儲存元件可使其DDL鎖存器設定至「1」，此乃因其在此時不受測。
在步驟2308中，做出經欠程式化儲存元件之數目是否大於一臨限量之一判定。若如此，則在步驟2310中判定字線斷裂。否則，程序結束。
一項實施例包含一種包含以下各項之用於操作非揮發性儲存器之方法。將與一字線相關聯之一非揮發性儲存元件群組程式化至複數個資料狀態。在該程式化完成之後維持指示該等非揮發性儲存元件中之哪些非揮發性儲存元件意欲程式化至該等資料狀態中之一第一者之資訊。在該程式化之後將一第一參考電壓施加至該字線之一第一端。該第一參考電壓與該第一資料狀態相關聯。判定施加該參考電壓之結果。基於該等結果及該所維持資訊做出該字線是否具有一異常高電阻部分之一判定。
一項實施例包含一種包括以下各項之用於操作非揮發性儲存器之方法。程式化與一字線相關聯之一非揮發性儲存元件群組。將該等非揮發性儲存元件程式化至複數個資料狀態。該程式化包含將一第一參考電壓施加至該字線之一第一端以驗證該等狀態中之一第一狀態。該第一參考電壓具有一第一持續時間。在該程式化完成之後維持指示該等非揮發性儲存元件中之哪些非揮發性儲存元件意欲程式化至該第一資料狀態之資訊。在該程式化之後將一第二參考電壓施加至該字線之該第一端。該第二參考電壓與該第一資料狀態相關聯，其中該第二參考電壓具有長於該第一持續時間之一第二持續時間。判定施加該第二參考電壓之結果。基於該等結果及該所維持資訊做出該字線是否缺陷之 一判定。在一項實施例中，該缺陷係一斷裂字線。
一項實施例包含一種非揮發性儲存裝置，其包括複數個非揮發性儲存元件、複數個字線及與該複數個字線連通之一或多個管理電路。一第一字線與該複數個非揮發性儲存元件中之一非揮發性儲存元件群組相關聯。該複數個字線中之每一者具有一第一端。該一或多個管理電路將與一字線相關聯之一非揮發性儲存元件群組程式化至複數個資料狀態。該一或多個管理電路在該程式化完成之後維持指示該等非揮發性儲存元件中之哪些非揮發性儲存元件意欲程式化至該複數個資料狀態中之一第一資料狀態之資訊。該一或多個管理電路在該程式化之後將一第一參考電壓施加至該字線之一第一端。該第一參考電壓與該第一資料狀態相關聯。該一或多個管理電路判定施加該參考電壓之結果。該一或多個管理電路基於該等結果及該所維持資訊判定該字線是否具有一異常高電阻部分。
一項實施例包含一種非揮發性儲存裝置，其包括配置為NAND串之複數個非揮發性儲存元件、複數個字線及與該複數個字線連通之一或多個管理電路。一第一字線與該複數個非揮發性儲存元件中之一非揮發性儲存元件群組相關聯。該複數個字線中之每一者具有一第一端。該一或多個管理電路程式化與該第一字線相關聯之該非揮發性儲存元件群組。該等非揮發性儲存元件被程式化至複數個資料狀態。該程式化包含將一第一參考電壓施加至該字線之一第一端以驗證該等狀態中之一第一狀態。該第一參考電壓具 有一第一持續時間。該一或多個管理電路在該程式化完成之後維持指示該等非揮發性儲存元件中之哪些非揮發性儲存元件意欲程式化至該第一資料狀態之資訊。該一或多個管理電路在該程式化之後將一第二參考電壓施加至該字線之該第一端。該第二參考電壓與該第一資料狀態相關聯，其中該第二參考電壓具有長於該第一持續時間之一第二持續時間。該一或多個管理電路判定施加該第二參考電壓之結果，該一或多個管理電路基於該等結果及該所維持資訊判定該字線是否缺陷。
一項實施例包含一種包括以下各項之用於操作非揮發性儲存器之方法。針對與一字線相關聯之複數個非揮發性儲存元件接收程式化資料。可在一記憶體陣列中之複數個第一鎖存器處接收該資料。將該程式化資料自該等第一鎖存器傳送至該等非揮發性儲存元件中之每一者之各別組資料鎖存器。將該等非揮發性儲存元件程式化至複數個資料狀態。在該程式化期間將鎖定資料儲存於該複數個第一鎖存器中。在該程式化完成之後將該程式化資料維持於該等組資料鎖存器中。基於維持於該等組資料鎖存器中之該程式化資料判定該等非揮發性儲存元件之不穩定程式化。
一項實施例包含一種非揮發性儲存裝置，其包括複數個非揮發性儲存元件、複數個字線、複數組鎖存器及與該複數個非揮發性儲存元件、該複數個字線及該複數組鎖存器連通之一或多個管理電路。一第一字線與該複數個非揮發性儲存元件中之一非揮發性儲存元件群組相關聯。每一組 鎖存器與該群組中之該等非揮發性儲存元件中之一者相關聯。與每一非揮發性儲存元件相關聯之該組鎖存器包含用於接收程式化資料之一第一鎖存器。該組鎖存器亦包含用於儲存待程式化至該非揮發性儲存元件中之資料之資料鎖存器。該一或多個管理電路將該非揮發性儲存元件群組之程式化資料傳送至該等第一鎖存器。該一或多個管理電路將該程式化資料自該等第一鎖存器傳送至該群組中之該等非揮發性儲存元件中之每一者之各別資料鎖存器。該一或多個管理電路將該群組中之該等非揮發性儲存元件程式化至複數個資料狀態。該一或多個管理電路在程式化該非揮發性儲存元件群組時將鎖定資料儲存於該等第一鎖存器中。該一或多個管理電路在該程式化完成之後維持該等資料鎖存器中之該程式化資料。該一或多個管理電路基於維持於該等資料鎖存器中之該程式化資料判定該群組中之非揮發性儲存元件是否經不穩定程式化。
一項實施例包含一種包括以下各項之用於操作非揮發性儲存器之方法。經由一匯流排在一記憶體控制器與一記憶體陣列之間串列地傳送程式化資料。該程式化資料用於與一字線相關聯之複數個非揮發性儲存元件。將該程式化資料暫時儲存於與該複數個非揮發性儲存元件中之各別者相關聯之第一資料鎖存器中。將該程式化資料自該等第一鎖存器移位至該等非揮發性儲存元件中之每一者之各別組資料鎖存器。基於該程式化資料將該等非揮發性儲存元件程式化至複數個資料狀態。在該程式化期間將一鎖定條件儲 存於該等第一鎖存器中。該程式化係基於該鎖定條件。在該程式化完成之後將該程式化資料維持於該等組資料鎖存器中。基於維持於該等組資料鎖存器中之該程式化資料做出意欲程式化至該等資料狀態中之一第一者之該等非揮發性儲存元件之至少一群組是經過程式化還是經欠程式化之一判定。
一項實施例包含一種非揮發性儲存裝置，其包括一記憶體陣列中之複數個非揮發性儲存元件、複數個字線、該記憶體陣列中之複數個感測區塊以及與該複數個非揮發性儲存元件、該複數個字線及該複數個感測區塊連通之一或多個管理電路。一第一字線與該複數個非揮發性儲存元件中之一非揮發性儲存元件群組相關聯。一感測區塊具有用於接收待程式化至該記憶體陣列中之資料且用於提供自該記憶體陣列讀取之資料之一I/O介面。該等感測區塊中之每一者具有至少一組鎖存器。每一組鎖存器與該群組中之該等非揮發性儲存元件中之一者相關聯。與每一非揮發性儲存元件相關聯之該組鎖存器包含用於自該I/O介面接收程式化資料之一第一鎖存器及用於儲存待程式化至該非揮發性儲存元件中之資料之一組資料鎖存器。該一或多個管理電路將程式化資料串列地傳送至該I/O介面中。該一或多個管理電路將該程式化資料暫時儲存於與該非揮發性儲存元件群組中之各別者相關聯之該等第一資料鎖存器中。該一或多個管理電路將該程式化資料自該等第一鎖存器移位至該群組中之該等非揮發性儲存元件中之每一者之各別組 資料鎖存器。該一或多個管理電路基於該程式化資料將該等非揮發性儲存元件程式化至複數個資料狀態。該一或多個管理電路在該程式化期間將一鎖定條件儲存於該等第一鎖存器中。該程式化係基於該鎖定條件。該一或多個管理電路在該程式化完成之後將該程式化資料維持於該等組資料鎖存器中。該一或多個管理電路基於維持於該等組資料鎖存器中之該程式化資料判定意欲程式化至該等資料狀態中之一第一者之該等非揮發性儲存元件之至少一群組是經過程式化還是經欠程式化。
已出於圖解說明及說明之目的呈現上述詳細說明。本文並不意欲係窮盡性的或將實施例限於所揭示之精確形式。根據上文教示內容可做出諸多修改及變化。選擇所闡述實施例旨在最佳解釋原理及實際應用，以藉此使得熟習此項技術者能夠最佳地利用各項實施例及如適合於所涵蓋之特定用途之各種修改。本發明之範疇意欲由隨附申請專利範圍定義。
90‧‧‧NAND串
100‧‧‧電晶體
100CG‧‧‧控制閘極
100FG‧‧‧浮動閘極
102‧‧‧電晶體
102CG‧‧‧控制閘極
102FG‧‧‧浮動閘極
104‧‧‧電晶體
104CG‧‧‧控制閘極
104FG‧‧‧浮動閘極
106CG‧‧‧控制閘極
106FG‧‧‧浮動閘極
106‧‧‧電晶體
120‧‧‧第一選擇閘極/選擇閘極
120CG‧‧‧控制閘極
122‧‧‧第二選擇閘極/選擇閘極
122CG‧‧‧控制閘極
126‧‧‧位元線
128‧‧‧源極線
200‧‧‧記憶體單元陣列(二維或三維)/記憶體陣列
210‧‧‧非揮發性儲存裝置/記憶體裝置/可抽換式儲存卡或封裝
212‧‧‧記憶體晶粒或晶片/晶片
220‧‧‧控制電路
222‧‧‧狀態機/狀態機電路
224‧‧‧晶片上位址解碼器/解碼器電路
226‧‧‧電力控制模組/電力控制電路
230A‧‧‧讀取/寫入電路
230B‧‧‧讀取/寫入電路
232‧‧‧線
234‧‧‧線
240A‧‧‧列解碼器/解碼器/解碼器電路
240B‧‧‧列解碼器/解碼器/解碼器電路
242A‧‧‧行解碼器/解碼器/解碼器電路
242B‧‧‧行解碼器/解碼器/解碼器電路
244‧‧‧控制器
300‧‧‧感測區塊
320‧‧‧資料匯流排
370‧‧‧感測電路
372‧‧‧資料匯流排/匯流排
380‧‧‧感測模組
382‧‧‧位元線鎖存器
390‧‧‧共同部分
392‧‧‧處理器
393‧‧‧輸入線
394‧‧‧資料鎖存器/資料鎖存器組/資料鎖存器堆疊/鎖存器
397‧‧‧資料鎖存器/資料鎖存器組/資料鎖存器堆疊
398‧‧‧輸入/輸出介面
400‧‧‧區塊
420‧‧‧共同源極線
502‧‧‧禁止區域
504‧‧‧區域
602‧‧‧禁止區域
702(0)‧‧‧區塊
702(m)‧‧‧區塊/選定區塊
704‧‧‧區塊選擇電晶體/字線選擇電晶體/驅動電晶體
706(0)‧‧‧字線電壓電晶體/電晶體
706(n)‧‧‧字線電壓電晶體/電晶體
902‧‧‧區域
ADL‧‧‧資料鎖存器/鎖存器
BDL‧‧‧資料鎖存器/鎖存器
BL0-BL13‧‧‧位元線
CDL‧‧‧資料鎖存器/鎖存器
DDL‧‧‧資料鎖存器/鎖存器
SDL‧‧‧鎖存器
SGD‧‧‧汲極側選擇線/汲極選擇閘極
SGS‧‧‧源極側選擇線
Vav_OP‧‧‧過程式化參考電壓
Vav_UP‧‧‧參考電壓
Vbv_OP‧‧‧過程式化參考電壓
Vbv_UP‧‧‧B狀態之一欠程式化參考電壓/電壓/參考電壓
Vcv_UP‧‧‧參考電壓
Verase_OP‧‧‧過程式化參考電壓
Vev_UP‧‧‧經欠程式化參考電壓/參考電壓
Vgv_UP‧‧‧欠程式化參考電壓/參考電壓/電壓
VrA‧‧‧讀取參考電壓
VrB‧‧‧讀取參考電壓
VrC‧‧‧讀取參考電壓
Vread‧‧‧電壓
Vref‧‧‧參考電壓/電壓
Vselect‧‧‧電壓
Vss‧‧‧電壓/接地
VvA‧‧‧驗證參考電壓/位準/最終位準/A狀態驗證電壓/標稱驗證
VvAL‧‧‧較低驗證位準/驗證低參考電壓/位準/驗證低
VvB‧‧‧驗證參考電壓
VvBL‧‧‧較低驗證位準/驗證低參考電壓
VvC‧‧‧驗證參考電壓
VvCL‧‧‧驗證低參考電壓
VvF‧‧‧驗證電壓
VvG‧‧‧參考電壓/驗證電壓/正常G驗證參考位準
WL0‧‧‧字線
WL1‧‧‧字線
WL2‧‧‧字線
WL3‧‧‧字線
WL63‧‧‧字線
WLn‧‧‧選定字線/字線
XDL‧‧‧資料鎖存器/鎖存器
圖1A係一NAND串之一項實施例之一俯視圖。
圖1B係NAND串之一等效電路圖。
圖2圖解說明可包含一或多個記憶體晶粒或晶片之一非揮發性儲存裝置。
圖3係繪示一感測區塊之一項實施例之一方塊圖。
圖4繪示圖2之記憶體陣列中之NAND快閃記憶體單元區塊。
圖5A繪示其中每一儲存元件儲存三個資料位元之一個八狀態記憶體裝置之一實例性臨限電壓分佈集合。
圖5B圖解說明Vt分佈可部分地重疊。
圖5C圖解說明具有用於偵測經錯誤程式化單元之一區域之Vt分佈及在用於偵測缺陷之一項實施例中使用之一參考電壓。
圖5D圖解說明具有用於偵測經錯誤程式化單元之一區域之Vt分佈及在用於偵測缺陷之一項實施例中使用之一參考電壓。
圖6A繪示根據一項實施例之用以圖解說明參考電壓之數個Vt分佈。
圖6B繪示根據一項實施例之用以圖解說明欠程式化及過程式化參考電壓之數個Vt分佈。
圖7繪示一記憶體陣列之一項實施例之一部分之一示意圖。
圖8係闡述包含一或多個驗證步驟之一程式化程序之一項實施例之一流程圖。
圖9A繪示用以幫助圖解說明可顯示為經欠程式化狀態之一可能字線缺陷之臨限電壓分佈。
圖9B繪示用以幫助圖解說明可顯示為經過程式化狀態之一可能字線缺陷之臨限電壓分佈。
圖10係在非揮發性儲存器之程式化之後判定一字線是否缺陷之一程序之一項實施例之一流程圖。
圖11係在程式化及驗證非揮發性儲存器時操作資料鎖存 器之一程序之一項實施例之一流程圖。
圖12係在程式化及驗證非揮發性儲存器時操作資料鎖存器之一程序之一項實施例之一流程圖。
圖13A、圖13B、圖13C及圖13D係展示貫穿圖12之程序之各個階段資料鎖存器ADL、BDL、CDL及DDL之狀態之表。
圖14展示在一項程式化實施例之各個階段期間鎖存器使用。
圖15A係判定一字線是否具有一缺陷之一程序之一項實施例之一流程圖。
圖15B係在圖15A之程序期間資料鎖存器使用之一項實施例之一表。
圖15C係在圖15A之程序期間資料鎖存器使用之一項實施例之一表。
圖16係在裝置合格鑒定期間判定斷裂字線之一程序之一項實施例之一流程圖。
圖17係偵測經不穩定程式化儲存元件之一方法之一項實施例之一流程圖。
圖18係圖解說明在程式化及不穩定程式化偵測(EPD)之一項實施例期間如何使用鎖存器之一圖式。
圖19係用於程式化儲存元件及將程式化資料維持於鎖存器中之一程序之一項實施例之一流程圖。
圖20A繪示在一項程式化實施例期間可如何使用鎖存器之一項實例。
圖20B展示表明在一項程式化實施例期間可如何使用鎖存器之一表。
圖21係用於非揮發性儲存元件之一不穩定程式化偵測程序之一項實施例之一流程圖。
圖22A展示標稱臨限電壓分佈及不穩定分佈。
圖22B展示表明在一項不穩定程式化偵測實施例期間可如何使用鎖存器之一表。
圖22C繪示臨限電壓分佈及用於判定意欲達成G狀態之儲存元件是否經欠程式化之一經欠程式化參考電壓。
圖22D展示表明在一項不穩定程式化偵測實施例期間可如何使用鎖存器之一表。
圖22E展示表明在一項不穩定程式化偵測實施例期間可如何使用鎖存器之一表。
圖23係用於偵測一斷裂字線之一程序之一項實施例之一流程圖。

Claims (25)

  1. 一種用於操作非揮發性儲存器之方法，其包括：程式化與一字線相關聯之一非揮發性儲存元件群組，其包括驗證該等非揮發性儲存元件係經程式化至複數個資料狀態，該驗證包含：將一第一參考電壓施加至該字線之一第一端持續達一第一持續時間(first duration)以驗證非揮發性儲存元件是否被程式化至該複數個資料狀態(data states)之一第一資料狀態，其中該第一持續時間不足以使該第一參考電壓致使意欲程式化至該第一資料狀態且通過該字線之一異常高電阻部分(abnormally high resistance portion)之非揮發性儲存元件傳導一電流；在驗證該程式化係完成之後，維持指示該等非揮發性儲存元件中之哪些非揮發性儲存元件意欲程式化至該第一資料狀態之資訊；在驗證該程式化係完成之後，將一第二參考電壓施加至該字線之該第一端持續達一第二持續時間，該第二參考電壓與該第一資料狀態相關聯，其中該第二持續時間長於該第一持續時間，其中該第二持續時間足以使該第二參考電壓致使意欲程式化至該第一資料狀態且通過該字線之該異常高電阻部分之非揮發性儲存元件傳導一電流；判定施加該第二參考電壓之結果；及基於該等結果及該所維持資訊判定該字線是否具有一異常高電阻部分。
  2. 如請求項1之方法，其中在最初施加該等第一及第二參考電壓後，旋即將該字線之一第二端耦合至比該等第一及第二參考電壓大一毗鄰字線上之一電壓的一電壓，該第一持續時間不足以使該字線之該第二端返回至該第一參考電壓，該第二持續時間足以使該字線之該第二端返回至該第二參考電壓。
  3. 如請求項1之方法，其中該判定該字線是否具有一異常高電阻部分包含：判定既意欲程式化至該第一資料狀態又回應於該第二參考電壓而傳導一電流之該等非揮發性儲存元件是否大於該等非揮發性儲存元件之一臨限數目。
  4. 如請求項1之方法，其中該判定該字線是否具有一異常高電阻部分包含：判定既意欲程式化至該第一資料狀態又未能回應於該第二參考電壓而傳導一電流之該等非揮發性儲存元件是否大於該等非揮發性儲存元件之一臨限數目。
  5. 如請求項1之方法，其中將該等非揮發性儲存元件中之一第一者之資訊維持於在該第一非揮發性儲存元件之該程式化期間使用之一資料鎖存器中。
  6. 如請求項5之方法，其進一步包括釋出儲存關於待程式化至該第一非揮發性儲存元件中之狀態之資訊之至少一個其他資料鎖存器，在程式化完成之前使該資料鎖存器空閒。
  7. 如請求項1之方法，其中該程式化包含： 程式化一型樣而非程式化該群組中之所有該等非揮發性儲存元件至該複數個資料狀態中之最高資料狀態，在裝置合格鑒定期間執行該程式化。
  8. 如請求項1之方法，其中：該非揮發性儲存元件群組係配置於一三維記憶體結構中。
  9. 一種用於操作非揮發性儲存器之方法，其包括：程式化與一字線相關聯之一非揮發性儲存元件群組，將該等非揮發性儲存元件程式化至複數個資料狀態，該程式化包含將一第一參考電壓施加至該字線之一第一端持續達一第一持續時間以驗證該等資料狀態中之一第一資料狀態，其中該第一持續時間不足以使該字線之一第二端達到該第一參考電壓；在該程式化完成之後維持指示該等非揮發性儲存元件中之哪些非揮發性儲存元件意欲程式化至該第一資料狀態之資訊；在該程式化之後將一第二參考電壓施加至該字線之該第一端持續達一第二持續時間，該第二參考電壓與該第一資料狀態相關聯，其中該第二持續時間長於該第一持續時間，其中該第二持續時間足以使該字線之該第二端達到該第二參考電壓；判定施加該第二參考電壓之結果；及基於該等結果及該所維持資訊判定該字線是否缺陷。
  10. 如請求項9之方法，其中該第一持續時間不足以使該第 一參考電壓致使意欲程式化至該第一資料狀態且通過該字線中之一斷裂之非揮發性儲存元件傳導一電流，該第二持續時間足以使該第二參考電壓致使意欲程式化至該第一資料狀態且通過該字線中之該斷裂之非揮發性儲存元件傳導一電流。
  11. 如請求項9之方法，其中該判定該字線是否缺陷包含：判定既意欲程式化至該第一資料狀態又回應於該第二參考電壓而傳導一電流之該等非揮發性儲存元件是否大於該等非揮發性儲存元件之一臨限數目。
  12. 如請求項9之方法，其中該判定該字線是否缺陷包含：判定意欲程式化至該第一資料狀態之非揮發性儲存元件是否經過程式化。
  13. 如請求項10之方法，其進一步包括釋出儲存待程式化至該等非揮發性儲存元件中之每一者中之狀態之資料鎖存器，在程式化完成之前使該等資料鎖存器空閒。
  14. 如請求項9之方法，其中該程式化包含：程式化一隨機型樣。
  15. 如請求項9之方法，其中：該非揮發性儲存器包括一三維記憶體陣列，該三維記憶體陣列包括該非揮發性儲存元件群組。
  16. 一種非揮發性儲存裝置，其包括：一三維記憶體陣列，其包括複數個非揮發性儲存元件；複數個字線，一第一字線與該複數個非揮發性儲存元 件中之一非揮發性儲存元件群組相關聯，該複數個字線中之每一者具有一第一端；一或多個管理電路，其與該複數個字線連通，該一或多個管理電路將與該第一字線相關聯之該非揮發性儲存元件群組程式化至複數個資料狀態且驗證該非揮發性儲存元件群組係經程式化至該複數個資料狀態，該一或多個管理電路在驗證該程式化係完成之後維持指示該等非揮發性儲存元件中之哪些非揮發性儲存元件意欲程式化至該複數個資料狀態中之一第一資料狀態之資訊，該一或多個管理電路在驗證該程式化係完成之後將一第一參考電壓施加至該字線之一第一端，該第一參考電壓與該第一資料狀態相關聯，該一或多個管理電路判定施加該參考電壓之結果，該一或多個管理電路基於該等結果及該所維持資訊判定該字線是否具有一異常高電阻部分。
  17. 如請求項16之非揮發性儲存裝置，其中作為該程式化之一部分，該一或多個管理電路將一第二參考電壓施加至該字線之該第一端以驗證非揮發性儲存元件是否被程式化至該第一資料狀態，該第一參考電壓具有一第一持續時間，該第二參考電壓具有短於該第一持續時間之一第二持續時間。
  18. 如請求項17之非揮發性儲存裝置，其中該第二持續時間不足以使該第二參考電壓致使意欲程式化至該第一資料狀態且通過該字線之該異常高電阻部分之非揮發性儲存元件傳導一電流，該第一持續時間足以使該第一參考電 壓致使意欲程式化至該第一資料狀態且通過該字線之該異常高電阻部分之非揮發性儲存元件傳導一電流。
  19. 如請求項17之非揮發性儲存裝置，其中在最初施加該等第一及第二參考電壓後，旋即將該字線之一第二端耦合至比該等第一及第二參考電壓大一毗鄰字線上之一電壓的一電壓，該第二持續時間不足以使該字線之該第二端返回至該第二參考電壓，該第一持續時間足以使該字線之該第二端返回至該第二參考電壓。
  20. 如請求項18之非揮發性儲存裝置，其中作為該判定該字線是否具有一異常高電阻部分之一部分，該一或多個管理電路判定既意欲程式化至該第一資料狀態又回應於該第一參考電壓而傳導一電流之該等非揮發性儲存元件是否大於該等非揮發性儲存元件之一臨限數目。
  21. 如請求項17之非揮發性儲存裝置，其進一步包括：複數組鎖存器，每一組鎖存器與該群組中之該等非揮發性儲存元件中之一者相關聯，與每一非揮發性儲存元件相關聯之該組鎖存器包含用於儲存待程式化至該非揮發性儲存元件中之資料狀態之資料鎖存器及在程式化中用於除儲存資料狀態資訊之外的一目的之一額外鎖存器，該一或多個管理電路將資訊維持於與該等非揮發性儲存元件中之每一者相關聯之該額外鎖存器中以便在程式化之後維持該資訊。
  22. 如請求項21之非揮發性儲存裝置，其中該一或多個管理電路在程式化完成之前釋出該等資料鎖存器中之至少一 者。
  23. 一種非揮發性儲存裝置，其包括：配置為NAND串之複數個非揮發性儲存元件；複數個字線，一第一字線與該複數個非揮發性儲存元件中之一非揮發性儲存元件群組相關聯，該複數個字線中之每一者具有一第一端；一或多個管理電路，其與該複數個字線連通，該一或多個管理電路程式化與一字線相關聯之一非揮發性儲存元件群組，該等非揮發性儲存元件被程式化至複數個資料狀態，該程式化包含將一第一參考電壓施加至該字線之一第一端以驗證該等資料狀態中之一第一資料狀態，該第一參考電壓具有一第一持續時間，該第一持續時間不足以使該第一參考電壓致使意欲程式化至該第一資料狀態且通過該字線中之一斷裂(break)之非揮發性儲存元件傳導一電流，該一或多個管理電路在該程式化完成之後維持指示該等非揮發性儲存元件中之哪些非揮發性儲存元件意欲程式化至該第一資料狀態之資訊，該一或多個管理電路在該程式化之後將一第二參考電壓施加至該字線之該第一端，該第二參考電壓與該第一資料狀態相關聯，其中該第二參考電壓具有長於該第一持續時間之一第二持續時間，其中該第二持續時間足以使該第二參考電壓致使意欲程式化至該第一資料狀態且通過該字線中之該斷裂之非揮發性儲存元件傳導一電流，該一或多個管理電路判定施加該第二參考電壓之結果，該一或多 個管理電路基於該等結果及該所維持資訊判定該字線是否缺陷。
  24. 如請求項23之非揮發性儲存裝置，其中作為該判定該字線是否缺陷之一部分，該一或多個管理電路判定既意欲程式化至該第一資料狀態又回應於該第二參考電壓而傳導一電流之該等非揮發性儲存元件是否大於該等非揮發性儲存元件之一臨限數目。
  25. 如請求項23之非揮發性儲存裝置，其中：該複數個非揮發性儲存元件具有一三維記憶體結構。
TW101141898A 2011-11-09 2012-11-09 缺陷字線偵測 TWI591636B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/292,556 US8630118B2 (en) 2011-11-09 2011-11-09 Defective word line detection

Publications (2)

Publication Number Publication Date
TW201333956A TW201333956A (zh) 2013-08-16
TWI591636B true TWI591636B (zh) 2017-07-11

Family

ID=47297436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141898A TWI591636B (zh) 2011-11-09 2012-11-09 缺陷字線偵測

Country Status (6)

Country Link
US (2) US8630118B2 (zh)
EP (1) EP2777046B1 (zh)
KR (1) KR101958508B1 (zh)
CN (1) CN104094356A (zh)
TW (1) TWI591636B (zh)
WO (1) WO2013070915A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305807B2 (en) * 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8630118B2 (en) * 2011-11-09 2014-01-14 Sandisk Technologies Inc. Defective word line detection
US20140198576A1 (en) * 2013-01-16 2014-07-17 Macronix International Co, Ltd. Programming technique for reducing program disturb in stacked memory structures
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
KR102170975B1 (ko) * 2013-10-31 2020-10-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 불량 워드라인 탐지 방법
US9501400B2 (en) 2013-11-13 2016-11-22 Sandisk Technologies Llc Identification and operation of sub-prime blocks in nonvolatile memory
KR102161738B1 (ko) * 2014-04-07 2020-10-05 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9436549B2 (en) * 2014-07-31 2016-09-06 Sandisk Technologies Llc Storage module and method for improved error correction by detection of grown bad bit lines
US9202593B1 (en) * 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9449694B2 (en) 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
US9437321B2 (en) 2014-10-28 2016-09-06 Sandisk Technologies Llc Error detection method
US20160172037A1 (en) * 2014-12-15 2016-06-16 Peter Wung Lee Novel lv nand-cam search scheme using existing circuits with least overhead
US9570160B1 (en) 2015-10-29 2017-02-14 Sandisk Technologies Llc Non-volatile storage system with defect detetction and early programming termination
US9711227B1 (en) 2016-04-28 2017-07-18 Sandisk Technologies Llc Non-volatile memory with in field failure prediction using leakage detection
US10481816B2 (en) * 2017-10-18 2019-11-19 Western Digital Technologies, Inc. Dynamically assigning data latches
KR102612891B1 (ko) * 2018-05-31 2023-12-13 에스케이하이닉스 주식회사 메모리 장치, 그것의 동작방법 및 메모리 시스템
JP2021190150A (ja) * 2020-06-02 2021-12-13 キオクシア株式会社 メモリシステム及びメモリコントローラ
JP2023037448A (ja) 2021-09-03 2023-03-15 キオクシア株式会社 半導体記憶装置及びイレーズ検証方法
KR20230050549A (ko) 2021-10-07 2023-04-17 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
CN116453572A (zh) * 2022-01-10 2023-07-18 长鑫存储技术有限公司 存储器的测试方法及测试装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157342B1 (ko) 1995-06-09 1998-12-01 김광호 불휘발성 반도체 메모리의 전압 센싱 방법
KR0172366B1 (ko) 1995-11-10 1999-03-30 김광호 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
US5771346A (en) 1996-10-24 1998-06-23 Micron Quantum Devices, Inc. Apparatus and method for detecting over-programming condition in multistate memory device
US5764568A (en) 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
KR100255957B1 (ko) 1997-07-29 2000-05-01 윤종용 전기적으로 소거 및 프로그램 가능한 메모리 셀들을 구비한반도체 메모리 장치
US6907497B2 (en) 2001-12-20 2005-06-14 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US7392436B2 (en) 2003-05-08 2008-06-24 Micron Technology, Inc. Program failure recovery
US6914823B2 (en) 2003-07-29 2005-07-05 Sandisk Corporation Detecting over programmed memory after further programming
US6917542B2 (en) 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
US7120051B2 (en) 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7158421B2 (en) 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US7420847B2 (en) 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7170804B2 (en) 2005-04-05 2007-01-30 Infineon Technologies Ag Test mode for detecting a floating word line
US7436733B2 (en) 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
TWI333210B (en) * 2006-06-01 2010-11-11 Sandisk Corp Non-volatile storage system and verify operation for non-volatile storage using different voltages
US7457163B2 (en) 2006-06-01 2008-11-25 Sandisk Corporation System for verifying non-volatile storage using different voltages
US7304893B1 (en) 2006-06-30 2007-12-04 Sandisk Corporation Method of partial page fail bit detection in flash memory devices
US7599223B2 (en) 2006-09-12 2009-10-06 Sandisk Corporation Non-volatile memory with linear estimation of initial programming voltage
US7440319B2 (en) 2006-11-27 2008-10-21 Sandisk Corporation Apparatus with segmented bitscan for verification of programming
KR100816220B1 (ko) 2007-03-14 2008-03-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 언더 프로그램 셀 검출 방법 및그를 이용한 프로그램 방법
US7577029B2 (en) 2007-05-04 2009-08-18 Mosaid Technologies Incorporated Multi-level cell access buffer with dual function
TWI352356B (en) 2008-01-07 2011-11-11 Etron Technology Inc Method for detecting erroneous word lines of a mem
US7852683B2 (en) 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
KR101427896B1 (ko) 2008-08-06 2014-08-11 삼성전자주식회사 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치 및그것을 포함하는 메모리 시스템
TWI406290B (zh) 2009-06-26 2013-08-21 Etron Technology Inc 一種字元線缺陷之偵測裝置與方法
KR101662271B1 (ko) 2009-06-29 2016-10-04 삼성전자주식회사 페이지 버퍼 및 이를 구비하는 비휘발성 반도체 메모리 장치
US8169822B2 (en) 2009-11-11 2012-05-01 Sandisk Technologies Inc. Data state-dependent channel boosting to reduce channel-to-floating gate coupling in memory
US8248850B2 (en) 2010-01-28 2012-08-21 Sandisk Technologies Inc. Data recovery for non-volatile memory based on count of data state-specific fails
WO2012032775A1 (ja) * 2010-09-07 2012-03-15 パナソニック株式会社 抵抗変化型不揮発性記憶装置の検査方法および抵抗変化型不揮発性記憶装置
US8726104B2 (en) * 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US8630118B2 (en) * 2011-11-09 2014-01-14 Sandisk Technologies Inc. Defective word line detection

Also Published As

Publication number Publication date
USRE46014E1 (en) 2016-05-24
KR101958508B1 (ko) 2019-07-04
US20130114342A1 (en) 2013-05-09
EP2777046A1 (en) 2014-09-17
KR20140109876A (ko) 2014-09-16
EP2777046B1 (en) 2017-05-31
US8630118B2 (en) 2014-01-14
CN104094356A (zh) 2014-10-08
TW201333956A (zh) 2013-08-16
WO2013070915A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
TWI591636B (zh) 缺陷字線偵測
JP6543362B2 (ja) メモリ内の第１の読出対応
CN106688042B (zh) 用于数据刷新的部分块擦除
JP6420504B2 (ja) メモリデバイスにおける異なるセンスノード電圧を使用するベリファイ動作
KR100853312B1 (ko) 메모리 소자들의 도통을 제 1 방향 및 제 2 방향으로테스트하는 비 휘발성 메모리에 대한 소거 검증
TWI391944B (zh) 非揮發性儲存裝置及用於程式化非揮發性儲存器之方法
CN102160118B (zh) 非易失性存储器阵列的最后字线的数据保持的改进
JP4646534B2 (ja) 不揮発性メモリの振舞いに基づくプログラミング
JP5575244B2 (ja) 選択的なメモリセルプログラムおよび消去
TW201333957A (zh) 用於非揮發性儲存器之不穩定程式化偵測
TWI451422B (zh) 非揮發性記憶體中改良讀取操作之程式化不同大小邊限及在選擇狀態補償感測之方法和系統
TWI389124B (zh) 於非揮發性記憶體中使用不同參考位準以改良感測之粗略／精細程式化確認方法及系統
KR20180048709A (ko) 비-휘발성 메모리에 대한 서브-블록 모드
KR20120025462A (ko) 비휘발성 저장장치를 위한 2 패스 소거
KR101903840B1 (ko) 비-휘발성 저장소에 대한 기입 데이터 보전
WO2015002901A1 (en) Detecting programmed word lines based on nand string current
TW201104681A (en) Detecting the completion of programming for non-volatile storage
KR20110106874A (ko) 메모리에 대한 적응적 소거 및 소프트 프로그래밍
TW200910352A (en) Apparatus and method of reducing power consumption during read operations in non-volatile storage
CN113821156A (zh) 前瞻识别潜在不可校正的误差校正存储器单元和现场对策
JP2009522703A (ja) 不揮発性メモリの書込動作における継続的な検証
TW201603022A (zh) 半導體記憶體裝置及記憶體系統
TWI384484B (zh) 非揮發性儲存器之阻抗感測及補償
CN115458018A (zh) 解决非易失性存储器结构中相邻平面干扰条件的对策模式
KR20120069109A (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees