TWI582988B - 關於一用於一鎵基半導體之金屬化之阻隔層之裝置及方法 - Google Patents

關於一用於一鎵基半導體之金屬化之阻隔層之裝置及方法 Download PDF

Info

Publication number
TWI582988B
TWI582988B TW101142954A TW101142954A TWI582988B TW I582988 B TWI582988 B TW I582988B TW 101142954 A TW101142954 A TW 101142954A TW 101142954 A TW101142954 A TW 101142954A TW I582988 B TWI582988 B TW I582988B
Authority
TW
Taiwan
Prior art keywords
layer
gaas
tan
ingap
emitter
Prior art date
Application number
TW101142954A
Other languages
English (en)
Other versions
TW201327813A (zh
Inventor
克里斯汀 希斯麻魯
彼得 約瑟夫 二世 札帕帝
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201327813A publication Critical patent/TW201327813A/zh
Application granted granted Critical
Publication of TWI582988B publication Critical patent/TWI582988B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

關於一用於一鎵基半導體之金屬化之阻隔層之裝置及方法
本發明大體係關於與雙極性電晶體相關聯之結構及製造程序。
本申請案主張於2011年11月16日申請且題為「DEVICES AND METHODOLOGIES RELATED TO TaN BARRIER FOR METALLIZATION OF InGaP」之美國臨時申請案第61/560,400號的優先權，該案之全文以引用的方式明確地併入本文中。
雙極性接面電晶體(BJT)通常包括藉由安置在發射極區域與集極區域之間的基極區域所形成之兩個背對背p-n接面。此等接面可包括PNP組態或NPN組態。雙極性功能性係得自其涉及電子及電洞兩者之操作。
異質接面雙極性電晶體(HBT)為一類型之BJT，其中不同半導體材料用於發射極區域及基極區域以產生異質接面。此組態可允許HBT在射頻(RF)應用中特別有用，該等應用包括高效率RF功率放大器。
根據數項實施，本發明係關於一種包括所選擇半導體層及在所選擇半導體層之上所形成之氮化鉭(TaN)層的金屬化結構。所選擇半導體包括與砷化鎵(GaAs)晶格匹配之寬帶隙半導體。該結構進一步包括在TaN層之上所形成之金屬層，使得TaN層在金屬層與所選擇半導體層之間形成阻 隔層。
在一些實施例中，所選擇半導體層可包括磷化銦鎵(InGaP)。在一些實施例中，TaN層可經組態以減小金屬層接觸InGaP層且以歐姆方式起作用之可能性。
在一些實施例中，該結構可進一步包括在InGaP層之下之第一砷化鎵(GaAs)層。在一些實施例中，該結構可進一步包括相對於第一GaAs層安置之金屬接點，以便促進與第一GaAs層之電連接。InGaP層可經定尺寸，使得在金屬層與金屬接點之間的電容經量測時，金屬化結構提供至少2.0 fF/μm2之電容密度。
在一些實施例中，第一GaAs層可為異質接面雙極性電晶體(HBT)之基極的部分，且InGaP層可為HBT之發射極的部分。該結構可進一步包括組態為HBT之集極的第二GaAs層，及半絕緣GaAs基板。在一些實施例中，HBT可組態為NPN電晶體或PNP電晶體。
在一些實施中，本發明係關於一種具有封裝基板之經封裝模組，該封裝基板經組態以接收複數個組件。該模組進一步包括安裝在封裝基板上之砷化鎵(GaAs)晶粒且具有積體電路(IC)。該晶粒包括GaAs基板及在GaAs基板之上所形成之所選擇半導體層。所選擇半導體包括與GaAs晶格匹配之寬帶隙半導體。該晶粒進一步包括金屬化總成，該金屬化總成具有在所選擇半導體層之上所形成的氮化鉭(TaN)層，及在該TaN層之上所形成之金屬層。TaN層在金屬層與所選擇半導體層之間形成阻隔層。
在一些實施例中，所選擇半導體層可包括磷化銦鎵(InGaP)。在一些實施例中，金屬化總成、InGaP層及GaAs基板可形成晶粒上高值電容元件。此晶粒上電容元件可為(例如)功率放大器電路、調諧網路電路或電力供應旁路電路之部分。
在一些實施例中，InGaP層可組態為異質接面雙極性電晶體(HBT)之發射極。此HBT可為(例如)經組態以放大射頻(RF)信號之功率放大器電路的部分。在此實例背景中，模組可為功率放大器模組。
根據一些實施，本發明係關於一種射頻(RF)裝置，該裝置具有天線，及耦接至該天線且經組態以處理射頻(RF)信號之收發器。RF裝置亦具有積體電路(IC)，該積體電路耦接至收發器或為收發器之部分，且經組態以促進RF信號之處理。IC在砷化鎵(GaAs)晶粒上實施。該晶粒包括GaAs基板及在該GaAs基板之上所形成之所選擇半導體層。所選擇半導體包括與GaAs晶格匹配之寬帶隙半導體。該晶粒進一步包括金屬化總成，該金屬化總成具有在所選擇半導體層之上所形成的氮化鉭(TaN)層，及在該TaN層之上所形成之金屬層。TaN層在金屬層與所選擇半導體層之間形成阻隔層。
在一些實施例中，RF裝置可為無線裝置。在一些實施例中，IC可為經組態以放大RF信號之功率放大器的部分。
在數個教示中，本發明係關於一種用於製造金屬化結構之方法。該方法包括提供或形成下伏半導體層，及在該下 伏半導體層之上形成所選擇半導體層。該方法進一步包括在所選擇半導體層之上形成氮化鉭(TaN)層，及在該TaN層之上形成金屬層。
在一些實施中，本發明係關於一種砷化鎵(GaAs)晶粒，該晶粒包括GaAs基板及在該GaAs基板之上所形成之所選擇半導體層。所選擇半導體包括與GaAs晶格匹配之寬帶隙半導體。該晶粒進一步包括金屬化總成，該金屬化總成具有在所選擇半導體層之上所形成的氮化鉭(TaN)層，及在TaN層之上所形成之金屬層。TaN層在金屬層與所選擇半導體層之間形成阻隔層。
在一些實施例中，所選擇半導體層可包括磷化銦鎵(InGaP)。在一些實施例中，金屬化總成、所選擇半導體層及GaAs基板可形成高值電容元件。在一些實施例中，所選擇半導體層可組態為異質接面雙極性電晶體(HBT)之發射極。在此組態中，GaAs基板可包括組態為基極之第一GaAs層及組態為HBT之集極的第二GaAs層。
根據一些實施，本發明係關於一種用於製造異質接面雙極性電晶體(HBT)之方法。該方法包括提供或形成砷化鎵(GaAs)基板，及在該GaAs基板之上形成集極層、基極層及發射極層。該方法進一步包括在該發射極層之上形成阻隔層、在該阻隔層之上形成金屬層，及量測該金屬層與該基極層之間的電容，其中該電容表示發射極層的厚度。
在一些實施例中，發射極層可包括磷化銦鎵(InGaP)。在一些實施例中，發射極層可包括突出部分。在一些實施 例中，集極層、基極層及發射極層可組態為NPN電晶體。在一些實施例中，阻隔層可包括氮化鉭(TaN)。在一些實施例中，該方法可進一步包括在基極層上形成金屬接點。在一些實施例中，該方法可進一步包括調整製程參數，使得電容在所選擇範圍內。
在數項實施中，本發明係關於一種用於監視異質接面雙極性電晶體(HBT)製造程序之系統。該系統包括製程總成，該製程總成經組態以在基極層之上形成發射極層、在該發射極層之上形成阻隔層，且在該阻隔層之上形成金屬層。該系統進一步包括監視總成，該監視總成經組態以量測該金屬層與該基極層之間的電容，其中該所量測電容表示發射極層之厚度。
在一些實施例中，發射極層可包括磷化銦鎵(InGaP)。在一些實施例中，發射極層可包括突出部分。在一些實施例中，阻隔層可包括氮化鉭(TaN)。
在一些實施例中，該製程總成可經進一步組態以在基極層上形成金屬接點。在一些實施例中，該系統可進一步包括製程控制總成，該製程控制總成經組態以調整製程參數，使得電容在所選擇範圍內。
根據一些教示，本發明係關於一種用於監視半導體製造程序之方法。該方法包括提供或形成下伏半導體層，及在該下伏半導體層之上形成所選擇半導體層。所選擇半導體包括與砷化鎵(GaAs)晶格匹配之寬帶隙半導體。該方法進一步包括在所選擇半導體層之上形成氮化鉭(TaN)層，及 在該TaN層之上形成金屬層。該方法進一步包括量測該金屬層與該下伏半導體層之間的電容，以獲得對所選擇半導體層之厚度的估計。
在一些實施例中，該方法可進一步包括在所量測電容在所選擇範圍之外的情況下，調整製程參數。
在一些實施例中，可基於金屬層表現為平行板電容器之一部分的近似而自所量測電容計算所選擇半導體層之厚度。在一些實施例中，所選擇半導體層可包括磷化銦鎵(InGaP)。在一些實施例中，下伏半導體層可包括砷化鎵(GaAs)。在一些實施例中，InGaP層及GaAs層可分別為異質接面雙極性電晶體(HBT)之發射極及基極。在一些實施例中，金屬層、TaN層、InGaP層及GaAs層形成高值電容器，該高值電容器具有至少2.0 fF/μm2之電容密度。
根據數項實施，本發明係關於一種金屬化結構，該金屬化結構包括第一類型砷化鎵(GaAs)層及安置在該GaAs層之上的第二類型磷化銦鎵(InGaP)層，其中第二類型不同於第一類型。該金屬化結構進一步包括安置在InGaP層之上的氮化鉭(TaN)層，及安置在該TaN層之上的金屬層。
在一些實施例中，TaN層可組態為金屬層與InGaP層之間的阻隔層，以減小金屬化結構以歐姆方式起作用之可能性。第一類型GaAs層可包括P型GaAs層；且第二類型InGaP層可包括n型InGaP層。金屬層包括M1金屬層。
在一些實施例中，金屬化結構可進一步包括相對於GaAs層安置之金屬接點，以便促進與GaAs層之電連接。 InGaP層可經定尺寸，使得在金屬層與金屬接點之間的電容經量測時，該結構提供大於或等於所選擇值之電容密度。電容密度之此所選擇值可為至少2.0 fF/μm2。
在一些實施例中，第一類型GaAs層可為異質接面雙極性電晶體(HBT)之基極的部分，且第二類型InGaP層可為HBT之發射極的部分。在一些實施例中，發射極可具有突出部分。
在一些實施中，本發明係關於一種異質接面雙極性電晶體(HBT)，該異質接面雙極性電晶體具有半絕緣砷化鎵(GaAs)基板、安置在該基板之上的集極層、安置在該集極之上的第一類型GaAs基極層，及安置在該基極層之上的第二類型磷化銦鎵(InGaP)發射極層，其中該第二類型不同於該第一類型。HBT進一步包括安置在該發射極層之上的氮化鉭(TaN)層，及安置在該TaN層之上的金屬層。
在一些實施例中，HBT可進一步包括安置在集極層與GaAs基板之間的子集極層。子集極層可包括n+ GaAs，集極層可包括n- GaAs，基極層可包括p+ GaAs，且發射極層可包括n- InGaP。
在數項實施中，本發明係關於一種具有積體電路(IC)之砷化鎵(GaAs)晶粒。該晶粒包括金屬化結構，該金屬化結構包括：第一類型GaAs層；安置在該GaAs層之上的第二類型磷化銦鎵(InGaP)層，其中該第二類型不同於該第一類型；安置在該InGaP層之上的氮化鉭(TaN)層；及安置在該TaN層之上的金屬層。
在一些實施例中，金屬化結構可為電容器之部分。在一些實施例中，金屬化結構可為異質接面雙極性電晶體之部分。
根據一些實施，本發明係關於一種經封裝模組，該經封裝模組包括封裝基板，及安裝在該封裝基板上且具有積體電路(IC)之砷化鎵(GaAs)晶粒。該晶粒包括金屬化結構，該金屬化結構包括：第一類型GaAs層；安置在該GaAs層之上的第二類型磷化銦鎵(InGaP)層，其中該第二類型不同於該第一類型；安置在該InGaP層之上的氮化鉭(TaN)層；及安置在該TaN層之上的金屬層。
根據一些實施，本發明係關於一種射頻(RF)裝置，該裝置包括天線，及耦接至該天線且經組態以處理RF信號之收發器。RF裝置進一步包括積體電路(IC)，該積體電路耦接至收發器或為收發器之部分。IC在砷化鎵(GaAs)晶粒上實施，且IC包括金屬化結構，該金屬化結構包括：第一類型GaAs層；安置在該GaAs層之上的第二類型磷化銦鎵(InGaP)層，其中該第二類型不同於該第一類型；安置在該InGaP層之上的氮化鉭(TaN)層；及安置在該TaN層之上的金屬層。
在數項實施中，本發明係關於一種用於製造金屬化半導體結構之方法。該方法包括形成或提供第一類型砷化鎵(GaAs)層，及在該GaAs層之上形成第二類型磷化銦鎵(InGaP)層，其中該第二類型不同於該第一類型。該方法進一步包括在該InGaP層之上形成氮化鉭(TaN)層，及在該 TaN層之上形成金屬層。
在一些實施中，本發明係關於一種用於製造異質接面雙極性電晶體(HBT)之方法。該方法包括提供或形成半絕緣砷化鎵(GaAs)基板，在該基板之上形成集極層，在該集極之上形成第一類型GaAs基極層，及在該基極層之上形成第二類型磷化銦鎵(InGaP)發射極層，其中該第二類型不同於該第一類型。該方法進一步包括在該發射極層之上形成氮化鉭(TaN)層，及在該TaN層之上形成金屬層。在一些實施例中，此HBT可包括NPN HBT。
根據一些實施，本發明係關於一種用於監視異質接面雙極性電晶體(HBT)製造程序之系統。該系統包括經組態以金屬化具有突出部分之發射極的組件，該發射極包括磷化銦鎵(InGaP)。該系統進一步包括經組態以量測與金屬化發射極相關聯之電容的監視組件，其中該所量測電容表示發射極的厚度。
在一些實施例中，可基於金屬化發射極表現為平行板電容器之近似而自所量測電容計算發射極之厚度。在一些實施例中，該系統可進一步包括程序控制組件，該組件經組態以在所量測電容或所計算發射極厚度在所要範圍之外的情況下調整HBT製造程序的至少一部分。
在數項實施中，本發明係關於一種用於監視異質接面雙極性電晶體(HBT)製造程序之方法。該方法包括藉由提供或形成磷化銦鎵(InGaP)發射極來金屬化發射極；形成氮化鉭(TaN)層及金屬層，使得TaN層充當金屬層與發射極之 間的阻隔層。該方法進一步包括量測與金屬化發射極相關聯之電容，以獲得對發射極之厚度的估計。
在一些實施中，本發明係關於一種金屬化結構，該金屬化結構包括所選擇半導體層、金屬層及氮化鉭(TaN)層，該氮化鉭層安置在金屬層與所選擇半導體層之間以便充當阻隔層。所選擇半導體包括與砷化鎵(GaAs)晶格匹配之寬帶隙半導體。在一些實施例中，所選擇半導體層可包括磷化銦鎵(InGaP)層。
出於概述本發明之目的，已在本文中描述本發明之某些態樣、優點及新穎特徵。應理解，未必可根據本發明之任何特定實施例達成所有此等優點。因此，可以如下方式體現或執行本發明：達成或最佳化如本文中所教示之一優點或優點群組，而未必達成如本文中可能教示或提出之其他優點。
本發明與美國專利申請案第＿＿＿號[代理人案號SKYWRKS.391A2]相關，該美國專利申請案題為「SYSTEMS AND METHODS FOR MONITORING HETEROJUNCTION BIPOLAR TRANSISTOR PROCESSES」，與本發明在同一天申請，且其全部內容特此以引用的方式併入本文中。
本文中所提供之標題(若存在)僅為方便起見，且未必影響所主張之本發明的範疇或含義。
InGaP(磷化銦鎵)/GaAs(砷化鎵)異質接面雙極性電晶體 (HBT)廣泛用於無線應用，此係因為其具有極佳特徵，諸如高功率密度及高效率。InGaP發射極結構可提供勝於AlGaAs發射極結構之重大效能優點。舉例而言，InGaP發射極HBT可展現在溫度及偏壓穩定性方面之改良，以及顯著增強的可靠性。此外，InGaP發射極HBT亦可更易於製造。
HBT之效能及可靠性可極大地受發射極及其突出部分之效力影響。此突出部分通常減小複合電流(recombination current)，以藉此提供更好的裝置定標及改良之可靠性。在合乎需要的功能性中之此效力可基於發射極/突出部分之厚度。
在本文中出於描述之目的，將假定HBT之發射極包括突出部分特徵。此組合有時稱為「發射極/突出部分」或僅稱為「發射極」。然而，應理解，本發明之一或多個特徵亦可在發射極不包括突出部分之HBT中實施。
給定HBT之發射極厚度的重要性，監視此厚度之品質可允許更好的線內品質控制及晶圓篩選。在AlGaAs HBT製程中，突出部分監視器可藉由使用第一互連金屬(M1)層作為頂部電極而達成。諸如Ti/Pt/Au堆疊之金屬層可直接沈積在AlGaAs鈍化突出部分上，以在M1與HBT基極(例如，p+基極)之間形成MIS(金屬-絕緣體-半導體)電容器。此結構之線內電容量測可允許對AlGaAs突出部分厚度及品質之監視。然而，藉由InGaP HBT製程，此金屬化結構不工作，此係因為施加至InGaP之金屬不形成高品質肖特基接 點。在一些情形下，在InGaP HBT製程中之金屬(在前述AlGaAs HBT製程中所使用)之施加可導致金屬擊穿InGaP突出部分且以歐姆方式起作用。
本文中描述關於允許監視InGaP突出部分之有效方式之金屬化結構的裝置及方法。如本文中所描述，此InGaP突出部分可為GaAs HBT之部分，及/或高值電容器。
在一些實施中，TaN(氮化鉭)可用作第一金屬(M1)與InGaP層之間的阻隔層。可藉由呈此組態之TaN層提供之性質或功能性可包括(例如)阻隔層功能性、改良之黏著力、減少的擴散、與金屬或介電質之減少的反應性，及/或在製造程序期間之穩定性。儘管在TaN材料之背景中已描述，但應理解，具有類似性質之材料亦可被利用。舉例而言，TiN(氮化鈦)及NbN(氮化鈮)為亦可在類似應用(包括GaAs製程)中利用之金屬氮化物材料。在TaN材料之背景中，M1與InGaP層之間的TaN阻隔層可使用沈積方法而形成，該等沈積方法諸如物理氣相沈積(PVD)(諸如，濺鍍、蒸發)、化學氣相沈積(CVD)、金屬有機CVD(MOCVD)、電漿輔助CVD(PACVD)，及金屬有機原子層沈積(MOALD)。此TaN阻隔層可具有在以下範圍內之厚度：例如，10 nm至200 nm、20 nm至100 nm、30 nm至70 nm，或40 nm至60 nm。在本文中所描述之各種實例中，TaN阻隔層具有約50 nm之厚度。
類似地，儘管在InGaP半導體及製程之背景中已描述，但應理解，本發明之一或多個特徵亦可在其他半導體材料 及製程(包括其他HBT製程)中實施。在本文中出於描述之目的，諸如InGaP之半導體材料有時稱為所選擇半導體。InGaP為與砷化鎵(GaAs)晶格匹配之寬帶隙半導體的實例。因此，所選擇半導體可包括與GaAs晶格匹配、實質上與GaAs晶格匹配或能夠與GaAs晶格匹配之寬帶隙半導體。
圖1A示意性地展示關於具有阻隔層(諸如，TaN層)之InGaP(諸如，InGaP發射極)之金屬化的一或多個特徵可在電容器10中實施。在一些實施例中，此電容器在約0伏特下可具有約3 fF/μm2之相對高值電容密度，該電容密度約為以類似方式定大小之堆疊電容器之電容密度的兩倍。在一些實施例中，如本文中所描述之具有具TaN阻隔層之金屬化InGaP的電容器可具有至少2.8 fF/μm2、2.5 fF/μm2或2.0 fF/μm2之電容密度。
圖1B示意性地展示關於如本文中所描述之InGaP之金屬化的一或多個特徵可在HBT 12中實施。在一些實施例中，此HBT可具有InGaP發射極，其品質(諸如，厚度)可在製造期間得以監視。本文中更詳細地描述此突出部分監視之實例。
圖2展示在一些實施例中，具有如本文中所描述之一或多個特徵的電容器10及/或HBT 12可在積體電路(IC)20中實施。在HBT 12之背景中，IC 20可包括利用HBT之電路。舉例而言，IC 20可包括射頻(RF)相關電路，其中高功率效率為所要的。更特定言之，IC 20可包括用於RF功率放大 器之電路，該等RF功率放大器經組態以用於無線裝置。在電容器10之背景中，IC 20可包括高電容密度為所要之電路。更特定言之，功率放大器、調諧網路及電力供應旁路電路為此等電容器中之一或多者可提供有益功能性的實例。
圖3展示在一些實施例中，圖2之一或多個IC可實施為半導體晶粒30之部分。在所展示之實例中，第一IC 20描繪為包括高值電容器10；且第二IC 20描繪為包括HBT 12。如參看圖2所描述，應理解，實例IC中之每一者可包括電容器10及HBT 12中之任一者或兩者。
在一些實施中，晶粒30可包括GaAs晶粒。在一些實施例中，晶粒30可經組態以用於安裝至諸如疊層之基板上，以容納線接合或覆晶連接。
圖4A示意性地展示在一些實施例中，如本文中所描述之具有電容器10及/或HBT 12之IC 20可在經封裝模組40中實施。在一些實施例中，此IC可在晶粒(例如，圖3之晶粒30)上實施。模組40可進一步包括一或多個封裝結構44，該一或多個封裝結構提供(例如)針對晶粒30之IC 20的安裝基板及保護。模組40可進一步包括連接特徵42，諸如經組態以提供至及來自IC 20之電連接的連接器及端子。
圖4B及圖4C展示模組40之平面圖及側視圖，該模組40可為圖4A之模組40的更特定實例。實例模組40可包括經組態以接收複數個組件之封裝基板44。在一些實施例中，此等組件可包括具有如本文中所描述之一或多個特徵的HBT 晶粒20。舉例而言，晶粒20可包括具有本文中所描述之一或多個特徵的HBT及/或電容器。在一些實施例中，此HBT及/或電容器可為功率放大器12之部分。在晶粒20上所形成之複數個連接墊45可促進至基板44上之連接墊46的諸如線接合42之電連接，以促進各種信號至及來自晶粒20之傳遞。
在一些實施例中，安裝在封裝基板44上或在封裝基板44上或在封裝基板44中形成之組件可進一步包括(例如)一或多個表面安裝裝置(SMD)(例如，47)及一或多個匹配網路(未圖示)。在一些實施例中，封裝基板44可包括層壓基板。
在一些實施例中，模組40亦可包括一或多個封裝結構，以(例如)提供保護且促進模組40之更容易處置。此封裝結構可包括包覆成型43，該包覆成型在封裝基板44之上形成且經定尺寸以實質上囊封其上之各種電路及組件。
應理解，儘管模組40在基於線接合之電連接的背景中得以描述，但本發明之一或多個特徵亦可在其他封裝組態(包括覆晶組態)中實施。
圖5A示意性地展示在一些實施例中，諸如圖4之模組40的組件可包括在RF裝置50中。此RF裝置可包括無線裝置，諸如蜂巢式電話、智慧型電話、平板電腦，或經組態以用於語音及/或資料通信之任何其他攜帶型裝置。在圖5A中，模組40描繪為包括如本文中所描述之電容器10及/或HBT 12。RF裝置50描繪為包括諸如天線54之其他共同 組件，且亦經組態以接收或促進諸如電池之電源供應器52。
圖5B展示圖5A之無線裝置50可實施之方式的更特定實例。在圖5B中，實例無線裝置50展示為包括模組40(例如，PA模組)，該模組具有如本文中所描述之一或多個特徵。舉例而言，PA模組40可包括複數個HBT功率放大器12，該等HBT功率放大器經組態以針對與不同頻帶及/或模式相關聯之RF信號提供放大。
在實例無線裝置50中，PA模組40可向開關66提供經放大RF信號(經由雙工器64)，且開關66可將經放大RF信號投送至天線54。PA模組40可自收發器65接收未放大RF信號，該收發器可以已知方式組態及操作。收發器65亦可經組態以處理所接收信號。收發器65展示為與基頻子系統63互動，該基頻子系統經組態以提供適合於使用者之資料及/或語音信號與適合於收發器65之RF信號之間的轉換。收發器65亦展示為連接至電力管理組件62，該電力管理組件經組態以管理用於無線裝置50之操作的電力。此電力管理組件亦可控制基頻子系統63及無線裝置50之其他組件的操作。
基頻子系統63展示為連接至使用者介面60，以促進提供給使用者及自使用者所接收之語音及/或資料之各種輸入及輸出。基頻子系統63亦可連接至記憶體61，該記憶體經組態以儲存資料及/或指令，以促進無線裝置之操作及/或為使用者提供資訊之儲存。
在一些實施例中，雙工器64可允許傳輸操作及接收操作使用共同天線(例如，54)同時執行。在圖5B中，所接收信號展示為投送至「Rx」路徑(未圖示)，該等「Rx」路徑可包括(例如)低雜訊放大器(LNA)。
實例雙工器64通常用於分頻雙工(FDD)操作。應理解，其他類型之雙工組態亦可被實施。舉例而言，具有分時雙工(TDD)組態之無線裝置可包括各別低通濾波器(LPF)而非雙工器，且開關(例如，圖5B中之66)可經組態以提供頻帶選擇功能性，以及Tx/Rx(TR)切換功能性。
數個其他無線裝置組態可利用本文中所描述之一或多個特徵。舉例而言，無線裝置無需為多頻帶裝置。在另一實例中，無線裝置可包括額外天線(諸如，分集天線)，及額外連接性特徵(諸如，Wi-Fi、藍芽及GPS)。
圖6展示HBT 12結構之實例，該HBT 12結構具有用阻隔層126(諸如，TaN層)之上的導體130(諸如，M1層)金屬化之InGaP發射極(具有突出部分)122(諸如，n- InGaP)。此金屬化發射極展示為安置在基極層120(諸如，p+ GaAs層)之上。基極接點124展示為安置在基極層120之上，以便促進與基極層120之電連接。出於描述之目的，包括M1層130、TaN阻隔層126、InGaP發射極122、基極層120及基極接點124之總成可視為高值電容器10。本文中描述關於此電容器之額外細節。
圖6進一步展示可充當電容器10之前述總成可安置在集極層118(諸如，n- GaAs層)之上。集極層118可又安置在子 集極層114(諸如，n+ GaAs層)之上。集極接點116亦可安置在子集極層114之上。子集極層114可又安置在半絕緣基板110(諸如，半絕緣GaAs基板)之上。
圖6進一步展示可圍繞發射極122及基極120形成鈍化結構128。對基極接點124之存取展示為由藉由鈍化結構128所界定之開口132提供。HBT 12可進一步包括隔離結構112，該等隔離結構經組態以針對HBT 12提供隔離。
儘管實例HBT結構12在NPN GaAs組態之背景中得以描述，但諸如PNP GaAs之其他組態亦可得益於如本文中所描述的一或多個特徵。此外，金屬化具有阻隔層(諸如，TaN層)之HBT之發射極層的概念亦可在其他類型之HBT中實施。
圖7展示參看圖6所描述之電容器結構10之放大視圖。在所展示之實例組態中，TaN層可用作阻隔層126，且M1金屬層可用作導體130。以前述方式所形成之總成可產生具有用於M1電極130之肖特基行為(描繪為152)的二極體組態150，從而引起所要MIS電容器形成。基極層120與發射極層122之間的接面可表現為如所展示之二極體154。
在一些實施例中，如參看圖6所描述，電容器結構10可為HBT(12)結構之一部分。在一些實施例中，電容器結構10可用作高值電容器，而不與HBT相關聯。
圖8A及圖8B展示可基於圖6及圖7之實例而實施之實例電容器結構10的佈局及側向剖面圖。基極層120描繪為在下伏層202之上所形成的矩形區域。發射極(具有突出部 分)122描繪為在基極層120之區域之上及內所形成的矩形區域。用於提供至基極接點124(在圖8A中未展示)之電連接的開口132描繪為具有呈倒U形狀之佔據面積的通路。如圖8B中所展示，基極接點124展示為經由導體206連接至M1金屬層204。實例M1金屬層204描繪為亦具有倒U形之佔據面積。
圖8A及圖8B進一步展示TaN阻隔層126可在發射極122之上形成且具有矩形佔據面積。此矩形可定尺寸(長度L及寬度W)，以便巢套在M1金屬層204的倒U形狀內。TaN阻隔層126亦描繪為具有厚度(圖8B中之208)。M1金屬層130展示為在TaN阻隔層126之上形成且具有倒T形之佔據面積。TaN層126可定尺寸，使得T形狀之腿部分覆蓋TaN阻隔層126且亦巢套在M1金屬層204的倒U形狀內。
圖9展示電容器結構10(圖7及圖8)之I-V曲線，該電容器結構具有不同TaN層區域值。所量測(在發射極端子130與基極端子204之間)I-V曲線展示經測試之裝置具有所要肖特基行為，該肖特基行為指示所要InGaP突出部分厚度及品質。若InGaP突出部分過薄，則此I-V曲線可表現得幾乎如同TaN層與p型基極層之間的穿隧二極體(歸因於薄的InGaP層而具有非常低的接通電壓)。
圖10展示隨具有不同TaN層區域值之電容器結構10(圖7及圖8)之電壓而變的電容曲線(在發射極端子130與基極端子204之間量測)。由於電容器結構10可近似為平行板電容器(其中電容C與面積成比例)，因此如所期望，所量測電 容值隨著面積增加而增加。由於平行板電容C亦與電極之間的間隙距離成反比，因此所量測電容值將近似與給定TaN層區域之發射極的厚度成反比。因此，此電容量測可提供關於發射極厚度之資訊。本文中更詳細地描述此厚度判定之實例應用。
圖10進一步展示電容器結構10之一或多個層可經組態以調整電容器結構10的操作電壓範圍。舉例而言，所展示之區域狀況中的每一者，資料點包括屬於「作用中」及「植入」組態之彼等資料點。在曲線中，「植入」資料點一般自左側(小於-2 V)開始，且「作用中」資料點一般自約-1.5 V開始。本文中出於描述之目的，作用中組態指代如生長之磊晶層；且植入組態指代在意欲中斷晶格且由此提供裝置之間的電隔離之程序中的損壞植入。在圖10之實例的背景中，植入可能損壞發射極及基極兩者，但其目標深得多。作用中狀況展示為具有在約-1 V至約+4 V之間的合乎需要之操作範圍(其中電容一般為平坦的)，而植入狀況一般在約-2 V至約+3 V之間操作。
圖11及圖12展示與所要平度回應之更明確偏差。圖11展示作用中及植入狀況之區域電容密度(F/μm2)的曲線；且圖12展示發射極之邊沿(周邊)電容(F/μm)的曲線。藉由特徵化各種區域及周邊組態，可與周邊組件分開地獲得電容之區域組件。如本文中所描述，區域及周邊貢獻兩者可在有關之電壓範圍內提供相對平坦的回應。前述方法亦允許更好地估計區域組件占主導之更大裝置的電容。
在圖11中，植入狀況之偏差在約+3 V下易於顯而易見，而作用中狀況向外擴展至約+4 V。在圖12中，作用中狀況之偏差在約-1 V下亦易於顯而易見，而植入狀況向外擴展至約-2 V。因此，在圖10至圖12中之實例展示操作電壓範圍可按需要或需求來調整。舉例而言，若在負電壓側需要具有擴展範圍，則植入可提供此擴展。在另一實例中，若在正電壓側需要具有擴展範圍，則維持作用中組態可提供此擴展。
圖13展示可經實施以製造具有如本文中所描述之一或多個特徵之電容器結構的程序300。在區塊302中，可形成或提供作用層。在一些實施中，此作用層可包括p+ GaAs層。在區塊304中，可在作用層之上形成InGaP層。在區塊306中，可在InGaP層之上形成TaN層。在區塊308中，可在TaN層之上形成金屬層，使得TaN層充當金屬層與InGaP層之間的阻隔層。在區塊310中，可形成作用層之電接點。在一些實施中，金屬層及電接點可在電容器結構用作電容器元件的情況下充當電極。
圖14展示可經實施以製造具有如本文中所描述之一或多個特徵之HBT結構的程序320。在區塊322中，可形成或提供基板。在一些實施例中，此基板可包括半絕緣GaAs基板。在區塊324中，可在基板之上形成集極。在一些實施中，此集極可包括在基板之上所形成之n+ GaAs子集極層，及在子集極層之上所形成的n- GaAs集極層。在區塊326中，可在集極之上形成基極。在一些實施中，此基極 可包括在集極層之上所形成之p+ GaAs基極層。在區塊328中，可在基極之上形成具有突出部分之發射極。在一些實施中，此發射極可包括在基極層之上所形成之n- InGaP發射極層。在區塊330中，可在發射極之上形成阻隔層。在一些實施中，此阻隔層可包括在發射極層之上所形成之TaN阻隔層。在區塊332中，可在阻隔層之上形成金屬結構，使得阻隔層處於金屬結構與發射極之間。在一些實施中，此金屬結構可包括在阻隔層之上所形成之M1金屬層。諸如用於基極及集極之接點的其他結構亦可在適當階段形成。
圖15展示可實施為圖14之程序320之更特定實例的程序340。在區塊342中，可提供半絕緣GaAs基板。在區塊344中，可在基板之上形成n+ GaAs子集極層。在區塊346中，可在子集極層之上形成n- GaAs集極層。在區塊348中，可在集極層之上形成p+ GaAs基極層。在區塊350中，可在基極層之上形成n- InGaP發射極層。在區塊352中，可在發射極層之上形成TaN阻隔層。在區塊354中，可形成M1金屬層，使得TaN阻隔層處於M1層與InGaP發射極層之間。
圖16展示在一些實施中，可在HBT製程監視系統400中利用本文中所描述之一或多個特徵。此系統可包括(例如)經組態以形成InGaP發射極之組件402。在一些實施中，此等發射極可在晶圓上形成，以便促進複數個HBT裝置之製造。系統400亦可包括經組態以執行電容量測之組件404。此組件可執行對本文中所描述之電容器結構之電容的量 測，其中發射極之厚度可影響電容。系統400亦可包括經組態以執行程序控制之組件406。此組件可監視基於電容量測所形成之發射極的厚度，且執行對發射極形成程序之維持或調整，以便產生具有所要性質(諸如，所要厚度)的發射極。
圖17展示可藉由圖16之HBT製程監視系統400執行或經執行以促進圖16之HBT製程監視系統400的程序410。程序410一般可包括用於HBT裝置之部分製造的子程序(例如，412至420)、用於此裝置之量測的子程序(例如，430及432)，及用於基於此量測之程序控制的子程序(例如，450)。應理解，前述實例子程序可在單一設施處或在兩個或兩個以上不同設施處執行。
在區塊412中，可在晶圓上形成基極層(例如，p+ GaAs)。在一些實施中，此晶圓可已包括其他HBT組件(例如，子集極層及集極層)。在區塊414中，可在基極層之上形成InGaP發射極。在區塊416中，可針對基極層形成電連接。在一些實施中，此電連接可包括基極接點(例如，圖6中之124)。在區塊418中，可在InGaP發射極之上形成TaN層。在區塊420中，可在TaN層之上形成金屬層(例如，M1金屬層)。
在區塊430中，可量測金屬層與電連接之間的電容，該金屬層與InGaP發射極相關聯，且該電連接與基極層相關聯。在區塊432中，可基於所量測電容來計算InGaP發射極之厚度。本文中更詳細地描述此厚度可被計算之方式的實 例。
在區塊450中，可基於InGaP發射極之所計算厚度來執行程序控制。此程序控制可包括(例如)對InGaP發射極形成程序之維持或調整，以便產生具有在所要範圍內之厚度的發射極。
圖18至圖20展示與在樣本晶圓上之各種位置處所形成之InGaP發射極相關聯的量測及所計算值的實例。圖18展示電容密度量測以及電容密度值之分佈的常態分位圖(normal quantile plot)。如所展示，平均電容密度為約3.00 fF/μm2。
圖19展示自電容量測所計算之發射極突出部分厚度值以及該等厚度值之分佈的常態分位圖。如本文中所描述，本文中所描述之各種電容器結構可近似為平行板電容器。因此，電容C可表達為，其中ε r 表示相對電容率或介電常數(針對InGaP為約11.75)，ε 0 表示介電常數(大約8.854x10-12 F/m)，A表示面積，且d表示厚度。因此，可自電容密度(C/A)值計算厚度(d)值。
跨越樣本晶圓之發射極厚度值的分佈描繪為圖20中之輪廓圖。在所展示之實例中，中心區域具有較小厚度值(例如，約330埃)；且邊緣部分具有較大厚度值(例如，約350埃)。
基於前述內容，可達成數個程序驗證及/或調整。舉例而言，假設發射極厚度之可接受範圍包括所有所監視厚度值。接著，監視程序已驗證至少發射極資訊部分正以合乎 需要之方式達成。在另一實例中，假設實質上所有所監視厚度值在可接受範圍之外。接著，可存在需要識別及解決之一些系統問題。在又一實例中，假設厚度值在晶圓之一位置處過小及/或在另一位置處過大。接著，改進發射極沈積技術以獲得厚度值跨越晶圓之更均勻分佈可為可能的。
除非上下文另外清楚地要求，否則遍及描述及申請專利範圍，詞「包含」及其類似者應以包括性意義解釋，與排他性或詳盡性意義相反；亦即，意義為「包括(但不限於)」。如本文中一般使用，詞「耦接」指代兩個或兩個以上元件可直接連接抑或藉由一或多個中間元件連接。另外，當用於本申請案中時，詞「本文中」、「上文」、「下文」及類似重要性之詞應指代本申請案整體而非指代本申請案之任何特定部分。在上下文准許之情況下，使用單數或複數數目之以上實施方式中的詞亦可分別包括複數或單數數目。關於兩個或兩個以上項目之清單的詞「或」，該詞涵蓋該詞之所有以下解譯：清單中之項目中的任一者、清單中之所有項目，及清單中之項目的任何組合。
本發明之實施例的以上詳細描述不欲為詳盡的或將本發明限於上文所揭示之精確形式。如熟習相關技術者將認識到，儘管上文出於說明性目的而描述了本發明之特定實施例及實例，但各種等效修改在本發明之範疇內係可能的。舉例而言，儘管以給定次序呈現了程序或區塊，但替代性實施例可以不同次序執行具有步驟之常式或使用具有區塊 的系統，且一些程序或區塊可被刪除、移動、添加、細分、組合，及/或修改。此等程序或區塊中之每一者可以多種不同方式來實施。又，儘管時常將程序或區塊展示為連續執行的，但此等程序或區塊可替代地並行執行，或可在不同時間執行。
本文中所提供的本發明之教示可應用於其他系統，未必為上文所描述之系統。可組合上文所描述之各種實施例的元件及動作以提供其他實施例。
儘管已描述本發明之一些實施例，但此等實施例已僅藉由實例呈現，且不欲限制本發明之範疇。事實上，本文中所描述之新穎方法及系統可以多種其他形式體現；此外，在不脫離本發明之精神的情況下，可進行在本文中所描述之方法及系統的形式上之各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋將屬於本發明之範疇及精神的此等形式或修改。
10‧‧‧電容器/高值電容器/電容器結構
12‧‧‧異質接面雙極性電晶體/功率放大器/HBT功率放大器/HBT結構
20‧‧‧積體電路/HBT晶粒
30‧‧‧半導體晶粒
40‧‧‧經封裝模組/PA模組
42‧‧‧連接特徵/線接合
43‧‧‧包覆成型
44‧‧‧封裝結構/封裝基板
45‧‧‧連接墊
46‧‧‧連接墊
47‧‧‧表面安裝裝置(SMD)
50‧‧‧RF裝置/無線裝置
52‧‧‧電源供應器
54‧‧‧天線
60‧‧‧使用者介面
61‧‧‧記憶體
62‧‧‧電力管理組件
63‧‧‧基頻子系統
64‧‧‧雙工器
65‧‧‧收發器
66‧‧‧開關
110‧‧‧半絕緣基板
112‧‧‧隔離結構
114‧‧‧子集極層
116‧‧‧集極接點
118‧‧‧集極層
120‧‧‧基極層/基極
122‧‧‧InGaP發射極/發射極層
124‧‧‧基極接點
126‧‧‧TaN阻隔層
128‧‧‧鈍化結構
130‧‧‧M1金屬層/發射極端子/導體/M1電極
132‧‧‧開口
150‧‧‧二極體組態
152‧‧‧肖特基行為
154‧‧‧二極體
202‧‧‧下伏層
204‧‧‧M1金屬層/基極端子
206‧‧‧導體
208‧‧‧厚度
400‧‧‧HBT製程監視系統
402‧‧‧經組態以形成InGaP發射極之組件
404‧‧‧經組態以執行電容量測之組件
406‧‧‧經組態以執行程序控制之組件
Rx‧‧‧路徑
圖1A及圖1B示意性地描繪諸如高值電容器之電容器及具有如本文中所描述之一或多個特徵的異質接面雙極性電晶體(HBT)。
圖2展示在一些實施中，積體電路(IC)可包括圖1之電容器及/或HBT。
圖3展示圖2之一或多個IC可在半導體晶粒上實施。
圖4A示意性地展示在一些實施中，經封裝模組可包括圖2之一或多個IC。
圖4B及圖4C展示圖4A之經封裝模組之更特定實例的不同視圖。
圖5A示意性地展示在一些實施中，諸如無線裝置之射頻(RF)裝置可包括圖4之模組。
圖5B展示無線裝置之更特定實例。
圖6展示具有阻隔層之HBT的實例組態，該阻隔層諸如安置在具有突出部分之發射極與M1導體之間的氮化鉭(TaN)層。
圖7展示可充當高值電容器之圖6之實例HBT的一部分。
圖8A及圖8B展示圖7之實例電容器之佈局及側向剖面圖。
圖9展示圖7及圖8之實例金屬化結構可作為二極體且並非以歐姆方式來起作用。
圖10展示針對具有用於TaN層之不同區域的圖7及圖8之金屬化結構所量測之電容值的實例。
圖11及圖12展示電容值之額外細節，其中作用中及植入組態可擴展具有所要電容之電壓的範圍。
圖13展示可經實施以製造圖7及圖8之實例金屬化結構的程序。
圖14展示可經實施以製造圖6之實例HBT結構的程序。
圖15展示可實施為圖14之程序之更特定實例的程序。
圖16示意性地描繪能夠監視具有突出部分之InGaP發射極之形成的HBT製程監視系統。
圖17展示可經實施以製造InGaP發射極及其上之金屬 化、測試晶圓以判定發射極之厚度，且基於該測試執行程序控制的程序。
圖18展示跨越經測試之實例晶圓的所量測電容密度(fF/μm2)之實例分佈。
圖19展示自所量測電容所計算之突出部分厚度(埃)的實例分佈。
圖20展示跨越實例晶圓之平均突出部分厚度變化之實例。
10‧‧‧電容器/高值電容器/電容器結構
120‧‧‧基極層/基極
122‧‧‧InGaP發射極/發射極層
124‧‧‧基極接點
126‧‧‧TaN阻隔層
128‧‧‧鈍化結構
130‧‧‧M1金屬層/發射極端子/導體/M1電極
132‧‧‧開口
150‧‧‧二極體組態
152‧‧‧肖特基行為
154‧‧‧二極體

Claims (20)

  1. 一種金屬化結構，其包含：一所選擇半導體層，其包括與砷化鎵(GaAs)晶格匹配之寬帶隙半導體；一氮化鉭(TaN)層，其在該所選擇半導體層之上形成；及一金屬層，其在該TaN層之上形成，該TaN層在該金屬層與該所選擇半導體層之間形成一阻隔層。
  2. 如請求項1之結構，其中該所選擇半導體層進一步包括磷化銦鎵(InGaP)。
  3. 如請求項2之結構，其中該TaN層經組態以減小該金屬層接觸該InGaP層且以一歐姆方式起作用之可能性。
  4. 如請求項2之結構，其進一步包含在該InGaP層之下之一第一砷化鎵(GaAs)層。
  5. 如請求項4之結構，其進一步包含相對於該第一GaAs層安置之一金屬接點，以便促進與該第一GaAs層之電連接。
  6. 如請求項5之結構，其中該InGaP層經定尺寸，使得在該金屬層與該金屬接點之間的電容經量測時，該金屬化結構提供至少2.0fF/μm2之一電容密度。
  7. 如請求項4之結構，其中該第一GaAs層為一異質接面雙極性電晶體(HBT)之一基極的部分，且該InGaP層為該異質接面雙極性電晶體之一發射極的部分。
  8. 如請求項7之結構，其中該發射極包括一突出部分。
  9. 如請求項7之結構，其進一步包含組態為該異質接面雙 極性電晶體之一集極的一第二GaAs層，及一半絕緣GaAs基板。
  10. 如請求項9之結構，其中該異質接面雙極性電晶體組態為一NPN電晶體。
  11. 一種經封裝模組，其包含：一封裝基板，其經組態以接收複數個組件；及一砷化鎵(GaAs)晶粒，其安裝在該封裝基板上且具有一積體電路(IC)，該晶粒包括一GaAs基板及在該GaAs基板之上形成且包括與GaAs晶格匹配之寬帶隙半導體的一所選擇半導體層，該晶粒進一步包括一金屬化總成，該金屬化總成具有在該所選擇半導體層之上所形成的一氮化鉭(TaN)層，及在該TaN層之上所形成之一金屬層，該TaN層在該金屬層與該所選擇半導體層之間形成一阻隔層。
  12. 如請求項11之模組，其中該所選擇半導體層包括磷化銦鎵(InGaP)。
  13. 如請求項11之模組，其中該金屬化總成、該InGaP層及該GaAs基板形成一晶粒上高值電容元件。
  14. 如請求項13之模組，其中該晶粒上電容元件為一功率放大器電路、一調諧網路電路或一電力供應旁路電路之部分。
  15. 如請求項11之模組，其中該InGaP層組態為一異質接面雙極性電晶體(HBT)之一發射極。
  16. 如請求項15之模組，其中該異質接面雙極性電晶體為經 組態以放大一射頻(RF)信號之一功率放大器電路的部分。
  17. 如請求項16之模組，其中該模組為一功率放大器模組。
  18. 一種射頻(RF)裝置，其包含：一天線；一收發器，其耦接至該天線且經組態以處理一射頻(RF)信號；及一積體電路(IC)，其耦接至該收發器或為該收發器之部分，且經組態以促進該射頻信號之該處理，該積體電路在一砷化鎵(GaAs)晶粒上實施，該晶粒包括一GaAs基板及在該GaAs基板之上形成且包括與GaAs晶格匹配之寬帶隙半導體的一所選擇半導體層，該晶粒進一步包括一金屬化總成，該金屬化總成具有在該所選擇半導體層之上所形成的一氮化鉭(TaN)層，及在該TaN層之上所形成之一金屬層，該TaN層在該金屬層與該所選擇半導體層之間形成一阻隔層。
  19. 如請求項18之RF裝置，其中該射頻裝置為一無線裝置。
  20. 如請求項19之RF裝置，其中該積體電路為經組態以放大該射頻信號之一功率放大器的部分。
TW101142954A 2011-11-16 2012-11-16 關於一用於一鎵基半導體之金屬化之阻隔層之裝置及方法 TWI582988B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161560400P 2011-11-16 2011-11-16

Publications (2)

Publication Number Publication Date
TW201327813A TW201327813A (zh) 2013-07-01
TWI582988B true TWI582988B (zh) 2017-05-11

Family

ID=48430123

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101142954A TWI582988B (zh) 2011-11-16 2012-11-16 關於一用於一鎵基半導體之金屬化之阻隔層之裝置及方法
TW101142952A TWI581427B (zh) 2011-11-16 2012-11-16 用於監視異質接面雙極性電晶體製程之系統及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101142952A TWI581427B (zh) 2011-11-16 2012-11-16 用於監視異質接面雙極性電晶體製程之系統及方法

Country Status (5)

Country Link
US (4) US20130137199A1 (zh)
KR (1) KR101859254B1 (zh)
CN (1) CN103999224A (zh)
TW (2) TWI582988B (zh)
WO (1) WO2013074680A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US20130137199A1 (en) 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US10319830B2 (en) * 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
JP2019033180A (ja) * 2017-08-08 2019-02-28 株式会社村田製作所 半導体装置
CN111081760B (zh) * 2019-12-13 2023-07-18 联合微电子中心有限责任公司 一种检测TSV中Cu扩散的器件结构及其制造方法
CN113013260B (zh) * 2021-02-23 2022-08-23 温州大学 一种光敏型SiC异构结多势垒变容二极管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025426A (en) * 2008-10-02 2010-07-01 Sumitomo Chemical Co Semiconductor wafer, electronic device and method for making a semiconductor wafer

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3233196A (en) * 1962-01-30 1966-02-01 Nippon Electric Co Integrated resistance-capacitance semiconductor frequency selective filter
DE3112907A1 (de) 1980-03-31 1982-01-07 Canon K.K., Tokyo "fotoelektrischer festkoerper-umsetzer"
GB2137412B (en) 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
US4751201A (en) * 1987-03-04 1988-06-14 Bell Communications Research, Inc. Passivation of gallium arsenide devices with sodium sulfide
JP2542676B2 (ja) * 1987-07-02 1996-10-09 株式会社東芝 ヘテロ接合バイポ―ラトランジスタ
US4871686A (en) 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US4939562A (en) * 1989-04-07 1990-07-03 Raytheon Company Heterojunction bipolar transistors and method of manufacture
US4920078A (en) * 1989-06-02 1990-04-24 Bell Communications Research, Inc. Arsenic sulfide surface passivation of III-V semiconductors
US5378922A (en) 1992-09-30 1995-01-03 Rockwell International Corporation HBT with semiconductor ballasting
US5455440A (en) * 1992-12-09 1995-10-03 Texas Instruments Incorporated Method to reduce emitter-base leakage current in bipolar transistors
JPH08279562A (ja) * 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5488252A (en) * 1994-08-16 1996-01-30 Telefonaktiebolaget L M Erricsson Layout for radio frequency power transistors
DE69522075T2 (de) 1994-11-02 2002-01-03 Trw Inc., Redondo Beach Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen
JPH08236540A (ja) * 1995-03-01 1996-09-13 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置
US5932911A (en) * 1996-12-13 1999-08-03 Advanced Micro Devices, Inc. Bar field effect transistor
US5837589A (en) 1996-12-27 1998-11-17 Raytheon Company Method for making heterojunction bipolar mixer circuitry
US5986324A (en) * 1997-04-11 1999-11-16 Raytheon Company Heterojunction bipolar transistor
US7109408B2 (en) 1999-03-11 2006-09-19 Eneco, Inc. Solid state energy converter
JP3634976B2 (ja) 1999-03-11 2005-03-30 株式会社日立製作所 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置
JP2001177060A (ja) 1999-12-14 2001-06-29 Nec Corp モノリシック集積回路装置及びその製造方法
TW483171B (en) 2000-03-16 2002-04-11 Trw Inc Ultra high speed heterojunction bipolar transistor having a cantilevered base.
JP2001345329A (ja) * 2000-06-01 2001-12-14 Hitachi Ltd 半導体装置およびそれを用いた電力増幅器
JP2001345328A (ja) * 2000-06-02 2001-12-14 Nec Corp 半導体装置、及び、半導体集積回路
US6388526B1 (en) 2000-07-06 2002-05-14 Lucent Technologies Inc. Methods and apparatus for high performance reception of radio frequency communication signals
US6724067B2 (en) 2001-04-13 2004-04-20 Anadigics, Inc. Low stress thermal and electrical interconnects for heterojunction bipolar transistors
US6406965B1 (en) 2001-04-19 2002-06-18 Trw Inc. Method of fabricating HBT devices
JP2002373843A (ja) 2001-06-14 2002-12-26 Nec Corp 塗布装置及び塗布膜厚制御方法
US6913938B2 (en) 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
JP4068327B2 (ja) * 2001-10-11 2008-03-26 株式会社東芝 半導体製造装置と半導体装置の製造方法
US20030073255A1 (en) 2001-10-12 2003-04-17 Sundar Narayanan Novel self monitoring process for ultra thin gate oxidation
US6531721B1 (en) * 2001-12-27 2003-03-11 Skyworks Solutions, Inc. Structure for a heterojunction bipolar transistor
JP2003243527A (ja) 2002-02-15 2003-08-29 Hitachi Ltd 半導体装置の製造方法
JP3566707B2 (ja) * 2002-03-26 2004-09-15 ユーディナデバイス株式会社 ヘテロ接合バイポーラトランジスタ
JP2003297849A (ja) * 2002-04-05 2003-10-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3885658B2 (ja) * 2002-05-13 2007-02-21 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
US6803643B2 (en) * 2002-09-30 2004-10-12 M/A-Com, Inc. Compact non-linear HBT array
JP2004165394A (ja) 2002-11-13 2004-06-10 Canon Inc 積層型光起電力素子
WO2004084272A2 (en) 2003-03-13 2004-09-30 Eneco, Inc. Solid state energy converter
JP4042608B2 (ja) * 2003-04-01 2008-02-06 セイコーエプソン株式会社 トランジスタ及び電子機器
US7229874B2 (en) * 2003-08-08 2007-06-12 Hrl Laboratories, Llc Method and apparatus for allowing formation of self-aligned base contacts
US20050035370A1 (en) * 2003-08-12 2005-02-17 Hrl Laboratories, Llc Semiconductor structure for a heterojunction bipolar transistor and a method of making same
JP2005094001A (ja) * 2003-09-17 2005-04-07 Stmicroelectronics Sa 高いダイナミックパーフォーマンスを有するバイポーラトランジスタ
JP2005116773A (ja) 2003-10-08 2005-04-28 New Japan Radio Co Ltd 半導体装置及びその製造方法
US6995574B2 (en) * 2003-12-18 2006-02-07 The Boeing Company Measurement of a coating on a composite using capacitance
WO2005096365A1 (ja) * 2004-03-30 2005-10-13 Nec Corporation 半導体装置
US7190047B2 (en) * 2004-06-03 2007-03-13 Lucent Technologies Inc. Transistors and methods for making the same
US7242038B2 (en) * 2004-07-01 2007-07-10 Nippon Telegraph And Telephone Corporation Heterojunction bipolar transistor
CN100463121C (zh) * 2004-07-01 2009-02-18 日本电信电话株式会社 异质结构双极型晶体管
US7875523B1 (en) * 2004-10-15 2011-01-25 Hrl Laboratories, Llc HBT with emitter electrode having planar side walls
JP5011549B2 (ja) * 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
US7297589B2 (en) 2005-04-08 2007-11-20 The Board Of Trustees Of The University Of Illinois Transistor device and method
JP2006332295A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法
US7420227B2 (en) 2005-06-22 2008-09-02 National Chiao Tung University Cu-metalized compound semiconductor device
JP2007012644A (ja) * 2005-06-28 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7566920B2 (en) 2005-07-13 2009-07-28 Panasonic Corporation Bipolar transistor and power amplifier
US7462892B2 (en) 2005-07-26 2008-12-09 Sony Corporation Semiconductor device
TWI267946B (en) * 2005-08-22 2006-12-01 Univ Nat Chiao Tung Interconnection of group III-V semiconductor device and fabrication method for making the same
US7573086B2 (en) 2005-08-26 2009-08-11 Texas Instruments Incorporated TaN integrated circuit (IC) capacitor
US20070205430A1 (en) * 2006-03-03 2007-09-06 Collins David S Method and structure of refractory metal reach through in bipolar transistor
JP2007242727A (ja) * 2006-03-06 2007-09-20 Sharp Corp ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
US20070210340A1 (en) * 2006-03-10 2007-09-13 Zampardi Peter J GaAs power transistor
JP2008085306A (ja) * 2006-08-31 2008-04-10 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
JP2008098581A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100853791B1 (ko) * 2006-12-12 2008-08-25 동부일렉트로닉스 주식회사 반도체 소자의 두께 측정 방법
JP5239309B2 (ja) 2007-11-21 2013-07-17 株式会社村田製作所 半導体装置
US7902907B2 (en) * 2007-12-12 2011-03-08 Micron Technology, Inc. Compensation capacitor network for divided diffused resistors for a voltage divider
JP2009302166A (ja) * 2008-06-11 2009-12-24 Panasonic Corp 半導体装置およびその製造方法
US7834456B2 (en) 2009-01-20 2010-11-16 Raytheon Company Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate
JP5520073B2 (ja) * 2010-02-09 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
WO2012021595A1 (en) * 2010-08-13 2012-02-16 First Solar, Inc In-process measurement apparatus
US20120061802A1 (en) * 2010-09-09 2012-03-15 Gareth Nicholas Bipolar junction transistor
US9911836B2 (en) * 2011-02-25 2018-03-06 Qorvo Us, Inc. Vertical ballast technology for power HBT device
WO2013058640A2 (es) 2011-10-20 2013-04-25 Zepeda Lopez Hector Manuel Método de extracción, comprobación y conteo de extracto dializado de leucocitos de origen bazo de tiburón, para la obtención de factor de transferencia potencializado, específicamente diseñado para su uso como tratamiento contra la enfermedad conocida como asma
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US9847407B2 (en) * 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025426A (en) * 2008-10-02 2010-07-01 Sumitomo Chemical Co Semiconductor wafer, electronic device and method for making a semiconductor wafer

Also Published As

Publication number Publication date
TW201327813A (zh) 2013-07-01
WO2013074680A1 (en) 2013-05-23
US20190123045A1 (en) 2019-04-25
US20130137382A1 (en) 2013-05-30
US9461153B2 (en) 2016-10-04
TW201327812A (zh) 2013-07-01
US20160358907A1 (en) 2016-12-08
KR101859254B1 (ko) 2018-05-18
CN103999224A (zh) 2014-08-20
US20130137199A1 (en) 2013-05-30
TWI581427B (zh) 2017-05-01
KR20140095550A (ko) 2014-08-01
US10121780B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
US10121780B2 (en) Devices related to barrier for metallization of gallium based semiconductor
KR101944337B1 (ko) 공정 보상된 hbt 전력 증폭기 바이어스 회로 및 방법
US7511315B2 (en) Semiconductor device and manufacturing method therefor
KR102250612B1 (ko) 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
TWI582900B (zh) 關於形成於銅互連線堆疊結構上之濺鍍鈦鎢層之裝置及方法
US10546852B2 (en) Integrated semiconductor devices and method of fabricating the same
US20200035816A1 (en) Semiconductor structure with gallium arsenide and tantalum nitride
JP2023531915A (ja) マルチゾーン無線周波数トランジスタ増幅器
US20180308810A1 (en) Devices and methods related to electrostatic discharge protection benign to radio-frequency operation
Berger GaAs HBT for power applications [power amplifier applications]