TWI582900B - 關於形成於銅互連線堆疊結構上之濺鍍鈦鎢層之裝置及方法 - Google Patents

關於形成於銅互連線堆疊結構上之濺鍍鈦鎢層之裝置及方法 Download PDF

Info

Publication number
TWI582900B
TWI582900B TW102106450A TW102106450A TWI582900B TW I582900 B TWI582900 B TW I582900B TW 102106450 A TW102106450 A TW 102106450A TW 102106450 A TW102106450 A TW 102106450A TW I582900 B TWI582900 B TW I582900B
Authority
TW
Taiwan
Prior art keywords
layer
stack
angstroms
copper
titanium
Prior art date
Application number
TW102106450A
Other languages
English (en)
Other versions
TW201342530A (zh
Inventor
卡琪亞 程
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201342530A publication Critical patent/TW201342530A/zh
Application granted granted Critical
Publication of TWI582900B publication Critical patent/TWI582900B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855—Overhang structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

關於形成於銅互連線堆疊結構上之濺鍍鈦鎢層之裝置及方法 相關申請案之交叉參考
本申請案主張2012年2月24日提出申請且標題為「DEVICES AND METHODOLOGIES RELATED TO COPPER INTERCONNECTS FOR COMPOUND SEMICONDUCTORS」之美國臨時申請案第61/602,886號之優先權，該臨時申請案以其全文引用之方式明確併入本文中。
本發明一般而言係關於與化合物半導體之銅互連線有關之裝置及方法。
化合物半導體裝置使用諸如金等金屬來形成諸如匯流排線等互連線。此等互連線通常稱為金屬1、金屬2及金屬3。金屬1或M1通常係指接觸(舉例而言)歐姆金屬及與積體電路相關聯之其他主動及/或被動組件(例如，電阻器、電容器及電感器)之金屬互連線之一第一層。金屬2或M2通常係指連接至M1之一層。金屬3或M3通常係指(舉例而言)諸如功率放大器等裝置中之一散熱體。
由於金之諸如低電阻率、化學惰性及期望之線接合性質等性質而針對上述應用中之某些或所有應用選擇金。然而，金之價格相對 高，藉此增加與化合物半導體裝置之製作相關聯之成本。
在某些實施方案中，本發明係關於一種用於一化合物半導體裝置之金屬化結構。該結構包含安置於與該化合物半導體裝置相關聯之一基板上方之一第一鈦(Ti)層。該結構進一步包含安置於該第一Ti層上方之一第一障壁層。該結構進一步包含安置於該第一障壁層上方之一第二Ti層。該結構進一步包含安置於該第二Ti層上方之一銅(Cu)層，其中該第二Ti層經組態以抑制該Cu層及該障壁層之合金化。
在某些實施例中，該第一Ti層、該第一障壁層及該第二Ti層可經組態以在該Cu層與形成於該基板上之一歐姆金屬層之間產生一障壁。在某些實施例中，該第一障壁層可包含鉑(Pt)、鈀(Pd)或鎳(Ni)。
在某些實施例中，該結構可進一步包含安置於該Cu層上方之一第三Ti層及安置於該第三Ti層上方之一第二障壁層。該第二障壁層可包含鉑(Pt)、鈀(Pd)或鎳(Ni)。在某些實施例中，第一障壁層可與該第一Ti層直接接觸，該第二Ti層可與該第一障壁層直接接觸，該Cu層可與該第二Ti層直接接觸，該第三Ti層可與該Cu層直接接觸，且該第二障壁層可與該第三Ti層直接接觸。在某些實施例中，該第一障壁層及該第二Ti層之厚度可經選擇以在該Cu層與安置於該第一Ti層與該基板之間的一歐姆金屬層之間提供充足障壁功能性。該第一Ti層可具有足以充當一黏合層之一厚度。作為實例，該第一Ti層可具有大約1,000埃之一厚度，該第一Pt層可具有大約500埃之一厚度，且該第二Ti層可具有大約1,000埃之一厚度。
在某些實施例中，該Cu層可具有經選擇以產生類似於由該Cu層替換之一金層之電阻率值之一電阻率值之一厚度。作為一實例，該Cu層可具有大約25,000埃之一厚度。
在某些實施例中，該結構可進一步包含安置於該第二障壁層上 方之一金(Au)層。該第三Ti層及該第二障壁層之厚度可經選擇以在該Cu層與該Au層之間提供充足鈍化功能性。作為實例，該第三Ti層可具有大約500埃之一厚度，且該第二障壁層可包含具有大約500埃之一厚度之一鉑(Pt)層。
在某些實施例中，該結構可進一步包含安置於該Au層上方之一第四Ti層。作為實例，該Au層可具有大約1,200埃之一厚度，且該第四Ti層可具有大約90埃之一厚度。在某些實施例中，可藉由蒸鍍來形成該第一Ti層、該第一障壁層、該第二Ti層、該Cu層、該第三Ti層、該第二障壁層、該Au層及該第四Ti層中之每一者。
根據若干實施方案，本發明係關於一種用於形成用於一化合物半導體裝置之一金屬化結構之方法。該方法包含在與該化合物半導體裝置相關聯之一基板上方形成一第一鈦(Ti)層。該方法進一步包含在該第一Ti層上方形成一第一障壁層。該方法進一步包含在該第一障壁層上方形成一第二Ti層。該方法進一步包含在該第二Ti層上方形成一銅(Cu)層。
在某些實施例中，該方法可進一步包含在該Cu層上方形成一第三Ti層及在該第三Ti層上方形成一第二障壁層。在某些實施例中，該方法可進一步包含在該第二Pt層上方形成一金(Au)層。在某些實施例中，該方法可進一步包含在該Au層上方形成一第四Ti層。
在某些實施例中，可藉由蒸鍍來形成該第一Ti層、該第一障壁層、該第二Ti層、該Cu層、該第三Ti層、該第二障壁層、該Au層及該第四Ti層中之每一者。在某些實施例中，該第一障壁層及該第二障壁層中之每一者可包含鉑(Pt)、鈀(Pd)或鎳(Ni)。
根據若干實施方案，本發明係關於一種化合物半導體晶粒，其包含形成於一化合物半導體基板上之一半導體裝置。該晶粒進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含：一 第一鈦(Ti)層，其安置於與該半導體裝置相關聯之一基板上方；一第一障壁層，其安置於該第一Ti層上方；一第二Ti層，其安置於該第一障壁層上方；及一銅(Cu)層，其安置於該第二Ti層上方。
在某些實施例中，該互連線金屬化堆疊可進一步包含安置於該Cu層上方之一第三Ti層及安置於該第三Ti層上方之一第二障壁層。在某些實施例中，該互連線金屬化堆疊可進一步包含安置於該第二障壁層上方之一金(Au)層及安置於該Au層上方之一第四Ti層。在某些實施例中，該第一障壁層及該第二障壁層中之每一者可包含鉑(Pt)、鈀(Pd)或鎳(Ni)。
在某些實施例中，該化合物半導體晶粒可係一個砷化鎵GaAs晶粒。在某些實施例中，該半導體裝置可包含一假晶高電子遷移率電晶體(pHEMT)、一金屬半導體場效電晶體(MESFET)、一異質接面雙極電晶體(HBT)、一馬赫-陳爾德(MZ)調變器、一光伏裝置、一發光二極體(LED)、一雙極FET(BiFET)、一雙極HEMT(BiHEMT)、一雷射二極體(諸如一垂直腔雷射(VCSEL)二極體)或一表面聲波(SAW)裝置(諸如一SAW濾波器或共振器)。
在若干實施方案中，本發明係關於一種射頻(RF)模組，其包含經組態以接納複數個組件之一封裝基板。該模組進一步包含安裝於該封裝基板上且具有形成於一化合物半導體基板上之一半導體裝置之一晶粒。該晶粒進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含：一第一鈦(Ti)層，其安置於與該半導體裝置相關聯之一基板上方；一第一障壁層，其安置於該第一Ti層上方；一第二Ti層，其安置於該第一障壁層上方；及一銅(Cu)層，其安置於該第二Ti層上方。
根據某些實施方案，本發明係關於一種射頻(RF)裝置，其包含一天線及與該天線通信且經組態以提供傳輸及/或接收功能性之一RF電 路。該RF裝置進一步包含經組態以促進該天線及該RF電路之操作之一模組。該模組包含形成於一化合物半導體基板上之一半導體裝置。該模組進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含：一第一鈦(Ti)層，其安置於與該半導體裝置相關聯之一基板上方；一第一障壁層，其安置於該第一Ti層上方；一第二Ti層，其安置於該第一障壁層上方；及一銅(Cu)層，其安置於該第二Ti層上方。
在某些實施方案中，本發明係關於一種用於一化合物半導體裝置之金屬化結構。該結構包含安置於與該化合物半導體裝置相關聯之一基板上方之一第一鈦(Ti)層。該結構進一步包含安置於該第一Ti層上方之一第一氮化鈦(TiN)層。該結構進一步包含安置於該第一TiN層上方之一銅(Cu)層。
在某些實施例中，該第一Ti層及該第一TiN層可經組態以在該Cu層與該基板之間產生一障壁。在某些實施例中，該結構可進一步包含安置於該Cu層上方之一第二TiN層及安置於該第二TiN層上方之一第一鉑(Pt)層。該第一TiN層可與該第一Ti層直接接觸，該Cu層可與該第一TiN層直接接觸，該第二TiN層可與該Cu層直接接觸，且該第一Pt層可與該第二TiN層直接接觸。
在某些實施例中，該第一TiN層之一厚度可經選擇以在該Cu層與安置於該第一Ti層與該基板之間的一歐姆金屬層之間提供充足障壁功能性。該第一Ti層可具有足以充當一黏合層之一厚度。作為實例，該第一Ti層可具有大約1,000埃之一厚度，且該第一TiN層可具有大約500埃之一厚度。
在某些實施例中，該Cu層可具有經選擇以產生類似於由該Cu層替換之一金層之電阻率值之一電阻率值之一厚度。作為一實例，該Cu層可具有大約25,000埃之一厚度。
在某些實施例中，該結構可進一步包含安置於該第一Pt層上方之一金(Au)層。在某些實施例中，該結構可進一步包含安置於該Au層上方之一第二Ti層。作為實例，該Au層可具有大約1,200埃之一厚度，且該第二Ti層可具有大約90埃之一厚度。在某些實施例中，可藉由蒸鍍來形成該第一Ti層、該第一TiN層、該Cu層、該第二TiN層、該第一Pt層、該Au層及該第二Ti層中之每一者。
根據某些實施方案，本發明係關於一種用於形成用於一化合物半導體裝置之一金屬化結構之方法。該方法包含在與該化合物半導體裝置相關聯之一基板上方形成一第一鈦(Ti)層。該方法進一步包含在該第一Ti層上方形成一第一氮化鈦(TiN)層。該方法進一步包含在該第一TiN層上方形成一銅(Cu)層。
在某些實施例中，該方法可進一步包含在該Cu層上方形成一第二TiN層及在該第二TiN層上方形成一第一Pt層。在某些實施例中，該方法可進一步包含在該第一Pt層上方形成一金(Au)層。在某些實施例中，該方法可進一步包含在該Au層上方形成一第二Ti層。
在某些實施例中，可藉由蒸鍍來形成該第一Ti層、該第一TiN層、該Cu層、該第二TiN層、該第一Pt層、該Au層及該第二Ti層中之每一者。該第一TiN層及該第二TiN層中之每一者之蒸鍍可包含：藉助來自一離子源之一輔助而蒸鍍Ti；及在來自該離子源之該Ti蒸鍍之至少一部分期間引入氮氣以形成該TiN層。
根據若干實施方案，本發明係關於一種化合物半導體晶粒，其包含形成於一化合物半導體基板上之一半導體裝置。該晶粒進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含：一第一鈦(Ti)層，其安置於與該半導體裝置相關聯之一基板上方；一第一氮化鈦(TiN)層，其安置於該第一Ti層上方；及一銅(Cu)層，其安置於該第一TiN層上方。
在某些實施例中，該互連線金屬化堆疊可進一步包含安置於該Cu層上方之一第二TiN層及安置於該第二TiN層上方之一鉑(Pt)層。在某些實施例中，該互連線金屬化堆疊可進一步包含安置於該Pt層上方之一金(Au)層及安置於該Au層上方之一第二Ti層。
在某些實施例中，該化合物半導體晶粒可係一個砷化鎵GaAs晶粒。在某些實施例中，該半導體裝置可包含一假晶高電子遷移率電晶體(pHEMT)、一金屬半導體場效電晶體(MESFET)、一異質接面雙極電晶體(HBT)、一馬赫-陳爾德(MZ)調變器、一光伏裝置、一發光二極體(LED)、一雙極FET(BiFET)、一雙極HEMT(BiHEMT)、一雷射二極體(諸如一垂直腔雷射(VCSEL)二極體)或一表面聲波(SAW)裝置(諸如一SAW濾波器或共振器)。
在若干實施方案中，本發明係關於一種射頻(RF)模組，其包含經組態以接納複數個組件之一封裝基板。該模組進一步包含安裝於該封裝基板上且包含形成於一化合物半導體基板上之一半導體裝置之一晶粒。該晶粒進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含：一第一鈦(Ti)層，其安置於與該半導體裝置相關聯之一基板上方；一第一氮化鈦(TiN)層，其安置於該第一Ti層上方；及一銅(Cu)層，其安置於該第一TiN層上方。
在某些實施方案中，本發明係關於一種射頻(RF)裝置，其包含一天線及與該天線通信且經組態以提供傳輸及/或接收功能性之一RF電路。該RF裝置進一步包含經組態以促進該天線及該RF電路之操作之一模組。該模組包含形成於一化合物半導體基板上之一半導體裝置。該模組進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含：一第一鈦(Ti)層，其安置於與該半導體裝置相關聯之一基板上方；一第一氮化鈦(TiN)層，其安置於該第一Ti層上方；及一銅(Cu)層，其安置於該第一TiN層上方。
在若干實施方案中，本發明係關於一種用於一化合物半導體裝置之金屬化結構。該結構包含安置於與該化合物半導體裝置相關聯之一基板上方之一堆疊。該堆疊包含一障壁及安置於該障壁上方之一銅(Cu)層。該結構進一步包含安置於該堆疊上方之一經濺鍍鈦鎢(TiW)層。
在某些實施例中，該障壁可包含安置於一Ti層上方之一個氮化鈦(TiN)層。在某些實施例中，該障壁可包含一第一鈦層、安置於該第一Ti層上方之一障壁層及安置於該障壁層上方之一第二Ti層。該障壁層可包含鉑(Pt)、鈀(Pd)或鎳(Ni)。
在某些實施例中，該堆疊可進一步包含安置於該Cu層與該經濺鍍TiW層之間的一鈦(Ti)層。在某些實施例中，該堆疊可進一步包含安置於該經濺鍍TiW層上方之一金(Au)層。該經濺鍍TiW層可具有足以抑制該Cu層與該Au層之間的相互作用之一厚度。在某些實施例中，該堆疊可進一步包含安置於該Au層上方之一Ti層。在某些實施例中，可藉由蒸鍍來形成該堆疊之每一層。在某些實施例中，可藉由蒸鍍來形成該Au層及在Au層上面之該Ti層中之每一者。在某些實施例中，該經濺鍍TiW可係實質上無翼或桁條特徵。
根據若干實施方案，本發明係關於一種用於形成用於一化合物半導體裝置之一金屬化結構之方法。該方法包含在與該化合物半導體裝置相關聯之一基板上方形成界定一開口之一抗蝕劑遮罩。該方法進一步包含在該開口內及在該基板上方形成一堆疊。該堆疊包含一障壁及形成於該障壁上方之一銅(Cu)層。該方法進一步包含以允許藉由一剝離過程移除該抗蝕劑遮罩之一方式在該堆疊上方濺鍍一鈦鎢(TiW)層。
在某些實施例中，該抗蝕劑遮罩可在開口處具有一凹入輪廓。在某些實施例中，該堆疊之形成可進一步包含在該Cu層與該TiW層之 間形成一鈦(Ti)層。在某些實施例中，該方法可進一步包含在該TiW層上方形成一金(Au)層。在某些實施例中，該方法可進一步包含在該Au層上方形成一Ti層。在某些實施例中，該方法可進一步包含剝離該抗蝕劑遮罩以藉此產生一梯形堆疊。
根據某些實施方案，本發明係關於一種化合物半導體晶粒，其包含形成於一化合物半導體基板上之一半導體裝置。該晶粒進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含安置於一障壁上方之一銅(Cu)層。該金屬化堆疊進一步包含安置於該Cu層上方之一經濺鍍鈦鎢(TiW)層。
在某些實施例中，該金屬化堆疊可進一步包含安置於該Cu層與該TiW層之間的一鈦(Ti)層。
在若干實施方案中，本發明係關於一種射頻(RF)模組，其包含經組態以接納複數個組件之一封裝基板。該模組進一步包含安裝於該封裝基板上且包含形成於一化合物半導體基板上之一半導體裝置之一晶粒。該晶粒進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含安置於一障壁上方之一銅(Cu)層。該金屬化堆疊進一步包含安置於該Cu層上方之一經濺鍍鈦鎢(TiW)層。
在某些實施方案中，本發明係關於一種射頻(RF)裝置，其包含一天線及與該天線通信且經組態以提供傳輸及/或接收功能性之一RF電路。該RF裝置進一步包含經組態以促進該天線及該RF電路之操作之一模組。該模組包含形成於一化合物半導體基板上之一半導體裝置。該模組進一步包含用於該半導體裝置之一互連線金屬化堆疊。該金屬化堆疊包含安置於一障壁上方之一銅(Cu)層。該金屬化堆疊進一步包含安置於該Cu層上方之一經濺鍍鈦鎢(TiW)層。
根據若干實施方案，本發明係關於一種用於一化合物半導體之金屬化結構。該結構包含安置於該化合物半導體之一表面上方之一黏 合層。該結構進一步包含安置於該黏合層上方之一障壁層。該結構進一步包含安置於該障壁層上方之一銅(Cu)層。該障壁層經組態以在大約200℃下實質上歷經一高溫操作壽命(HTOL)應力後仍存在達至少100小時。
在某些實施例中，該結構可進一步包含安置於該Cu層上方之一鈍化層。在某些實施例中，該黏合層可包含一第一鈦(Ti)層。
在某些實施例中，該障壁層可包含一第二Ti層及一第一鉑(Pt)層，其中該第二Ti層安置於該第一Pt層上方。該鈍化層可包含一第二Pt層及一第三Ti層，其中該第二Pt層安置於該第三Ti層上方。在某些實施例中，該結構可進一步包含安置於該第二Pt層上方之一金層。
在某些實施例中，該障壁層可包含一第一氮化鈦(TiN)層。該鈍化層可包含一第二Pt層及一第二TiN層，其中該第二Pt層安置於該第二TiN層上方。在某些實施例中，該結構可進一步包含安置於該第二Pt層上方之一金層。
在某些實施例中，可藉由蒸鍍沈積來形成該等黏合層、障壁層、Cu層及鈍化層中之每一者。在某些實施例中，該鈍化層中之至少某些可包含一經濺鍍層。在某些實施例中，該鈍化層可包含一經濺鍍鈦鎢(TiW)層及一經蒸鍍鈦(Ti)層，其中該TiW層安置於該Ti層上方。
在某些實施例中，該等黏合層、障壁層、Cu層及Ti層可具有對應於一凹入抗蝕劑輪廓之一側面輪廓。該Cu層可具有一充足厚度以使得沈積於該凹入抗蝕劑輪廓上之銅產生一經修改抗蝕劑輪廓，該經修改抗蝕劑輪廓經確定尺寸以允許實質上不具有翼或桁條特徵之該經濺鍍TiW層之形成以藉此促進一剝離過程。
在某些實施例中，該結構可進一步包含安置於該第二TiW層上方之一金層。在某些實施例中，該化合物半導體可包含砷化鎵(GaAs)。
根據某些實施方案，本發明係關於一種半導體晶粒，其包含具有形成於一化合物半導體基板上之至少一個電晶體之一積體電路(IC)。該晶粒進一步包含經組態以促進針對該電晶體之一電連接之一金屬化結構。該金屬化結構包含：一黏合層，其安置於該化合物半導體之一表面上方；一障壁層，其安置於該黏合層上方；及一銅(Cu)層，其安置於該障壁層上方，其中該障壁層經組態以在介於270℃與273℃之間的一溫度下實質上歷經一高溫操作壽命(HTOL)測試後仍存在達至少100小時或500小時。
在某些實施例中，該化合物半導體基板可包含砷化鎵(GaAs)。在某些實施例中，該至少一個電晶體可包含一異質接面雙極電晶體(HBT)或一假晶高電子遷移率電晶體(pHEMT)。
在若干實施方案中，本發明係關於一種經封裝電子模組，其包含經組態以接納複數個組件之一封裝基板。該模組進一步包含安裝於該封裝基板上之一半導體晶粒。該晶粒包含具有形成於一化合物半導體基板上之至少一個電晶體之一積體電路。該晶粒進一步包含經組態以促進針對該電晶體之一電連接之一金屬化結構。該金屬化結構包含：一黏合層，其安置於該化合物半導體之一表面上方；一障壁層，其安置於該黏合層上方；及一銅(Cu)層，其安置於該障壁層上方。該障壁層經組態以在介於270℃與273℃之間的一溫度下實質上歷經一高溫操作壽命(HTOL)測試後仍存在達至少100小時或500小時。該模組進一步包含安置於該封裝基板上且電連接至該金屬化結構之一接觸墊。
在某些實施方案中，本發明係關於一種射頻(RF)裝置，其包含經組態以產生一傳輸信號及/或處理一經接收信號之一RF電路。該RF裝置進一步包含經組態以促進該傳輸信號之傳輸及/或該經接收信號之處理之一模組。該模組包含具有形成於一化合物半導體基板上之至少 一個電晶體之一半導體晶粒。該晶粒進一步包含經組態以促進針對該電晶體之一電連接之一金屬化結構。該金屬化結構包含：一黏合層，其安置於該化合物半導體之一表面上方；一障壁層，其安置於該黏合層上方；及一銅(Cu)層，其安置於該障壁層上方。該障壁層經組態以在介於270℃與273℃之間的一溫度下實質上歷經一高溫操作壽命(HTOL)測試後仍存在達至少100小時或500小時。
在某些實施例中，該RF裝置可包含一無線裝置。在某些實施例中，該無線裝置可包含一蜂巢式電話。
在某些實施方案中，本發明係關於一種用於形成一金屬化結構之方法。該方法包含提供一化合物半導體基板。該方法進一步包含在該基板上方形成一光阻劑層。該方法進一步包含圖案化該光阻劑層以界定一開口。該方法進一步包含在該經圖案化光阻劑層上方蒸鍍銅堆疊。該銅堆疊包含一黏合層、一障壁層及一銅層。該方法進一步包含在該銅堆疊上方形成一鈍化層。該方法進一步包含執行一剝離過程以移除位於該光阻劑層上方之該銅堆疊之一部分以在該開口之一位置處產生該金屬化結構。
出於概述本發明之目的，本文中已闡述該等發明之某些態樣、優點及新穎特徵。應理解，未必可根據本發明之任一特定實施例來達成所有此等優點。因此，可以達成或最佳化如本文中所教示之一個優點或優點群組而未必達成如本文中可教示或提出之其他優點之一方式體現或實施本發明。
本發明係關於標題為「COPPER INTERCONNECTS HAVING A TITANIUM-BARRIER-TITANIUM ASSEMBLY BETWEEN COPPER AND COMPOUND SEMICONDUCTOR」之美國專利申請案第＿＿＿號[代理人檔案號SKYWRKS.443A1]及標題為「COPPER INTERCONNECTS HAVING A TITANIUM-TITANIUM NITRIDE ASSEMBLY BETWEEN COPPER AND COMPOUND SEMICONDUCTOR」之美國專利申請案第＿＿＿號[代理人檔案號SKYWRKS.443A2]，該等申請案各自同此文件在同一日期提出申請且該等申請案各自藉此以其全文引用之方式併入本文中。
10‧‧‧晶圓
12‧‧‧裝置
20‧‧‧異質接面雙極電晶體(HBT)/實例性組態
22‧‧‧半絕緣化合物半導體基板
24‧‧‧子集電極層
26‧‧‧集電極層
28‧‧‧基極層
30‧‧‧發射極堆疊
32‧‧‧歐姆金屬層
40‧‧‧假晶高電子遷移率電晶體/實例性組態
42‧‧‧化合物半導體基板
44‧‧‧緩衝區層
46‧‧‧超晶格結構
48‧‧‧通道層
50‧‧‧障壁層
52‧‧‧敷蓋層
54‧‧‧歐姆金屬層
100‧‧‧基於銅之結構/基於銅之觸點/基於銅之金屬化結構/基於銅之金屬堆疊結構/金屬化結構
102‧‧‧化合物半導體基板/砷化鎵(GaAs)基板/基板
104‧‧‧歐姆金屬層/歐姆金屬膜/歐姆金屬/歐姆層/歐姆觸點/歐姆觸點層
106‧‧‧障壁
110‧‧‧銅(Cu)層
112‧‧‧鈍化結構
120‧‧‧第一實例性組態/實例性組態/金屬化堆疊/實例性金屬化堆疊/堆疊/實例性堆疊/實例性金屬堆疊/第一組態/第一實例
122‧‧‧第一鈦(Ti)層
124‧‧‧第一鉑(Pt)層/Pt層
126‧‧‧第二Ti層/Ti層
130‧‧‧第三Ti層/Ti層
132‧‧‧上部Pt層
134‧‧‧金層
136‧‧‧第四Ti層
140‧‧‧實例性組態/實例性堆疊/M1結構
150‧‧‧鈍化層
152‧‧‧鈍化層
160‧‧‧第二實例性組態/實例性金屬化堆疊/金屬化堆疊/堆疊/實例性堆疊/第二組態/第二實例
162‧‧‧第一鈦(Ti)層
164‧‧‧第一氮化鈦(TiN)層/層
170‧‧‧第二TiN層/層
172‧‧‧Pt層
174‧‧‧金(Au)層
176‧‧‧第二Ti層
180‧‧‧堆疊/實例性組態/M1結構
182‧‧‧上部Ti層
184‧‧‧空隙
190‧‧‧鈍化層
192‧‧‧鈍化層
200‧‧‧第三實例性組態/堆疊結構/金屬堆疊結構/實例性金屬堆疊/金屬堆疊
202‧‧‧銅堆疊/梯形堆疊
202'‧‧‧銅堆疊/經蒸鍍之銅堆疊/金屬層/堆疊
204‧‧‧上部層/經濺鍍障壁層/障壁層/經濺鍍TiW障壁/TiW障壁層/TiW層/經濺鍍TiW層
206‧‧‧上部層/金層
210‧‧‧GaAs晶圓
212‧‧‧光阻劑/剝離抗蝕劑/抗蝕劑層
220‧‧‧金屬層
410‧‧‧晶粒
412‧‧‧半導體結構/金屬化半導體結構
414‧‧‧被動裝置
420‧‧‧模組
422‧‧‧封裝基板
426‧‧‧連接
428‧‧‧連接墊
430‧‧‧射頻(RF)裝置
432‧‧‧傳輸/接收電路
434‧‧‧天線
500‧‧‧實例性無線裝置/無線裝置
502‧‧‧使用者介面
504‧‧‧記憶體
506‧‧‧電力管理組件
508‧‧‧基頻帶子系統
510‧‧‧收發器
511A-511D‧‧‧功率放大器
512A-512D‧‧‧雙工器
514‧‧‧頻帶選擇切換器/切換器
516‧‧‧天線
520A-520D‧‧‧匹配電路
d1‧‧‧厚度
d2‧‧‧厚度
d3‧‧‧厚度
d4‧‧‧厚度
d5‧‧‧厚度
d6‧‧‧厚度
d7‧‧‧厚度
d8‧‧‧厚度
t‧‧‧經添加之厚度
圖1示意性地展示：在某些實施方案中，可在諸如一晶圓之一化合物半導體基板上形成具有如本文中所闡述之一或多個特徵之一裝置。
圖2A及圖2B展示圖1之裝置之實例，其中該裝置可包含一基於銅之金屬化結構。
圖3展示基於銅之金屬堆疊結構之一實例。
圖4示意性地展示基於銅之金屬堆疊結構之一第一實例性組態。
圖5A展示圖4之實例性金屬化堆疊之一剖面圖之一照片。
圖5B展示圖5A之實例性金屬化堆疊之一近視圖。
圖6A展示一障壁可如何在不具有圖4及圖5之實例性金屬化堆疊之一或多個特徵之情況下失效之一實例。
圖6B展示M1可如何變為褪色且已在不具有圖4及圖5之實例性金屬化堆疊之一或多個特徵之一組態中降低線接合效能之一實例。
圖7示意性地展示基於銅之金屬堆疊結構之一第二實例性組態。
圖8A展示圖7之實例性金屬化堆疊之一剖面圖之一照片。
圖8B展示圖8A之實例性金屬化堆疊之一近視圖。
圖9A展示顯著空隙可如何在不具有圖7及圖8之實例性金屬化堆疊之一或多個特徵之一組態中形成於一銅層中之一實例。
圖9B展示M1可如何變為褪色且已在不具有圖7及圖8之實例性金屬化堆疊之一或多個特徵之一組態中降低線接合效能之一實例。
圖10示意性地展示基於銅之金屬堆疊結構之一第三實例性組 態。
圖11展示可經實施以製作圖10之實例性金屬堆疊結構之一預剝離階段。
圖12展示已經歷一成功剝離過程之一金屬層之一底側。
圖13展示可經實施以製作圖4及圖5之第一實例性金屬堆疊之一過程。
圖14展示圖13之實例性製作過程之各種階段。
圖15展示可經實施以製作圖7及圖8之第一實例性金屬堆疊之一過程。
圖16展示圖15之實例性製作過程之各種階段。
圖17A及圖17B展示可經實施以製作圖10及圖11之第一實例性金屬堆疊之一過程。
圖18A及圖18B展示圖17A及圖17B之實例性製作過程之各種階段。
圖19展示針對圖4及圖5之金屬化結構之樣本之高溫操作壽命(HTOL)測試效能之一實例。
圖20展示針對不具有圖4及圖5之金屬化結構之障壁功能性之樣本之HTOL測試失效之一實例。
圖21展示在1,400小時之HTOL測試之後圖19之樣本中之一者上之金屬化結構之一光學影像。
圖22展示在未通過HTOL測試之後圖20之樣本中之一者上之金屬化結構之一光學影像。
圖23展示可經實施以製作具有如本文中所闡述之一或多個金屬化結構之一晶粒之一過程。
圖24示意性地繪示可由圖23之製作過程產生之一晶粒。
圖25A及圖25B示意性地繪示具有圖24之一或多個晶粒之一模 組。
圖26示意性地繪示一射頻(RF)裝置，其包含具有如本文中所闡述之一或多個特徵之一或多個晶粒及/或一或多個模組。
圖27展示實施為一無線裝置的圖26之RF裝置之一更特定實例。
本文中所提供之標題(若存在)僅為了方便起見而未必影響所主張之本發明之範疇或意義。
形成於諸如化合物半導體等半導體上之金屬化特徵可經組態以提供(舉例而言)互連線功能性。此等互聯線通常稱為金屬1、金屬2及金屬3。金屬1或M1通常係指接觸歐姆金屬及/或電路中之其他主動或被動組件(例如，電阻器、電容器、電感器)之金屬互連線之一層。金屬2或M2通常係指接觸至一M1層之一金屬層。金屬3或M3通常係指(例如，一功率放大器中之)一散熱體。
在某些實施方案中，可由於金之諸如低電阻率、化學惰性及期望之線接合性質等性質而將其選擇用作M1互連線。然而，金相對昂貴且其價格不斷攀高。因此，與晶圓及使用金作為M1互連線之所得裝置相關聯的成本亦可能增加。
因此，期望具有金之一或多個期望之性質之一較廉價的替代物。銅可係此一替代物。藉由實例之方式，銅具有比金低約20%之電阻率(銅係大約1.7 μΩ-cm，而金係大約2.2 μΩ-cm)。銅亦具有比金高之導熱率(銅係大約385 W m-1 K-1，而金係大約314 W m-1 K-1)，使得其對M3散熱體應用而言是金理想的替代物。
然而，當實施於半導體基板上，銅的使用可包含困難。舉例而言，銅係一相對快速的擴散體；因此通常需要一障壁層以防止金屬擴散至一半導體基板中。銅亦係具有化學反應性且在空氣中易於氧化；且因此其通常需要被鈍化以便保護其在各步驟之間免受處理化學品及 /或製作環境之影響。
本文中闡述關於基於銅之金屬結構(諸如M1互連線)的結構、裝置及方法。闡述提供促進將銅用作一互連線導體之期望之功能性的障壁及鈍化組態的各種實例。儘管就M1互連線進行闡述，但應理解，亦可以其他類型之基於銅之金屬結構來實施本發明之一或多個特徵。
圖1展示：在某些實施方案中，形成於一化合物半導體基板(諸如一晶圓10)上之一裝置12可包含具有如本文中所闡述之一或多個特徵之一或多個基於銅的互連線結構。本文中所闡述之各種實例係就砷化鎵(GaAs)化合物半導體而論，此等基於銅之互連線結構可實施於該砷化鎵(GaAs)化合物半導體上。然而，應理解，此等基於銅之互連線特徵亦可實施於其他化合物半導體上。舉例而言，可利用諸如InP、GaN、InGaP及InGaAs等化合物半導體作為一基板，而具有如本文中所闡述之一或多個特徵之基於銅的互連線則形成於該基板上。
亦應理解，儘管本文中之各種實例係就化合物半導體而論，但本發明之一或多個特徵亦可實施於元素半導體上。舉例而言，可利用諸如矽及/或鍺等元素半導體作為一基板，而具有如本文中所闡述之一或多個特徵之基於銅的互連線則形成於該基板上。
圖2A及圖2B展示可實施基於銅之互連線結構之裝置12的實例。在圖2A中，一異質接面雙極電晶體(HBT)20展示為包含形成為各種觸點之若干基於銅的結構100。舉例而言，基於銅之觸點100展示為形成於一子集電極層24上方(其形成於一半絕緣化合物半導體基板22(諸如GaAs)上方)。在另一實例中，基於銅之觸點100展示為形成於一基極層28上方(其形成於一集電極層26上方)。在另一實例中，一基於銅之觸點100展示為形成於一發射極堆疊30上方(其形成於基極層28上方)。在圖2A之實例性組態20中，歐姆金屬層32展示為安置於基於銅之觸點100與其各別半導體基板之間。
在圖2B中，一高電子遷移率電晶體(HEMT)(諸如一假晶HEMT(pHEMT)40)展示為包含形成為各種觸點之若干基於銅之結構100。pHEMT 40展示為包含一化合物半導體基板42(諸如GaAs)，一緩衝區層44形成於化合物半導體基板42上方。一超晶格結構46展示為形成於緩衝區層44上方，且一通道層48展示為形成於超晶格結構46上方。一障壁層50展示為形成於通道層48上方，且敷蓋層52展示為形成於障壁層50之部分上方。基於銅之觸點100展示為形成於敷蓋層52上方以形成源極及汲極觸點。一基於銅之觸點100亦展示為形成於障壁層50上方以形成一閘極觸點。在圖2B之實例性組態40中，歐姆金屬層54展示為安置於基於銅之觸點100與其各別半導體基板之間。
在某些實施例中，基於銅之結構100亦可實施於其他半導體裝置中。本文中更詳細地闡述此等半導體裝置之實例。
圖3展示一基於銅之金屬化結構100(諸如一M1結構)可包含安置於一障壁106上方之一銅(Cu)層110。障壁106展示為形成於一歐姆金屬層104上方，歐姆金屬層104形成於一化合物半導體基板102上方。如圖3中進一步展示，金屬化結構100亦可包含形成於銅層110上方之一鈍化結構112。本文中闡述障壁106及鈍化結構112之各種非限制性實例及其如何被形成。
實例1
圖4示意性地展示一基於銅之金屬堆疊結構100之一第一實例性組態120。一歐姆金屬層104可形成於一化合物半導體基板102(諸如GaAs)上方。一第一鈦(Ti)層122(厚度d1)可形成於歐姆金屬層104上方。一第一鉑(Pt)層124(厚度d2)可形成於第一Ti層122上方。一第二Ti層126(厚度d3)可形成於第一Pt層124上方。一銅(Cu)層110(厚度d4)可形成於第二Ti層126上方。本文中更詳細地闡述可由上述Ti-Pt-Ti組合中之某些或全部提供之期望之功能性之實例以及某些可能替代組 態。
在某些實施例中，一第三Ti層130(厚度d5)可形成於Cu層110上方。一第二Pt層132(厚度d6)可形成於第三Ti層130上方。一金(Au)層134(厚度d7)可形成於第二Pt層132上方。一第四Ti層136(厚度d8)可形成於Au層134上方。本文中更詳細地闡述可由上述組合中之某些或全部提供之期望之功能性之實例以及某些可能替代組態。
表1列舉圖4中所展示之各種層之實例性厚度。
圖5A展示具有參考圖4所闡述之實例性組態之一金屬化堆疊120之一照片之一剖面圖。圖5B展示圖5A之金屬化堆疊120之一近視圖。在兩個照片中，可看到，層Ti-Pt-Ti(122、124、126)之實例性總成可形成於一開口中，該開口形成於已形成於歐姆金屬層104及GaAs基板102上方之一鈍化層150中。此外，圖5A及圖5B展示一鈍化層152可經形成以覆蓋原本將被曝露之側表面及上部表面中之某些或全部。
在某些實施方案中，可藉由電子束蒸鍍沈積來形成參考圖4及圖5所闡述之實例性金屬化堆疊120之層中之至少某些層。申請人已發現，Ti可係針對Cu之一適當障壁，且Pt可係用於防止或減少擴散之針 對Cu之一良好障壁。在金屬化堆疊120中，Cu層展示為包覆於兩個Ti層之間。申請人之可靠性測試已展示：在不具有Ti層之情況下，Pt將與Cu進行合金化從而致使障壁失效(圖6A)。當發生此情況時，M1堆疊之電阻率可急劇增加，藉此導致與M1堆疊相關聯之裝置之失效。Cu亦將到達Au之頂部1200A從而致使M1褪色且亦導致線接合問題(圖6B)。
圖6A展示其中在Cu層110之兩個側上缺乏Ti層之一實例性組態140。因此，實例性堆疊140包含形成於一歐姆金屬層104上方之層Ti(122)、Pt(124)、Cu(110)、Pt(圖4中之132)、Au(圖4中之134)及Ti(圖4中之136)。圖6A展示：在Cu層110與Pt層124之間不具有一Ti層(圖4中之126)之情況下，Pt層124變為降級且因此並非針對Cu 110之一可靠障壁。據信，此一降級歸咎於銅與鉑在相對低溫下形成一合金。
參考圖6B，在Cu層110與上部Pt層(圖4中之132)之間缺乏一Ti層(圖4中之130)之情況下，銅亦能夠到達金層(圖4中之134)，藉此導致M1結構140之褪色(例如，表面上之不均勻圖案)及諸如線接合問題等不期望之特徵。此外，據信，上部Pt層之一降級歸咎於銅與鉑在相對低溫下形成一合金。
對於圖4及圖5之實例性金屬化堆疊120，第一Ti層122可經組態以提供諸如由(舉例而言)歐姆金屬膜104之粗糙性所致之表面不規則性之黏合及覆蓋之功能性。本文中更詳細地闡述可如何形成第一Ti層122之一實例。應理解，第一Ti層122之厚度可小於或大於大約1,000埃之實例性厚度。在某些實施方案中，第一Ti層122之厚度可經選擇而足以提供上述功能性中之一或多者。
對於圖4及圖5之實例性金屬化堆疊120，第一Pt層124可經組態以充當(舉例而言)減少或抑制金、銅及/或其他原子在歐姆金屬層104(透過第一Ti層122)與Cu層110之間遷移之一障壁。本文中更詳細地闡 述可如何形成第一Pt層124之一實例。應理解，第一Pt層124之厚度可小於或大於大約500埃之實例性厚度。在某些實施方案中，第一Pt層124可經形成以具有至少大約250埃之一厚度d2。在某些實施例中，厚度d2可顯著大於250埃之實例性厚度。在某些實施方案中，第一Pt層124之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖4及圖5之實例性金屬化堆疊120，第二Ti層126可經組態以(舉例而言)減少或抑制Cu層110與第一Pt層124進行合金化。本文中更詳細地闡述可如何形成第二Ti層126之一實例。應理解，第二Ti層126之厚度可小於或大於大約1,000埃之實例性厚度。在某些實施方案中，第二Ti層126之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖4及圖5之實例性金屬化堆疊120，Cu層110可經組態以(舉例而言)產生一所期望電阻率。由於Cu層110組態為堆疊120之一主要傳導層，因此Cu層之剖面尺寸(例如，厚度及/或寬度)可經選擇以提供堆疊120之一所期望傳導性質。在圖4及圖5之實例性堆疊120中，大約25,000埃之Cu層110經選擇以提供與Cu層110正替換之一大約30,000埃之金層相關聯之一大致相同薄片電阻。本文中更詳細地闡述可如何形成Cu層110之一實例。應理解，Cu層110之厚度可小於或大於大約25,000埃之實例性厚度。在某些實施方案中，Cu層110之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖4及圖5之實例性金屬化堆疊120，第三Ti層130可經組態以(舉例而言)減少或抑制Cu層110與第二Pt層132進行合金化。如參考圖6A及圖6B所闡述，銅層與鉑層之此一合金化可導致某些銅到達金層且產生與金屬化結構相關聯之褪色及線接合問題。本文中更詳細地闡述可如何形成第三Ti層130之一實例。應理解，第三Ti層130之厚度可 小於或大於大約500埃之實例性厚度。在某些實施方案中，第三Ti層130之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖4及圖5之實例性金屬化堆疊120，第二Pt層132可經組態以充當(舉例而言)減少或抑制金、銅及/或其他原子在Au層134(透過第三Ti層130)與Cu層110之間遷移之一障壁。本文中更詳細地闡述可如何形成第二Pt層132之一實例。應理解，第二Pt層132之厚度可小於或大於大約500埃之實例性厚度。在某些實施方案中，第二Pt層132可經形成以具有至少大約250埃之一厚度d6。在某些實施例中，厚度d6可顯著大於250埃之實例性厚度。在某些實施方案中，第二Pt層132之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖4及圖5之實例性金屬化堆疊120，Au層134可經組態以(舉例而言)允許金屬化堆疊120之線接合及/或保護Cu層110免受氧化。本文中更詳細地闡述可如何形成Au層134之一實例。應理解，Au層134之厚度可小於或大於大約1,200埃之實例性厚度。在某些實施方案中，Au層134之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖4及圖5之實例性金屬化堆疊120，第四Ti層136可經組態以(舉例而言)提供用於Au層134之一鈍化層及/或充當用於一額外鈍化層(例如，氮化物層)(例如，圖5A中之152)之一黏合層。本文中更詳細地闡述可如何形成第四Ti層136之一實例。應理解，第四Ti層136之厚度可小於或大於大約90埃之實例性厚度。在某些實施方案中，第四Ti層136之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
在某些實施方案中，包含第一Ti層122、第一Pt層124及第二Ti層126之一層組合可經組態以充分地減少或防止歐姆金屬(104)中之金遷 移至Cu層110及Cu層110中之銅擴散至歐姆金屬(104)中。儘管並不期望或意欲受任何特定理論之約束，但可在電方面將Ti/Pt/Ti結構模型化或近似為背對背之兩個二極體以藉此抑制或減少歐姆層(104)中之Au朝向Cu層110移動且抑制或減少(Cu層110之)Cu移動至Pt層124中。
對於包含第三Ti層130、第二Pt層132及Au層134之一層組合，此一組合可經組態以充分地減少或防止Cu層110與Au層134之間的遷移及/或擴散。此一組合亦可經組態為在機械方面充分穩健以能夠耐受線接合及/或探測之應力。
在圖4及圖5之實例性組態120中，各種層之尺寸(例如，厚度)可不同於表1中所列舉之其各別實例性值。舉例而言，第一Ti層(122)可具有介於50埃至5,000埃之一範圍內、介於100埃至4,000埃、200埃至3,000埃、500埃至2,000埃或750埃至1,250埃之一範圍內之一厚度。在另一實例中，第一Pt層(124)可具有介於50埃至5,000埃之一範圍內、介於100埃至2,500埃、200埃至1,000埃、300埃至700埃或400埃至600埃之一範圍內之一厚度。在另一實例中，第二Ti層(126)可具有介於50埃至5,000埃之一範圍內、100埃至4,000埃、200埃至3,000埃、500埃至2,000埃或750埃至1,250埃之一範圍內之一厚度。在另一實例中，Cu層(110)可具有介於500埃至50,000埃之一範圍內、介於5,000埃至40,000埃、10,000埃至35,000埃或20,000埃至30,000埃之一範圍內之一厚度。在另一實例中，第三Ti層(130)可具有介於50埃至5,000埃之一範圍內、介於100埃至2,500埃、200埃至1,000埃、300埃至700埃或400埃至600埃之一範圍內之一厚度。在另一實例中，第二Pt層(132)可具有介於50埃至5,000埃之一範圍內、介於100埃至2,500埃、200埃至1,000埃、300埃至700埃或400埃至600埃之一範圍內之一厚度。在另一實例中，Au層(134)可具有介於100埃至5,000埃之一範圍內、介於200埃至4,000埃、300埃至3,000埃、500埃至2,000埃或900埃至1,500 埃之一範圍內之一厚度。在另一實例中，第四Ti層(136)可具有介於20埃至500埃之一範圍內、介於40埃至300埃、60埃至200埃或70埃至110埃之一範圍內之一厚度。
在某些實施例中，圖4及圖5之實例性組態120中之層中之某些或所有層可由不同材料形成以提供類似功能性。舉例而言，第一Ti層(122)可用諸如鉻(Cr)等材料來代替。在另一實例中，第一Pt層(124)可用諸如鈀(Pd)或鎳(Ni)等材料來代替。在另一實例中，第二Ti層(126)可用諸如鉻(Cr)等材料來代替。在另一實例中，Cu層(110)可用諸如鋁(Al)等材料來代替。在另一實例中，第三Ti層(130)可用諸如鉻(Cr)等材料來代替。在另一實例中，第二Pt層(132)可用諸如鈀(Pd)或鎳(Ni)等材料來代替。在另一實例中，第四Ti層(136)可用諸如鉻(Cr)等材料來代替。
在圖4及圖5之實例性組態120中，歐姆層104闡述為由金形成。應理解，亦可實施其他類型之歐姆層。對於諸如MESFET及pHEMT等裝置，歐姆層可係一N歐姆層。對於N型半導體，歐姆層可包含鎳、鍺(或金鍺AuGe)及/或金。可利用此等材料之不同變化形式，包含(舉例而言)Ni/Ge/Au、Ni/Au/Ge/Au、Ni/AuGe/Au、Ni/Au/Ge/Ni/Au、Ge/Ni/Au及AuGe/Ni/Au。。對於諸如HBT、BiFET、BiHEMT等裝置，歐姆層可係N歐姆或P歐姆。P歐姆類型可在具有諸如Pt及Pd等其他金屬之層中具有Au。其他組態亦係可能的。
實例2
圖7示意性地展示一基於銅之金屬堆疊結構100之一第二實例性組態160。一歐姆金屬層104可形成於一化合物半導體基板102(諸如GaAs)上方。一第一鈦(Ti)層162(厚度d1)可形成於歐姆金屬層104上方。一第一氮化鈦(TiN)層164(厚度d2)可形成於第一Ti層162上方。一銅(Cu)層110(厚度d3)可形成於第一TiN層164上方。一第二TiN層 170(厚度d4)可形成於Cu層110上方。一Pt層172(厚度d5)可形成於第二TiN層170上方。一金(Au)層174(厚度d6)可形成於Pt層172上方。一第二Ti層176(厚度d7)可形成於Au層174上方。本文中更詳細地闡述可由上述組合中之某些或全部提供之期望之功能性之實例以及某些可能替代組態。
表2列舉圖7中所展示之各種層之實例性厚度。
圖8A展示具有參考圖7所闡述之實例性組態之一金屬化堆疊160之一照片之一剖面圖。圖8B展示圖8A之金屬化堆疊160之一近視圖。在兩個照片中，可看到，層Ti-TiN(162、164)之實例性總成可形成於一開口中，該開口形成於已形成於歐姆金屬層104及GaAs基板102上方之一鈍化層190中。此外，圖8A及圖8B展示一鈍化層192可經形成以覆蓋原本將被曝露之側表面及上部表面中之某些或全部。
在某些實施方案中，可藉由電子束蒸鍍沈積來形成參考圖7及圖8所闡述之實例性金屬化堆疊160之除層164、170以外之層中之至少某些層。可藉由使用具有此一離子源之一蒸鍍器連同在此一蒸鍍過程期間引入N2氣體來形成TiN層164、170。在金屬化堆疊160中，Cu層展示為包覆於兩個TiN層164、170之間；且此等TiN層可減少或抑制Cu 層110與歐姆金屬層104(經由第一TiN層164)及Au層174(經由第二TiN層170)之間的相互作用。
申請人之可靠性測試已展示：在不具有TiN層(例如，圖9A中之具有Ti/Cu/Ti/Au/Ti層之一堆疊180)之情況下，只有Ti係不足以充當一障壁。此一金屬化結構之一失效通常開始於(舉例而言)其中膜由於一剝離蒸鍍過程之性質而係多孔的之一步驟處。已觀察到，具有相對較大量之形貌之一晶圓往往失效得更快。受關注之離子束/掃描電子顯微分析展示：顯著之空隙184可形成於Cu層110中(圖9A)藉此促成失效。如同第一實例，Cu亦可到達Au之頂部1200A從而致使M1 180褪色且亦導致線接合問題(圖9B)。
圖9A展示其中在Cu層110之兩個側上缺乏TiN層之一實例性組態180。因此，實例性堆疊180包含形成於一歐姆金屬層104上方之層Ti(162)、Cu(110)、Ti(182)、Au(174)及Ti(176)。圖9A展示：在Cu層110與Ti層162之間不具有一TiN層之情況下，Cu層可形成促成堆疊180之降級之顯著空隙184。
參考圖9B，在Cu層110與上部Ti層182之間缺乏一TiN層之情況下，來自Cu層110之銅亦能夠到達Au層174。此一效應可導致M1結構180之褪色(例如，表面上之不均勻圖案)及諸如線接合問題等不期望之特徵。
對於圖7及圖8之實例性金屬化堆疊160，第一Ti層162可經組態以提供諸如由(舉例而言)歐姆金屬膜104之粗糙性所致之表面不規則性之黏合及覆蓋之功能性。本文中更詳細地闡述可如何形成第一Ti層162之一實例。應理解，第一Ti層162之厚度可小於或大於大約1,000埃之實例性厚度。在某些實施方案中，第一Ti層162之厚度可經選擇而足以提供上述功能性中之一或多者。
對於圖7及圖8之實例性金屬化堆疊160，第一TiN層164可經組態 以充當(舉例而言)減少或抑制金、銅及/或其他原子在歐姆金屬層104與Cu層110之間遷移之一障壁。本文中更詳細地闡述可如何形成第一TiN層164之一實例。應理解，第一TiN層164之厚度可小於或大於大約500埃之實例性厚度。在某些實施方案中，第一TiN層164之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖7及圖8之實例性金屬化堆疊160，Cu層110可經組態以(舉例而言)產生一所期望電阻率。由於Cu層110組態為堆疊160之一主要傳導層，因此Cu層之剖面尺寸(例如，厚度及/或寬度)可經選擇以提供堆疊160之一所期望傳導性質。在圖7及圖8之實例性堆疊160中，大約25,000埃之Cu層110經選擇以提供與Cu層110正替換之一大約30,000埃之金層相關聯之一大致相同薄片電阻。本文中更詳細地闡述可如何形成Cu層110之一實例。應理解，Cu層110之厚度可小於或大於大約25,000埃之實例性厚度。在某些實施方案中，Cu層110之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖7及圖8之實例性金屬化堆疊160，第二TiN層170可經組態以(舉例而言)減少或抑制來自Cu層110之某些銅到達Au層174且產生與金屬化結構相關聯之褪色及線接合問題。本文中更詳細地闡述可如何形成第二TiN層170之一實例。應理解，第二TiN層170之厚度可小於或大於大約500埃之實例性厚度。在某些實施方案中，第二TiN層170之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖7及圖8之實例性金屬化堆疊160，Pt層172可經組態以充當(舉例而言)減少或抑制金、銅及/或其他原子在Au 174與Cu層110之間遷移之一障壁。本文中更詳細地闡述可如何形成Pt層172之一實例。應理解，Pt層172之厚度可小於或大於大約500埃之實例性厚度。在某些實施方案中，Pt層172可經形成以具有至少大約250埃之一厚度d5。在某些實施例中，厚度d5可顯著大於250埃之實例性厚度。在某些實 施方案中，Pt層172之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖7及圖8之實例性金屬化堆疊160，Au層174可經組態以(舉例而言)允許金屬化堆疊160之線接合及/或保護Cu層110免受氧化。本文中更詳細地闡述可如何形成Au層174之一實例。應理解，Au層174之厚度可小於或大於大約1,200埃之實例性厚度。在某些實施方案中，Au層174之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
對於圖7及圖8之實例性金屬化堆疊160，第二Ti層176可經組態以(舉例而言)提供用於Au層174之一鈍化層及/或充當用於一額外鈍化層(例如，氮化物層)(例如，圖8A中之192)之一黏合層。本文中更詳細地闡述可如何形成第二Ti層176之一實例。應理解，第二Ti層176之厚度可小於或大於大約90埃之實例性厚度。在某些實施方案中，第二Ti層176之厚度可經選擇而足以提供如本文中所闡述之特徵中之一或多者。
在某些實施方案中，包含第一Ti層162及第一TiN層164之一層組合可經組態以充分地減少或防止歐姆金屬(104)中之金遷移至Cu層110及Cu層110中之銅擴散至歐姆金屬(104)中。對於包含第二TiN層170、Pt層172及Au層174之一層組合，此一組合可經組態以充分地減少或防止Cu層110與Au層174之間的遷移及/或擴散。此一組合亦可經組態為在機械方面充分穩健以能夠耐受線接合及/或探測之應力。
在圖7及圖8之實例性組態160中，各種層之尺寸(例如，厚度)可不同於表2中所列舉之其各別實例性值。舉例而言，第一Ti層(162)可具有介於50埃至5,000埃之一範圍內、介於100埃至4,000埃、200埃至3,000埃、500埃至2,000埃或750埃至1,250埃之一範圍內之一厚度。在另一實例中，第一TiN層(164)可具有介於50埃至5,000埃之一範圍內、 介於100埃至2,500埃、200埃至1,000埃、300埃至700埃或400埃至600埃之一範圍內之一厚度。在另一實例中，Cu層(110)可具有介於500埃至50,000埃之一範圍內、介於5,000埃至40,000埃、10,000埃至35,000埃或20,000埃至30,000埃之一範圍內之一厚度。在另一實例中，第二TiN層(170)可具有介於50埃至5,000埃之一範圍內、介於100埃至2,500埃、200埃至1,000埃、300埃至700埃或400埃至600埃之一範圍內之一厚度。在另一實例中，Pt層(172)可具有介於50埃至5,000埃之一範圍內、介於100埃至2,500埃、200埃至1,000埃、300埃至700埃或400埃至600埃之一範圍內之一厚度。在另一實例中，Au層(174)可具有介於100埃至5,000埃之一範圍內、介於200埃至4,000埃、300埃至3,000埃、500埃至2,000埃或900埃至1,500埃之一範圍內之一厚度。在另一實例中，第二Ti層(176)可具有介於20埃至500埃之一範圍內、介於40埃至300埃、60埃至200埃或70埃至110埃之一範圍內之一厚度。
在某些實施例中，圖7及圖8之實例性組態160中之層中之某些或所有層可由不同材料形成以提供類似功能性。舉例而言，第一Ti層(162)可用諸如鉻(Cr)等材料來代替。在另一實例中，第一TiN層(164)可用諸如可在離子輔助下蒸鍍之任何金屬氮化物等材料來代替。在另一實例中，Cu層(110)可用諸如鋁(Al)等材料來代替。在另一實例中，第二TiN層(170)可用諸如可在離子輔助下蒸鍍之任何金屬氮化物等材料來代替。在另一實例中，Pt層(172)可用諸如鈀(Pd)或鎳(Ni)等材料來代替。在另一實例中，第二Ti層(176)可用諸如鉻(Cr)等材料來代替。
在圖7及圖8之實例性組態160中，歐姆層104闡述為由金形成。應理解，亦可實施其他類型之歐姆層。對於諸如MESFET及pHEMT等裝置，歐姆層可係一N歐姆層。對於N型半導體，歐姆層可包含鎳、鍺(或金鍺AuGe)及/或金。可利用此等材料之不同變化形式，包含(舉 例而言)Ni/Ge/Au、Ni/Au/Ge/Au、Ni/AuGe/Au、Ni/Au/Ge/Ni/Au、Ge/Ni/Au及AuGe/Ni/Au。對於諸如HBT、BiFET、BiHEMT等裝置，歐姆層可係N歐姆或P歐姆。P歐姆類型可在具有諸如Pt及Pd等其他金屬之層中具有Au。其他組態亦係可能的。
實例3
圖10示意性地展示一基於銅之金屬堆疊結構100之一第三實例性組態200。此特定實例包含關於各種層(包含堆疊結構200之上部部分)之沈積之方法。
一Cu M1方案之挑戰中之一者係防止頂部層失效。在基於線接合之裝置之上下文中，一M1堆疊之上部部分通常需要能夠處置與線接合相關聯之應力。在某些情形中，與球接合相關聯之機械及/或超音波力可弱化諸如一Ti/Pt/Au組合之一頂部障壁。膜失效可源自此一經弱化位點且可傳播。
一經濺鍍耐火金屬(如TiW)可充當一良好障壁。然而，一經濺鍍膜通常由於其保形塗佈性質而不可被成功剝離。在某些實施方案中，可藉由使用某些類型之抗蝕劑(包含具有一凹入輪廓之彼等)來解決與經濺鍍膜及後續剝離相關聯之此一挑戰。如本文中所闡述，使用一凹入輪廓之一相對厚Cu層(例如，25,000埃)之一沈積可產生一抗蝕劑輪廓之一改變以使得可濺鍍幾乎不具有翼或桁條之一障壁金屬(諸如TiW)以藉此促進一有效剝離過程。
藉由一實例之方式，圖10展示可由上述之一障壁(諸如TiW)之濺鍍及此後之一剝離過程所產生之金屬堆疊結構200。金屬堆疊結構200可包含形成於一歐姆金屬層104上方之一銅堆疊202(例如，包含Ti/障壁/Cu/Ti)，歐姆金屬層104形成於一基板102(諸如GaAs)上方。金屬堆疊結構200展示為進一步包含形成於銅堆疊202上方之一經濺鍍障壁層204(諸如TiW)。一金層206展示為形成於經濺鍍障壁層204上方。 本文中更詳細地闡述可如何形成銅堆疊202、經濺鍍障壁層204及金層206之實例。
圖11展示其中障壁層(例如，TiW)204已濺鍍於銅堆疊202上方且金層206已藉由蒸鍍而沈積於障壁層204上方之一預剝離階段。一光阻劑212展示為具有一凹入輪廓以界定用於形成銅堆疊202之一開口。光阻劑212展示為形成於一歐姆金屬層104上方，歐姆金屬層104形成於一化合物半導體基板(諸如一GaAs晶圓210)上方。
如圖11中所展示，藉由(舉例而言)蒸鍍沈積銅堆疊202導致抗蝕劑剝離高度顯著增加「t」(其係大約形成於光阻劑212上方之銅堆疊202'之高度)。對於本文中所闡述之第一及第二實例(120、160)，經添加之厚度「t」可係至少25,000埃。如圖11中進一步展示，光阻劑212上方之經蒸鍍之銅堆疊202'通常可使光阻劑212之凹入輪廓持續，藉此減少將透過其形成上部層(例如，204、206)之開口之臨界尺寸。開口之臨界尺寸之此一減少可減少或實質上消除在TiW障壁層204之濺鍍期間的翼之形成。此一經濺鍍TiW障壁204可進一步允許藉由一剝離過程移除金屬層202'。圖12展示已經歷一成功剝離過程之一金屬層220(諸如金屬層202')之一底側。
在某些實施方案中，圖10及圖11之銅堆疊202可包含圖4及圖7之銅層110以及圖4及圖7之第一及第二組態120、160之下面銅層及上面銅層之任何組合。用於此等實施方案之尺寸及材料可類似於本文中所闡述之彼等。在某些實施方案中，銅層上面之一或多個層及/或銅層下面之一或多個層可不同於參考圖4及圖7所闡述之實例。
在圖10及圖11之實例性組態200中，經濺鍍TiW層(204)可具有經選擇以提供所期望障壁功能性且促進藉由一剝離過程移除金屬層202'之一厚度。
用於製作第一實例性金屬堆疊之實例性方法
圖13展示可經實施以製作圖4及圖5之實例性金屬堆疊120之一過程300。圖14展示製作金屬堆疊120之各種階段。在方塊302中，可提供一化合物半導體基板(102)(諸如GaAs)。在方塊304中，可在基板(102)上方形成一歐姆觸點(104)。在某些實施方案中，可以一已知方式形成歐姆觸點層(104)。
在方塊306中，可在歐姆觸點層(104)上方形成一第一Ti層(122)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成第一Ti層(122)。在某些實施方案中，此一沈積可在約7.5×10-6托之一真空下開始；且沈積速率可在約5埃/秒至15埃/秒之間。可使用約2轉/秒之一圓形束掃掠型樣以及一靜態束組態。可在不具有一坩堝之情況下執行此沈積步驟。亦可利用其他沈積方法及組態。
在方塊308中，可在第一Ti層(122)上方形成一第一Pt層(124)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成第一Pt層(124)。在某些實施方案中，可執行此一沈積以在不具有一束掃掠之情況下產生約3埃/秒之一蒸鍍速率。亦可利用其他沈積方法及組態。
在方塊310中，可在第一Pt層(124)上方形成一第二Ti層(126)。在某些實施方案中，可藉由類似於與第一Ti層(122)相關聯之彼沈積過程之一電子束蒸鍍沈積過程來形成第二Ti層(126)。亦可利用其他沈積方法及組態。
在方塊312中，可在第二Ti層(126)上方形成一Cu層(110)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成Cu層(110)。在某些實施方案中，可提供一相對長的冷卻時間以確保源材料在給用於服務之腔室提供排放口之前充分冷卻或添加金屬。可使用一鎢(W)或鉬(Mo)坩堝來蒸鍍Cu。此一襯裏之使用可提供有利特徵，諸如減少與爐膛(其在某些情形中係用水冷卻)的熱接觸，藉此對一給定之束功率允許一較高的沈積速率。在某些實施方案中，可在幾乎無噴濺跡象 (其通常係與經蒸鍍之金相關聯之一問題)之情況下達成約8埃/秒至20埃/秒之一沈積速率。亦可利用其他沈積方法及組態。
在方塊314中，可在Cu層(110)上方形成一第三Ti層(130)。在某些實施方案中，可藉由類似於與第一Ti層(122)相關聯之彼沈積過程之一電子束蒸鍍沈積過程來形成第三Ti層(130)。亦可利用其他沈積方法及組態。
在方塊316中，可在第三Ti層(130)上方形成第二Pt層(132)。在某些實施方案中，可藉由類似於與第一Pt層(124)相關聯之彼沈積過程之一電子束蒸鍍沈積過程來形成第二Pt層(132)。亦可利用其他沈積方法及組態。
在方塊318中，可在第二Pt層(132)上方形成一Au層(134)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成Au層(134)。亦可利用其他沈積方法及組態。
在方塊320中，可在Au層(134)上方形成一第四Ti層(136)。在某些實施方案中，可藉由類似於與第一Ti層(122)相關聯之彼沈積過程之一電子束蒸鍍沈積過程來形成第四Ti層(136)。亦可利用其他沈積方法及組態。
在某些實施方案中，第三Ti層(130)之一部分可經形成(例如，約100埃)以敷蓋一晶圓之Cu層(110)。此後，可在一不同蒸鍍器中進一步處理晶圓以用於沈積其餘層(例如，第三Ti層之約400埃、第二Pt層之約500埃、Au層之約1,200埃及第四Ti層之約90埃)。
用於製作第二實例性金屬堆疊之實例性方法
圖15展示可經實施以製作圖7及圖8之實例性金屬堆疊160之一過程330。圖16展示製作金屬堆疊160之各種階段。在方塊332中，可提供一化合物半導體基板(102)(諸如GaAs)。在方塊334中，可在基板(102)上方形成一歐姆觸點(104)。在某些實施方案中，可以一已知方 式形成歐姆觸點層(104)。
在方塊336中，可在歐姆觸點層(104)上方形成一第一Ti層(162)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成第一Ti層(162)。在某些實施方案中，此一沈積可在約7.5×10-6托之一真空下開始；且沈積速率可係在約5埃/秒至15埃/秒之間。可使用約2轉/秒之一圓形束掃掠型樣以及一靜態束組態。可在不具有一坩堝之情況下執行此沈積步驟。亦可利用其他沈積方法及組態。
在方塊338中，可在第一Ti層(162)上方形成一第一TiN層(164)。在某些實施方案中，可利用一離子輔助技術來形成一TiNx層。使用離子輔助蒸鍍之此一技術可產生一TixNy膜(其通常係以反應性方式濺鍍)。為達成此一離子輔助蒸鍍過程，可實施以下實例。可提供約7.5×10-7托之一室真空。可將氮氣(N2)放出至室中直至室壓達到約5×10-5托。可在約20 mA下使用約1,000 V之一離子源功率來達成約2.5埃/秒之沈積速率。亦可利用較高離子槍功率及其他沈積技術。在某些實施例中，TiN之離子輔助蒸鍍可產生對失效更具抵抗力之一密實障壁膜。亦可利用其他沈積方法及組態。
在方塊340中，可在第一TiN層(164)上方形成一Cu層(110)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成Cu層(110)。在某些實施方案中，可提供一相對長冷卻時間以確保源材料在給用於服務之室提供排放口之前充分冷卻或添加金屬。可使用一鎢(W)或鉬(Mo)坩堝來蒸鍍Cu。此一襯裏之使用可提供有利特徵，諸如減少與爐膛(其在某些情形中係用水冷卻)之熱接觸，藉此允許針對一既定束功率之一較高沈積速率。在某些實施方案中，可在幾乎無噴濺跡象(其係通常與經蒸鍍金相關聯之一問題)之情況下達成約8埃/秒至20埃/秒之一沈積速率。亦可利用其他沈積方法及組態。
在方塊342中，可在Cu層上方形成一第二TiN層(170)。在某些實 施方案中，可以類似於第一TiN層(164)之彼方式之一方式形成第二TiN層(170)。亦可利用其他沈積方法及組態。
在方塊344中，可在第二TiN層(170)上方形成一Pt層(172)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成Pt層(172)。在某些實施方案中，可以類似於參考圖13之方塊308所闡述之實例之一方式形成Pt層(172)。亦可利用其他沈積方法及組態。
在方塊346中，可在Pt層(172)上方形成一Au層(174)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成Au層(174)。在某些實施方案中，可以類似於參考圖13之方塊318所闡述之實例之一方式形成Au層(174)。亦可利用其他沈積方法及組態。
在方塊348中，可在Au層(174)上方形成一第二Ti層(176)。在某些實施方案中，可藉由類似於與第一Ti層(162)相關聯之實例之一電子束蒸鍍沈積過程來形成第二Ti層(176)。亦可利用其他沈積方法及組態。
用於製作第三實例性金屬堆疊之實例性方法
圖17A及圖17B展示可經實施以製作圖10及圖11之實例性金屬堆疊200之一過程360。圖18展示製作金屬堆疊200之各種階段。在方塊362中，可提供一化合物半導體基板(102)(諸如GaAs)。在方塊364中，可在基板(102)上方形成一歐姆觸點(104)。在某些實施方案中，可以一已知方式形成歐姆觸點層(104)。
在方塊366中，可在基板(102)及歐姆觸點層(104)之一部分上方形成具有一凹入輪廓之一剝離抗蝕劑(212)。在某些實施方案中，可利用一已知技術來形成此一剝離抗蝕劑。
在方塊368中，可形成具有至少一下部障壁之一銅堆疊。此一銅堆疊之形成可產生凹入輪廓開口內部之一梯形堆疊202及抗蝕劑層212上面之一堆疊202'。抗蝕劑層212上面之銅堆疊202'可產生一經增加剝 離高度以及凹入開口之一經減少臨界尺寸。在某些實施方案中，銅堆疊(202、202')可係基於本文中所闡述之實例中之一者或該等實例之任何組合。在某些實施方案中，銅堆疊(202、202')可包含具有Ti層、障壁層、Cu層及Ti層之一層組合；且可藉由蒸鍍來形成此一堆疊。亦可利用其他沈積方法及組態。
在方塊370中，可藉由濺鍍沈積在銅堆疊(202、202')上方形成一TiW層。此一濺鍍沈積可產生銅堆疊202上方之一TiW層204。在某些實施方案中，凹入輪廓開口之經減少臨界尺寸可允許經濺鍍TiW層204幾乎不形成有翼或桁條，以藉此允許金屬堆疊202'之剝離。亦可利用其他沈積方法及組態。
在方塊372中，可在TiW層(204)上方形成一Au層(206)。在某些實施方案中，可藉由一電子束蒸鍍沈積過程來形成Au層(206)。在某些實施方案中，可以類似於參考圖13之方塊318所闡述之實例之一方式形成Au層(206)。亦可利用其他沈積方法及組態。
在方塊374中，可藉由一剝離過程來移除抗蝕劑層(212)上面之金屬堆疊(202')。在某些實施方案中，可以一已知方式達成此一剝離過程。
實例性金屬堆疊之效能
本文中所闡述之三個實例性組態(圖4及圖5中之120、圖7及圖8中之160以及圖10及圖11中之200)中之每一者通過一3周烘焙測試。更特定而言，具有根據上述組態之Cu M1結構之晶圓被保存在約225℃下之一對流烘箱中達三周，且所得Cu M1結構未展出明顯褪色。
第一實例性組態(圖4及圖5中之120)進一步經受一高溫操作壽命(HTOL)測試，該測試通常係一標準可靠性測試且比上述烘焙測試要求的高得多。
具有根據第一實例性組態(圖4及圖5中之120)之Cu M1結構之晶圓 在一升高溫度下經受一延長之持續時間。此等Cu M1結構係與2×230 μm單閘極pHEMT裝置相關聯，且此等裝置放置於一熱夾盤(大約200℃之溫度)中且經偏壓。所得偏壓產生大約273℃之一裝置溫度。更特定而言，5.0 V之Vds及35 mA之Ids(按照1×230 μm閘極施加應力)導致Tchannel=273℃。
在某些情形中，在500小時期間上述應力條件下之裝置之一零失效暗指當在Tchannel=125℃下操作時能夠使用至少104小時之一可靠操作(0.1%或小於0.1%之失效率)。
圖19展示針對具有第一實例性組態(圖4及圖5中之120)之九個不同樣本之參數(飽和電流Idss)改變(按%計算)之曲線圖，其中Idss係隨時間針對每一樣本而量測。如所展示，九個樣本中無一者展示：在至少1,400小時(其遠遠長於500小時之上述標準HTOL持續時間)內Idss出現任何顯著降級。
至少基於上述內容，具有如本文中所闡述之一或多個特徵之基於銅之金屬化結構可經組態以在大約200℃下實質上歷經一高溫操作壽命(HTOL)測試後仍存在達至少100小時、200小時、500小時、1,000小時或1,400小時。
圖20展示針對不具有第一實例性組態(圖4機圖5中之120)之障壁功能性之若干樣本(例如，圖6A及圖6B)之同一參數(飽和電流Idss)改變(按%計算)之曲線圖。展示此等無障壁樣本在一第一讀取點之前(通常在約48小時之應力之後)失效。
圖21展示在1,400小時之HTOL應力之後圖19之樣本中之一者上之M1 Cu結構之一光學影像(平面圖)。可看到，在M1 Cu結構上不存在明顯擴散跡象。
相比而言，圖22展示在未通過HTOL應力測試之後圖20之樣本中之一者上之銅結構之類似於圖6B之一光學影像(平面圖)。如圖6B中， 銅結構展示由(舉例而言)擴散所致之顯著褪色。
圖20及圖22之上述失效裝置亦包含當藉助(舉例而言)一聚焦離子束(FIB)成像器觀看時位於銅層中之顯著空隙。此等空隙及相關失效可類似於參考圖9A所闡述之彼等。
在某些實施例中，具有如本文中所闡述之一或多個特徵之金屬化結構可實施於一化合物半導體晶圓中，該化合物半導體晶圓又可產生複數個晶粒。此等晶粒中之每一者可包含經組態以執行若干功能之一積體電路。圖23展示可經實施以製作具有如本文中所闡述之一或多個金屬化結構100之一晶粒(圖24中之410)之一過程400。在方塊402中，可在一化合物半導體基板(諸如GaAs)上形成一或多個半導體結構(圖24中之412)。在方塊404中，可針對此等結構形成具有銅之一或多個M1堆疊。在方塊406中，可形成具有包含M1金屬化半導體結構之一積體電路之一晶粒。儘管在金屬化半導體結構(412)之上下文中進行闡述，但應理解，具有如本文中所闡述之一或多個特徵之基於銅之金屬堆疊亦可實施於晶粒410之其他部分(諸如一被動裝置414)中。
在某些實施例中，具有如本文中所闡述之一或多個基於銅之金屬化堆疊之一晶粒可實施於一模組中。圖25A展示此一模組420之一實例，且圖25B展示該模組之一方塊圖表示。
模組420可包含一晶粒410，諸如參考圖23及圖24所闡述之晶粒。此一晶粒可安裝於一封裝基板422上且可由一外模製結構425保護。可藉由連接426(諸如線接合)來促進往來於晶粒410之電連接。此等線接合可互連至形成於模組上之連接墊428以促進與其他模組及/或外部組件之連接性。
在某些實施例中，模組420亦可包含安裝於封裝基板422上且經組態以促進及/或補充晶粒410中之積體電路之功能性之一或多個表面安裝裝置(SMD)。在某些實施例中，模組420亦可包含一或多個封裝 結構以(舉例而言)提供對模組420之保護且促進對模組420之較容易處置。此一封裝結構可包含形成於封裝基板422上方且經確定尺寸以實質上囊封其上之各種電路及組件之一外模製件。
應理解，儘管模組420係在基於線接合之電連接之上下文中進行闡述，但亦可以其他封裝組態(包含覆晶組態)實施本發明之一或多個特徵。
在某些實施例中，具有如本文中所闡述之一或多個基於銅之金屬化堆疊之一模組或一晶粒可實施於一射頻(RF)裝置中。圖26展示此一RF裝置430之一實例。
RF裝置430可包含：一模組420(諸如參考圖25A及圖25B所闡述之模組)及/或一未經封裝晶粒(諸如參考圖24所闡述之晶粒410)。在某些實施方案中，此一模組可促進一傳輸/接收電路432及一天線434之操作。在某些實施例中，模組420可經組態以提供(舉例而言)RF信號值放大、RF信號值切換及/或其他RF相關之功能。
在某些實施方案中，具有如本文中所闡述之一或多個特徵之一裝置及/或一電路可包含於一RF裝置(諸如一無線裝置)中。此一裝置及/或一電路可以如本文中所闡述之一模組形式或以其某一組合直接實施於無線裝置中。在某些實施例中，此一無線裝置可包含(舉例而言)一蜂巢式電話、一智慧電話、具有或不具有電話功能性之一手持式無線裝置、一無線平板電腦等。
圖27示意性地繪示具有本文中所闡述之一或多個有利特徵之一實例性無線裝置500。在實例性無線裝置500中，一或多個低雜訊放大器(LNA)526展示為透過一切換器514及其各別雙工器512自一天線516接收RF信號。此等LNA及相關頻道可促進(舉例而言)無線裝置500之多頻帶操作。
LNA 526展示為將其經放大信號傳遞至一收發器510以用於由接 收器電路(未展示)進一步處理。收發器510亦可產生用於傳輸之RF信號且將此等信號傳遞至功率放大器(PA)511。PA 511之輸出展示為經匹配(經由匹配電路520)且經由其各別雙工器512a至512d及頻帶選擇切換器514路由至天線516。頻帶選擇切換器514可包含(舉例而言)一單極多投(例如，SP4T)切換器以允許選擇一操作頻帶(例如，頻帶2)。在某些實施例中，每一雙工器512可允許使用一共同天線(例如，516)同時執行傳輸及接收操作。
收發器510亦展示為與一基頻帶子系統508相互作用，基頻帶子系統508經組態以提供適合於一使用者之資料及/或語音信號與適合於收發器510之RF信號之間的轉換。收發器510亦展示為連接至經組態以管理用於無線裝置之操作之電力之一電力管理組件506。此電力管理亦可控制基頻帶子系統508及其他組件之操作。
基頻帶子系統508展示為連接至一使用者接口502以促進提供至使用者及自使用者接收之語音及/或資料之各種輸入及輸出。基頻帶子系統508亦可連接至經組態以儲存資料及/或指令之一記憶體504以促進無線裝置之操作及/或為使用者提供資訊儲存。
在某些實施方案中，具有如本文中所闡述之一或多個特徵之M1 Cu觸點或互連線可實施於實例性無線裝置500中之若干組件中。舉例而言，功率放大器511及切換器514係可包含一或多個M1 Cu結構之組件之非限制性實例。在另一實例中，包含具有一M1金觸點或與該M1金觸點連接之任何裝置之一組件可藉由用銅替換金(如本文中所闡述)而受益。
若干其他無線裝置組態可利用本文中所闡述之一或多個特徵。舉例而言，一無線裝置不需要係一多頻帶裝置。在另一實例中，一無線裝置可包含額外天線(諸如分集式天線)及額外連接性特徵(諸如Wi-Fi、藍芽(Bluetooth)及GPS)。
在無線裝置之上下文中，假晶高電子遷移率電晶體(pHEMT)、金屬半導體場效電晶體(MESFET)、異質接面雙極電晶體(HBT)、雙極FET(BiFET)、雙極HEMT(BiHEMT)及表面聲波(SAW)裝置(例如，SAW濾波器或共振器)係可包含具有如本文中所闡述之一或多個特徵之Cu M1結構或與該等Cu M1結構連接之半導體裝置之實例。應理解，無線裝置中所利用之其他半導體裝置亦可受益於此等Cu M1結構。
亦應理解，與其他類型之電子裝置相關聯之半導體裝置亦可受益於具有如本文中所闡述之一或多個特徵之Cu M1結構。藉由非限制性實例之方式，與諸如馬赫-陳爾德(MZ)調變器、光伏裝置、發光二極體(LED)、雷射二極體(諸如垂直腔雷射(VCSEL)二極體)等裝置相關聯之電觸點及/或互連線可利用一或多個Cu M1結構作為針對諸如金M1結構等較昂貴結構之一代替者。
除非上下文另有明確要求，否則在整個說明及申請專利範圍中，措辭「包括(comprise)」、「包括(comprising)」及諸如此類應以一包含性意義而非以一排他性或窮盡性意義(即，以「包含但不限於(including,but not limited to)」之意義)理解。如本文中所使用之措辭「耦合(coupled)」係指可直接連接或藉由一或多個中間元件之方式連接之兩個或兩個以上元件。另外，措辭「本文中(herein)」、「在...上面(above)」、「在...下面(below)」及類似含義之措辭當在本申請案中使用時將係指本申請案整體而非本申請案之任何特定部分。在上下文准許之情形下，使用單數或複數之上文實施方式中之措詞亦可分別包含複數或單數。關於兩個或兩個以上項目之一列表之措辭「或(or)」，彼措辭涵蓋以下對該措辭之所有解釋：列表中之項目中之任一者、列表中之項目中之所有項目及列表中之項目之任何組合。
上文對本發明實施例之詳細說明並非意欲作為窮盡性或將本發 明限制於上文所揭示之精確形式。儘管上文出於圖解說明之目的闡述本發明之特定實施例及實例，但如熟習相關技術者將認識到，可在本發明之範疇內做出各種等效修改。舉例而言，儘管以一既定次序來呈現程序或方塊，但替代性實施例亦可以一不同次序來執行具有步驟之常式或採用具有方塊之系統，且可刪除、移動、添加、細分、組合及/或修改某些程序或方塊。可以多種不同方式實施此等過程或方塊中之每一者。此外，儘管過程或方塊有時展示為串列執行，但此等過程或方塊可替代地並列執行或可在不同時間執行。
本文中提供之本發明之教示可應用於其他系統，未必上文所闡述之系統。可組合上文所闡述之各種實施例之元件及動作以提供另外的實施例。
儘管已闡述該等發明之某些實施例，但此等實施例僅以實例之方式呈現而非意欲限制本發明之範疇。實際上，本文中所闡述之新穎方法及系統可以各種其他形式體現；此外，可在不背離本發明精神之情形下對本文中所闡述之方法及系統之形式做出各種省略、替代及改變。隨附申請專利範圍及其等效範圍意欲涵蓋將歸屬於本發明之範疇及精神之此等形式或修改。
100‧‧‧基於銅之結構/基於銅之觸點/基於銅之金屬化結構/基於銅之金屬堆疊結構/金屬化結構
102‧‧‧化合物半導體基板/砷化鎵(GaAs)基板/基板
104‧‧‧歐姆金屬層/歐姆金屬膜/歐姆金屬/歐姆層/歐姆觸點/歐姆觸點層
200‧‧‧第三實例性組態/堆疊結構/金屬堆疊結構/實例性金屬堆疊/金屬堆疊
202‧‧‧銅堆疊/梯形堆疊
204‧‧‧上部層/經濺鍍障壁層/障壁層/經濺鍍TiW障壁/TiW障壁層/TiW層/經濺鍍TiW層
206‧‧‧上部層/金層

Claims (20)

  1. 一種用於一化合物半導體裝置之金屬化結構，該結構包括：一堆疊，其安置於與該化合物半導體裝置相關聯之一基板上方，該堆疊包含一歐姆金屬(ohmic metal)層、安置於該歐姆金屬層上方之一障壁及安置於該障壁上方之一銅(Cu)層，該障壁包含一第一鈦(Ti)層、安置於該第一鈦層上方之一障壁層及安置於該障壁層上方之一第二鈦層，該障壁經組態以減少該歐姆金屬層與該銅層之間之金屬原子的遷移(migration)；及一經濺鍍之鈦鎢(TiW)層，其安置於該堆疊上方且至少部分覆蓋該堆疊之一上部表面及一側表面。
  2. 如請求項1之結構，其中該障壁層包含鉑(Pt)、鈀(Pd)或鎳(Ni)。
  3. 如請求項1之結構，其中該堆疊進一步包含安置於該銅層與該經濺鍍之鈦鎢層之間之一第三鈦層。
  4. 如請求項3之結構，進一步包括安置於該經濺鍍之鈦鎢層上方之一金(Au)層。
  5. 如請求項4之結構，其中該經濺鍍之鈦鎢層具有足以抑制該銅層與該金層之間之相互作用之一厚度。
  6. 如請求項4之結構，進一步包括安置於該金層上方之一第四鈦層。
  7. 如請求項6之結構，其中藉由蒸鍍(evaporation)來形成該堆疊之每一層。
  8. 如請求項1之結構，其中該經濺鍍之鈦鎢層係實質上無翼(wing)或桁條(stringer)特徵。
  9. 如請求項1之結構，其中該銅層之厚度係至少25,000埃 (angstroms)。
  10. 如請求項1之結構，其中該經濺鍍之鈦鎢層覆蓋該堆疊之該上部表面及該側表面之整體。
  11. 如請求項1之結構，其中該經濺鍍之鈦鎢層長期(permanently)覆蓋該堆疊。
  12. 如請求項1之結構，其中該堆疊包含一大體上梯形堆疊(trapezoid shaped stack)。
  13. 如請求項1之結構，其中該第一鈦層及該第二鈦層係僅含鈦層(titanium-only layer)。
  14. 如請求項1之結構，其中該銅層係安置與該障壁之該第二鈦層接觸。
  15. 一種化合物半導體晶粒，其包括：一半導體裝置，其形成於一化合物半導體基板上；用於該半導體裝置之一互連線金屬化堆疊，該金屬化堆疊包含一歐姆金屬層、安置於該歐姆金屬層上方之一障壁及安置於該障壁上方之一銅層，該障壁包含一第一鈦層、安置於該第一鈦層上方之一障壁層及安置於該障壁層上方之一第二鈦層；及一經濺鍍之鈦鎢層，其安置於該互連線金屬化堆疊上方且至少部分覆蓋該互連線金屬化堆疊之一上部表面及一側表面。
  16. 如請求項15之晶粒，其中該金屬化堆疊進一步包含安置於該銅層與該經濺鍍之鈦鎢層之間之一第三鈦層。
  17. 如請求項15之晶粒，其中該半導體裝置包含一假晶高電子遷移率電晶體(pHEMT)、一金屬半導體場效電晶體(MESFET)、一異質接面雙極電晶體(HBT)、一馬赫-陳爾德(MZ)調變器、一光伏裝置、一發光二極體(LED)、一雙極FET(BiFET)、一雙極HEMT(BiHEMT)、一雷射二極體或一表面聲波(SAW)。
  18. 如請求項15之晶粒，其中該銅層之厚度係至少25,000埃。
  19. 如請求項15之晶粒，其中該經濺鍍之鈦鎢層係實質上無翼或桁條特徵。
  20. 一種射頻裝置，其包括：至少一半導體晶粒，其具有形成於一化合物半導體基板上之一半導體裝置；用於該半導體裝置之一互連線金屬化堆疊，該金屬化堆疊包含一歐姆金屬層、安置於該歐姆金屬層上方之一障壁及安置於該障壁上方之一銅層，該障壁包含一第一鈦層、安置於該第一鈦層上方之一障壁層及安置於該障壁層上方之一第二鈦層；及一經濺鍍之鈦鎢層，其安置於該互連線金屬化堆疊上方且至少部分覆蓋該互連線金屬化堆疊之一上部表面及一側表面。
TW102106450A 2012-02-24 2013-02-23 關於形成於銅互連線堆疊結構上之濺鍍鈦鎢層之裝置及方法 TWI582900B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261602886P 2012-02-24 2012-02-24

Publications (2)

Publication Number Publication Date
TW201342530A TW201342530A (zh) 2013-10-16
TWI582900B true TWI582900B (zh) 2017-05-11

Family

ID=49001958

Family Applications (3)

Application Number Title Priority Date Filing Date
TW102106449A TWI588961B (zh) 2012-02-24 2013-02-23 具有介於銅與化合物半導體之間之鈦－鉑－鈦總成的銅互連線
TW102106447A TWI618149B (zh) 2012-02-24 2013-02-23 具有介於銅及化合物半導體之間之鈦－氮化鈦總成之銅互連線
TW102106450A TWI582900B (zh) 2012-02-24 2013-02-23 關於形成於銅互連線堆疊結構上之濺鍍鈦鎢層之裝置及方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW102106449A TWI588961B (zh) 2012-02-24 2013-02-23 具有介於銅與化合物半導體之間之鈦－鉑－鈦總成的銅互連線
TW102106447A TWI618149B (zh) 2012-02-24 2013-02-23 具有介於銅及化合物半導體之間之鈦－氮化鈦總成之銅互連線

Country Status (6)

Country Link
US (5) US8878362B2 (zh)
KR (1) KR102036942B1 (zh)
CN (1) CN104221130B (zh)
HK (1) HK1200594A1 (zh)
TW (3) TWI588961B (zh)
WO (1) WO2013126458A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102036942B1 (ko) 2012-02-24 2019-10-25 스카이워크스 솔루션즈, 인코포레이티드 화합물 반도체용 구리 상호접속부에 관련된 개선된 구조체, 소자 및 방법
US9093506B2 (en) * 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
US9627467B2 (en) 2013-09-06 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film resistor integrated between interconnect levels and contacting an underlying dielectric layer protrusion
US9847432B2 (en) * 2013-09-25 2017-12-19 Intel Corporation Forming III-V device structures on (111) planes of silicon fins
CN104752953B (zh) * 2015-03-11 2018-05-08 北京工业大学 一种GaAs基PHEMT垂直腔面发射激光器
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
US9741812B1 (en) 2016-02-24 2017-08-22 International Business Machines Corporation Dual metal interconnect structure
CN106684121A (zh) * 2016-12-06 2017-05-17 厦门市三安集成电路有限公司 一种异质结双极晶体管的基极结构及其制作方法
US10062683B1 (en) 2017-02-27 2018-08-28 Qualcomm Incorporated Compound semiconductor transistor and high-Q passive device single chip integration
US10026823B1 (en) 2017-03-08 2018-07-17 Raytheon Company Schottky contact structure for semiconductor devices and method for forming such schottky contact structure
US10510547B2 (en) 2017-09-13 2019-12-17 Applied Materials, Inc. Metal and metal-derived films
CN111105990B (zh) * 2018-10-29 2023-06-23 株洲中车时代半导体有限公司 一种适用于铜金属化半导体器件的薄膜结构及其制备方法
CN110265303B (zh) * 2019-06-12 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
US11662223B2 (en) * 2019-10-24 2023-05-30 Osram Opto Semiconductors Gmbh Optoelectronic device including a shielding cap and methods for operating and fabricating an optoelectronic device
US11056430B1 (en) * 2020-03-10 2021-07-06 Globalfoundries Singapore Pte. Ltd. Thin film based semiconductor devices and methods of forming a thin film based semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167837A1 (en) * 2004-01-21 2005-08-04 International Business Machines Corporation Device with area array pads for test probing
TW200709335A (en) * 2005-08-22 2007-03-01 Univ Nat Chiao Tung Interconnection of group III - V semiconductor device and fabrication method for making the same
TW200802714A (en) * 2006-06-27 2008-01-01 Megica Corp Integrated circuit and method for fabricating the same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016050A (en) 1975-05-12 1977-04-05 Bell Telephone Laboratories, Incorporated Conduction system for thin film and hybrid integrated circuits
JPS5880872A (ja) * 1981-11-09 1983-05-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5466972A (en) 1994-05-09 1995-11-14 At&T Corp. Metallization for polymer-dielectric multichip modules including a Ti/Pd alloy layer
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
JPH11511593A (ja) * 1995-09-29 1999-10-05 インテル・コーポレーション 専用チャンバによる２層のチタン薄層を有する集積回路用金属スタック
US20040222525A1 (en) 1997-03-14 2004-11-11 Rhodes Howard E. Advanced VLSI metallization
US6051879A (en) 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
KR100404649B1 (ko) * 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
US6281121B1 (en) * 1998-03-06 2001-08-28 Advanced Micro Devices, Inc. Damascene metal interconnects using highly directional deposition of barrier and/or seed layers including (III) filling metal
US6740580B1 (en) * 1999-09-03 2004-05-25 Chartered Semiconductor Manufacturing Ltd. Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
US20040203230A1 (en) 2002-01-31 2004-10-14 Tetsuo Usami Semiconductor device having multilayered conductive layers
US20040180551A1 (en) 2003-03-13 2004-09-16 Biles Peter John Carbon hard mask for aluminum interconnect fabrication
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
KR100773538B1 (ko) * 2004-10-07 2007-11-07 삼성전자주식회사 반사 전극 및 이를 구비하는 화합물 반도체 발광소자
TWI251284B (en) 2004-11-12 2006-03-11 Advanced Semiconductor Eng Redistribution layer and circuit structure thereof
US7420227B2 (en) * 2005-06-22 2008-09-02 National Chiao Tung University Cu-metalized compound semiconductor device
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
JP4933130B2 (ja) * 2006-02-16 2012-05-16 昭和電工株式会社 ＧａＮ系半導体発光素子およびその製造方法
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
US8299501B2 (en) * 2007-05-30 2012-10-30 Nichia Corporation Nitride semiconductor device
US20090194846A1 (en) 2008-02-02 2009-08-06 Edward Yi Chang Fully Cu-metallized III-V group compound semiconductor device with palladium/germanium/copper ohmic contact system
JP2009277852A (ja) * 2008-05-14 2009-11-26 Sharp Corp 半導体発光素子とその製造方法
KR101483273B1 (ko) * 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
KR20100073779A (ko) * 2008-12-23 2010-07-01 주식회사 동부하이텍 반도체 소자의 금속배선 및 그 제조 방법
JP2010171386A (ja) 2008-12-26 2010-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8159070B2 (en) * 2009-03-31 2012-04-17 Megica Corporation Chip packages
US8686562B2 (en) * 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
US20130037603A1 (en) * 2010-02-10 2013-02-14 Agency For Science ,Technology And Research Method of Forming a Bonded Structure
MY152833A (en) * 2010-04-28 2014-11-28 Medtronic Inc Hermetic wafer-to-wafer bonding with electrical interconnection
US8692261B2 (en) 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
TWI478384B (zh) 2011-12-28 2015-03-21 Toshiba Kk Semiconductor light emitting element and manufacturing method thereof
KR102036942B1 (ko) 2012-02-24 2019-10-25 스카이워크스 솔루션즈, 인코포레이티드 화합물 반도체용 구리 상호접속부에 관련된 개선된 구조체, 소자 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167837A1 (en) * 2004-01-21 2005-08-04 International Business Machines Corporation Device with area array pads for test probing
TW200709335A (en) * 2005-08-22 2007-03-01 Univ Nat Chiao Tung Interconnection of group III - V semiconductor device and fabrication method for making the same
TW200802714A (en) * 2006-06-27 2008-01-01 Megica Corp Integrated circuit and method for fabricating the same

Also Published As

Publication number Publication date
TW201342565A (zh) 2013-10-16
CN104221130A (zh) 2014-12-17
US20130221528A1 (en) 2013-08-29
TWI588961B (zh) 2017-06-21
WO2013126458A1 (en) 2013-08-29
US20130234333A1 (en) 2013-09-12
TW201342530A (zh) 2013-10-16
HK1200594A1 (zh) 2015-08-07
TW201338043A (zh) 2013-09-16
KR102036942B1 (ko) 2019-10-25
TWI618149B (zh) 2018-03-11
US9576906B2 (en) 2017-02-21
US20170186694A1 (en) 2017-06-29
US9443803B2 (en) 2016-09-13
KR20140135786A (ko) 2014-11-26
CN104221130B (zh) 2018-04-24
US20130228924A1 (en) 2013-09-05
US20160343667A1 (en) 2016-11-24
WO2013126458A8 (en) 2014-09-04
US9553049B2 (en) 2017-01-24
US8878362B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
TWI582900B (zh) 關於形成於銅互連線堆疊結構上之濺鍍鈦鎢層之裝置及方法
EP3327774B1 (en) Device with a conductive feature formed over a cavity and method therefor
CN102651394B (zh) 半导体器件及其制造方法以及电源装置
TWI496251B (zh) 半導體裝置、該半導體裝置的製造方法及電子元件
TWI836222B (zh) 用於在裸晶之前側上之柱連接及在裸晶之後側上之被動裝置整合之方法
US20130249095A1 (en) Gallium arsenide devices with copper backside for direct die solder attach
US9735249B2 (en) Gate structure with refractory metal barrier
KR101859254B1 (ko) 이종접합 바이폴라 트랜지스터 공정에서 금속화를 위한 베리어 관련 장치 및 방법
JP2023531915A (ja) マルチゾーン無線周波数トランジスタ増幅器
JP2008182036A (ja) 半導体装置の製造方法
US9666508B2 (en) Gallium arsenide devices with copper backside for direct die solder attach
US20220139852A1 (en) Transistor packages with improved die attach
KR20130026920A (ko) 질화물계 반도체 패키지 및 그의 제조 방법, 접합 기판
Edwards et al. 2003 GaAs MANTECH