TWI569580B - Ｎ相位信號轉變對準 - Google Patents

Ｎ相位信號轉變對準 Download PDF

Info

Publication number
TWI569580B
TWI569580B TW103127143A TW103127143A TWI569580B TW I569580 B TWI569580 B TW I569580B TW 103127143 A TW103127143 A TW 103127143A TW 103127143 A TW103127143 A TW 103127143A TW I569580 B TWI569580 B TW I569580B
Authority
TW
Taiwan
Prior art keywords
transition
state
connectors
duration
connector
Prior art date
Application number
TW103127143A
Other languages
English (en)
Other versions
TW201513574A (zh
Inventor
李丘克
喬治 艾倫 威利
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201513574A publication Critical patent/TW201513574A/zh
Application granted granted Critical
Publication of TWI569580B publication Critical patent/TWI569580B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Information Transfer Systems (AREA)

Description

N相位信號轉變對準 [對相關申請案之交叉參考]
本申請案主張2013年8月8日申請之美國臨時專利申請案第61/863,695號的優先權及權利，該臨時專利申請案之全部內容係以引用的方式併入本文中。
本發明大體係關於高速資料通信介面，且更特定言之，係關於多導線、多相位資料通信鏈路中之信號調節。
行動器件(諸如，蜂巢式電話)之製造商可自各種來源(包括不同的製造商)獲得行動器件之組件。舉例而言，蜂巢式電話中之應用程式處理器可自第一製造商獲得，而用於蜂巢式電話之顯示器可自第二製造商獲得。應用程式處理器及顯示器或其他器件可使用基於標準或專有實體介面來互連。舉例而言，顯示器可提供符合藉由行動產業處理器介面聯盟(MIPI)指定之顯示系統介面(DSI)標準的介面。
在多導線介面中，通信鏈路之最大速度及時脈資料復原(CDR)電路復原時脈資訊的能力可受有關於在通信鏈路上傳輸之信號之轉變的最大時間變化限制。在多導線介面中，不同導線上之轉變可展現信號轉變時間之不同變化，此可使得接收器件中之接收器的輸出相對於資料或符號邊界在不同時間改變。多導線信號中之大的轉變時間差常常要求CDR電路中之延遲元件的實施，其中延遲元件至少具有最小延 遲，只要最小接收器轉變事件與最大接收器轉變事件之間存在差異即可。此延遲元件之最大時間可藉由顯著地限制傳輸時脈之時段而約束通信鏈路上的輸送量。
本文中所揭示之實施例提供在裝置內之器件之間的實體介面上啟用經改良傳輸速率的系統、方法及裝置。該裝置可包括具有多個積體電路(IC)器件之行動終端機，該等器件可並置於電子裝置中且經由一或多個資料鏈路以通信方式耦接。
在本發明之態樣中，一種資料傳送方法包括：判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異；基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間；及修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間。每一對接連符號之間的該等差異可與該三個或三個以上連接器之傳信狀態相關。每一符號可針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。
在另一態樣中，修改該一或多個驅動器之操作可引起一接收器中的狀態轉變偵測電路之兩個或兩個以上輸出的時間對準。該等狀態轉變偵測電路可經組態以比較該三個或三個以上連接器之不同對的傳信狀態。引起時間對準可包括使得轉變在小於該臨限時段之一時間段內發生。
在另一態樣中，修改該一或多個驅動器之該操作包括組態一或多個延遲以使得該驅動器在一相應狀態轉變起始於一第二連接器上之前在一第一連接器上起始一狀態轉變。
在另一態樣中，修改該一或多個驅動器之該操作包括組態一或多個延遲以使得該驅動器在一相應狀態轉變起始於一第二連接器上之 後在一第一連接器上起始一狀態轉變。
在另一態樣中，修改該一或多個驅動器之該操作包括組態一或多個延遲以使得該驅動器相對於一相應狀態轉變在一第二連接器上之起始而延遲或提前一狀態轉變在一第一連接器上之起始。
在另一態樣中，修改該一或多個驅動器之該操作包括：在該轉變區間之該持續時間據估計超過該臨限時段時，延遲或提前一狀態轉變在至少一個連接器上的一起始；及在該轉變區間之該持續時間據估計小於該臨限時段時，抑制延遲或提前該三個或三個以上連接器上之狀態轉變。
在另一態樣中，修改該一或多個驅動器之該操作包括：在該轉變區間之該持續時間據估計超過該臨限時段時，在該轉變區間之至少一部分期間主動地驅動一個連接器；及在該轉變區間之該持續時間據估計小於該臨限時段時，在該對接連符號中之一第二符號被傳輸的同時抑制驅動該一個連接器。
在另一態樣中，估計該轉變區間之該持續時間包括：相對於該符號邊界針對該三個或三個以上連接器中之每一者判定一傳信狀態轉變時間；及估計該符號邊界與一接收器處之複數個差分接收器中之每一者之輸出中之轉變之間的延遲。該複數個差分接收器中之每一者可耦接至該三個或三個以上連接器之一不同對。
在另一態樣中，該三個或三個以上連接器可包括至少三根導線且至少一根導線在每一符號之傳輸期間可處於一未驅動狀態中。
在本發明之態樣中，一種裝置包括：用於判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異的構件；用於基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間的構件；及用於修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過 一臨限時段時縮短該轉變區間之該持續時間的構件。每一對接連符號之間的該等差異可與該三個或三個以上連接器之傳信狀態相關。每一符號可針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。
在本發明之態樣中，一種裝置包括：複數個連接器，該複數個連接器以通信方式耦接一終端機中之兩個器件；及一處理電路。該處理電路可經組態以：判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異；基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間；及修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間。該等差異可與該三個或三個以上連接器之傳信狀態相關。每一符號可針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。
在本發明之態樣中，處理器可讀儲存媒體具有一或多個指令。該一或多個指令可藉由至少一個處理電路執行。該一或多個指令可使得該至少一個處理電路：判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異；基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間；及修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間。每一對接連符號之間的該等差異可與該三個或三個以上連接器之傳信狀態相關。每一符號可針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。
100‧‧‧裝置
102‧‧‧處理電路
106‧‧‧通信收發器/RF收發器
108‧‧‧特殊應用IC(ASIC)
110‧‧‧應用程式程式化介面(API)
112‧‧‧記憶體/記憶體器件
114‧‧‧區域資料庫
122‧‧‧天線
124‧‧‧顯示器
126‧‧‧小鍵盤
128‧‧‧搖臂或滑件開關
200‧‧‧裝置
202‧‧‧第一IC器件
204‧‧‧無線收發器
206‧‧‧處理器
208‧‧‧儲存媒體
210‧‧‧實體層驅動器/N相位極性編碼器件
212‧‧‧匯流排
214‧‧‧天線
220‧‧‧通信鏈路
222‧‧‧第一通信頻道/前向鏈路
224‧‧‧第二通信頻道/反向鏈路
226‧‧‧頻道/雙向鏈路
230‧‧‧第二IC器件
232‧‧‧顯示控制器
234‧‧‧攝影機控制器
236‧‧‧處理器
238‧‧‧儲存媒體
240‧‧‧實體層驅動器/N相位極性編碼器件
242‧‧‧匯流排
300‧‧‧M導線、N相位極性編碼器
302‧‧‧映射器
304‧‧‧並列至串列轉換器
306‧‧‧3導線相位編碼器
308‧‧‧驅動器
310‧‧‧輸入資料
310a‧‧‧信號導線/連接器/導體
310b‧‧‧信號導線/連接器/導體
310c‧‧‧信號導線/連接器/導體
312‧‧‧符號
314‧‧‧符號
316a‧‧‧信號
316b‧‧‧信號
316c‧‧‧信號
400‧‧‧時序圖表
402‧‧‧曲線
404‧‧‧曲線
406‧‧‧曲線
408‧‧‧極性
410‧‧‧相位轉變
412‧‧‧資料/位元值/經編碼值
414‧‧‧時間
450‧‧‧圓形狀態圖
452‧‧‧順時針方向
452'‧‧‧順時針方向
454‧‧‧逆時針方向
454'‧‧‧逆時針方向
500‧‧‧圖式
502‧‧‧差分接收器
504‧‧‧導線狀態解碼器
506‧‧‧串列至並列轉換器
508‧‧‧解映射器
510‧‧‧先進先出(FIFO)
514‧‧‧原始符號
516‧‧‧符號
518‧‧‧輸出資料
520‧‧‧輸出資料
524‧‧‧時脈資料復原(CDR)
526‧‧‧時脈/接收時脈
600‧‧‧方塊示意圖
602a‧‧‧第一差分接收器/差分接收器輸出/轉變偵測信號
602b‧‧‧第二差分接收器/差分接收器輸出/轉變偵測信號
602c‧‧‧第三差分接收器/差分接收器輸出/轉變偵測信號
604‧‧‧狀態改變偵測電路/傳信狀態改變偵測電路及邏輯
606‧‧‧時脈產生電路
608‧‧‧接收時脈/時脈信號
622‧‧‧標記
624‧‧‧標記
626‧‧‧標記
630‧‧‧符號俘獲窗
630a‧‧‧可變俘獲窗
630b‧‧‧可變俘獲窗
630c‧‧‧可變俘獲窗
630d‧‧‧可變俘獲窗
630e‧‧‧可變俘獲窗
630f‧‧‧可變俘獲窗
630g‧‧‧可變俘獲窗
650‧‧‧簡化時序圖/時序圖表
700‧‧‧簡單實例
702‧‧‧第一符號(Symn)
704‧‧‧第二符號
706‧‧‧第三符號(Symn+2)
708‧‧‧第四符號(Symn+3)
712‧‧‧第一延遲
714‧‧‧第二延遲
716‧‧‧第三延遲
718‧‧‧臨限電壓
720‧‧‧臨限電壓/臨限值
722‧‧‧時間
724‧‧‧時間
726‧‧‧時間
800‧‧‧狀態圖
802‧‧‧狀態/符號(+x)
804‧‧‧狀態/符號(+y)
806‧‧‧狀態/符號(+z)
812‧‧‧狀態/符號(-x)
814‧‧‧狀態
816‧‧‧狀態
820‧‧‧狀態元素
822‧‧‧欄位
824‧‧‧欄位
902‧‧‧符號區間
904‧‧‧信號轉變區域/轉變區域時間
906‧‧‧眼圖張度
908‧‧‧符號邊界
910‧‧‧第一零交叉/符號邊界
912‧‧‧信號轉變區域之末尾/最後零交叉
914‧‧‧符號區間之終端/時間/符號邊界
916‧‧‧時間/閉合邊緣/經修改轉變區域
918‧‧‧時間
1000‧‧‧簡化圖
1002‧‧‧輸入信號
1004‧‧‧輸入信號/第二信號
1006‧‧‧輸入信號/第三信號
1008‧‧‧轉變
1010‧‧‧模組或電路//提前/延遲電路
1012‧‧‧電路之輸入端/第一輸入信號
1014‧‧‧電路之輸入端/輸入信號
1016‧‧‧電路之輸入端/輸入信號
1020‧‧‧輸入時序圖
1022‧‧‧輸出端/輸出信號
1024‧‧‧輸出端
1026‧‧‧輸出端
1028‧‧‧符號轉變
1032‧‧‧信號/輸出信號
1034‧‧‧信號/輸出信號
1036‧‧‧信號/輸出信號
1040‧‧‧第一符號區間
1042‧‧‧第二符號區間
1100‧‧‧提前/延遲電路
1102a‧‧‧可程式化單元
1102b‧‧‧可程式化單元
1102c‧‧‧可程式化單元
1104‧‧‧決策邏輯
1106‧‧‧暫存器或正反器
1110‧‧‧選擇輸入/選擇信號
1112‧‧‧多分接頭延遲線
1114‧‧‧多工器
1200‧‧‧時序圖表
1202‧‧‧時序圖表
1204‧‧‧轉變
1206‧‧‧轉變
1212‧‧‧時序圖表
1214‧‧‧BC轉變
1216‧‧‧AB轉變
1218‧‧‧轉變
1222‧‧‧時序圖表
1224‧‧‧CA轉變
1226‧‧‧AB轉變
1228‧‧‧轉變
1250‧‧‧圖表
1252‧‧‧時序圖表
1254‧‧‧時序圖表/+x至+y轉變
1256‧‧‧時序圖表
1260‧‧‧信號之提前
1262‧‧‧提前
1264‧‧‧信號之提前
1266‧‧‧提前
1300‧‧‧概念圖
1302‧‧‧處理電路
1304‧‧‧處理器
1306‧‧‧儲存器
1308‧‧‧匯流排介面
1310‧‧‧匯流排
1312‧‧‧收發器
1314‧‧‧執行階段影像
1316‧‧‧軟體模組
1318‧‧‧使用者介面
1320‧‧‧分時程式
1322‧‧‧邏輯電路
1402‧‧‧步驟
1404‧‧‧步驟
1406‧‧‧步驟
1500‧‧‧圖式/裝置
1502‧‧‧處理電路
1504‧‧‧信號狀態差異判定模組及/或電路
1506‧‧‧轉變持續時間估計模組及/或電路
1508‧‧‧資料編碼及解碼模組及/或電路
1510‧‧‧驅動器修改模組及/或電路
1512‧‧‧線驅動器/線介面電路
1514‧‧‧導線/多導線介面/連接器
1516‧‧‧處理器
1518‧‧‧電腦可讀儲存媒體
1520‧‧‧匯流排
1524‧‧‧CDR電路
圖1描繪使用IC器件之間的資料鏈路之裝置，該資料鏈路根據複 數個可用標準中之一者選擇性地操作。
圖2說明用於使用IC器件之間的資料鏈路之裝置的系統架構。
圖3說明N相位極性資料編碼器。
圖4說明經N相位極性編碼之介面中之傳信。
圖5說明N相位極性解碼器。
圖6說明M導線N相位極性解碼器中之轉變偵測。
圖7為信號上升時間對M導線N相位極性解碼器中之轉變偵測之效應的簡化實例。
圖8為說明M導線N相位極性解碼器中之可能狀態轉變的狀態圖。
圖9為說明M導線N相位極性解碼器中之轉變及眼區域的圖式。
圖10為說明根據本文中所揭示之某些態樣的轉變提前及延遲之某些態樣的簡化圖。
圖11為說明根據本文中所揭示之某些態樣的用於在多導線介面上傳輸之信號的提前/延遲電路之一個實例的圖式。
圖12說明根據本文中所揭示之某些態樣所提供的提前/延遲電路之操作的實例。
圖13為說明使用可根據本文中所揭示之某些態樣調適的處理電路之裝置之實例的方塊圖。
圖14為用於M導線N相位信號轉變對準之方法的流程圖。
圖15為說明用於使用M導線N相位信號轉變對準之裝置的硬體實施之實例的圖式。
現參看圖式描述各種態樣。在以下描述中，出於解釋之目的，眾多特定細節經闡述以便提供對一或多個態樣的詳盡理解。然而，以下可為明顯的：此(等)態樣可在無此等特定細節之情況下實踐。
如本申請案中所使用，術語「組件」、「模組」、「系統」及其類 似者意欲包括電腦相關實體，諸如(但不限於)硬體、韌體、硬體與軟體之組合、軟體，或執行中的軟體。舉例而言，組件可為(但不限於為)在處理器上執行之處理程序、處理器、物件、可執行碼、執行線緒、程式及/或電腦。藉由說明，在計算器件上執行之應用程式及計算器件兩者可為組件。一或多個組件可駐留於處理程序及/或執行線緒內，且組件可位於一個電腦上及/或分散於兩個或兩個以上電腦之間。另外，此等組件可自上面儲存有各種資料結構之各種電腦可讀媒體執行。組件可(諸如)根據具有一或多個資料封包之信號藉由本端及/或遠端處理程序進行通信，該信號諸如來自與本端系統、分散式系統中之另一組件及/或藉由信號而跨越網路(諸如，網際網路)與其他系統互動的一個組件之資料。
此外，術語「或」意欲意謂包括性「或」而非排他性「或」。亦即，除非另有指定或自上下文清楚可見，否則片語「X使用A或B」意欲意謂自然包括性排列中之任一者。亦即，片語「X使用A或B」係藉由以下例子中之任一者來滿足：X使用A；X使用B；或X使用A及B兩者。另外，如本申請案及所附申請專利範圍中所使用之詞「一」應大體解釋為意謂「一或多個」，除非另有指定或自上下文清楚可見係針對單數形式。
本發明之某些態樣可適用於部署在電子器件之間的通信鏈路，該等電子器件可包括諸如電話、行動計算器件、器具、汽車電子設備、航空系統等之裝置的子組件。圖1描繪使用IC器件之間的通信鏈路之裝置的簡化實例。裝置100可包括可操作地耦接至處理電路102之通信收發器106。在一個實例中，裝置100可包括無線通信器件，該無線通信器件經由RF收發器106與無線電存取網路(RAN)、核心存取網路、網際網路及/或另一網路通信。處理電路102可包括特殊應用IC(ASIC)108及/或一或多個其他IC器件。ASIC 108可包括一或多個處 理器件、邏輯電路，等等。處理電路102可包括及/或耦接至諸如記憶體112之處理器可讀儲存器，該儲存器可維持可藉由處理電路102之處理器執行的指令及可藉由處理電路102操縱的資料。處理電路102之某些功能可藉由作業系統及應用程式程式設計介面(API)110層中之一或多者來控制，該應用程式程式設計介面(API)110層支援且啟用駐留於諸如記憶體器件112之儲存媒體中的軟體模組之執行。記憶體器件112可包括唯讀記憶體(ROM)或隨機存取記憶體(RAM)、電可抹除可程式化ROM(EEPROM)、快閃卡，或可在處理系統及計算平台中使用的任何記憶體器件。處理電路102可包括或存取區域資料庫114，區域資料庫114可維持作業參數及用以組態及操作裝置100之其他資訊。區域資料庫114可使用資料庫模組、快閃記憶體、磁性媒體、EEPROM、光學媒體、磁帶、軟碟或硬碟或其類似者中之一或多者來實施。處理電路102亦可可操作地耦接至外部器件，諸如天線122、顯示器124、操作者控制件(諸如小鍵盤126、按鈕、搖臂或滑件開關128)及/或其他組件。
圖2為說明裝置200之某些態樣的方塊示意圖，裝置200諸如無線行動器件、行動電話、行動計算系統、無線電話、筆記型電腦、平板計算器件、媒體播放器、遊戲器件、器具、可佩戴計算器件或其類似者。裝置200可包括經由通信鏈路220交換資料及控制資訊之複數個IC器件202及230。通信鏈路220可用以連接IC器件202及230，無論IC器件202、230定位為彼此緊密接近抑或位於裝置200之實體上不同的部分中。在一個實例中，通信鏈路220可設置於載運IC器件202及230之晶片載體、基板或電路板上。在另一實例中，第一IC器件202可位於翻蓋電話之小鍵盤區中，而第二IC器件230可位於翻蓋電話之顯示區中。在另一實例中，通信鏈路220之一部分可包括纜線或光學連接。
通信鏈路220可包括多個頻道222、224及226。一或多個頻道226 可為雙向的，且可在半雙工模式下及/或在全雙工模式下操作。一或多個頻道222及/或224可為單向的。通信鏈路220可為非對稱的，從而在一方向上提供較高頻寬。在一個實例中，第一通信頻道222可被稱為前向鏈路222，而第二通信頻道224可被稱為反向鏈路224。第一IC器件202可被指明為主機系統或傳輸器，而第二IC器件230可被指明為用戶端系統或接收器，即使IC器件202及230兩者經組態以在通信鏈路222上傳輸及接收亦如此。在一個實例中，前向鏈路222在將資料自第一IC器件202傳達至第二IC器件230時可以較高資料速率操作，而反向鏈路224在將資料自第二IC器件230傳達至第一IC器件202時可以較低資料速率操作。
IC器件202及230可各自包括可設置於處理電路、計算電路或其他電路中之處理器206、236。在一個實例中，第一IC器件202可經調適以執行裝置200之核心功能，包括維持經由無線收發器204及天線214的無線通信，而第二IC器件230可經組態以支援管理或操作顯示控制器232之使用者介面，且可使用攝影機控制器234來控制攝影機或視訊輸入器件的操作。藉由IC器件202及230中之一或多者支援的其他特徵可包括鍵盤、語音辨識組件、全球定位系統、生物測定辨識系統、運動感測器，及其他輸入或輸出器件。顯示控制器232可包括支援顯示器之電路及軟體驅動程式，該等顯示器諸如液晶顯示器(LCD)面板、觸控螢幕顯示器、指示器等等。儲存媒體208及238可包括暫時性及/或非暫時性儲存器件，該等器件經調適以維持由各別處理器206及236及/或IC器件202及230之其他組件使用的指令及資料。每一處理器206、236與其相應的儲存媒體208及238以及其他模組及電路之間的通信可分別藉由一或多個匯流排212及242來促進。
反向鏈路224可以與前向鏈路222相同的方式操作，且前向鏈路222及反向鏈路224可能能夠以可比速度或以不同速度進行傳輸，其中 速度可表達為資料速率(或資料傳送速率)及/或傳輸器計時速率。取決於應用，前向資料速率及反向資料速率在數量級方面可實質上相同或可不同。在一些應用中，單一雙向鏈路226可支援第一IC器件202與第二IC器件230之間的通信。當(例如)前向鏈路222及反向鏈路224共用同一實體連接且以半雙工方式操作時，前向鏈路222及/或反向鏈路224可能可組態以在雙向模式下操作。在一個實例中，通信鏈路220可經操作以根據產業或其他標準而在第一IC器件202與第二IC器件230之間傳達資料、控制、命令及其他資訊。
產業標準可為應用特定的。在一個實例中，MIPI標準定義實體層介面，該等介面包括應用程式處理器IC器件202與支援行動器件中之攝影機或顯示器的IC器件230之間的同步介面規範(D-PHY)。D-PHY規範掌控遵守行動器件之MIPI規範的產品之操作特性。D-PHY介面可使用在行動器件內之組件202及230之間互連的可撓性、低成本、高速串列介面來支援資料傳送。此等介面可包括互補金氧半導體(CMOS)並列匯流排，該等匯流排藉由緩慢的邊緣提供相對低的位元速率以避免電磁干擾(EMI)問題。
圖2之通信鏈路220可實施為包括複數根信號導線(表示為M根導線)之有線匯流排。M根導線可經組態以在高速數位介面中(諸如，在顯示介面中)載運經N相位編碼之資料。M根導線可促進頻道222、224及/或226中之一或多者上的N相位極性編碼。實體層驅動器210及240可經組態或經調適以產生經N相位極性編碼之資料符號以供在通信鏈路220上傳輸，及/或解碼自通信鏈路220接收的經N相位極性編碼之資料符號。N相位極性編碼之使用提供高速資料傳送且可消耗其他介面之功率的一半或更少，此係因為(例如)較少驅動器在經N相位極性編碼之資料鏈路220中為起作用的。
N相位極性編碼器件210及/或240可通常在通信鏈路220上編碼每 個轉變之多個位元。在一個實例中，3相位編碼與極性編碼之組合可用以在無圖框緩衝器的情況下支援寬視訊圖形陣列(WVGA)80圖框/秒的LCD驅動器IC，從而以810Mbps遞送像素資料以供顯示再新。
圖3為說明可用以實施圖2中所描繪之通信鏈路220之某些態樣的M導線、N相位極性編碼器300之示意圖。在所描繪實例中，M導線、N相位極性編碼器傳輸器經組態以使用M=3導線及N=3相位傳信來傳輸資訊。3導線、3相位編碼之實例係僅出於簡化本發明之某些態樣之描述的目的而選擇。針對3導線、3相位編碼器所揭示之原理及技術可應用於M導線、N相位極性編碼器及解碼器的其他組態中。
針對M導線、N相位極性編碼方案中之M根導線中之每一者所定義的傳信狀態可包括未驅動狀態、正驅動狀態及負驅動狀態。在3導線、3相位極性編碼方案中，正驅動狀態及負驅動狀態可藉由以下操作來獲得：在信號導線310a、310b及/或310c中之兩者之間提供電壓差，及/或驅動電流穿過串聯連接之信號導線310a、310b及/或310c中的兩者，使得電流在該兩根信號導線310a、310b及/或310c中在不同方向上流動。在一個實例中，未驅動狀態可藉由使信號導線310a、310b或310c之驅動器的輸出置於高阻抗模式下來實現。在另一實例中，未驅動狀態可藉由以下操作而在信號導線310a、310b或310c上獲得：被動地或主動地使得「未驅動」信號導線310a、310b或310c承擔處於在經驅動信號導線310a、310b及/或310c上所提供之正電壓位準與負電壓位準之間的實質上半途的電壓位準。通常，無大的電流流過未驅動信號導線310a、310b或310c。針對3導線、3相位極性編碼方案所定義之傳信狀態可使用三個傳信狀態{+1,0,-1}來表示，該等傳信狀態可表示電壓或電流狀態。在一個實例中，該三個狀態{+1,0,-1}可表明三個電壓位準+V、0、-V。在另一實例中，該三個狀態{+1,0,-1}可表明三個電壓位準+V、+V/2、0。在另一實例中，該三個狀態 {+1,0,-1}可表明電流I、0、-I。
3導線、3相位極性編碼器可使用一組驅動器308來控制連接器310a、310b及310c的傳信狀態。驅動器308可實施為單位位準電流模式或電壓模式驅動器。每一驅動器308可接收判定相應的連接器310a、310b或310c之傳信狀態的一組信號316a、316b或316c。在所描繪實例中，驅動器308中之每一者接收定義相應的連接器310a、310b或310c之四個狀態的一對信號316a、316b或316c。在另一實例中，每一驅動器308可接收定義相應的連接器310a、310b或310c之8個狀態的一組三個信號。
對於M導線、N相位極性編碼方案中之每一所傳輸符號區間，至少一根信號導線310a、310b或310c處於未驅動狀態(0傳信狀態)中，而正驅動(+1傳信狀態)信號導線310a、310b或310c之數目等於負驅動(-1傳信狀態)信號導線310a、310b或310c之數目，使得流至接收器之電流的總和為零。在每一符號轉變處，在前一所傳輸符號與下一所傳輸符號之間，至少一根信號導線310a、310b或310c之傳信狀態改變。當至少一根信號導線310a、310b及/或310c之傳信狀態在每一對接連符號之間改變時，接收器可基於該等轉變來可靠地產生一接收時脈。
在操作中，映射器302可接收輸入資料310且將輸入資料310映射至一組符號312。在所描繪之3導線、3相位實例中，該組符號包括七個3位元符號，且輸入資料310之一16位元字可在每一組符號中加以編碼。3位元符號之每一位元針對一個符號區間定義信號導線310a、310b及310c中之一者的狀態。符號312之序列可使用提供符號314之計時序列的並列至串列轉換器304來編序，每一符號定義3導線310a、310b及310c的傳信狀態。符號314之序列通常使用傳輸時脈來計時以描繪符號區間，藉此在每一符號區間中傳輸單一符號。一3導線相位編碼器306一次一個符號地接收藉由映射器產生的7個符號314之序 列，且針對每一符號區間計算每一信號導線310a、310b及310c的狀態。3導線編碼器306基於當前輸入符號314及信號導線310a、310b及310c之先前狀態來選擇信號導線310a、310b及310c的狀態。
M導線、N相位編碼之使用准許數個位元在複數個符號中進行編碼。非整數數目個資料位元可在每一符號中進行編碼。在3導線、3相位系統之實例中，存在可同時驅動之2根導線的3個可用組合及經驅動之該對導線上之極性的2個可能組合，從而產生6個可能狀態。信號導線310a、310b及310c之傳信狀態在符號之間的每一轉變處改變，且因此，6個狀態中之5個狀態在每一轉變處可得到。換言之，至少一根導線之狀態在每一轉變處改變以准許接收器產生可靠的接收時脈，且，給定當前傳信狀態，存在可在每一轉變處得到的五個可能傳信狀態。藉由5個狀態，在每個符號可編碼log2(5)=2.32個位元。因此，映射器可接受16位元字且將其轉換為7個符號，此係因為每符號載運2.32個位元之7個符號可編碼16.24個位元。換言之，編碼五個狀態之七個符號的組合具有57(78,125)個排列。因此，7個符號可用以編碼16個二進位位元之216(65,536)個排列。
圖4為包括用於使用三相位調變資料編碼方案所編碼之信號的時序圖表400之實例的圖式，該方案係藉由圓形狀態圖450說明。資訊可在傳信狀態之序列中編碼，其中(例如)導線或連接器處於藉由狀態圖450定義之三個相位狀態S1、S2及S3中的一者中。每一狀態可與其他狀態分開120°相移。在一個實例中，資料可以導線或連接器上之相位狀態的旋轉方向編碼。信號中之相位狀態可以順時針方向452、452'或逆時針方向454、454'旋轉。舉例而言，在順時針方向452、452'上，相位狀態可以包括自S1至S2、自S2至S3及自S3至S1之轉變中之一或多者的序列提前。在逆時針方向454、454'上，相位狀態可以包括自S1至S3、自S3至S2及自S2至S1之轉變中之一或多者的序列提前。三 根導線310a、310b及310c載運不同相移版本之同一信號，其中版本相對於彼此相移120°。每一傳信狀態可表示為導線或連接器上之不同電壓位準及/或流過導線或連接器之電流的方向。在3導線系統中之傳信狀態之序列中的每一者期間，每一導線310a、310b及310c處於不同於其他導線的傳信狀態中。當將3根以上導線310a、310b及310c用於3相位編碼系統中時，兩根或兩根以上導線310a、310b及/或310c可在每一傳信區間處處於相同傳信狀態，但每一狀態在每一傳信區間中存在於至少一根導線310a、310b及/或310c上。
資訊可以每一相位轉變410處的旋轉方向編碼，且3相位信號可針對每一傳信狀態改變方向。旋轉方向可藉由考慮在相位轉變之前及之後哪些導線310a、310b及/或310c處於「0」狀態(例如，未驅動狀態)中來判定，此係因為未驅動導線310a、310b及/或310c在旋轉三相位信號中之每一傳信狀態處改變而不管旋轉方向如何。
編碼方案亦可以主動地驅動之導體310a、310b及310c中之兩者的極性408來編碼資訊。在3導線實施中之任何時間，導體310a、310b、310c中之恰好兩者係藉由在相反方向上的電流及/或藉由電壓差來驅動。在簡單實施中，資料412可使用二位元之值412來編碼，其中一個位元以相位轉變410之方向進行編碼且第二位元以當前狀態之極性408進行編碼。
時序圖表400說明使用相位旋轉方向及極性兩者之資料編碼。曲線402、404及406係針對多個相位狀態分別與三根導線310a、310b及310c上所載運之信號相關。最初，相位轉變410在順時針方向上且最高有效位元設定為二進位「1」，直至相位轉變410之旋轉在時間414切換為逆時針方向為止，如藉由最高有效位元的二進位「0」所表示。最低有效位元反映信號在每一狀態下之極性408。
在一些例子中，編碼方案可以兩個主動地驅動之導體310a、310b 及/或310c之極性408的改變來編碼資訊。在一個實例中，具有值「1」之位元可編碼為兩個符號區間之間的極性408之改變，而具有值「0」之位元可編碼為該兩個符號區間之間的極性408之未改變。解碼器可經組態以藉由偵測旋轉方向之改變及極性之改變而在符號之間的邊界處解碼資料。若資料在圖4之實例中係以兩個符號區間之間的極性之改變進行編碼，則經編碼值412之所描繪序列可由序列{11,10,10,11,10,01,01,01,01,01,01,01}替換。
根據本文中所揭示之某些態樣，資料之一個位元在3導線、3相位編碼系統中可以旋轉或相位改變進行編碼，且額外位元可以兩根經驅動導線之極性進行編碼或以經驅動導線之極性相比於先前導線狀態中所使用之極性的改變進行編碼。額外資訊可藉由允許自當前狀態轉變至可能狀態中之任一者而以3導線、3相位編碼系統之每一轉變進行編碼。給定3個旋轉相位及針對每一相位之兩個極性，在3導線、3相位編碼系統中可得到6個狀態。因此，針對自任何當前狀態之轉變可得到5個狀態。因此，可存在每符號(轉變)編碼之log2(5)2.32個位元，此允許映射器302接受16位元字且以7個符號來編碼該字。
N相位資料傳送可使用在通信媒體(諸如，匯流排)中所提供之三根以上導線。可同時被驅動之額外信號導線的使用提供狀態與極性之更多組合，且允許資料之更多位元在狀態之間的每一轉變處進行編碼。此可顯著地改良系統之輸送量，且在提供增大之頻寬的同時相比於使用多個差分對來傳輸資料位元之方法降低功率消耗。
在一實例中，編碼器可使用6根導線來傳輸符號，其中2對導線針對每一狀態經驅動。6根導線可被標記為A至F，使得在一個狀態中，導線A及F經驅動為正，導線B及E經驅動為負，且C及D為未驅動的(或未載運電流)。針對六根導線，可存在：主動地驅動之導線的
個可能組合，具有針對每一相位狀態之極性的：
個不同組合。
主動地驅動之導線的15個不同組合可包括：
在經驅動之4根導線中，兩根導線之可能組合經驅動為正(且另兩根必須為負)。極性之組合可包括：++-- +--+ +-+- -+-+ -++- --++
因此，不同狀態之總數目可計算為15×6=90。為了保證符號之間的轉變，89個狀態可自任何當前狀態得到，且每一符號中的可加以編碼之位元的數目可計算為：每符號log2(89)6.47個位元。在此實例中，假定5×6.47=32.35個位元，32位元的字可藉由映射器編碼為5個符號。
針對任何大小之匯流排可驅動的導線之組合之數目的一般方程式係匯流排中之導線之數目及同時驅動之導線之數目的函數：
針對正驅動的導線之極性之組合之數目的方程式為：
每符號之位元的數目為：
圖5為說明3導線、3相位解碼器之某些態樣的圖式500。差分接收器502及導線狀態解碼器504經組態以提供三根信號導線310a、310b及310c相對於彼此之狀態的數位表示，且偵測該三根信號導線310a、310b及310c之傳信狀態相比於該三根信號導線310a、310b及310c在前一符號週期中之傳信狀態的改變。在符號週期期間的該三根信號導線310a、310b及310c之傳信狀態的數位表示可被稱為原始符號。七個接連原始符號514之一序列係藉由串列至並列轉換器506組譯，以獲得待藉由解映射器508處理之一組7個符號516。解映射器508產生可在FIFO 510中緩衝之輸出資料518的16個位元以提供輸出資料520。
在操作中，導線狀態解碼器504可自在導線310a、310b及310c上所接收之信號提取符號514之序列。符號514係基於可表示為在導線310a、310b及310c上所接收之信號的相位旋轉與極性之組合或該等信號之極性之改變的傳信狀態來解碼，如本文中所揭示。導線狀態解碼器可包括CDR 524，CDR 524提取可用以自導線310a、310b及310c可靠地俘獲符號之時脈526。CDR 524可經組態以基於導線310a、310b及/或310c中之至少一者上之轉變在接連符號區間之間的每一邊界處的發生而產生時脈526。CDR 524可延遲時脈526之邊緣，以留出時間供所有導線310a、310b及310c之時間穩定且藉此確保當前符號可被可靠地俘獲以用於解碼目的。
藉由CDR 524所使用之延遲可經組態以允許足以遮蔽多個邊緣在同一符號邊界處之效應的時間段，其中該多個邊緣係藉由差分接收器502中之不同者在不同時間產生。當某些狀態轉變使得不同差分接收器502產生可相對於彼此在時間上分開之邊緣時，此等多個邊緣可出現。CDR 524可包括延遲元件，該延遲元件延遲對符號邊界處之第一出現邊緣的回應，直至所有可能邊緣已出現的時間為止。CDR 524之組件之效能的變化可被預期影響多個邊緣之間的延遲。CDR 524中之 組件之效能的此等變化可藉由組態CDR 524的證明最差狀況條件之延遲來適應。舉例而言，效能之變化可由功率、電壓及熱(PVT)條件之改變引起。延遲之持續時間可影響通信鏈路之效能，且可限制可在通信鏈路中使用之最大時脈頻率。若經組態延遲過短，則多個時脈脈衝可針對單一符號產生，此情形可引起傳輸器與接收器之間的同步損失。若延遲過長，則符號時間可重疊，藉此使得時脈復原電路發生故障或針對兩個符號區間產生單一脈衝。
圖6包括說明3導線、3相位解碼器中之時脈產生之某些態樣的方塊示意圖600。一組差分接收器602a、602b及602c比較三根信號導線310a、310b及310c中之每一者的傳信狀態與該三根導線310a、310b及310c中之另一者的傳信狀態。在所描繪實例中，第一差分接收器602a比較導線310a及310b之傳信狀態，第二差分接收器602b比較導線310b及310c之狀態，且第三差分接收器602c比較導線310a及310c之狀態。如本文中所述，導線310a、310b及310c中之至少一者的傳信狀態在每一符號邊界處改變。因此，狀態改變偵測電路604可偵測當差分接收器602a、602b及602c中之至少一者的輸出在每一符號區間之末尾改變時的傳信狀態之改變的發生。
某些傳信狀態轉變可能可由單一差分接收器602a、602b或602c偵測，而其他傳信狀態轉變可由差分接收器602a、602b及/或602c中之兩者或兩者以上偵測。在一個實例中，兩根導線之傳信狀態或相對狀態可在符號轉變之後未改變，且相應的差分接收器602a、602b或602c之輸出亦可在符號轉變之後未改變。在另一實例中，一對導線602a、602b及/或602c中之兩根導線可在第一時間區間中處於同一第一狀態中且兩根導線可在第二時間區間中處於同一第二狀態中，使得相應的差分接收器602a、602b或602c之輸出可在相位轉變之後未改變。因此，時脈產生電路606可包括傳信狀態改變偵測電路及邏輯604，傳信 狀態改變偵測電路及邏輯604監視所有差分接收器602a、602b及602c之輸出以便判定傳信狀態轉變何時已發生。時脈產生電路可基於偵測到之傳信狀態轉變而產生接收時脈608。
不同的導線310a、310b及/或310c上之傳信狀態的改變可在不同時間發生或被偵測到。傳信狀態改變之偵測的時序可根據已發生之傳信狀態改變之類型而變化。此可變性之結果說明於圖6中所提供的簡化時序圖650中。僅為說明清楚起見，表示傳信狀態改變偵測電路604及/或差分接收器602a、602b及602c之輸出的標記622、624及626被指派不同的高度。標記622、624及626之相對高度與用於時脈產生或資料解碼之電壓或電流位準、極性或加權值不具有特定關係。時序圖表650說明與三根導線310a、310b及310c上所傳輸之符號相關聯的轉變之時序的效應。在時序圖表650中，在一些符號之間的轉變可產生可變俘獲窗630a、630b、630c、630d、630e、630f及/或630g(共同地，符號俘獲窗630)，在俘獲窗期間符號可被可靠地俘獲。偵測到之傳信狀態改變的數目及其該等改變之相對時序可導致時脈信號608上之抖動。
符號窗630之大小的可變性及相關聯抖動可部分地藉由導線310a、310b及310c之電特性引起，如在圖7中所描繪之簡單實例700中所說明。轉變時間可藉由以下各者影響：信號上升或下降時間之可變性及/或藉由製造程序容限、電壓源及電流源之變化及穩定性以及操作溫度引起的偵測電路之可變性。轉變時間之大的可變性可歸因於3相位傳信中不同電壓或電流位準之存在。於圖7中描繪簡化的「電壓-位準」實例，其說明單一導線310a、310b或310c中之轉變時間。當第四符號(Symn+3)708之傳輸開始時，第一符號(Symn)702可在在時間722處結束之符號區間中傳輸，第二符號(Symn+1)可在在時間724處結束之符號區間中傳輸，且第三符號(Symn+2)706可在在時間726處結束的符 號區間中傳輸。自藉由第一符號702判定之狀態至對應於第二符號704之狀態的轉變可在第一延遲712之後被偵測到，第一延遲712可歸因於導線310a、310b或310c中之電壓達到臨限電壓718及/或720所花費的時間。臨限電壓可用以判定導線310a、310b或310c之狀態。自藉由第二符號704判定之狀態至第三符號706之狀態的轉變可在第二延遲714之後被偵測到，第二延遲714可歸因於導線310a、310b或310c中之電壓達到臨限電壓718及/或720中之一者所花費的時間。自藉由第三符號706判定之狀態至第四符號708之狀態的轉變可在第三延遲716之後被偵測到，第三延遲716可歸因於導線310a、310b或310c中之電壓達到臨限電壓718及/或720所花費的時間。
如所描繪，第三延遲716可短於第一延遲712，且第二延遲714可為最長延遲。第二延遲714可為最長延遲，此係因為狀態0為未驅動狀態且導線310a、310b或310c中之電壓可朝向臨限值720緩慢地漂移，而第一延遲712及第二延遲716與導線310a、310b或310c分別主動地牽引至-1及+1狀態所在的轉變相關聯。
圖8為說明3導線、3相位通信鏈路之一個實例中的6個可能相位-極性狀態及30個可能狀態轉變的狀態圖800。狀態圖800中之可能狀態802、804、806、812、814及816包括圖4之圖式450中所示的狀態。如實例狀態元素820中所示，狀態圖800中之每一狀態802、804、806、812、814及816包括展示信號A、B及C(分別在導線310a、310b及310c上所傳輸)之傳信狀態的欄位822，及展示導線電壓藉由差分接收器(諸如，圖6中所描繪之差分接收器602a、602b、602c)相減之結果的欄位824。舉例而言，在狀態802(+x)中，導線A=+1、導線B=-1且導線C=0，從而產生差分接收器602a之輸出(A-B)=+2、差分接收器602b之輸出(B-C)=-1及差分接收器602c的輸出(C-A)=+1。如藉由狀態圖所說明，藉由狀態改變偵測電路604所進行之轉變決策係基於藉 由差分接收器602a、602b及602c產生的5個可能位準，其包括-2、-1、0、+1及+2電壓狀態。
圖9為展示可自多個符號區間902之重疊產生之簡化眼圖的圖式。信號轉變區域904表示可變信號上升時間防止可靠解碼之不確定性的時間段。狀態資訊可在表示符號穩定且可被可靠地接收及解碼之時間段的「眼圖張度」906中判定。在一個實例中，眼圖張度906可經判定為在信號轉變區域904之末尾912開始，且在符號區間902之終端914結束。在圖9中所描繪之實例中，眼圖張度906可經判定為在信號轉變區域904之末尾912開始，且在連接器310a、310b、310c之傳信狀態及/或三個差分接收器602a、602b及602c之輸出已開始改變以反映下一符號的時間916結束。
與接收到信號眼圖張度906相比，經組態以供N相位編碼之通信鏈路220的最大速度可受信號轉變區域904之持續時間限制。舉例而言，符號區間902之最小時段可藉由與圖5中所說明之解碼器500中之CDR電路524相關聯或圖6之時脈產生電路606中的收緊設計裕度來約束。不同的傳信狀態轉變可與對應於兩根或兩根以上導線310a、310b及/或310c之信號轉變時間的不同變化相關聯，藉此使得接收器件中之差分接收器602a、602b及602c的輸出相對於符號邊界908以不同的時間及/或速率改變，其中至差分接收器602a、602b及602c之輸入開始改變。在接收器件中之多個差分接收器602a、602b及602c之輸出之間的接收到信號轉變時間之大的可能差通常要求延遲元件在CDR電路524中的實施。延遲元件可具有超過轉變區域時間904之最小延遲時段。在一個實例中，延遲元件可設置於圖6中所示之狀態改變偵測電路604及/或時脈產生電路606中的一或多者中。藉由此延遲元件提供之最大延遲時間可能不會延伸超越眼圖張度906的閉合邊緣916。在一些例子中，藉由延遲元件提供之最大延遲時間可能不會延伸超越下一 符號區間在時間914處的開始。以較快的資料速率，眼圖張度906與符號區間902相比可變小，且符號轉變可變性之效應對最大符號傳輸速率可為決定性的。
任何單一轉變之持續時間不大可能橫跨信號轉變區域(t△J)904之整個範圍，此係因為最小可能信號轉變時間及最大可能轉變時間不大可能在單一符號轉變期間出現。在一個實例中，針對所有可能的符號轉變，信號轉變區域904可藉由在差分接收器602a、602b或602c之輸出所偵測的第一零交叉910之時間及在差分接收器602a、602b或602c之輸出所偵測的最後零交叉912之時間來定界。在差分接收器602a、602b及602c之輸出處所觀測的轉變時間可對應於連接器及/或導線310a、310b或310c在至連接器及/或導線310a、310b或310c之驅動器308的輸入之後達到下一狀態所花費的時間。最長的可能轉變時間可基於信號導線及/或連接器310a、310b或310c之特性及所涉及之狀態轉變的類型來判定。在一個實例中，最長的可能轉變時間可藉由一或多個信號之上升或下降時間來判定。上升及下降時間可藉由原始及/或最終狀態之自然及電壓位準來判定。通常，最長的可能轉變時間對應於主動地驅動之狀態與未驅動狀態之間的轉變。
轉變區域904之t△J的高值可導致與CDR電路524或時脈產生電路606相關聯的增大之設計困難。舉例而言，時脈產生電路606可使用藉由三個差分接收器輸出602a、602b及602c之第一零交叉觸發的延遲元件或計時器。直至所有差分接收器602a、602b及602c已達到其最終狀態(其可藉由眼圖張度906界定)，所有三個差分接收器602a、602b及602c之輸出的狀態才會被安全地取樣。因此，計時器可較佳在轉變區域904之末尾912之後不久期滿，在此時間，時脈產生電路606可輸出用以取樣三個差分接收器602a、602b及602c之輸出的時脈邊緣。
在一些器件中，CDR電路524中之延遲元件可受製造程序、電路 供電電壓及晶粒溫度的變化(PVT變化)困擾，且可產生顯著地變化之延遲。在此等系統中，CDR電路524之標稱操作條件係藉由設計大體設定以在眼圖張度906之中間的某處產生時脈邊緣，以便確保時脈邊緣在轉變區域904之末尾912之後且在轉變區域至下一符號的開始916之前出現，即使在最差狀況PVT效應下亦如此。在設計如下CDR電路524時可出現困難：在轉變區域904與眼圖張度906相比為大時保證時脈邊緣在眼圖張度906內。舉例而言，典型延遲元件可產生隨所有PVT條件改變2倍之延遲值，且眼圖張度906必須大於轉變區域904以便使非可調整延遲值可被選擇。
在一些例子中，轉變區域904之持續時間可基於以下兩者之間的最大時序來計算：至傳輸電路之一或多個驅動器308(參見圖3)之輸入的改變，及在接收器中之差分接收器502(參見圖5)之輸出所觀測或預期的相應轉變。在其他例子中，針對所有符號轉變，經修改轉變區域916可在接收器502之輸出端處判定為在接收器502中之一者之輸出處的第一轉變之時間918與在其他接收器502之輸出處的最後轉變之時間914之間的最大差。
根據本文中所揭示之某些態樣，編碼器可經調適以最小化由轉變區域904所佔用之符號區間902的比例，且最大化由眼圖張度906所佔用之符號區間902的比例。在一個實例中，針對某些符號轉變，一或多根信號導線310a、310b及/或310c(參見圖3)上之傳信狀態轉變的時序可在符號邊界910、914出現時或出現之前被修改。在編碼器300中，舉例而言，接連符號中之特定N相位符號狀態802、804、806、812、814或816的先前知識(先驗狀態知識)可用以預測一或多個N相位驅動器輸出之時序是否應在接連符號之間的符號邊界908、914處進行調整。調整之方式亦可基於先驗狀態知識來判定。該等調整可影響驅動器308中之一或多者的輸出，且調整可逐符號地進行。調整可包括 提前或延遲某些驅動器輸出信號轉變。在一些例子中，調整可包括：基於哪一轉變將發生之先前知識(先驗轉變知識)，在某些類型之符號轉變處對某些驅動器輸出之預加強的選擇性添加。結果，自接收器件中之差分接收器602a、602b及602c輸出的邊緣可相對於時間較精確地對準。
先驗轉變知識可包括表徵連接器對狀態轉變之回應的資訊。此資訊可自連接器、驅動器及接收器之模型且藉由使用該等模型來模擬通信鏈路對各種類型之轉變的回應來獲得。在一些例子中，先驗轉變知識可包括自對實體器件及通信鏈路執行之測試所獲得的經驗資訊。先驗轉變知識可基於模擬結果與量測結果之間的差來校準。先驗轉變知識可包括藉由接收器在系統操作期間提供之經驗資訊。
根據某些態樣，當由轉變區域904所佔用之符號區間902的比例得以最小化時，信號導線310a、310b及310c上的及/或差分接收器602a、602b及602c之輸出處的轉變時間之間的較小變化可提供顯著較大的設計裕度。在一個實例中，CDR電路524可得益於CDR電路524中所使用之負擔得起較大時序容限的一或多個延遲元件。在另一實例中，當由轉變區域904所佔用之符號區間902的比例經最小化且由眼圖張度906所佔用之符號區間902的比例經最大化時，M導線N相位通信鏈路220之最大符號傳輸速率可顯著地增大。
根據本發明之某些態樣，轉變區域904之變化可藉由以下操作在傳輸器處顯著地減小：個別地考慮每一符號轉變，及選擇性地延遲或提前一或多根信號導線上的轉變。在一些例子中，傳輸器中之偵測電路可經調適以判定與符號轉變相關聯之預期的或計算的轉變時間。在一個實例中，傳輸器可判定轉變區域904或916之持續時間是否超過預定最大或臨限時段。若轉變區域904或916超過最大或臨限時段，則一或多個信號可被提前或延遲以針對符號轉變減小接收器處之轉變區域 904或916。最大或臨限時段可基於指定或所要符號傳輸速率、CDR電路524之容限及/或針對傳輸器或接收器中之其他電路所定義的容限來判定。最大或臨限時段可經界定以獲得眼圖張度906之指定或所要最小持續時間。最大或臨限時段可經界定以最小化得自所傳輸信號之接收時脈中的抖動。當一或多個信號可被提前或延遲時，轉變區域904或916可顯著地減小。
圖10為說明根據本文中所揭示之某些態樣的轉變提前及延遲之某些態樣的簡化圖1000。實例描繪三個輸入信號1002、1004及1006，但應瞭解，關於圖10所述之概念同樣地適用於在三根以上信號導線或連接器上傳輸符號的其他通信介面。傳輸器可包括模組或電路1010，模組或電路1010可經組態以提前及/或延遲一或多個信號1002、1004、1006以獲得一組信號1032、1034、1036，該等信號1032、1034、1036經計算以在接收器件中之差分接收器(或其他接收器)的輸出處產生最小化之轉變區域。在一個實例中，一或多個信號可在傳輸器處提前或延遲，以便使得轉變偵測信號602a、602b及602c在時間上對準(參見圖6，且參見圖6中之時序圖表650)。當信號602a、602b及602c中之相應的邊緣出現在預定義的最大或臨限對準時段內時，信號602a、602b及602c可在時間上對準。最大或臨限對準時段可基於指定或所要符號傳輸速率、CDR電路524之容限及/或針對接收器中之其他電路所定義的容限來判定。最大或臨限對準時段可經界定以獲得眼圖張度906之指定或所要最小持續時間。最大或臨限對準時段可經界定以最小化接收時脈526中之抖動。
在實例中，三個信號1002、1004、1006經提供至電路1010之相應的輸入端1012、1014、1016，電路1010經組態以選擇性地提前及/或延遲信號1002、1004、1006中之一或多者且在輸出端1022、1024、1026處產生輸出信號1032、1034、1036。如輸入時序圖1020中所示， 所描繪之輸入信號1002、1004、1006包括兩個符號區間1040及1042之間的轉變1008。在第一符號區間1040中，信號1002、1004、1006對應於具有值{+1,-1,0}之「+x」符號802(參見圖8)。在第二符號區間1042中，信號1002、1004、1006對應於具有值{-1,0,+1}之「+z」符號806。僅為說明性目的，可假設「0」傳信狀態與「+1」或「-1」傳信狀態之間的轉變為最快轉變，而至「0」傳信狀態之轉變為最慢轉變。在一些例子中，傳信狀態之間的轉變之相對速度可為不同的。
提前/延遲電路1010可經組態以提前最慢轉變信號及/或延遲最快轉變信號，使得接收器在縮短的轉變區間內產生轉變。在此實例中，提前/延遲電路1010可判定第三信號1006上之轉變有可能在接收器處產生最快轉變偵測，第二信號1004上之轉變有可能在接收器處產生最慢轉變偵測，且第一信號1002上之轉變有可能在接收器處既不產生最快亦不產生最慢轉變偵測。在一個實例中，提前/延遲電路1010可提供輸出信號1032、1034、1036，該等輸出信號為三個輸入信號1002、1004、1006之版本且其中，第二信號1034中之轉變相對於符號轉變1028提前，且第三信號相對於符號轉變1028延遲。在一些例子中，第一信號1032中之轉變可延遲或提前，使得所有輸出信號1032、1034、1036上之轉變在接收器處產生緊密對準至符號時脈之邊緣的轉變偵測。在其他例子中，三個輸出信號1032、1034及/或1036中之至少一者既不延遲亦不提前，且施加至其他輸出信號1032、1034、1036之提前或延遲經計算以在不考慮由接收器所使用之符號時脈的情況下獲得轉變偵測的對準。就是說，傳輸至接收器之信號1032、1034、1036中的一或多者可相對於其他信號1032、1034、1036提前及/或延遲，使得邊緣在由差分接收器602a、602b及602c接收時可更緊密地對準。提前或推遲某些輸出之決策可基於原始符號值在符號轉變之前及之後的狀態。
圖11為說明可用於待在多導線介面上傳輸之信號1012、1014及1016的提前/延遲電路1100之實例的方塊圖。提前/延遲電路1100可包括於圖10之提前/延遲電路1010中。信號1012、1014及1016中之每一者係分別經由延遲單元1002a、1002b及1002c來處理。在一個實例中，每一延遲單元1002a、1002b及1002c可被操作以將整數數目個單位延遲時段施加至相應的輸入信號1012、1014、1016，如參考第一輸入信號1012所更詳細描述。第一輸入信號1012經提供至包括複數個串聯連接之延遲元件的多分接頭延遲線1112，其中延遲元件提供輸入信號1012之漸進延遲版本。每一延遲元件可與單位延遲時段相關聯。多工器1114接收輸入信號1012之經延遲版本，且藉由選擇輸入1110控制以將輸入信號1012之經延遲版本中的一者提供為輸出信號1022。選擇信號1110可提供為對應於待添加至輸入信號1012的延遲之單位之數目的二進位數。在一些例子中，多分接頭延遲1112之延遲元件可使用一或多個組合邏輯閘來實施，該一或多個閘具有通過閘之相關聯傳播延遲。在其他例子中，多分接頭延遲1112之延遲元件可使用正反器來實施，該等正反器提供對應於驅動正反器之時脈信號之週期的延遲。在其他例子中，多分接頭延遲1112之延遲元件可使用類比延遲元件來實施。
多工器1114可由決策邏輯1104所提供之一選擇信號1110控制。決策邏輯1104可比較對應於下一符號區間1040(參見圖10)之三個輸入信號1012、1014、1016的傳信狀態與對應於當前符號區間1042之三個輸出信號1022、1024、1026的傳信狀態，當前符號區間1042儲存於一暫存器或正反器1106中。決策邏輯1104可判定在符號1040、1042之間的邊界處針對每一導線310a、310b、310c所預期之信號轉變的類型，且可判定轉變區域904是否可被預期超過一臨限或最大時段。決策邏輯1104可提供一選擇信號1110以控制每一單元1102a、1102b及1102c中 的處理三個信號1012、1014、1016中之一者的多工器1114。在一個實例中，一可程式化單元1102a、1102b及1102c可針對三個信號1012、1014、1016中之每一者來提供。在另一實例中，一可程式化單元1102a、1102b及/或1102c可針對三個信號1012、1014及/或1016中之兩者來提供，其中另一信號1012、1014或1016延遲了一固定時間段。在後一實例中，兩個單元1102a、1102b及/或1102c可用以相對於具有固定延遲之第三信號1012、1014或1016的時序調整兩個信號1012、1014及/或1016的時序。
可實施其他方法。在一個實例中，一或多個驅動器310之一「未驅動」輸出可以高驅動強度在一轉變之開始處選擇性地驅動，以快速地達成必要轉變。在轉變期間、在轉變完成之後及/或在纜線之上之往返時間已期滿之後，此輔助可被移除或減小。猛烈地暫時驅動「未驅動」輸出可降低驅動器中之功率消耗。除在轉變期間提前或推遲邊緣之外，亦可執行暫時地驅動「未驅動」輸出。
圖12為代表自第一狀態至第二狀態之可能轉變及可經施加以改良傳信效能的時序調整之簡化實例的一組時序圖表1200。初始狀態可為驅動狀態，具有至另一驅動狀態或未驅動狀態之可能轉變。時序圖表1202、1212及1222說明在該組圖表1250中所示之信號轉變之前及之後可在差分接收器602a、602b及602c處量測的信號導線310a、310b及310c(分別地，信號A、B及C)之間的差異。時序圖表1202及1252係關於自符號(+x)802至符號(-x)812之轉變，其中信號A自+1狀態轉變至-1狀態，信號B自-1狀態轉變至+1狀態且信號C保持處於0狀態。因此，第一差分接收器602a可在轉變1206之前量測+2差且在轉變1206之後量測-2差，第二差分接收器602b可在轉變1204之前量測-1差且在轉變1204之後量測+1差，且第三差分接收器602c可在轉變1204之前量測-1差且在轉變1204之後量測+1差。在此實例中，可歸因於為驅動狀態之 最終狀態，轉變1204及1206兩者具有在時間上接近之零交叉。
時序圖表1212及1254與自符號(+x)802至符號(+y)804之轉變相關，其中信號A自+1狀態轉變至0狀態，信號B自-1狀態轉變至+1狀態且信號C自0狀態轉變至-1狀態。因此，第一差分接收器602a可在轉變1216之前量測+2差且在轉變1216之後量測-1差，第二差分接收器602b可在轉變1214之前量測-1差且在轉變1214之後量測+2差，且第三差分接收器602c可在轉變1218之前量測-1差且在轉變1218之後量測-1差(實際上，無轉變)。在此實例中，轉變1214及1216具有分開大的時間段之零交叉。差異可出現，此係因為BC轉變1214涉及具有最終驅動狀態之兩個信號，而AB轉變1216與具有最終未驅動狀態的一個信號相關。校正動作可經由編碼器306(參見圖3)或諸如線驅動器308之其他電路的操作在傳輸器處進行。在一個實例中，信號A之轉變的開始可提前1260以相對於信號B加速信號A之轉變，藉此獲得比較信號A與B之差分接收器602a的較快輸出轉變。信號C之轉變的開始亦可提前1262以防止瞬態的出現，此係因為信號A及C兩者改變且差分接收器602c比較信號A與C。
時序圖表1222及1256與自符號(+x)802至符號(+z)806之轉變相關，其中信號A自+1狀態轉變至-1狀態，信號B自-1狀態轉變至0狀態且信號C自0狀態轉變至+1狀態。因此，第一差分接收器602a可在轉變1226之前量測+2差且在轉變1226之後量測-1差，第二差分接收器602b可在轉變1228之前量測-1差且在轉變1228之後量測-1差(實際上，無轉變)，且第三差分接收器602c可在轉變1224之前量測-1差且在轉變1224之後量測+2差。在此實例中，轉變1224及1226具有分開大的時間段之零交叉。差異可歸因於涉及皆具有最終驅動狀態之信號A及C的CA轉變1224，而AB轉變1226涉及具有最終未驅動狀態之一個信號(B信號)。校正行動可通常藉由編碼器306、驅動器308或根據本文中 所揭示之某些態樣調適的其他電路在傳輸器處進行。舉例而言，信號B之轉變的開始可提前1264以相對於信號A加速信號B之轉變，藉此獲得比較信號A與B之差分接收器602a的較快輸出轉變。信號C之轉變的開始亦可提前1266以防止瞬態的出現，此係因為信號A及C兩者改變且差分接收器602c比較信號A與C。
圖12中所說明之實例描述針對三個狀態轉變+x至-x、+x至+y及+x至+z的轉變之對準。在此等三個狀態轉變中出現之條件可存在於圖8中所示之30個可能狀態轉變中之18個狀態轉變中，且類似的校正動作可藉由傳輸器進行以加速此等額外狀態轉變。所說明實例分別描述在信號A及B正轉變至未驅動0狀態時彼等信號的提前1260及1264。在一些例子中，舉例而言，傳輸器可在+x至+y轉變1254期間延遲「B」驅動器輸出之上升邊緣，以便對準狀態轉變之偵測。傳輸器可替代地或另外地增加具有未驅動之最終目的地狀態之信號的上升或下降時間。舉例而言，一或多個驅動器中之預加強電路可經啟動，或暫時更強之驅動器可用以將信號最初驅動至「未驅動」狀態。類似的技術可應用於+x至+z狀態轉變。
信號A、B及/或C可藉由操縱用以對傳輸器中之信號之產生定時的一或多個時脈來選擇性地提前。在一個實例中，在轉變之前，當對一根導線310a、310b或310c之狀態的持續時間計數時可使用一或多個較少時脈循環，以便使得轉變被加速。在另一實例中，在轉變之前，一個或附加的時脈循環可添加至一根導線310a、310b或310c之狀態的持續時間，以便延遲轉變。通常，傳輸器可調整後續符號之時序，以慮及經添加或丟棄以延遲或加速信號轉變之開始的時脈循環。
涉及轉變至未驅動狀態之導線310a、310b或310c的轉變時間可藉由最初朝向未驅動狀態驅動導線310a、310b或310c而加速。在一些例子中，未驅動狀態可使用被動或主動組件獲得，以朝向預定「中性」 電壓位準牽引導線310a、310b及/或310c。
圖13為說明用於使用處理電路1302之裝置的硬體實施之簡化實例的概念圖1300，處理電路1302可經組態以執行本文中所揭示之一或多個功能。根據本發明之各種態樣，用於三相位時脈復原延遲校準的元件或元件之任何部分或如本文中所揭示的元件之任何組合可使用處理電路1302來實施。處理電路1302可包括藉由硬體模組與軟體模組之某組合控制的一或多個處理器1304。處理器1304之實例包括微處理器、微控制器、數位信號處理器(DSP)、場可程式化閘陣列(FPGA)、可程式化邏輯器件(PLD)、狀態機、序列器、閘控邏輯、離散硬體電路，及經組態以執行遍及本發明所述之各種功能性的其他合適硬體。該一或多個處理器1304可包括執行特定功能及可藉由軟體模組1316中之一者組態、擴增或控制的專用處理器。舉例而言，處理電路1302可經組態以充當如下處理器：經調適以處置供在一或多個無線網路上傳輸之資料的編碼及解碼。該一或多個處理器1304可經由在初始化期間載入之軟體模組1316的組合來組態，且藉由在操作期間載入或卸載一或多個軟體模組1316來進一步組態。
在所說明實例中，處理電路1302可藉由匯流排架構來實施，該匯流排架構藉由匯流排1310大體表示。取決於處理電路1302之特定應用及總設計約束，匯流排1310可包括任何數目個互連匯流排及橋接器。匯流排1310將各種電路鏈接在一起，包括該一或多個處理器1304及儲存器1306。儲存器1306可包括記憶體器件及大容量儲存器件，且在本文中可被稱為電腦可讀媒體。匯流排1310亦可鏈接各種其他電路，諸如定時源、計時器、周邊設備、電壓調節器，及功率管理電路。匯流排介面1308可在匯流排1310與收發器1312之間提供介面。收發器1312提供用於經傳輸媒體與各種其他裝置通信之構件。取決於裝置之本質，使用者介面1318(例如，小鍵盤、顯示器、揚聲器、麥克 風、搖桿)亦可得以提供，且可直接地或經由匯流排介面1308以通信方式耦接至匯流排1310。
處理器1304可負責管理匯流排1310且負責可包括儲存於電腦可讀媒體中之軟體之執行的一般處理，該電腦可讀媒體可包括儲存器1306。就此而言，包括處理器1304之處理電路1302可用以實施本文中所揭示之方法、功能及技術中的任一者。儲存器1306可用於儲存藉由處理器1304在執行軟體時所操縱的資料，且軟體可經組態以實施本文中所揭示之方法中的任一者。
處理電路1302中之一或多個處理器1304可執行軟體。軟體應被廣泛地解釋為意謂指令、指令集、代碼、碼段、程式碼、程式、次程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、次常式、物件、可執行碼、執行線緒、程序、函式、演算法等，而無論是被稱為軟體、韌體、中間軟體、微碼、硬體描述語言抑或其他者。軟體可以電腦可讀形式駐留於儲存器1306中或外部電腦可讀媒體中。電腦可讀媒體及/或儲存器1306可為非暫時性電腦可讀媒體。非暫時性電腦可讀媒體包括(藉由實例)磁性儲存器件(例如，硬碟、軟碟、磁條)、光學碟片(例如，緊密光碟(CD)或數位影音光碟(DVD))、智慧卡、快閃記憶體器件(例如，「隨身碟」、卡、棒，或保密磁碟)、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程式化ROM(PROM)、可抹除PROM(EPROM)、電可抹除PROM(EEPROM)、暫存器、抽取式磁碟，及用於儲存可藉由電腦存取及讀取之軟體及/或指令的任何其他合適媒體。電腦可讀媒體及/或儲存器1306亦可包括(藉由實例)載波、傳輸線，及用於傳輸可藉由電腦存取及讀取之軟體及/或指令的任何其他合適媒體。電腦可讀媒體及/或儲存器1306可駐留於處理電路1302中、處理器1304中、在處理電路1302外部，或跨越包括處理電路1302之多個實體分散。電腦可讀媒體及/或儲存器1306可具體化於 電腦程式產品中。藉由實例，電腦程式產品可包括封裝材料中之電腦可讀媒體。熟習此項技術者將認識到，取決於特定應用及強加於整個系統之總設計約束最好地實施遍及本發明所呈現之所描述功能性的方式。
儲存器1306可維持在可載入碼段、模組、應用程式、程式等中所維持及/或組織之軟體，其在本文中可被稱為軟體模組1316。軟體模組1316中之每一者可包括如下指令及資料：在安裝或載入於處理電路1302上且藉由該一或多個處理器1304執行時有助於控制該一或多個處理器1304之操作的執行階段影像1314。當被執行時，某些指令可使得處理電路1302根據本文中所述之某些方法、演算法及處理程序來執行功能。
軟體模組1316中之一些可在處理電路1302之初始化期間載入，且此等軟體模組1316可組態處理電路1302以啟用本文中所揭示之各種功能的執行。舉例而言，一些軟體模組1316可組態處理器1304之內部器件及/或邏輯電路1322，且可管理對外部器件之存取，該等外部器件諸如收發器1312、匯流排介面1308、使用者介面1318、計時器、數學共處理器等等。軟體模組1316可包括控制程式及/或作業系統，其與中斷處置器及器件驅動器互動且控制對藉由處理電路1302提供之各種資源的存取。該等資源可包括記憶體、處理時間、對收發器1312之存取、使用者介面1318等等。
處理電路1302之一或多個處理器1304可為多功能的，藉此軟體模組1316中之一些經載入且經組態以執行不同功能或同一功能之不同例子。舉例而言，該一或多個處理器1304可另外經調適以管理回應於來自使用者介面1318、收發器1312及器件驅動器之輸入所起始的背景任務。為了支援多個功能之執行，該一或多個處理器1304可經組態以提供多任務環境，藉此複數個功能中之每一者按需要或如所要而實施 為藉由該一或多個處理器1304所服務的一組任務。在一個實例中，多任務環境可使用在不同任務之間傳遞處理器1304之控制的分時程式1320來實施，藉此每一任務在任何顯著操作完成後及/或回應於諸如中斷之輸入隨即將該一或多個處理器1304之控制傳回至分時程式1320。當任務具有該一或多個處理器1304之控制時，處理電路針對藉由與控制任務相關聯之功能解決的目的而主動地特殊化。分時程式1320可包括：作業系統；主迴圈，其以循環為基礎來傳送控制；函式，其根據功能之優先排序來分配該一或多個處理器1304之控制；及/或中斷驅動主迴圈，其藉由將該一或多個處理器1304之控制提供至處置函式而回應外部事件。
圖14為說明根據本發明之某些態樣之編碼方法的流程圖。該方法可藉由可為裝置之組件的器件202、230執行。在步驟1402處，器件202、230可判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異。每一對接連符號之間的差異可與該三個或三個以上連接器之傳信狀態相關。該三個或三個以上連接器可包括至少三根導線且至少一根導線在每一符號之傳輸期間處於一未驅動狀態中。
在步驟1404處，器件202、230可基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間。
在步驟1406處，器件202、230可修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間。每一符號可針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。器件202、230可藉由引起一接收器中的狀態轉變偵測電路之兩個或兩個以上輸出的時間對準來修改該一或多個驅動器之操作。該等狀態轉變偵測電路可經組態以比較該三個或三個以上連接器之不同對的傳信狀 態。引起時間對準可包括使得轉變在小於該臨限時段之一時間段內發生。
在一個實例中，器件202、230可藉由組態一或多個延遲以使得該驅動器在一相應狀態轉變起始於一第二連接器上之前在一第一連接器上起始一狀態轉變來修改該一或多個驅動器之操作。
在另一實例中，器件202、230可藉由組態一或多個延遲以使得該驅動器在一相應狀態轉變起始於一第二連接器上之後在一第一連接器上起始一狀態轉變來修改該一或多個驅動器之操作。
在另一實例中，器件202、230可藉由組態一或多個延遲以使得該驅動器相對於一相應狀態轉變在一第二連接器上之起始而延遲或提前一狀態轉變在一第一連接器上之起始來修改該一或多個驅動器之操作。
在另一實例中，器件202、230可藉由在該轉變區間之該持續時間據估計超過該臨限時段時延遲或提前一狀態轉變在至少一個連接器上之起始而修改該一或多個驅動器之操作。器件202、230可在該轉變區間之該持續時間據估計小於該臨限時段時抑制延遲或提前該三個或三個以上連接器上之狀態轉變。
在另一實例中，器件202、230可藉由在該轉變區間之該持續時間據估計超過該臨限時段時在該轉變區間之至少一部分期間主動地驅動一個連接器而修改該一或多個驅動器之操作。器件202、230可在該轉變區間之該持續時間據估計小於該臨限時段時在該對接連符號中之一第二符號被傳輸的同時抑制驅動該一個連接器。
在一個實例中，器件202、230可藉由以下操作來估計該轉變區間之該持續時間：相對於該符號邊界針對該三個或三個以上連接器中之每一者判定一傳信狀態轉變時間；及估計該符號邊界與一接收器處之複數個差分接收器中之每一者之輸出中之轉變之間的延遲。該複數 個差分接收器中之每一者可耦接至該三個或三個以上連接器之一不同對。
圖15為說明用於使用處理電路1502之裝置的硬體實施之簡化實例的圖式1500。處理電路1502可藉由匯流排架構來實施，該匯流排架構大體藉由匯流排1520表示。取決於處理電路1502之特定應用及總設計約束，匯流排1520可包括任何數目個互連匯流排及橋接器。匯流排1520將包括一或多個處理器及/或硬體模組之各種電路鏈接在一起，該一或多個處理器及/或硬體模組係藉由處理器1516、模組或電路1504、1506及1508、可組態以驅動連接器或導線1514之線驅動器1512及電腦可讀儲存媒體1518表示。匯流排1520亦可鏈接各種其他電路，諸如定時源、周邊設備、電壓調節器及功率管理電路。在一個實例中，匯流排1520提供對CDR電路1524之存取，CDR電路1524可與線介面電路1512合作以產生接收時脈且自多導線介面1514俘獲符號。
處理器1516可包括微處理器、控制器、數位信號處理器、序列器、狀態機等。處理器1516負責一般處理，包括儲存於電腦可讀儲存媒體1516上之軟體的執行。軟體在藉由處理器1516執行時使得處理電路1502執行上文針對任何特定裝置所描述的各種功能。電腦可讀儲存媒體1518亦可用於儲存藉由處理器1516在執行軟體時操縱的資料。處理電路1502進一步包括模組1504、1506、1508及1510中之至少一者。模組1504、1506、1508及/或1510可為在處理器1516中執行之軟體模組、駐留/儲存於電腦可讀儲存媒體1518中之軟體模組、耦接至處理器1516之一或多個硬體模組，或其某組合。
在一個組態中，用於無線通信之裝置1500包括：模組或電路1504，其經組態以判定待在三個或三個以上連接器1514上傳輸之複數個符號中之每一對接連符號之間的有關於三個或三個以上連接器1514之傳信狀態的差異；模組或電路1506，其經組態以基於該等差異來估 計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間；及模組或電路1510，其經組態以修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間。每一符號可針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。裝置1500可包括：模組及/或電路1508，其用於編碼及/或解碼經由該三個或三個以上連接器1514傳輸之資料；以及CDR 1524或其他電路，其用以在該三個或三個以上連接器1514上接收及/或傳輸符號。前述模組或電路1504、1506、1508、1510可(例如)使用處理電路1302(參見圖13)來實施，處理電路1302經組態以作為處理器206或236、實體層驅動器210或240與儲存媒體208及238之某組合來操作。
應理解，所揭示之處理程序中之步驟的特定次序或階層架構為例示性方法之說明。基於設計偏好，應理解，可重新配置處理程序中之步驟的特定次序或階層架構。隨附方法請求項以示例次序呈現各種步驟之要素，且並不意謂限於所呈現之特定次序或階層架構。
提供先前描述以使熟習此項技術者能夠實踐本文中所描述之各種態樣。對此等態樣之各種修改對於熟習此項技術者將為易於顯而易見的，且本文所定義之一般原理可應用於其他態樣。因此，申請專利範圍不欲限於本文中所示之態樣，而應符合與語言申請專利範圍一致的最廣範疇，其中以單數形式對元件之引用不欲意謂「一個且僅一個」，除非特定地如此規定，而是意謂「一或多個」。除非另有特定規定，否則術語「一些」係指一或多個。一般熟習此項技術者已知或稍後將已知的遍及本發明所述之各種態樣之元件的所有結構及功能等效物係以引用的方式明確地併入本文中，且意欲藉由申請專利範圍涵蓋。此外，本文中所揭示之任何內容不欲貢獻給社會公眾，而不管此揭示內容是否明確地敍述於申請專利範圍中。無請求項元件將被解釋 為構件附加功能，除非元件係使用片語「用於......之構件」明確地敍述。
1402‧‧‧步驟
1404‧‧‧步驟
1406‧‧‧步驟

Claims (28)

  1. 一種資料傳送方法，其包含：判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異，其中該等差異與該三個或三個以上連接器之傳信狀態相關；基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間；及修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間，其中修改該一或多個驅動器之該操作包含：在該轉變區間之該持續時間據估計超過該臨限時段時，延遲或提前一狀態轉變在至少一個連接器上的一起始；及在該轉變區間之該持續時間據估計小於該臨限時段時，抑制延遲或提前該三個或三個以上連接器上之狀態轉變，及其中每一符號針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。
  2. 如請求項1之資料傳送方法，其中修改該一或多個驅動器之操作引起一接收器中的狀態轉變偵測電路之兩個或兩個以上輸出的時間對準，其中該等狀態轉變偵測電路經組態以比較該三個或三個以上連接器之不同對的傳信狀態。
  3. 如請求項1之資料傳送方法，其中修改該一或多個驅動器之該操作包含：組態一或多個延遲以使得該驅動器在一相應狀態轉變起始於一第二連接器上之前在一第一連接器上起始一狀態轉變。
  4. 如請求項1之資料傳送方法，其中修改該一或多個驅動器之該操作包含：組態一或多個延遲以使得該驅動器在一相應狀態轉變起始於一第二連接器上之後在一第一連接器上起始一狀態轉變。
  5. 如請求項1之資料傳送方法，其中修改該一或多個驅動器之該操作包含：組態一或多個延遲以使得該驅動器相對於一相應狀態轉變在一第二連接器上之起始而延遲或提前一狀態轉變在一第一連接器上之起始。
  6. 如請求項1之資料傳送方法，其中修改該一或多個驅動器之該操作包含：在該轉變區間之該持續時間據估計超過該臨限時段時，在該轉變區間之至少一部分期間主動地驅動一個連接器；及在該轉變區間之該持續時間據估計小於該臨限時段時，在該對接連符號中之一第二符號被傳輸的同時抑制驅動該一個連接器。
  7. 如請求項1之資料傳送方法，其中估計該轉變區間之該持續時間包括：相對於該符號邊界針對該三個或三個以上連接器中之每一者判定一傳信狀態轉變時間；及估計該符號邊界與一接收器處之複數個差分接收器中之每一者之輸出中之轉變之間的延遲，其中該複數個差分接收器中之每一者耦接至該三個或三個以上連接器之一不同對。
  8. 如請求項1之資料傳送方法，其中該三個或三個以上連接器包含至少三根導線且至少一根導線在每一符號之傳輸期間處於一未 驅動狀態中。
  9. 一種資料傳送裝置，其包含：複數個連接器，該複數個連接器以通信方式耦接一終端機中之兩個器件；及一處理電路，其經組態以：判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異，其中該等差異與該三個或三個以上連接器之傳信狀態相關；基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間；及修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間，其中該處理電路經組態以藉由以下方式修改該一或多個驅動器之該操作：在該轉變區間之該持續時間據估計超過該臨限時段時，延遲或提前一狀態轉變在至少一個連接器上的一起始；及在該轉變區間之該持續時間據估計小於該臨限時段時，抑制延遲或提前該三個或三個以上連接器上之狀態轉變，及其中每一符號針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。
  10. 如請求項9之資料傳送裝置，其中該一或多個驅動器之該操作經修改，使得一接收器中之狀態轉變偵測電路的兩個或兩個以上輸出.時間對準，其中該等狀態轉變偵測電路經組態以比較該三個或三個以上連接器之不同對的傳信狀態。
  11. 如請求項9之資料傳送裝置，其中該處理電路經組態以：組態一或多個延遲以使得該驅動器相對於一相應狀態轉變在一第二連接器上之起始而延遲或提前一狀態轉變在一第一連接器上之起始。
  12. 如請求項9之資料傳送裝置，其中該處理電路經組態以：在該轉變區間之該持續時間據估計超過該臨限時段時，在該轉變區間之至少一部分期間主動地驅動一個連接器；及在該轉變區間之該持續時間據估計小於該臨限時段時，在該對接連符號中之一第二符號被傳輸的同時抑制驅動該一個連接器。
  13. 如請求項9之資料傳送裝置，其中該處理電路經組態以：相對於該符號邊界針對該三個或三個以上連接器中之每一者判定一傳信狀態轉變時間；及估計該符號邊界與一接收器處之複數個差分接收器中之每一者之輸出中之轉變之間的延遲，其中該複數個差分接收器中之每一者耦接至該三個或三個以上連接器之一不同對。
  14. 如請求項9之資料傳送裝置，其中該三個或三個以上連接器包含至少三根導線且至少一根導線在每一符號之傳輸期間處於一未驅動狀態中。
  15. 一種資料傳送方法，其包含：判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異，其中該等差異與該三個或三個以上連接器之傳信狀態相關；基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間；及 修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間，其中修改該一或多個驅動器之該操作包含：在該轉變區間之該持續時間據估計超過該臨限時段時，在該轉變區間之至少一部分期間主動地驅動一個連接器；或在該轉變區間之該持續時間據估計小於該臨限時段時，在該對接連符號中之一第二符號被傳輸的同時抑制驅動該一個連接器，及其中每一符號針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。
  16. 如請求項15之資料傳送方法，其中修改該一或多個驅動器之該操作引起一接收器中的狀態轉變偵測電路之兩個或兩個以上輸出的時間對準，其中該等狀態轉變偵測電路經組態以比較該三個或三個以上連接器之不同對的傳信狀態。
  17. 如請求項15之資料傳送方法，其中修改該一或多個驅動器之該操作包含：組態一或多個延遲以使得該驅動器在一相應狀態轉變起始於一第二連接器上之前在一第一連接器上起始一狀態轉變。
  18. 如請求項15之資料傳送方法，其中修改該一或多個驅動器之該操作包含：組態一或多個延遲以使得該驅動器在一相應狀態轉變起始於一第二連接器上之後在一第一連接器上起始一狀態轉變。
  19. 如請求項15之資料傳送方法，其中修改該一或多個驅動器之該操作包含：組態一或多個延遲以使得該驅動器相對於一相應狀態轉變在 一第二連接器上之起始而延遲或提前一狀態轉變在一第一連接器上之起始。
  20. 如請求項15之資料傳送方法，其中修改該一或多個驅動器之該操作包含：在該轉變區間之該持續時間據估計超過該臨限時段時，延遲或提前一狀態轉變在至少一個連接器上的一起始；及在該轉變區間之該持續時間據估計小於該臨限時段時，抑制延遲或提前該三個或三個以上連接器上之狀態轉變。
  21. 如請求項15之資料傳送方法，其中估計該轉變區間之該持續時間包括：相對於該符號邊界針對該三個或三個以上連接器中之每一者判定一傳信狀態轉變時間；及估計該符號邊界與一接收器處之複數個差分接收器中之每一者之輸出中之轉變之間的延遲，其中該複數個差分接收器中之每一者耦接至該三個或三個以上連接器之一不同對。
  22. 如請求項15之資料傳送方法，其中該三個或三個以上連接器包含至少三根導線且至少一根導線在每一符號之傳輸期間處於一未驅動狀態中。
  23. 一種資料傳送裝置，其包含：複數個連接器，該複數個連接器以通信方式耦接一終端機中之兩個器件；及一處理電路，其經組態以：判定待在三個或三個以上連接器上傳輸之複數個符號中之每一對接連符號之間的差異，其中該等差異與該三個或三個以上連接器之傳信狀態相關； 基於該等差異來估計在該對接連符號之間的一符號邊界處之一轉變區間的一持續時間；及修改該三個或三個以上連接器之一或多個驅動器之操作以在該轉變區間之該持續時間據估計超過一臨限時段時縮短該轉變區間之該持續時間，其中該處理電路經組態以藉由以下方式修改該一或多個驅動器之該操作：在該轉變區間之該持續時間據估計超過該臨限時段時，在該轉變區間之至少一部分期間主動地驅動一個連接器；及在該轉變區間之該持續時間據估計小於該臨限時段時，在該對接連符號中之一第二符號被傳輸的同時抑制驅動該一個連接器，及其中每一符號針對該三個或三個以上連接器中之每一者定義至少三個傳信狀態中的一者。
  24. 如請求項23之資料傳送裝置，其中該一或多個驅動器之該操作經修改，使得一接收器中之狀態轉變偵測電路的兩個或兩個以上輸出時間對準，其中該等狀態轉變偵測電路經組態以比較該三個或三個以上連接器之不同對的傳信狀態。
  25. 如請求項23之資料傳送裝置，其中該處理電路經組態以：組態一或多個延遲以使得該驅動器相對於一相應狀態轉變在一第二連接器上之起始而延遲或提前一狀態轉變在一第一連接器上之起始。
  26. 如請求項23之資料傳送裝置，其中該處理電路經組態以：在該轉變區間之該持續時間據估計超過該臨限時段時，延遲或提前一狀態轉變在至少一個連接器上的一起始；及在該轉變區間之該持續時間據估計小於該臨限時段時，抑制 延遲或提前該三個或三個以上連接器上之狀態轉變。
  27. 如請求項23之資料傳送裝置，其中該處理電路經組態以：相對於該符號邊界針對該三個或三個以上連接器中之每一者判定一傳信狀態轉變時間；及估計該符號邊界與一接收器處之複數個差分接收器中之每一者之輸出中之轉變之間的延遲，其中該複數個差分接收器中之每一者耦接至該三個或三個以上連接器之一不同對。
  28. 如請求項23之資料傳送裝置，其中該三個或三個以上連接器包含至少三根導線且至少一根導線在每一符號之傳輸期間處於一未驅動狀態中。
TW103127143A 2013-08-08 2014-08-07 Ｎ相位信號轉變對準 TWI569580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361863695P 2013-08-08 2013-08-08
US14/453,346 US9276731B2 (en) 2013-08-08 2014-08-06 N-phase signal transition alignment

Publications (2)

Publication Number Publication Date
TW201513574A TW201513574A (zh) 2015-04-01
TWI569580B true TWI569580B (zh) 2017-02-01

Family

ID=52448676

Family Applications (3)

Application Number Title Priority Date Filing Date
TW103127143A TWI569580B (zh) 2013-08-08 2014-08-07 Ｎ相位信號轉變對準
TW105133758A TWI594575B (zh) 2013-08-08 2014-08-07 Ｎ相位信號轉變對準
TW106113704A TWI643461B (zh) 2013-08-08 2014-08-07 N相位信號轉變對準

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW105133758A TWI594575B (zh) 2013-08-08 2014-08-07 Ｎ相位信號轉變對準
TW106113704A TWI643461B (zh) 2013-08-08 2014-08-07 N相位信號轉變對準

Country Status (7)

Country Link
US (3) US9276731B2 (zh)
EP (2) EP3030972B1 (zh)
JP (3) JP6054586B2 (zh)
KR (2) KR101650687B1 (zh)
CN (1) CN105453067B (zh)
TW (3) TWI569580B (zh)
WO (1) WO2015021257A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US9231790B2 (en) * 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US8860594B2 (en) * 2012-05-17 2014-10-14 Brilliant Points, Inc. System and method for digital signaling
US9276731B2 (en) 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
JP6369137B2 (ja) * 2014-05-30 2018-08-08 ソニー株式会社 送信装置、受信装置、および通信システム
US9215063B2 (en) * 2013-10-09 2015-12-15 Qualcomm Incorporated Specifying a 3-phase or N-phase eye pattern
US9154130B2 (en) * 2014-01-14 2015-10-06 Analog Devices, Inc. Four-state input detection circuitry
US9148198B1 (en) 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY
US9621332B2 (en) * 2015-04-13 2017-04-11 Qualcomm Incorporated Clock and data recovery for pulse based multi-wire link
US9553635B1 (en) 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US9812057B2 (en) 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
JP6665441B2 (ja) * 2015-08-10 2020-03-13 ソニー株式会社 送信装置、受信装置、および通信システム
US9485080B1 (en) * 2015-09-01 2016-11-01 Qualcomm Incorporated Multiphase clock data recovery circuit calibration
TWI748976B (zh) * 2016-02-02 2021-12-11 日商新力股份有限公司 發送裝置及通信系統
TWI722090B (zh) 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
TWI787166B (zh) * 2016-03-01 2022-12-21 日商新力股份有限公司 信號之發送裝置、信號之發送方法及通信系統
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
US10698522B2 (en) * 2016-04-27 2020-06-30 Qualcomm Incorporated Variable rate display interfaces
JP6540610B2 (ja) * 2016-06-13 2019-07-10 株式会社村田製作所 伝送特性測定方法及び伝送特性測定装置
WO2018004101A1 (ko) * 2016-06-27 2018-01-04 엘지전자(주) 무선 통신 시스템에서 심볼 간 위상 회전을 이용하여 추가 정보를 송수신하기 위한 방법 및 이를 위한 장치
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
WO2018081010A1 (en) * 2016-10-24 2018-05-03 Qualcomm Incorporated Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols
TW201830940A (zh) * 2017-02-08 2018-08-16 陳淑玲 三線式傳輸的穿戴裝置
KR20210089811A (ko) * 2020-01-08 2021-07-19 삼성전자주식회사 외부 신호에 기초하여, 전력 모드의 변경을 감지하는 전자 장치
US11463233B2 (en) * 2020-05-21 2022-10-04 Qualcomm Incorporated Unit interval jitter improvement in a C-PHY interface
US11327914B1 (en) 2021-01-29 2022-05-10 Qualcomm Incorporated C-PHY data-triggered edge generation with intrinsic half-rate operation
CN118827249A (zh) * 2023-04-20 2024-10-22 华为技术有限公司 通信方法、通信设备、直驱模块和通信系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872819A (en) * 1997-02-19 1999-02-16 Motorola, Inc. Method and apparatus for facilitating symbol timing acquisition in a data communication receiver
US6055117A (en) * 1998-06-09 2000-04-25 Hewlett-Packard Company Systems and method having data encoded with edge placement equalization
US20050005179A1 (en) * 1999-10-19 2005-01-06 Rambus, Inc. Method and apparatus for calibrating a multi-level current mode driver
TW201004229A (en) * 2008-03-05 2010-01-16 Qualcomm Inc Multiple transmitter system and method
US7961832B2 (en) * 2001-12-28 2011-06-14 Texas Instruments Incorporated All-digital symbol clock recovery loop for synchronous coherent receiver systems
TW201220719A (en) * 2010-10-22 2012-05-16 Swatch Group Res & Dev Ltd Data processing unit and signal receiver including the data processing unit
US20120250746A1 (en) * 2011-03-30 2012-10-04 Sonntag Jeffrey L Transition interval coding for serial communication
US20130266047A1 (en) * 2012-04-09 2013-10-10 Nvidia Corporation 8b/9b decoding for reducing crosstalk on a high speed parallel bus

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468787A (en) 1981-11-09 1984-08-28 Lear Siegler, Inc. Ternary data transmission system
US7190284B1 (en) * 1994-11-16 2007-03-13 Dye Thomas A Selective lossless, lossy, or no compression of data based on address range, data type, and/or requesting agent
US5905716A (en) * 1996-12-09 1999-05-18 Ericsson, Inc. Asynchronous full duplex communications over a single channel
US6577687B2 (en) * 1998-12-23 2003-06-10 Maxtor Corporation Method for transmitting data over a data bus with minimized digital inter-symbol interference
US6724830B2 (en) * 1999-10-14 2004-04-20 Tropian, Inc. High efficiency line driver for high crest-factor signals such as DMT/ADSL signals
JP3603732B2 (ja) * 2000-03-16 2004-12-22 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2002094489A (ja) * 2000-09-18 2002-03-29 Hitachi Ltd データ伝送回路
US6998892B1 (en) 2002-02-13 2006-02-14 Rambus Inc. Method and apparatus for accommodating delay variations among multiple signals
US7092472B2 (en) 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US6871156B2 (en) * 2003-04-30 2005-03-22 The Boeing Company Smart connector patch panel
CN100541599C (zh) * 2003-10-22 2009-09-16 Nxp股份有限公司 通过多条传输线传输数据的方法和设备
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
JP2005227718A (ja) * 2004-02-16 2005-08-25 Daikin Ind Ltd 微細パターン形成方法
US7308048B2 (en) 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery
JP3822632B2 (ja) * 2004-04-16 2006-09-20 ザインエレクトロニクス株式会社 送信回路、受信回路及びクロック抽出回路並びにデータ伝送方法及びデータ伝送システム
US7212035B2 (en) 2005-02-11 2007-05-01 International Business Machines Corporation Logic line driver system for providing an optimal driver characteristic
JP2007142860A (ja) * 2005-11-18 2007-06-07 Sumitomo Electric Ind Ltd 送信器、受信器及びデータ伝送方法
US8310964B2 (en) * 2006-01-06 2012-11-13 Broadcom Corporation Enhanced 2-wire and 3-wire WLAN bluetooth coexistence solution
US7443319B2 (en) * 2006-01-16 2008-10-28 California Institute Of Technology Precision-resolution constrained coding scheme
WO2007125963A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
US20070273402A1 (en) * 2006-05-02 2007-11-29 Zethmayr Jon D Relational signaling and medium for high speed serial communications
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US8305244B2 (en) * 2007-04-16 2012-11-06 Hewlett-Packard Development Company, L.P. Coding data using different coding alphabets
US7890788B2 (en) * 2007-07-09 2011-02-15 John Yin Clock data recovery and synchronization in interconnected devices
JP2009077099A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 信号送信機、信号受信機及び多重差動伝送システム
US8648605B2 (en) * 2007-09-28 2014-02-11 Hitachi Chemical Company, Ltd. Sensor, sensor system, portable sensor system, method of analyzing metal ions, mounting substrate, method of analyzing plating preventing chemical species, method of analyzing produced compound, and method of analyzing monovalent copper chemical species
US8627165B2 (en) * 2008-03-24 2014-01-07 Micron Technology, Inc. Bitwise operations and apparatus in a multi-level system
US8121186B2 (en) * 2008-06-06 2012-02-21 Lsi Corporation Systems and methods for speculative signal equalization
US8274311B2 (en) 2009-02-27 2012-09-25 Yonghua Liu Data transmission system and method
US8394669B2 (en) * 2009-07-13 2013-03-12 Panasonic Corporation Resistance variable element and resistance variable memory device
US20130266473A1 (en) * 2012-04-05 2013-10-10 GM Global Technology Operations LLC Method of Producing Sintered Magnets with Controlled Structures and Composition Distribution
US20140112401A1 (en) 2012-06-15 2014-04-24 Qualcomm Incorporated 3dynamic configuration of an n-phase polarity data communications link
US8885058B2 (en) 2012-12-31 2014-11-11 Karl Storz Imaging, Inc. Automatic low noise sampling of image and timing signals and signal delay compensation
JP6068193B2 (ja) 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
US9118457B2 (en) * 2013-03-15 2015-08-25 Qualcomm Incorporated Multi-wire single-ended push-pull link with data symbol transition based clocking
EP2816765B1 (en) * 2013-06-17 2016-10-12 ST-Ericsson SA Three-wire three-level digital interface
US9137008B2 (en) 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9276731B2 (en) 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US9148198B1 (en) * 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY
US9473291B2 (en) 2014-07-08 2016-10-18 Intel Corporation Apparatuses and methods for reducing switching jitter
US10015027B2 (en) 2014-10-22 2018-07-03 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
ITUB20151177A1 (it) * 2015-05-26 2016-11-26 St Microelectronics Srl Interfaccia auto-sincronizzante, dispositivo e procedimento corrispondenti
US9485080B1 (en) * 2015-09-01 2016-11-01 Qualcomm Incorporated Multiphase clock data recovery circuit calibration

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872819A (en) * 1997-02-19 1999-02-16 Motorola, Inc. Method and apparatus for facilitating symbol timing acquisition in a data communication receiver
US6055117A (en) * 1998-06-09 2000-04-25 Hewlett-Packard Company Systems and method having data encoded with edge placement equalization
US20050005179A1 (en) * 1999-10-19 2005-01-06 Rambus, Inc. Method and apparatus for calibrating a multi-level current mode driver
US7961832B2 (en) * 2001-12-28 2011-06-14 Texas Instruments Incorporated All-digital symbol clock recovery loop for synchronous coherent receiver systems
TW201004229A (en) * 2008-03-05 2010-01-16 Qualcomm Inc Multiple transmitter system and method
TW201220719A (en) * 2010-10-22 2012-05-16 Swatch Group Res & Dev Ltd Data processing unit and signal receiver including the data processing unit
US20120250746A1 (en) * 2011-03-30 2012-10-04 Sonntag Jeffrey L Transition interval coding for serial communication
US20130266047A1 (en) * 2012-04-09 2013-10-10 Nvidia Corporation 8b/9b decoding for reducing crosstalk on a high speed parallel bus

Also Published As

Publication number Publication date
JP6568247B2 (ja) 2019-08-28
EP3330865A1 (en) 2018-06-06
TW201707379A (zh) 2017-02-16
JP2018082504A (ja) 2018-05-24
TWI594575B (zh) 2017-08-01
KR20160099741A (ko) 2016-08-22
CN105453067A (zh) 2016-03-30
US9842073B2 (en) 2017-12-12
US20150043693A1 (en) 2015-02-12
KR101650687B1 (ko) 2016-08-23
JP6286513B2 (ja) 2018-02-28
JP2016527847A (ja) 2016-09-08
EP3030972B1 (en) 2017-09-20
US10127167B2 (en) 2018-11-13
CN105453067B (zh) 2017-05-31
KR20160040216A (ko) 2016-04-12
KR102024423B1 (ko) 2019-09-23
US9276731B2 (en) 2016-03-01
US20160162423A1 (en) 2016-06-09
US20170091141A1 (en) 2017-03-30
JP6054586B2 (ja) 2016-12-27
EP3030972A1 (en) 2016-06-15
WO2015021257A1 (en) 2015-02-12
JP2017063475A (ja) 2017-03-30
TW201728083A (zh) 2017-08-01
TW201513574A (zh) 2015-04-01
TWI643461B (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
TWI569580B (zh) Ｎ相位信號轉變對準
TWI557564B (zh) 三相時脈恢復延遲校準
JP6420330B2 (ja) ３位相またはｎ位相アイパターンの指定
US10128964B2 (en) Multiphase preamble data sequences for receiver calibration and mode data signaling
JP2018525902A (ja) Ｃ−ｐｈｙ３相トランスミッタ用の時間ベース等化
JP2018526912A (ja) ３相インターフェース用の多相クロックデータ復元
KR102420905B1 (ko) 차세대 c-phy 인터페이스들을 위한 개방-루프, 초고속, 하프-레이트 클록 및 데이터 복구

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees