JP6054586B2 - N相信号遷移アライメント - Google Patents
N相信号遷移アライメント Download PDFInfo
- Publication number
- JP6054586B2 JP6054586B2 JP2016533432A JP2016533432A JP6054586B2 JP 6054586 B2 JP6054586 B2 JP 6054586B2 JP 2016533432 A JP2016533432 A JP 2016533432A JP 2016533432 A JP2016533432 A JP 2016533432A JP 6054586 B2 JP6054586 B2 JP 6054586B2
- Authority
- JP
- Japan
- Prior art keywords
- transition
- connectors
- state
- duration
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 title claims description 354
- 230000011664 signaling Effects 0.000 claims description 90
- 238000012545 processing Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 40
- 238000001514 detection method Methods 0.000 claims description 30
- 230000001934 delay Effects 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000004891 communication Methods 0.000 description 39
- 230000008859 change Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 26
- 230000006870 function Effects 0.000 description 20
- 230000003111 delayed effect Effects 0.000 description 12
- 238000013461 design Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
- G06F13/4077—Precharging or discharging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
Description
本出願は、その内容全体が参照により本明細書に組み込まれる、2013年8月8日に出願された米国仮特許出願第61/863,695号、および2014年8月6日に出願された米国非仮特許出願第14/453,346号の優先権および利益を主張する。
102 処理回路
106 通信トランシーバ
108 特定用途向けIC(ASIC)
110 アプリケーションプログラミングインターフェース(API)
112 メモリ
114 ローカルデータベース
122 アンテナ
124 ディスプレイ
126 キーパッド
128 スライダースイッチ
200 装置
202 ICデバイス
204 ワイヤレストランシーバ
206 プロセッサ
208 記憶媒体
210 物理レイヤドライバ
214 アンテナ
220 通信リンク
222 チャネル
224 チャネル
226 チャネル
230 ICデバイス
232 ディスプレイコントローラ
234 カメラコントローラ
236 プロセッサ
238 記憶媒体
240 物理レイヤドライバ
300 MワイヤN相極性エンコーダ
302 マッパー
304 並直列変換器
306 Mワイヤ相エンコーダ
308 ドライバ
310a、310b、310c 信号ワイヤ
310 コネクタ
312 シンボル
314 電流入力シンボル
316a、316b、316c 信号
400 タイミングチャート
402 曲線
404 曲線
406 曲線
408 極性
410 位相遷移
412 データ
414 時間
450 回路状態図
452、452' 時計回りの方向
454、454' 反時計回りの方向
500 デコーダ
502 差動受信機
504 ワイヤ状態デコーダ
506 直列並列変換器
508 デマッパ
510 FIFO
514 シンボル
516 シンボル
518 出力データ
520 出力データ
524 CDR
526 クロック
602a 第1の差動受信機
602b 第2の差動受信機
602c 第3の差動受信機
604 状態変化検出回路
606 クロック発生回路
608 受信クロック
622 マーカー
624 マーカー
626 マーカー
630 シンボル捕捉ウィンドウ
630a、630b、630c、630d、630e、630f、630g 可変の捕捉ウィンドウ
650 タイミングチャート
700 例
702 第1のシンボル(Symn)
704 第2のシンボル(Symn+1)
706 第3のシンボル(Symn+2)
708 第4のシンボル(Symn+3)
712 第1の遅延
714 第2の遅延
716 第3の遅延
718 しきい値電圧
720 しきい値電圧
722 時間
724 時間
726 時間
800 状態図
802 N相シンボル状態
804 N相シンボル状態
806 N相シンボル状態
812 N相シンボル状態
814 N相シンボル状態
816 N相シンボル状態
820 状態要素
822 シグナリング状態を示すフィールド
824 ワイヤ電圧の減算の結果を示すフィールド
902 シンボル間隔
904 信号遷移領域
906 開眼
908 シンボル境界
910 シンボル境界
912 端部
914 終端
916 時間
1000 遷移の前進および遅延のいくつかの態様を示す簡略図
1002 入力信号
1004 入力信号
1006 入力信号
1008 遷移
1010 前進/遅延回路、モジュール
1012 入力、信号
1014 入力、信号
1016 入力、信号
1020 入力タイミング図
1022 出力
1024 出力
1026 出力
1028 シンボル遷移
1032 出力信号
1034 出力信号
1036 出力信号
1040 シンボル間隔
1042 シンボル間隔
1100 前進/遅延回路
1102a 遅延セル、プログラマブルセル
1102b 遅延セル、プログラマブルセル
1102c 遅延セル、プログラマブルセル
1104 決定論理
1106 フリップフロップ
1110 選択信号
1112 マルチタップ遅延
1114 マルチプレクサ
1202 タイミングチャート
1204 遷移
1206 遷移
1212 タイミングチャート
1214 遷移
1216 遷移
1218 遷移
1222 タイミングチャート
1224 遷移
1226 遷移
1228 遷移
1252 タイミングチャート
1254 タイミングチャート
1256 タイミングチャート
1300 概念図
1302 処理回路
1304 プロセッサ
1306 ストレージ
1308 バスインターフェース
1310 バス
1312 トランシーバ
1314 実行時画像
1316 ソフトウェアモジュール
1318 ユーザインターフェース
1320 時分割プログラム
1322 論理回路
1500 装置
1502 処理回路
1504 モジュール
1506 モジュール
1508 モジュール
1510 モジュール
1512 ラインドライバ
1514 ワイヤ
1516 プロセッサ
1518 コンピュータ可読記憶媒体
1520 バス
1524 CDR
Claims (28)
- 3つ以上のコネクタ上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の、前記3つ以上のコネクタのシグナリング状態に関連する差を決定するステップと、
前記差に基づいて前記連続的なシンボルの各ペア間のシンボル境界における遷移間隔の持続時間を推定するステップと、
前記遷移間隔の前記持続時間がしきいの期間を超えると推定されるときに前記遷移間隔の前記持続時間を低減するために、前記3つ以上のコネクタの1つまたは複数のドライバの動作を修正するステップとを含み、
前記1つまたは複数のドライバの前記動作を修正するステップが、
前記遷移間隔の前記持続時間が前記しきいの期間を超えると推定されるときに少なくとも1つのコネクタ上の状態遷移の開始を遅延させるかまたは進ませるステップと、
前記遷移間隔の前記持続時間が前記しきいの期間より少ないと推定されるときに前記3つ以上のコネクタ上の状態遷移を遅延させるかまたは進ませることを控えるステップとを含み、
各シンボルが、前記3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義する、データ転送方法。 - 前記1つまたは複数のドライバの動作を修正するステップが、受信機内の状態遷移検出回路の2つ以上の出力を時間的に整合させ、前記状態遷移検出回路が、前記3つ以上のコネクタの異なるペアのシグナリング状態を比較するように構成される、請求項1に記載の方法。
- 前記1つまたは複数のドライバの前記動作を修正するステップが、
前記ドライバに、対応する状態遷移が第2のコネクタ上で開始される前に第1のコネクタ上で状態遷移を開始させるための1つまたは複数の遅延を構成するステップを含む、請求項1に記載の方法。 - 前記1つまたは複数のドライバの前記動作を修正するステップが、
前記ドライバに、対応する状態遷移が第2のコネクタ上で開始された後に第1のコネクタ上で状態遷移を開始させるための1つまたは複数の遅延を構成するステップを含む、請求項1に記載の方法。 - 前記1つまたは複数のドライバの前記動作を修正するステップが、
前記ドライバに、第2のコネクタ上の対応する状態遷移の開始に対して、第1のコネクタ上の状態遷移の開始を遅延させるかまたは進ませるための1つまたは複数の遅延を構成するステップを含む、請求項1に記載の方法。 - 前記1つまたは複数のドライバの前記動作を修正するステップが、
前記遷移間隔の前記持続時間が前記しきいの期間を超えると推定されるときに前記遷移間隔の少なくとも一部の間に1つのコネクタをアクティブに駆動するステップと、
前記遷移間隔の前記持続時間が前記しきいの期間より少ないと推定されるときに、前記連続的なシンボルの各ペアの第2のシンボルが送信される間、前記1つのコネクタを駆動することを控えるステップとを含む、請求項1に記載の方法。 - 前記遷移間隔の前記持続時間を推定するステップが、
前記シンボル境界に対する前記3つ以上のコネクタの各々に対するシグナリング状態遷移時間を決定するステップと、
前記シンボル境界と、受信機における複数の差動受信機の各々の出力における遷移との間の遅延を推定するステップとを含み、
前記複数の差動受信機の各々が、前記3つ以上のコネクタの異なるペアに結合される、
請求項1に記載の方法。 - 前記3つ以上のコネクタが少なくとも3つのワイヤを備え、少なくとも1つのワイヤが、各シンボルを送信する間に非駆動状態である、請求項1に記載の方法。
- 端末内の2つのデバイスを通信可能に結合する複数のコネクタと、
処理回路とを備え、前記処理回路が、
3つ以上のコネクタ上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の、前記3つ以上のコネクタのシグナリング状態に関連する差を決定することと、
前記差に基づいて前記連続的なシンボルの各ペア間のシンボル境界における遷移間隔の持続時間を推定することと、
前記遷移間隔の前記持続時間がしきいの期間を超えると推定されるときに前記遷移間隔の前記持続時間を低減するために、前記3つ以上のコネクタの1つまたは複数のドライバの動作を修正することとを行うように構成され、
前記処理回路が、
前記遷移間隔の前記持続時間が前記しきいの期間を超えると推定されるときに少なくとも1つのコネクタ上の状態遷移の開始を遅延させるかまたは進ませることと、
前記遷移間隔の前記持続時間が前記しきいの期間より少ないと推定されるときに前記3つ以上のコネクタ上の状態遷移を遅延させるかまたは進ませることを控えることと
により、1つまたは複数のドライバの動作を修正するように構成され、
各シンボルが、前記3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義する、装置。 - 前記1つまたは複数のドライバの前記動作が、受信機内の状態遷移検出回路の2つ以上の出力が時間的に整列されるように修正され、前記状態遷移検出回路が、前記3つ以上のコネクタの異なるペアのシグナリング状態を比較するように構成される、請求項9に記載の装置。
- 前記処理回路が、
前記ドライバに、第2のコネクタ上の対応する状態遷移の開始に対して、第1のコネクタ上の状態遷移の開始を遅延させるかまたは進ませるための1つまたは複数の遅延を構成するように構成される、請求項9に記載の装置。 - 前記処理回路が、
前記遷移間隔の前記持続時間が前記しきいの期間を超えると推定されるときに前記遷移間隔の少なくとも一部の間に1つのコネクタをアクティブに駆動することと、
前記遷移間隔の前記持続時間が前記しきいの期間より少ないと推定されるときに、前記連続的なシンボルの各ペアの第2のシンボルが送信される間、前記1つのコネクタを駆動することを控えることとを行うように構成される、請求項9に記載の装置。 - 前記処理回路が、
前記シンボル境界に対する前記3つ以上のコネクタの各々に対するシグナリング状態遷移時間を決定することと、
前記シンボル境界と、受信機における複数の差動受信機の各々の出力における遷移との間の遅延を推定することとを行うように構成され、
前記複数の差動受信機の各々が、前記3つ以上のコネクタの異なるペアに結合される、
請求項9に記載の装置。 - 前記3つ以上のコネクタが少なくとも3つのワイヤを備え、少なくとも1つのワイヤが、各シンボルを送信する間に非駆動状態である、請求項9に記載の装置。
- 3つ以上のコネクタ上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の、前記3つ以上のコネクタのシグナリング状態に関連する差を決定するステップと、
前記差に基づいて前記連続的なシンボルの各ペア間のシンボル境界における遷移間隔の持続時間を推定するステップと、
前記遷移間隔の前記持続時間がしきいの期間を超えると推定されるときに前記遷移間隔の前記持続時間を低減するために、前記3つ以上のコネクタの1つまたは複数のドライバの動作を修正するステップとを含み、
前記1つまたは複数のドライバの前記動作を修正するステップが、
前記遷移間隔の前記持続時間が前記しきいの期間を超えると推定されるときに前記遷移間隔の少なくとも一部の間に1つのコネクタをアクティブに駆動するステップ、または
前記遷移間隔の前記持続時間が前記しきいの期間より少ないと推定されるときに、前記連続的なシンボルの各ペアの第2のシンボルが送信される間、前記1つのコネクタを駆動することを控えるステップ
を含み、
各シンボルが、前記3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義する、データ転送方法。 - 前記1つまたは複数のドライバの動作を修正するステップが、受信機内の状態遷移検出回路の2つ以上の出力を時間的に整合させ、前記状態遷移検出回路が、前記3つ以上のコネクタの異なるペアのシグナリング状態を比較するように構成される、請求項15に記載の方法。
- 前記1つまたは複数のドライバの前記動作を修正するステップが、
前記ドライバに、対応する状態遷移が第2のコネクタ上で開始される前に第1のコネクタ上で状態遷移を開始させるための1つまたは複数の遅延を構成するステップを含む、請求項15に記載の方法。 - 前記1つまたは複数のドライバの前記動作を修正するステップが、
前記ドライバに、対応する状態遷移が第2のコネクタ上で開始された後に第1のコネクタ上で状態遷移を開始させるための1つまたは複数の遅延を構成するステップを含む、請求項15に記載の方法。 - 前記1つまたは複数のドライバの前記動作を修正するステップが、
前記ドライバに、第2のコネクタ上の対応する状態遷移の開始に対して、第1のコネクタ上の状態遷移の開始を遅延させるかまたは進ませるための1つまたは複数の遅延を構成するステップを含む、請求項15に記載の方法。 - 前記1つまたは複数のドライバの前記動作を修正するステップが、
前記遷移間隔の前記持続時間が前記しきいの期間を超えると推定されるときに少なくとも1つのコネクタ上の状態遷移の開始を遅延させるかまたは進ませるステップと、
前記遷移間隔の前記持続時間が前記しきいの期間より少ないと推定されるときに前記3つ以上のコネクタ上の状態遷移を遅延させるかまたは進ませることを控えるステップとを含む、請求項15に記載の方法。 - 前記遷移間隔の前記持続時間を推定するステップが、
前記シンボル境界に対する前記3つ以上のコネクタの各々に対するシグナリング状態遷移時間を決定するステップと、
前記シンボル境界と、受信機における複数の差動受信機の各々の出力における遷移との間の遅延を推定するステップとを含み、
前記複数の差動受信機の各々が、前記3つ以上のコネクタの異なるペアに結合される、
請求項15に記載の方法。 - 前記3つ以上のコネクタが少なくとも3つのワイヤを備え、少なくとも1つのワイヤが、各シンボルを送信する間に非駆動状態である、請求項15に記載の方法。
- 端末内の2つのデバイスを通信可能に結合する複数のコネクタと、
処理回路とを備え、前記処理回路が、
3つ以上のコネクタ上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の、前記3つ以上のコネクタのシグナリング状態に関連する差を決定することと、
前記差に基づいて前記連続的なシンボルの各ペア間のシンボル境界における遷移間隔の持続時間を推定することと、
前記遷移間隔の前記持続時間がしきいの期間を超えると推定されるときに前記遷移間隔の前記持続時間を低減するために、前記3つ以上のコネクタの1つまたは複数のドライバの動作を修正することとを行うように構成され、
前記処理回路が、
前記遷移間隔の前記持続時間が前記しきいの期間を超えると推定されるときに前記遷移間隔の少なくとも一部の間に1つのコネクタをアクティブに駆動することと、
前記遷移間隔の前記持続時間が前記しきいの期間より少ないと推定されるときに、前記連続的なシンボルの各ペアの第2のシンボルが送信される間、前記1つのコネクタを駆動することを控えることと、
により、1つまたは複数のドライバの動作を修正するように構成され、
各シンボルが、前記3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義する、
装置。 - 前記1つまたは複数のドライバの前記動作が、受信機内の状態遷移検出回路の2つ以上の出力が時間的に整列されるように修正され、前記状態遷移検出回路が、前記3つ以上のコネクタの異なるペアのシグナリング状態を比較するように構成される、請求項23に記載の装置。
- 前記処理回路が、
前記ドライバに、第2のコネクタ上の対応する状態遷移の開始に対して、第1のコネクタ上の状態遷移の開始を遅延させるかまたは進ませるための1つまたは複数の遅延を構成するように構成される、請求項23に記載の装置。 - 前記処理回路が、
前記遷移間隔の前記持続時間が前記しきいの期間を超えると推定されるときに少なくとも1つのコネクタ上の状態遷移の開始を遅延させるかまたは進ませることと、
前記遷移間隔の前記持続時間が前記しきいの期間より少ないと推定されるときに前記3つ以上のコネクタ上の状態遷移を遅延させるかまたは進ませることを控えることと
を行うように構成される、請求項23に記載の装置。 - 前記処理回路が、
前記シンボル境界に対する前記3つ以上のコネクタの各々に対するシグナリング状態遷移時間を決定することと、
前記シンボル境界と、受信機における複数の差動受信機の各々の出力における遷移との間の遅延を推定することと
を行うように構成され、
前記複数の差動受信機の各々が、前記3つ以上のコネクタの異なるペアに結合される、
請求項23に記載の装置。 - 前記3つ以上のコネクタが少なくとも3つのワイヤを備え、少なくとも1つのワイヤが、各シンボルを送信する間に非駆動状態である、請求項23に記載の装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361863695P | 2013-08-08 | 2013-08-08 | |
US61/863,695 | 2013-08-08 | ||
US14/453,346 US9276731B2 (en) | 2013-08-08 | 2014-08-06 | N-phase signal transition alignment |
US14/453,346 | 2014-08-06 | ||
PCT/US2014/050108 WO2015021257A1 (en) | 2013-08-08 | 2014-08-07 | N-phase signal transition alignment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016227656A Division JP6286513B2 (ja) | 2013-08-08 | 2016-11-24 | N相信号遷移アライメント |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016527847A JP2016527847A (ja) | 2016-09-08 |
JP6054586B2 true JP6054586B2 (ja) | 2016-12-27 |
Family
ID=52448676
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533432A Active JP6054586B2 (ja) | 2013-08-08 | 2014-08-07 | N相信号遷移アライメント |
JP2016227656A Expired - Fee Related JP6286513B2 (ja) | 2013-08-08 | 2016-11-24 | N相信号遷移アライメント |
JP2018018040A Active JP6568247B2 (ja) | 2013-08-08 | 2018-02-05 | N相信号遷移アライメント |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016227656A Expired - Fee Related JP6286513B2 (ja) | 2013-08-08 | 2016-11-24 | N相信号遷移アライメント |
JP2018018040A Active JP6568247B2 (ja) | 2013-08-08 | 2018-02-05 | N相信号遷移アライメント |
Country Status (7)
Country | Link |
---|---|
US (3) | US9276731B2 (ja) |
EP (2) | EP3030972B1 (ja) |
JP (3) | JP6054586B2 (ja) |
KR (2) | KR101650687B1 (ja) |
CN (1) | CN105453067B (ja) |
TW (3) | TWI569580B (ja) |
WO (1) | WO2015021257A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9711041B2 (en) | 2012-03-16 | 2017-07-18 | Qualcomm Incorporated | N-phase polarity data transfer |
US9231790B2 (en) * | 2007-03-02 | 2016-01-05 | Qualcomm Incorporated | N-phase phase and polarity encoded serial interface |
US8860594B2 (en) * | 2012-05-17 | 2014-10-14 | Brilliant Points, Inc. | System and method for digital signaling |
US10289600B2 (en) | 2013-08-08 | 2019-05-14 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols |
US9276731B2 (en) | 2013-08-08 | 2016-03-01 | Qualcomm Incorporated | N-phase signal transition alignment |
JP6369137B2 (ja) * | 2014-05-30 | 2018-08-08 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
US9215063B2 (en) * | 2013-10-09 | 2015-12-15 | Qualcomm Incorporated | Specifying a 3-phase or N-phase eye pattern |
US9154130B2 (en) * | 2014-01-14 | 2015-10-06 | Analog Devices, Inc. | Four-state input detection circuitry |
US9148198B1 (en) | 2014-05-21 | 2015-09-29 | Qualcomm Incorporated | Programmable pre-emphasis circuit for MIPI C-PHY |
US9621332B2 (en) * | 2015-04-13 | 2017-04-11 | Qualcomm Incorporated | Clock and data recovery for pulse based multi-wire link |
US9553635B1 (en) * | 2015-07-24 | 2017-01-24 | Qualcomm Incorporated | Time based equalization for a C-PHY 3-phase transmitter |
US9812057B2 (en) | 2015-08-05 | 2017-11-07 | Qualcomm Incorporated | Termination circuit to reduce attenuation of signal between signal producing circuit and display device |
JP6665441B2 (ja) * | 2015-08-10 | 2020-03-13 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
US9485080B1 (en) * | 2015-09-01 | 2016-11-01 | Qualcomm Incorporated | Multiphase clock data recovery circuit calibration |
TWI748976B (zh) * | 2016-02-02 | 2021-12-11 | 日商新力股份有限公司 | 發送裝置及通信系統 |
TWI722090B (zh) | 2016-02-22 | 2021-03-21 | 日商新力股份有限公司 | 傳送裝置、傳送方法及通訊系統 |
TWI787166B (zh) * | 2016-03-01 | 2022-12-21 | 日商新力股份有限公司 | 信號之發送裝置、信號之發送方法及通信系統 |
US9819523B2 (en) * | 2016-03-09 | 2017-11-14 | Qualcomm Incorporated | Intelligent equalization for a three-transmitter multi-phase system |
US10698522B2 (en) * | 2016-04-27 | 2020-06-30 | Qualcomm Incorporated | Variable rate display interfaces |
JP6540610B2 (ja) * | 2016-06-13 | 2019-07-10 | 株式会社村田製作所 | 伝送特性測定方法及び伝送特性測定装置 |
WO2018004101A1 (ko) * | 2016-06-27 | 2018-01-04 | 엘지전자(주) | 무선 통신 시스템에서 심볼 간 위상 회전을 이용하여 추가 정보를 송수신하기 위한 방법 및 이를 위한 장치 |
US10742390B2 (en) * | 2016-07-13 | 2020-08-11 | Novatek Microelectronics Corp. | Method of improving clock recovery and related device |
AU2017350752A1 (en) * | 2016-10-24 | 2019-03-28 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols |
TW201830940A (zh) * | 2017-02-08 | 2018-08-16 | 陳淑玲 | 三線式傳輸的穿戴裝置 |
KR20210089811A (ko) * | 2020-01-08 | 2021-07-19 | 삼성전자주식회사 | 외부 신호에 기초하여, 전력 모드의 변경을 감지하는 전자 장치 |
US11463233B2 (en) * | 2020-05-21 | 2022-10-04 | Qualcomm Incorporated | Unit interval jitter improvement in a C-PHY interface |
Family Cites Families (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4468787A (en) | 1981-11-09 | 1984-08-28 | Lear Siegler, Inc. | Ternary data transmission system |
US7190284B1 (en) * | 1994-11-16 | 2007-03-13 | Dye Thomas A | Selective lossless, lossy, or no compression of data based on address range, data type, and/or requesting agent |
US5905716A (en) * | 1996-12-09 | 1999-05-18 | Ericsson, Inc. | Asynchronous full duplex communications over a single channel |
US5872819A (en) * | 1997-02-19 | 1999-02-16 | Motorola, Inc. | Method and apparatus for facilitating symbol timing acquisition in a data communication receiver |
US6055117A (en) * | 1998-06-09 | 2000-04-25 | Hewlett-Packard Company | Systems and method having data encoded with edge placement equalization |
US6577687B2 (en) * | 1998-12-23 | 2003-06-10 | Maxtor Corporation | Method for transmitting data over a data bus with minimized digital inter-symbol interference |
US6724830B2 (en) * | 1999-10-14 | 2004-04-20 | Tropian, Inc. | High efficiency line driver for high crest-factor signals such as DMT/ADSL signals |
US7124221B1 (en) * | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
JP3603732B2 (ja) * | 2000-03-16 | 2004-12-22 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP2002094489A (ja) * | 2000-09-18 | 2002-03-29 | Hitachi Ltd | データ伝送回路 |
US7961832B2 (en) * | 2001-12-28 | 2011-06-14 | Texas Instruments Incorporated | All-digital symbol clock recovery loop for synchronous coherent receiver systems |
US6998892B1 (en) | 2002-02-13 | 2006-02-14 | Rambus Inc. | Method and apparatus for accommodating delay variations among multiple signals |
US7092472B2 (en) | 2003-09-16 | 2006-08-15 | Rambus Inc. | Data-level clock recovery |
US6871156B2 (en) * | 2003-04-30 | 2005-03-22 | The Boeing Company | Smart connector patch panel |
DE602004028144D1 (de) * | 2003-10-22 | 2010-08-26 | Nxp Bv | Verfahren und einrichtung zum senden von daten über mehrere übertragungsleitungen |
JP2005217999A (ja) * | 2004-02-02 | 2005-08-11 | Hitachi Ltd | デジタルデータ伝送回路 |
JP2005227718A (ja) | 2004-02-16 | 2005-08-25 | Daikin Ind Ltd | 微細パターン形成方法 |
US7308048B2 (en) | 2004-03-09 | 2007-12-11 | Rambus Inc. | System and method for selecting optimal data transition types for clock and data recovery |
EP1737174B1 (en) * | 2004-04-16 | 2015-05-27 | Thine Electronics, Inc. | Transmitter circuit, receiver circuit, data transmitting method and system |
US7212035B2 (en) | 2005-02-11 | 2007-05-01 | International Business Machines Corporation | Logic line driver system for providing an optimal driver characteristic |
JP2007142860A (ja) * | 2005-11-18 | 2007-06-07 | Sumitomo Electric Ind Ltd | 送信器、受信器及びデータ伝送方法 |
US8310964B2 (en) * | 2006-01-06 | 2012-11-13 | Broadcom Corporation | Enhanced 2-wire and 3-wire WLAN bluetooth coexistence solution |
US7443319B2 (en) * | 2006-01-16 | 2008-10-28 | California Institute Of Technology | Precision-resolution constrained coding scheme |
CN101356787B (zh) * | 2006-04-27 | 2011-11-16 | 松下电器产业株式会社 | 多路复用差动传送系统 |
US20070273402A1 (en) * | 2006-05-02 | 2007-11-29 | Zethmayr Jon D | Relational signaling and medium for high speed serial communications |
US8064535B2 (en) | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
US8305244B2 (en) * | 2007-04-16 | 2012-11-06 | Hewlett-Packard Development Company, L.P. | Coding data using different coding alphabets |
US7890788B2 (en) * | 2007-07-09 | 2011-02-15 | John Yin | Clock data recovery and synchronization in interconnected devices |
JP2009077099A (ja) * | 2007-09-20 | 2009-04-09 | Panasonic Corp | 信号送信機、信号受信機及び多重差動伝送システム |
US8648605B2 (en) * | 2007-09-28 | 2014-02-11 | Hitachi Chemical Company, Ltd. | Sensor, sensor system, portable sensor system, method of analyzing metal ions, mounting substrate, method of analyzing plating preventing chemical species, method of analyzing produced compound, and method of analyzing monovalent copper chemical species |
US8848810B2 (en) | 2008-03-05 | 2014-09-30 | Qualcomm Incorporated | Multiple transmitter system and method |
US8627165B2 (en) * | 2008-03-24 | 2014-01-07 | Micron Technology, Inc. | Bitwise operations and apparatus in a multi-level system |
US8121186B2 (en) * | 2008-06-06 | 2012-02-21 | Lsi Corporation | Systems and methods for speculative signal equalization |
US8274311B2 (en) | 2009-02-27 | 2012-09-25 | Yonghua Liu | Data transmission system and method |
US8394669B2 (en) * | 2009-07-13 | 2013-03-12 | Panasonic Corporation | Resistance variable element and resistance variable memory device |
EP2445138B1 (fr) * | 2010-10-22 | 2015-07-15 | The Swatch Group Research and Development Ltd. | Unité de traitement de données, et récepteur de signaux comprenant l'unité de traitement de données |
US8934528B2 (en) * | 2011-03-30 | 2015-01-13 | Silicon Laboratories Inc. | Transition interval coding for serial communication |
US20130266473A1 (en) * | 2012-04-05 | 2013-10-10 | GM Global Technology Operations LLC | Method of Producing Sintered Magnets with Controlled Structures and Composition Distribution |
US8614634B2 (en) * | 2012-04-09 | 2013-12-24 | Nvidia Corporation | 8b/9b encoding for reducing crosstalk on a high speed parallel bus |
US20140112401A1 (en) | 2012-06-15 | 2014-04-24 | Qualcomm Incorporated | 3dynamic configuration of an n-phase polarity data communications link |
US8885058B2 (en) | 2012-12-31 | 2014-11-11 | Karl Storz Imaging, Inc. | Automatic low noise sampling of image and timing signals and signal delay compensation |
JP6068193B2 (ja) | 2013-02-28 | 2017-01-25 | シナプティクス・ジャパン合同会社 | 受信装置及び送受信システム |
US9118457B2 (en) * | 2013-03-15 | 2015-08-25 | Qualcomm Incorporated | Multi-wire single-ended push-pull link with data symbol transition based clocking |
EP2816765B1 (en) * | 2013-06-17 | 2016-10-12 | ST-Ericsson SA | Three-wire three-level digital interface |
US9137008B2 (en) | 2013-07-23 | 2015-09-15 | Qualcomm Incorporated | Three phase clock recovery delay calibration |
US10289600B2 (en) | 2013-08-08 | 2019-05-14 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols |
US9276731B2 (en) | 2013-08-08 | 2016-03-01 | Qualcomm Incorporated | N-phase signal transition alignment |
US9148198B1 (en) * | 2014-05-21 | 2015-09-29 | Qualcomm Incorporated | Programmable pre-emphasis circuit for MIPI C-PHY |
US9473291B2 (en) | 2014-07-08 | 2016-10-18 | Intel Corporation | Apparatuses and methods for reducing switching jitter |
US10015027B2 (en) | 2014-10-22 | 2018-07-03 | Micron Technology, Inc. | Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures |
ITUB20151177A1 (it) * | 2015-05-26 | 2016-11-26 | St Microelectronics Srl | Interfaccia auto-sincronizzante, dispositivo e procedimento corrispondenti |
US9485080B1 (en) * | 2015-09-01 | 2016-11-01 | Qualcomm Incorporated | Multiphase clock data recovery circuit calibration |
-
2014
- 2014-08-06 US US14/453,346 patent/US9276731B2/en active Active
- 2014-08-07 KR KR1020167003972A patent/KR101650687B1/ko active IP Right Grant
- 2014-08-07 CN CN201480044658.0A patent/CN105453067B/zh active Active
- 2014-08-07 KR KR1020167022079A patent/KR102024423B1/ko active IP Right Grant
- 2014-08-07 TW TW103127143A patent/TWI569580B/zh not_active IP Right Cessation
- 2014-08-07 TW TW106113704A patent/TWI643461B/zh active
- 2014-08-07 JP JP2016533432A patent/JP6054586B2/ja active Active
- 2014-08-07 TW TW105133758A patent/TWI594575B/zh not_active IP Right Cessation
- 2014-08-07 EP EP14761721.1A patent/EP3030972B1/en active Active
- 2014-08-07 WO PCT/US2014/050108 patent/WO2015021257A1/en active Application Filing
- 2014-08-07 EP EP17191695.0A patent/EP3330865A1/en not_active Withdrawn
-
2016
- 2016-02-11 US US15/041,901 patent/US9842073B2/en active Active
- 2016-11-24 JP JP2016227656A patent/JP6286513B2/ja not_active Expired - Fee Related
- 2016-12-09 US US15/373,645 patent/US10127167B2/en active Active
-
2018
- 2018-02-05 JP JP2018018040A patent/JP6568247B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP3030972A1 (en) | 2016-06-15 |
TW201513574A (zh) | 2015-04-01 |
TW201707379A (zh) | 2017-02-16 |
WO2015021257A1 (en) | 2015-02-12 |
TWI569580B (zh) | 2017-02-01 |
TWI594575B (zh) | 2017-08-01 |
CN105453067A (zh) | 2016-03-30 |
KR101650687B1 (ko) | 2016-08-23 |
US20160162423A1 (en) | 2016-06-09 |
JP6568247B2 (ja) | 2019-08-28 |
US20170091141A1 (en) | 2017-03-30 |
US9276731B2 (en) | 2016-03-01 |
EP3330865A1 (en) | 2018-06-06 |
CN105453067B (zh) | 2017-05-31 |
TW201728083A (zh) | 2017-08-01 |
US20150043693A1 (en) | 2015-02-12 |
JP2017063475A (ja) | 2017-03-30 |
JP2016527847A (ja) | 2016-09-08 |
EP3030972B1 (en) | 2017-09-20 |
US9842073B2 (en) | 2017-12-12 |
US10127167B2 (en) | 2018-11-13 |
JP6286513B2 (ja) | 2018-02-28 |
KR20160099741A (ko) | 2016-08-22 |
JP2018082504A (ja) | 2018-05-24 |
KR102024423B1 (ko) | 2019-09-23 |
TWI643461B (zh) | 2018-12-01 |
KR20160040216A (ko) | 2016-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6568247B2 (ja) | N相信号遷移アライメント | |
JP6000499B2 (ja) | 3相クロック復元遅延較正 | |
JP7258199B2 (ja) | 多相クロックデータ復元回路較正 | |
JP6420330B2 (ja) | 3位相またはn位相アイパターンの指定 | |
JP2018525902A (ja) | C−phy3相トランスミッタ用の時間ベース等化 | |
JP2018526912A (ja) | 3相インターフェース用の多相クロックデータ復元 | |
WO2017156485A1 (en) | Multiphase preamble data sequences for receiver calibration and mode data signaling | |
EP3529956B1 (en) | Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols | |
KR102420905B1 (ko) | 차세대 c-phy 인터페이스들을 위한 개방-루프, 초고속, 하프-레이트 클록 및 데이터 복구 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6054586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |