JP2018082504A - Ｎ相信号遷移アライメント - Google Patents

Ｎ相信号遷移アライメント Download PDF

Info

Publication number
JP2018082504A
JP2018082504A JP2018018040A JP2018018040A JP2018082504A JP 2018082504 A JP2018082504 A JP 2018082504A JP 2018018040 A JP2018018040 A JP 2018018040A JP 2018018040 A JP2018018040 A JP 2018018040A JP 2018082504 A JP2018082504 A JP 2018082504A
Authority
JP
Japan
Prior art keywords
wire
wires
symbol
transition
signaling state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018018040A
Other languages
English (en)
Other versions
JP6568247B2 (ja
Inventor
チュルキュ・イ
Chul-Kyu Lee
ジョージ・アラン・ウィリー
Alan Wiley George
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2018082504A publication Critical patent/JP2018082504A/ja
Application granted granted Critical
Publication of JP6568247B2 publication Critical patent/JP6568247B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】装置内のデバイス間の物理インターフェースにおいて改善された送信レートを可能にするシステム、方法および装置を提供すること【解決手段】特に、電子装置内の2つのデバイス間のデータの送信を容易にするシステム、方法および装置を説明する。情報が、N相極性符号化シンボルにおいて送信される。ドライバは、連続的なシンボル間の遷移期間を最小にするために、2つ以上のコネクタ上の状態遷移を整列させるように適合または構成され得る。ドライバは、いくつかの遷移を進ませるかまたは遅延させる回路を含み得る。ドライバは、コネクタが非駆動状態に遷移されているときでさえ、遷移期間の一部の間にコネクタの状態を駆動するように動作するプリエンファシス回路を含み得る。【選択図】図１０

Description

関連出願の相互参照
本出願は、その内容全体が参照により本明細書に組み込まれる、2013年8月8日に出願された米国仮特許出願第61/863,695号、および2014年8月6日に出願された米国非仮特許出願第14/453,346号の優先権および利益を主張する。
本開示は、一般に高速データ通信インターフェースに関し、より詳細には、マルチワイヤ、多相データ通信リンクにおける信号調節に関する。
セルラー電話など、モバイルデバイスの製造業者は、モバイルデバイスのコンポーネントを、異なる製造業者を含む様々なソースから取得し得る。たとえば、セルラー電話におけるアプリケーションプロセッサが第1の製造業者から取得され、一方、セルラー電話のディスプレイが第2の製造業者から取得されることがある。アプリケーションプロセッサおよびディスプレイまたは他のデバイスは、標準ベースのまたはプロプライエタリであり得る物理インターフェースを使用して相互接続され得る。たとえば、ディスプレイは、モバイル業界プロセッサインターフェースアライアンス(MIPI)によって指定されたディスプレイシステムインターフェース(DSI)規格に準拠するインターフェースを提供する。
マルチワイヤインターフェースでは、通信リンクの最大速度およびクロック情報を取り戻すためのクロックデータ復元(CDR)回路の能力は、通信リンク上で送信される信号の遷移に関する最大時間変動によって制限され得る。マルチワイヤインターフェースでは、異なるワイヤ上の遷移は、信号遷移時間における様々な変動を呈し得、これは、受信デバイスにおける受信機の出力が、データまたはシンボル境界に関して異なる時に変わる原因となり得る。マルチワイヤ信号における大きい遷移時間差はしばしば、CDR回路における遅延要素の実装を必要とし、遅延要素は、少なくとも最小受信機遷移イベントと最大受信機遷移イベントとの間の差の長さである最小の遅延を有する。この遅延要素の最大時間は、送信クロックの期間を著しく制限することによって、通信リンク上のスループットを制限し得る。
本明細書で開示する実施形態は、装置内のデバイス間の物理インターフェースにおいて改善された送信レートを可能にするシステム、方法および装置を提供する。装置は、電子装置においてコロケートし1つまたは複数のデータリンクを通じて通信可能に結合することのできる複数の集積回路(IC)デバイスを有するモバイル端末を含み得る。
本開示の一態様では、データ転送方法は、3つ以上のコネクタ上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の差を決定するステップと、その差に基づいて連続的なシンボルのペア間のシンボル境界における遷移間隔の持続時間を推定するステップと、遷移間隔の持続時間がしきいの期間を超えると推定されるときに遷移間隔の持続時間を低減するために、3つ以上のコネクタの1つまたは複数のドライバの動作を修正するステップとを含む。連続的なシンボルの各ペア間の差は、3つ以上のコネクタのシグナリング状態に関連することがある。各シンボルは、3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義し得る。
別の態様では、1つまたは複数のドライバの動作を修正するステップは、受信機内の状態遷移検出回路の2つ以上の出力の時間的アライメントを引き起こすことができる。状態遷移検出回路は、3つ以上のコネクタの異なるペアのシグナリング状態を比較するように構成され得る。時間的アライメントを引き起こすステップは、しきいの期間より少ない時間期間内に遷移を発生させるステップを含み得る。
別の態様では、1つまたは複数のドライバの動作を修正するステップは、ドライバに、対応する状態遷移が第2のコネクタ上で開始される前に第1のコネクタ上で状態遷移を開始させるための1つまたは複数の遅延を構成するステップを含む。
別の態様では、1つまたは複数のドライバの動作を修正するステップは、ドライバに、対応する状態遷移が第2のコネクタ上で開始された後に第1のコネクタ上で状態遷移を開始させるための1つまたは複数の遅延を構成するステップを含む。
別の態様では、1つまたは複数のドライバの動作を修正するステップは、ドライバに、第2のコネクタ上の対応する状態遷移の開始に対して、第1のコネクタ上の状態遷移の開始を遅延させるかまたは進ませるための1つまたは複数の遅延を構成するステップを含む。
別の態様では、1つまたは複数のドライバの動作を修正するステップは、遷移間隔の持続時間がしきいの期間を超えると推定されるときに少なくとも1つのコネクタ上の状態遷移の開始を遅延させるかまたは進ませるステップと、遷移間隔の持続時間がしきいの期間より少ないと推定されるときに3つ以上のコネクタ上の状態遷移を遅延させるかまたは進ませることを控えるステップとを含む。
別の態様では、1つまたは複数のドライバの動作を修正するステップは、遷移間隔の持続時間がしきいの期間を超えると推定されるときに遷移間隔の少なくとも一部の間に1つのコネクタをアクティブに駆動するステップと、遷移間隔の持続時間がしきいの期間より少ないと推定されるときに連続的なシンボルのペアの第2のシンボルが送信されている間に1つのコネクタを駆動することを控えるステップとを含む。
別の態様では、遷移間隔の持続時間を推定するステップは、シンボル境界に対する3つ以上のコネクタの各々に対するシグナリング状態遷移時間を決定するステップと、シンボル境界と、受信機における複数の差動受信機の各々の出力における遷移との間の遅延を推定するステップとを含む。複数の差動受信機の各々は、3つ以上のコネクタの異なるペアに結合され得る。
別の態様では、3つ以上のコネクタは少なくとも3つのワイヤを含み得、少なくとも1つのワイヤは、各シンボルを送信する間に非駆動状態であり得る。
本開示の一態様では、装置は、3つ以上のコネクタ上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の差を決定するための手段と、その差に基づいて連続的なシンボルのペア間のシンボル境界における遷移間隔の持続時間を推定するための手段と、遷移間隔の持続時間がしきいの期間を超えると推定されるときに遷移間隔の持続時間を低減するために、3つ以上のコネクタの1つまたは複数のドライバの動作を修正するための手段とを含む。連続的なシンボルの各ペア間の差は、3つ以上のコネクタのシグナリング状態に関連することがある。各シンボルは、3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義し得る。
本開示の一態様では、装置は、端末内の2つのデバイスを通信可能に結合する複数のコネクタと、処理回路とを含む。処理回路は、3つ以上のコネクタ上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の差を決定することと、その差に基づいて連続的なシンボルのペア間のシンボル境界における遷移間隔の持続時間を推定することと、遷移間隔の持続時間がしきいの期間を超えると推定されるときに遷移間隔の持続時間を低減するために、3つ以上のコネクタの1つまたは複数のドライバの動作を修正することとを行うように構成され得る。差は、3つ以上のコネクタのシグナリング状態に関連することがある。各シンボルは、3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義し得る。
本開示の一態様では、プロセッサ可読記憶媒体は、1つまたは複数の命令を有する。1つまたは複数の命令は、少なくとも1つの処理回路によって実行され得る。1つまたは複数の命令は、少なくとも1つの処理回路に、3つ以上のコネクタ上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の差を決定することと、その差に基づいて連続的なシンボルのペア間のシンボル境界における遷移間隔の持続時間を推定することと、遷移間隔の持続時間がしきいの期間を超えると推定されるときに遷移間隔の持続時間を低減するために、3つ以上のコネクタの1つまたは複数のドライバの動作を修正することとを行わせ得る。連続的なシンボルの各ペア間の差は、3つ以上のコネクタのシグナリング状態に関連することがある。各シンボルは、3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義し得る。
複数の利用可能な規格のうちの1つに従って選択的に動作するICデバイス間のデータリンクを使用する装置の図である。 ICデバイス間のデータリンクを使用する装置のシステム構成を示す図である。 N相極性データエンコーダを示す図である。 N相極性符号化インターフェースにおけるシグナリングを示す図である。 N相極性デコーダを示す図である。 MワイヤN相極性デコーダにおける遷移検出を示す図である。 MワイヤN相極性デコーダにおける遷移検出上の信号立上り時間の影響の簡略化された例を示す図である。 MワイヤN相極性デコーダにおける潜在的な状態遷移を示す状態図である。 MワイヤN相極性デコーダにおける遷移領域および目領域を示す図である。 本明細書で開示するいくつかの態様に従って遷移の前進および遅延のいくつかの態様を示す簡略図である。 本明細書で開示するいくつかの態様に従ってマルチワイヤインターフェース上で送信された信号に対する前進/遅延回路の一例を示す図である。 本明細書で開示するいくつかの態様に従って提供される前進/遅延回路の動作の一例を示す図である。 本明細書で開示するいくつかの態様に従って適合され得る処理回路を使用する装置の一例を示すブロック図である。 MワイヤN相信号遷移アライメントのための方法のフローチャートである。 MワイヤN相信号遷移アライメントを使用する装置のためのハードウェア実装の一例を示す図である。
次に、様々な態様について図面を参照して説明する。以下の説明では、説明の目的で、1つまたは複数の態様の完全な理解をもたらすために多数の具体的な詳細を記載する。しかしながら、そのような態様が、これらの特定の詳細がなくても実施され得ることは、明らかである。
本出願で使用する「構成要素」、「モジュール」、「システム」などの用語は、限定はしないが、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなどのコンピュータ関連エンティティを含むものとする。たとえば、構成要素は、そうであることに限らないが、プロセッサ上で動作するプロセス、プロセッサ、オブジェクト、実行ファイル、実行中のスレッド、プログラム、および/またはコンピュータであり得る。例示として、コンピューティングデバイス上で動作するアプリケーションとコンピューティングデバイスの両方が、構成要素であってもよい。1つまたは複数の構成要素は、プロセスおよび/または実行スレッド内に存在してもよく、構成要素は、1つのコンピュータに局在化され、かつ/または2つ以上のコンピュータ間で分散されてもよい。加えて、これらの構成要素は、様々なデータ構造を記憶している様々なコンピュータ可読媒体から実行してもよい。構成要素は、たとえば、局所的システム内、分散システム内、および/または、インターネットなどのネットワークを越えた所の別の構成要素と相互に作用する1つの構成要素からのデータなどの、1つまたは複数のデータパケットを有する信号によるなど、局所的および/または遠隔の処理を介して、信号によって他のシステムと通信してもよい。
その上、「または」という用語は、排他的な「または」よりもむしろ包括的な「または」を意味するものとする。すなわち、別段の規定がない限り、または文脈から明白でない限り、「XはAまたはBを使用する」という句は、自然な包括的並べ替えのいずれかを意味するものとする。すなわち、「XはAまたはBを使用する」という句は、以下の例のいずれかによって満たされる。XはAを用いる。XはBを用いる。またはXはAとBの両方を用いる。さらに、本出願および添付の特許請求の範囲で使用する冠詞「a」および「an」は、別段の規定がない限り、または単数形を示すことが文脈から明白でない限り、概して「1つもしくは複数」を意味するものと解釈すべきである。
本発明のいくつかの態様は、電話、モバイルコンピューティングデバイス、電気製品、自動車用電子機器、アビオニクスシステムなど、装置のサブ構成要素を含み得る電子デバイス間に配備される通信リンクに対して適用可能であり得る。図1は、ICデバイス間の通信リンクを使用する装置の簡略化された例を示す。装置100は、処理回路102に動作可能に結合された通信トランシーバ106を含み得る。一例では、装置100は、無線アクセスネットワーク(RAN)、コアアクセスネットワーク、インターネット、および/または別のネットワークとRFトランシーバ106を介して通信するワイヤレス通信デバイスを含み得る。処理回路102は、特定用途向けIC(ASIC)108および/または1つまたは複数の他のICデバイスを含み得る。ASIC108は、1つまたは複数の処理デバイス、論理回路などを含み得る。処理回路102は、処理回路102のプロセッサによって実行され得る命令および処理回路102によって操作され得るデータを維持し得るメモリ112などのプロセッサ可読ストレージを含み得、および/またはそれに結合され得る。処理回路102のいくつかの機能は、オペレーティングシステムと、メモリデバイス112など、記憶媒体内に存在するソフトウェアモジュールの実行をサポートし可能にするアプリケーションプログラミングインターフェース(API)110レイヤとのうちの1つまたは複数によって制御され得る。メモリデバイス112は、読取り専用メモリ(ROM)もしくはランダムアクセスメモリ(RAM)、電気的消去可能プログラマブルROM(EEPROM)、フラッシュカード、または処理システム内およびコンピューティングプラットフォーム内で使用され得る任意のメモリデバイスを含み得る。処理回路102は、装置100を構成および操作するために使用される操作パラメータおよび他の情報を維持し得るローカルデータベース114を含み得るか、またはそれにアクセスし得る。ローカルデータベース114は、データベースモジュール、フラッシュメモリ、磁気媒体、EEPROM、光媒体、テープ、ソフトディスクまたはハードディスクなどのうちの1つもしくは複数を使用して実装され得る。処理回路102はまた、アンテナ122、ディスプレイ124などの外部デバイス、キーパッド126、ボタン、ロッカーまたはスライダースイッチ128などのオペレータ制御、および/または他の構成要素に動作可能に結合され得る。
図2は、ワイヤレスモバイルデバイス、携帯電話、モバイルコンピューティングシステム、ワイヤレス電話、ノートブックコンピュータ、タブレットコンピューティングデバイス、メディアプレーヤ、ゲーミングデバイス、アプライアンス、ウェアラブルコンピューティングデバイスなどの装置200のいくつかの態様を示すブロック概略図である。装置200は、通信リンク220を介してデータならびに制御情報を交換する複数のICデバイス202および230を含み得る。通信リンク220を使用して、互いに極近傍に配置されるか、または装置200の物理的に異なる部分に配置されるICデバイス202および230を接続することができる。一例では、通信リンク220は、ICデバイス202および230を担持するチップキャリア、基板または回路板上に設けられ得る。別の例では、第1のICデバイス202は、フリップフォンのキーパッドセクション内に配置され得、一方、第2のICデバイス230は、フリップフォンのディスプレイセクション内に配置され得る。別の例では、通信リンク220の一部分は、ケーブル接続または光接続を含み得る。
通信リンク220は、複数のチャネル222、224および226を含み得る。1つもしくは複数のチャネル226は、双方向性であってよく、半二重モードおよび/または全二重モードで動作し得る。1つまたは複数のチャネル222および/または224は、一方向性であってよい。通信リンク220は、一方向により高い帯域幅を提供する非対称性であってよい。一例では、第1の通信チャネル222は順方向リンク222と呼ばれることがあり、一方、第2の通信チャネル224は逆方向リンク224と呼ばれることがある。ICデバイス202および230の両方が通信リンク222上で送信および受信するように構成される場合でも、第1のICデバイス202はホストシステムまたは送信機として指定され得、一方、第2のICデバイス230はクライアントシステムまたは受信機として指定され得る。一例では、順方向リンク222は、第1のICデバイス202から第2のICデバイス230にデータを通信するときにより高いデータレートで動作し得、一方、逆方向リンク224は、第2のICデバイス230から第1のICデバイス202にデータを通信するときより低いデータレートで動作し得る。
ICデバイス202および230は、処理回路、コンピューティング回路、または他の回路に設けられ得るプロセッサ206、236を各々含み得る。一例では、第1のICデバイス202は、ワイヤレストランシーバ204およびアンテナ214を介するワイヤレス通信を維持することを含む、装置200のコア機能を実行するように適合され得、一方、第2のICデバイス230は、ディスプレイコントローラ232を管理するかまたは動作させるユーザインターフェースをサポートするように構成され得、カメラコントローラ234を使用してカメラまたはビデオの入力デバイスの動作を制御し得る。ICデバイス202および230のうちの1つまたは複数によってサポートされる他の特徴は、キーボード、音声認識構成要素、全地球測位システム、バイオメトリクス認識システム、動きセンサー、および他の入力デバイスまたは出力デバイスを含み得る。ディスプレイコントローラ232は、液晶ディスプレイ(LCD)パネル、タッチスクリーンディスプレイ、インジケータなどのディスプレイをサポートする回路およびソフトウェアドライバを含み得る。記憶媒体208および238は、それぞれのプロセッサ206および236、ならびに/またはICデバイス202および230の他の構成要素によって使用される命令とデータとを維持するように適合された、一時的記憶デバイスおよび/または非一時的記憶デバイスを含み得る。各プロセッサ206、236およびその対応する記憶媒体208、238、ならびに他のモジュールおよび回路の間の通信は、1つまたは複数のバス212および242によって、それぞれ、容易にされ得る。
逆方向リンク224は、順方向リンク222と同じ様式で動作され得、順方向リンク222および逆方向リンク224は、同等の速度または異なる速度で送信することが可能であり、ここで速度は、データレート(またはデータ転送レート)および/または送信機クロックレートとして表され得る。順方向および逆方向のデータレートは、アプリケーションに応じて桁が実質的に同じであるかまたは桁が異なることがある。いくつかのアプリケーションでは、単一の双方向リンク226は、第1のICデバイス202と第2のICデバイス230との間の通信をサポートし得る。順方向リンク222および/または逆方向リンク224は、たとえば、順方向リンク222および逆方向リンク224が同じ物理接続を共有し、半二重様式で動作するとき、双方向モードで動作するように構成可能であり得る。一例では、通信リンク220は、工業規格または他の規格に従って第1のICデバイス202と第2のICデバイス230との間でデータ情報、制御情報、コマンド情報および他の情報を通信するように動作され得る。
工業規格は、アプリケーション固有であってよい。一例では、MIPI規格は、アプリケーションプロセッサICデバイス202と、モバイルデバイス内のカメラまたはディスプレイをサポートするICデバイス230との間の同期インターフェース仕様(D-PHY)を含む物理レイヤインターフェースを定義する。D-PHY仕様は、モバイルデバイスに対するMIPI仕様に準拠する製品の動作特性を支配する。D-PHYインターフェースは、モバイルデバイス内でコンポーネント202と230との間を相互接続する柔軟で、低コストで、高速のシリアルインターフェースを使用してデータ転送をサポートし得る。これらのインターフェースは、電磁干渉(EMI)問題を回避するためにスローエッジを有する比較的低いビットレートをもたらす相補型金属酸化物半導体(CMOS)パラレルバスを含み得る。
図2の通信リンク220は、(M本のワイヤとして示す)複数の信号ワイヤを含むワイヤ接続バスとして実装され得る。M本のワイヤは、N相符号化データを、たとえばディスプレイインターフェースなど、高速のデジタルインターフェースで運ぶように構成され得る。M本のワイヤは、チャネル222、224および/または226のうちの1つまたは複数のN相極性符号化を容易にし得る。物理レイヤドライバ210および240は、通信リンク220上で送信するためのN相極性符号化データシンボルを生成する、および/または通信リンク220から受信されたN相極性符号化データシンボルを復号するように構成または適合され得る。N相極性符号化の使用では、たとえば、N相極性符号化データリンク220においてより少ないドライバがアクティブになるので、高速データ転送がもたらされ、他のインターフェースの電力の半分以下を消費し得る。
N相極性符号化デバイス210および/または240は、一般に、通信リンク220上の遷移当たり複数ビットを符号化し得る。一例では、3相符号化および極性符号化の組合せは、ディスプレイリフレッシュのために810Mbpsでピクセルデータを配信する、フレームバッファなしで毎秒80フレームのLCDドライバICの、ワイドビデオグラフィックスアレイ(WVGA)をサポートするために使用され得る。
図3は、図2に示す通信リンク220のいくつかの態様を実装するために使用され得る、MワイヤN相極性エンコーダ300を示す概略図である。図示の例では、MワイヤN相極性エンコーダ送信機は、M=3ワイヤおよびN=3相シグナリングを使用して情報を送信するように構成される。3ワイヤ3相符号化の例は、単に、本発明のいくつかの態様の説明を簡素化するために選択されているにすぎない。3ワイヤ3相エンコーダに対して開示される原理および技法は、MワイヤN相極性エンコーダおよびデコーダの他の構成に適用され得る。
MワイヤN相極性符号化方式におけるM本のワイヤの各々について定義されるシグナリング状態は、非駆動状態、正駆動状態、および負駆動状態を含み得る。3ワイヤ3相極性符号化方式では、信号ワイヤ310a、310bおよび/もしくは310cのうちの2つの間の電圧差を提供することによって、ならびに/または2つの信号ワイヤ310a、310bおよび/もしくは310cにおいて異なる方向に電流が流れるように、直列に接続された信号ワイヤ310a、310bおよび/もしくは310cのうちの2つを通る電流を駆動することによって、正駆動状態および負駆動状態が得られ得る。一例では、非駆動状態は、信号ワイヤ310a、310bまたは310cのドライバの出力を高インピーダンスモードにすることによって実現され得る。別の例では、非駆動状態は、駆動された信号ワイヤ310a、310bおよび/または310cにおいて提供される正の電圧レベルと負の電圧レベルとの間の実質的に中間にある電圧レベルを「非駆動の」信号ワイヤ310a、310bまたは310cが受動的または能動的に帯びるようにすることによって、信号ワイヤ310a、310bまたは310cにおいて得られ得る。一般に、非駆動信号ワイヤ310a、310bまたは310cを有意な電流は流れない。3ワイヤ3相極性符号化方式のために定義されたシグナリング状態は、電圧または電流の状態を表し得る3つのシグナリング状態{+1, 0, -1}を使用して示され得る。一例では、3つの状態{+1, 0, -1}は、3つの電圧レベル+V、0、-Vを表し得る。別の例では、3つの状態{+1, 0, -1}は、3つの電圧レベル+V、+V/2、0を表し得る。別の例では、3つの状態{+1, 0, -1}は、I、0、-Iの電流を表し得る。
3ワイヤ3相極性エンコーダは、コネクタ310a、310bおよび310cのシグナリング状態を制御するために、1組のドライバ308を使用し得る。ドライバ308は、ユニットレベルの電流モードまたは電圧モードドライバとして実装され得る。各ドライバ308は、対応するコネクタ310a、310bまたは310cのシグナリング状態を決定する1組の信号316a、316bまたは316cを受信することができる。図示の例では、ドライバ308の各々は、対応するコネクタ310a、310bまたは310cのための4つの状態を定義する1対の信号316a、316bまたは316cを受信する。別の例では、各ドライバ308は、対応するコネクタ310a、310bまたは310cのための8つの状態を定義する1組の3つの信号を受信することができる。
MワイヤN相極性符号化方式における送信されたシンボル間隔ごとに、少なくとも1つの信号ワイヤ310a、310bまたは310cは非駆動状態(0のシグナリング状態)であり、受信機に流れる電流の合計がゼロに等しいように、正駆動(+1のシグナリング状態)の信号ワイヤ310a、310bまたは310cの数は、負駆動(-1のシグナリング状態)の信号ワイヤ310a、310bまたは310cの数に等しい。前に送信されたシンボルと次に送信されたシンボルとの間の各シンボル遷移で、少なくとも1つの信号ワイヤ310a、310bまたは310cのシグナリング状態は変化する。少なくとも1つの信号ワイヤ310a、310bおよび/または310cのシグナリング状態が連続的なシンボルの各対の間で変化するとき、受信機は、遷移に基づいて受信クロックを確実に生成することができる。
動作中、マッパー302は、入力データ310を受信し、1組のシンボル312にマッピングすることができる。示された3ワイヤ3相の例では、1組のシンボルは7つの3ビットシンボルを含み、入力データ310の16ビットワードがシンボルの各組に符号化され得る。3ビットシンボルの各ビットは、1つのシンボル間隔の間の信号ワイヤ310a、310bおよび310cの1つの状態を定義する。シンボル312のシーケンスは、シンボル314のタイミングシーケンスを提供する並直列変換器304を使用して直列化され得、各シンボルが3ワイヤ310a、310bおよび310cのシグナリング状態を定義する。シンボル314のシーケンスは、一般的に、シンボル間隔を画定するために、送信クロックを使用して時間が計られ、それによって、各シンボル間隔で単一のシンボルが送信される。3ワイヤ相エンコーダ306は、マッパーによって作成された7シンボル314のシーケンスを一回に1シンボルとして受信し、各シンボル間隔の間に各信号ワイヤ310a、310bおよび310cの状態を計算する。3ワイヤエンコーダ306は、電流入力シンボル314と信号ワイヤ310a、310bおよび310cの前の状態とに基づいて信号ワイヤ310a、310bおよび310cの状態を選択する。
MワイヤN相符号化の使用では、ビット数が複数のシンボルに符号化されることが可能になる。データビットの非整数は、各シンボルに符号化され得る。3ワイヤ3相システムの例では、同時に駆動され得る2ワイヤに3つの利用可能な組合せが存在し、駆動されるワイヤペアに極性の2つの可能な組合せが存在し、6つの可能な状態が得られる。信号ワイヤ310a、310bおよび310cのシグナリング状態は、シンボル間の各遷移で変わり、したがって、6つの状態のうちの5つは、すべての遷移で利用可能である。言い換えれば、受信機が信頼できる受信クロックを生成できるようにするために、少なくとも1つのワイヤの状態が各遷移で変わり、電流のシグナリング状態が与えられると、各遷移で利用可能な5つの可能なシグナリング状態がある。5つの状態に対して、log2(5)≒2.32ビットが、シンボルごとに符号化され得る。したがって、マッパーは、16ビットワードを受容し、それを7シンボルに変換することができる。なぜなら、シンボル当たり2.32ビットを搬送する7シンボルは16.24ビットを符号化し得るからである。言い換えれば、5つの状態を符号化する7つのシンボルの組合せは、57(78,125)の順列を有する。したがって、7シンボルは、16バイナリビットの216(65,536)の順列を符号化するために使用され得る。
図4は、回路状態図450によって示される3相変調データ符号化方式を使用して符号化された信号についてのタイミングチャート400の一例を含む図である。情報は、たとえば、ワイヤまたはコネクタは、状態図450によって定義される3つの位相状態S1、S2およびS3のうちの1つであるシグナリング状態のシーケンスに符号化され得る。各状態は、120度位相偏移によって他の状態から分離され得る。一例では、データは、ワイヤまたはコネクタ上の位相状態の回転の方向に符号化され得る。信号における位相状態は、時計回りの方向452、452'または反時計回りの方向454、454'に回転することができる。たとえば、時計回りの方向452、452'では、位相状態は、S1からS2、S2からS3、およびS3からS1への遷移のうちの1つまたは複数を含むシーケンスで進み得る。反時計回りの方向454、454'では、位相状態は、S1からS3、S3からS2、およびS2からS1への遷移のうちの1つまたは複数を含むシーケンスで進み得る。3つのワイヤ310a、310bおよび310cは、同じ信号の異なる位相偏移バージョンを運び、ここでは、バージョンは、互いに対して120度位相偏移される。各シグナリング状態は、ワイヤもしくはコネクタ上の異なる電圧レベル、および/またはワイヤもしくはコネクタを通る電流の流れの方向として表され得る。3ワイヤシステムにおけるシグナリング状態のシーケンスの各々の間、各ワイヤ310a、310bおよび310cは、他のワイヤとは異なるシグナリング状態にある。3つ以上のワイヤ310a、310bおよび310cが3相符号化システムで使用されるとき、2つ以上のワイヤ310a、310bおよび/または310cは、各シグナリング間隔で同じシグナリング状態にあり得るが、各状態は、シグナリング間隔ごとに少なくとも1つのワイヤ310a、310bおよび/または310cに存在する。
情報は、各位相遷移410での回転の方向に符号化され得、3相信号は、シグナリング状態ごとに方向を変え得る。非駆動ワイヤ310a、310bまたは310cは、回転の方向に関係なく、回転する3相信号におけるすべてのシグナリング状態で変わるので、位相遷移の前後でどのワイヤ310a、310bおよび/または310cが「0」状態(たとえば、非駆動状態)であるかを考慮することによって、回転の方向が決定され得る。
符号化方式はまた、アクティブに駆動される導体310a、310bおよび310cのうちの2つの極性408に、情報を符号化し得る。3ワイヤ実装で任意の時に、導体310a、310b、310cのちょうど2つは、反対方向の電流および/または電圧差で駆動される。単純な実装では、データ412は、1ビットが位相遷移410の方向に符号化され、第2のビットが現在の状態の極性408で符号化される、2ビット値412を使用して符号化され得る。
タイミングチャート400は、位相回転方向と極性の両方を使用したデータの符号化を示す。曲線402、404および406は、複数の位相状態について、それぞれ3つのワイヤ310a、310bおよび310c上で運ばれる信号に関する。最初に、位相遷移410は時計回りの方向であり、最上位ビットは、バイナリ「1」に設定され、その後、最上位ビットのバイナリ「0」によって表されるように、位相遷移410の回転が時間414に反時計回り方向に切り替わる。最下位ビットは、各状態の信号の極性408を反映する。
いくつかの例では、符号化方式は、2つのアクティブに駆動される導体310a、310bおよび/または310cの極性408の変化において情報を符号化することができる。一例では、「1」の値を有するビットは、2つのシンボル間隔の間の極性408に変化ありとして符号化されてよく、一方で、「0」の値を有するビットは、2つのシンボル間隔の間の極性408に変化なしとして符号化されてよい。デコーダは、回転の方向における変化および極性における変化を検出することによって、シンボル間の境界におけるデータを復号するように構成され得る。データが、図4の例における2つのシンボル間隔の間の極性の変化において符号化される場合、示された一連の符号化値412は、シーケンス{11,10,10,11,10,01,01,01,01,01,01,01}によって置き換えられ得る。
本明細書で開示するいくつかの態様によれば、データの1つのビットが、3ワイヤ3相符号化システムにおける回転または位相変化に符号化され得、追加のビットが、2つの駆動ワイヤの極性に、または前のワイヤ状態において使用された極性と比較される駆動ワイヤの極性の変化に符号化され得る。追加の情報は、現在の状態から可能な状態のうちのいずれかへの遷移を可能にすることによって、3ワイヤ3相符号化システムの各遷移に符号化する。位相ごとに3つの回転位相および2つの極性が与えられると、3ワイヤ3相符号化システムにおいて6つの状態が利用可能である。したがって、任意の現在の状態からの遷移に5つの状態が利用可能である。したがって、シンボル(遷移)当たり符号化されたlog2(5)≒2.32ビットが存在し得、マッパー302は16ビットワードを受容し、それを7シンボルに符号化することができる。
N相データ転送は、バスなどの通信媒体内に設けられる4つ以上のワイヤを使用し得る。同時に駆動され得る追加の信号ワイヤの使用では、状態と極性とのより多くの組合せがもたらされ、状態間の各遷移においてデータのより多くのビットが符号化されることが可能になる。このことは、システムのスループットを著しく改善し、データビットを送信するために複数の差動ペアを使用する手法を上回って電力消費を低減する一方で、増加した帯域幅を提供する。
一例では、エンコーダは、各状態に対して駆動される2つのワイヤペアを有する6つのワイヤを使用してシンボルを送信し得る。6つのワイヤは、A〜Fにラベル付けされ得、それにより、ある状態では、ワイヤAおよびFが正に、ワイヤBおよびEが負に駆動され、CおよびDが駆動されない(または電流を流さない)。6つのワイヤに対して、
Figure 2018082504
のアクティブに駆動されるワイヤの可能な組合せと、
Figure 2018082504
の各位相状態に対する極性の異なる組合せとが存在し得る。
アクティブに駆動されるワイヤの15の異なる組合せは、
Figure 2018082504
駆動される4ワイヤのうち、2つのワイヤの可能な組合せが正に駆動される(そして他の2つは負でなければならない)。極性の組合せは、以下を含み得る。
Figure 2018082504
したがって、異なる状態の総数は、15×6=90として計算され得る。シンボル間の遷移を保証するために、任意の現在の状態から89の状態が利用可能であり、各シンボルに符号化され得るビット数は、シンボル当たりlog2(89)≒6.47ビットとして計算され得る。この例では、5×6.47=32.35ビットであるので、32ビットワードは、マッパーによって5つのシンボルに符号化され得る。
任意のサイズのバスに対して駆動され得るワイヤの組合せの数に対する一般式は、バス内のワイヤの数および同時に駆動されるワイヤの数の関数として:
Figure 2018082504
駆動されるワイヤに対する極性の組合せの数に対する式は:
Figure 2018082504
シンボル当たりのビットの数は:
Figure 2018082504
図5は、3ワイヤ3相デコーダのいくつかの態様を示す図500である。差動受信機502およびワイヤ状態デコーダ504は、互いに対して、3つの信号ワイヤ310a、310bおよび310cの状態のデジタル表現を提供し、前のシンボル期間における3つの信号ワイヤ310a、310bおよび310cのシグナリング状態と比較した3つの信号ワイヤ310a、310bおよび310cのシグナリング状態の変化を検出するように構成される。シンボル期間の間の3つの信号ワイヤ310a、310bおよび310cのシグナリング状態のデジタル表現は、生のシンボルと呼ばれ得る。デマッパ508によって処理されるべき1組の7つのシンボル516を得るために、一連の7つの連続的な生のシンボル514は、直列並列変換器506によって組み立てられる。デマッパ508は、出力データ520を提供するためにFIFO510でバッファリングされ得る16ビットの出力データ518を生成する。
動作中、ワイヤ状態デコーダ504は、ワイヤ310a、310bおよび310cにおいて受信される信号から一連のシンボル514を抽出することができる。シンボル514は、本明細書で開示されるように、ワイヤ310a、310bおよび310cにおいて受信される信号の極性と位相回転との組合せ、または位相の変化として表され得るシグナリング状態に基づいて復号される。ワイヤ状態デコーダは、ワイヤ310a、310bおよび310cからシンボルを確実に捕捉するために使用され得るクロック526を抽出するCDR524を含み得る。CDR524は、連続的なシンボル間隔の間の各境界でワイヤ310a、310bおよび/または310cのうちの少なくとも1つにおける遷移の発生に基づいてクロック526を生成するように構成され得る。CDR524は、すべてのワイヤ310a、310bおよび310cの時間を安定させることができ、それによって、現在のシンボルが復号のために高信頼に捕捉され得ることを確実にするために、クロック526のエッジを遅延させることができる。
CDR524によって使用される遅延は、同じシンボル境界において複数のエッジの影響をマスキングするのに十分な時間期間を許容するように構成され得、複数のエッジは、差動受信機502のうちの異なる差動受信機によって異なる時刻に生成される。これらの複数のエッジは、いくつかの状態遷移が異なる差動受信機502に、互いに対して時間的に分離され得るエッジを生成させるときに起こり得る。CDR524は、すべての可能なエッジが発生する時まで、シンボル境界において最初に発生するエッジに対する反応を遅延させる遅延要素を含み得る。CDR524の構成要素の性能の変動は、複数のエッジ間の遅延に影響を及ぼすと予想され得る。CDR524の構成要素の性能のこれらの変動は、最悪のケースの状態を考慮するCDR524についての遅延を構成することによって対処され得る。性能の変動は、たとえば、電力、電圧、および熱(PVT)の状態の変化によって生じ得る。遅延の持続時間は、通信リンクの性能に影響を及ぼすことがあり、通信リンク内で使用され得る最大クロック周波数を制限することがある。構成された遅延が短すぎる場合、単一のシンボルのために複数のクロックパルスが作成され得、これは、送信機と受信機との間の同期の損失をもたらし得る。遅延が長すぎる場合、シンボル時間は重複し得、それによって、クロック復元回路は、故障するか、2つのシンボル間隔に単一のパルスを生成する。
図6は、3ワイヤ3相デコーダにおけるクロック生成のいくつかの態様を示すブロック概略図600を含む。1組の差動受信機602a、602bおよび602cは、3つの信号ワイヤ310a、310bおよび310cの各々のシグナリング状態を、3つのワイヤ310a、310bおよび310cの別のもののシグナリング状態と比較する。図示の例では、第1の差動受信機602aは、ワイヤ310aおよび310bのシグナリング状態を比較し、第2の差動受信機602bは、ワイヤ310bおよび310cの状態を比較し、第3の差動受信機602cは、ワイヤ310aおよび310cの状態を比較する。本明細書で説明するように、ワイヤ310a、310bおよび310cのうちの少なくとも1つのシグナリング状態は、各シンボル境界で変化する。したがって、差動受信機602a、602bおよび602cのうちの少なくとも1つの出力が各シンボル間隔の終わりに変化するとき、状態変化検出回路604は、シグナリング状態の変化の発生を検出することができる。
シグナリング状態遷移の中には、単一の差動受信機602a、602bまたは602cによって検出可能であり得るものもあり、他のシグナリング状態遷移の中には、差動受信機602a、602bおよび/または602cのうちの2つ以上によって検出されるものもあり得る。一例では、2つのワイヤのシグナリング状態または相対的な状態は、シンボル遷移の後変化しない可能性があり、対応する差動受信機602a、602bまたは602cの出力も、シンボル遷移の後変化しない可能性がある。別の例では、1対のワイヤ602a、602bおよび/または602cにおける両方のワイヤは、第1の時間間隔において同じ第1の状態であり得、両方のワイヤは、第2の時間間隔において同じ第2の状態であり得、対応する差動受信機602a、602bまたは602cの出力は、位相遷移の後変化しない可能性がある。したがって、クロック発生回路606は、シグナリング状態遷移がいつ発生したかを決定するために、すべての差動受信機602a、602bおよび602cの出力を監視するシグナリング状態変化検出回路および論理604を含み得る。クロック発生回路は、検出されたシグナリング状態遷移に基づいて、受信クロック608を生成し得る。
異なるワイヤ310a、310bおよび/または310c上のシグナリング状態の変化は、異なる時に発生し得るかまたは検出され得る。シグナリング状態変化の検出のタイミングは、発生したシグナリング状態変化のタイプに従って変わり得る。この変動性の結果は、図6に提供される簡略タイミング図650に図示される。シグナリング状態変化検出回路604および/または差動受信機602a、602bおよび602cの出力を表すマーカー622、624および626は、説明の明快さのために、異なる高さが割り当てられている。マーカー622、624および626の相対的な高さは、クロック発生もしくはデータ復号のために使用される電圧もしくは電流レベル、極性または重み付け値との特定の関係を有していない。タイミングチャート650は、3つのワイヤ310a、310bおよび310c上で送信されるシンボルに関連した遷移のタイミングの影響を示す。タイミングチャート650において、いくつかのシンボル間の遷移は、シンボルがその間に確実に捕捉され得る、可変の捕捉ウィンドウ630a、630b、630c、630d、630e、630fおよび/または630g(まとめて、シンボル捕捉ウィンドウ630)をもたらし得る。検出されたシグナリング状態変化の数、およびそれらの相対的タイミングは、クロック信号608上のジッタをもたらし得る。
図7に表される単純な例700に示されるように、シンボルウィンドウ630および関連するジッタのサイズの変動性は、部分的にワイヤ310a、310bおよび310cの電気的特性によってもたらされ得る。遷移時間は、信号立上りまたは立下り時間の変動性および/または製造プロセストレランスによってもたらされた検出回路の変動性、電圧および電流源ならびに動作温度の変動および安定性によって影響を受け得る。遷移時間の大きい変動性は、3相シグナリングにおける異なる電圧または電流レベルの存在に起因し得る。簡略化された「電圧レベル」の例は図7に表されており、これは、単一ワイヤ310a、310bまたは310cの遷移時間を示す。第1のシンボル(Symn)702は、時間722に終わるシンボル間隔で送信され得、第2のシンボル(Symn+1)704は、時間724に終わるシンボル間隔で送信され得、第3のシンボル(Symn+2)706は、時間726に終わるシンボル間隔で送信され得、そのとき、第4のシンボル(Symn+3)708の送信が始まる。ワイヤ310a、310bまたは310cの電圧がしきい値電圧718および/または720に達するのにかかる時間に起因する第1の遅延712の後、第1のシンボル702によって決定される状態から第2のシンボル704に対応する状態への遷移が検出され得る。しきい値電圧は、ワイヤ310a、310bまたは310cの状態を決定するために使用され得る。ワイヤ310a、310bまたは310cの電圧がしきい値電圧718および/または720のうちの1つに達するのにかかる時間に起因する第2の遅延714の後、第2のシンボル704によって決定される状態から第3のシンボル706の状態への遷移が検出され得る。ワイヤ310a、310bまたは310cの電圧がしきい値電圧718および/または720に達するのにかかる時間に起因する第3の遅延716の後、第3のシンボル706によって決定される状態から第4のシンボル708の状態への遷移が検出され得る。
図示のように、第3の遅延716は、第1の遅延712よりも短い可能性があり、第2の遅延714は、最長の遅延であり得る。状態0が非駆動状態であるので、第2の遅延714は、最長の遅延であり得、ワイヤ310a、310bまたは310cにおける電圧は、しきい値720の方にゆっくりドリフトし得るのに対して、第1の遅延712および第2の遅延716は、ワイヤ310a、310bまたは310cがそれぞれ-1および+1の状態に能動的に引っ張られる遷移に関連する。
図8は、3ワイヤ3相通信リンクの一例における6つの可能な位相極性状態および30の可能な状態遷移を示す状態図800である。状態図800における可能な状態802、804、806、812、814および816は、図4の図450に示される状態を含む。例示的な状態要素820に示されるように、状態図800における各状態802、804、806、812、814および816は、(それぞれワイヤ310a、310bおよび310c上で送信される)信号A、BおよびCのシグナリング状態を示すフィールド822、ならびに差動受信機(図6に表される差動受信機602a、602b、602cなど)によるワイヤ電圧の減算の結果を示すフィールド824を含む。たとえば、状態802では、(+x)ワイヤA=+1、ワイヤB=-1、およびワイヤC=0であり、差動受信機602a(A-B)=+2、差動受信機602b(B-C)=-1、および差動受信機602c(C-A)=+1の出力をもたらす。状態図によって図示するように、状態変化検出回路604によって行われる遷移決定は、-2、-1、0、+1および+2電圧状態を含む、差動受信機602a、602b、および602cによって生成される5つの可能なレベルに基づく。
図9は、複数のシンボル間隔902のオーバレイから生成され得る単純化されたアイチャート(eye chart)を示す図である。信号遷移領域904は、可変の信号立上り時間が信頼できる復号を防止する不確実性の時間期間を表す。状態情報は、シンボルが安定しており、確実に受信され、復号され得る時間期間を表す「開眼(eye opening)」906において決定され得る。一例では、開眼906は、信号遷移領域904の端部912で開始し、シンボル間隔902の終端914で終わるように決定され得る。図9に表される例では、開眼906は、信号遷移領域904の端部912で開始し、コネクタ310a、310b、310cのシグナリング状態、および/または次のシンボルを反映するために3つの差動受信機602a、602bおよび602cの出力が変化し始めた時間916に終わるように決定され得る。
N相符号化のために構成される通信リンク220の最大速度は、開眼906の受信信号と比較して、信号遷移領域904の持続時間によって制限され得る。シンボル間隔902の最小期間は、たとえば、図5に示されるデコーダ500におけるCDR回路524に関連する、または図6のクロック発生回路606における厳しい設計マージンによって制約され得る。異なるシグナリング状態遷移は、2つ以上のワイヤ310a、310bおよび/または310cに対応する信号遷移時間の異なる変動に関連付けられ得、それによって、受信デバイスにおける差動受信機602a、602bおよび602cの出力は、差動受信機602a、602bおよび602cへの入力が変わり始めるシンボル境界908に関して異なる時におよび/またはレートで変わる。受信デバイスにおける複数の差動受信機602a、602bおよび602cの出力間の受信信号遷移時間の大きい潜在的な差は、一般に、CDR回路524における遅延要素の実装を必要とする。遅延要素は、遷移領域時間904を超える最小遅延期間を有し得る。一例では、遅延要素は、図6に示される状態変化検出回路604および/またはクロック発生回路606の1つまたは複数に設けられ得る。この遅延要素によって提供される最大遅延時間は、開眼906の終端916を超えて延びないない可能性がある。いくつかの例では、遅延要素によって提供される最大遅延時間は、時間914における次のシンボル間隔の開始を超えて延びないない可能性がある。より速いデータレートで、開眼906は、シンボル間隔902と比較して小さくなり得、シンボル遷移の変動性の影響は、最大シンボル送信レートを決定し得る。
可能な最小の信号遷移時間および可能な最大の遷移時間が単一のシンボル遷移の間に発生する可能性は低いので、任意の単一の遷移の持続時間は、信号遷移領域(tΔJ)904のフルレンジに及びそうにない。一例では、信号遷移領域904は、差動受信機602a、602bまたは602cの出力で検出される最初のゼロ交差910の時間によって制限され得、すべての可能なシンボル遷移について、最後のゼロ交差912の時間は、差動受信機602a、602bまたは602cの出力で検出され得る。差動受信機602a、602bおよび602cの出力で観察される遷移時間は、コネクタならびに/またはワイヤ310a、310bもしくは310cがコネクタならびに/またはワイヤ310a、310bもしくは310cのドライバ308への入力の後次の状態に達するためにかかる時間に対応し得る。可能な最長の遷移時間は、信号ワイヤおよび/またはコネクタ310a、310bもしくは310cの特性、ならびに関係する状態遷移のタイプに基づいて決定され得る。一例では、可能な最長の遷移時間は、1つまたは複数の信号の立上りまたは立下り時間によって決定され得る。立上りまたは立下り時間は、元のおよび/または最終の状態の性質および電圧レベルによって決定され得る。一般に、可能な最長の遷移時間は、能動的な駆動状態と非駆動状態との間の遷移に対応する。
遷移領域904についてのtΔJの高値は、CDR回路524またはクロック発生回路606に関連した設計の問題の増加をもたらし得る。たとえば、クロック発生回路606は、3つの差動受信機出力602a、602bおよび602cの第1のゼロ交差によってトリガされる遅延要素またはタイマーを使用し得る。すべての3つの差動受信機602a、602bおよび602cの出力の状態は、差動受信機602a、602bおよび602cのすべてが、開眼906によって定義され得るそれらの最終の状態に達するまで、安全にサンプリングされない場合がある。したがって、タイマーは、好ましくは、遷移領域904の端部912の直後に期限切れになり得、その時、クロック発生回路606は、3つの差動受信機602a、602bおよび602cの出力をサンプリングするために使用されるクロックエッジを出力することができる。
いくつかのデバイスでは、CDR回路524における遅延要素は、製造プロセス、回路供給電圧、およびダイ温度における変動(PVT変動)によって悩まされる可能性があり、著しく変わる遅延を起こす可能性がある。そのようなシステムでは、CDR回路524の公称の動作状態は、一般に、最悪のケースのPVTの影響下でさえ、遷移領域904の端部912の後、および次のシンボルに対する遷移領域の開始916の前にクロックエッジが発生することを確実にするために、開眼906の途中のどこかでクロックエッジを生成するために計画的に設定される。問題は、遷移領域904が開眼906と比較して大きいとき、開眼906内でのクロックエッジを保証するCDR回路524を設計する際に起こり得る。たとえば、典型的な遅延要素は、すべてのPVT状態の2倍変化する遅延値を生成し得、開眼906は、調整不可能な遅延値が選択され得るように、遷移領域904よりも大きくなければならない。
いくつかの例では、遷移領域904の持続時間は、送信回路(図3参照)の1つまたは複数のドライバ308への入力の変化と受信機(図5参照)内の差動受信機502の出力において観測または予測される対応する遷移との間の最大タイミングに基づいて計算され得る。他の例では、修正された遷移領域916は、すべてのシンボル遷移に対して、受信機502のうちの1つの出力における最初の遷移の時間908とその他の受信機502の出力における最後の遷移の時間914との間の最大の差として、受信機502の出力において決定され得る。
本明細書で開示するいくつかの態様によれば、エンコーダは、シンボル間隔902が遷移領域904によって占有される比率を最小にし、シンボル間隔902が開眼906によって占有される比率を最大にするように適合され得る。一例では、1つまたは複数の信号ワイヤ310a、310bおよび/または310c(図3参照)上のシグナリング状態遷移のタイミングは、いくつかのシンボル遷移に対するシンボル境界910、914の発生時または発生前に修正され得る。エンコーダ300において、たとえば、連続的なシンボル内の特定のN相シンボル状態802、804、806、812、814または816の予備知識(先験的状態の知識)が、1つまたは複数のN相ドライバ出力のタイミングが連続的なシンボル間のシンボル境界908、914において調整されるべきかどうかを予測するために使用され得る。調整の方法はまた、先験的状態の知識に基づいて決定され得る。調整は、ドライバ308のうちの1つまたは複数の出力に影響を及ぼすことがあり、調整は、シンボルごとに行われてよい。調整は、いくつかのドライバ出力信号遷移を進ませるかまたは遅延させるステップを含み得る。いくつかの例では、調整は、どの遷移が発生するかについての予備知識(先験的遷移の知識)に基づいて、いくつかのタイプのシンボル遷移におけるいくつかのドライバ出力に対するプリエンファシスの選択的追加を含み得る。その結果、受信デバイス内の差動受信機602a、602bおよび602cから出力されるエッジは、時間に対してより正確に整列され得る。
先験的遷移の知識は、状態遷移に対するコネクタの応答を特徴づける情報を含み得る。そのような情報は、コネクタ、ドライバおよび受信機のモデルから、およびそのモデルを使用して様々なタイプの遷移に対する通信リンクの応答をシミュレーションすることによって得られ得る。いくつかの例では、先験的遷移の知識は、物理デバイスおよび通信リンク上で実施される試験から得られる経験的情報を含み得る。先験的遷移の知識は、シミュレーション結果と測定結果との間の差に基づいて較正され得る。先験的遷移の知識は、システムの動作中に受信機によって提供される経験的情報を含み得る。
いくつかの態様によれば、遷移領域904によって占有されるシンボル間隔902の比率を最小にすると、信号ワイヤ310a、310bおよび310c上の遷移時間の間の、および/または差動受信機602a、602bおよび602cの出力における変動が小さいほど、顕著により大きい設計マージンが提供され得る。一例では、CDR回路524は、CDR回路524内で使用される1つまたは複数の遅延要素に与えられたより大きいタイミングトレランスから利益を得ることができる。別の例では、MワイヤN相通信リンク220の最大シンボル送信レートは、遷移領域904によって占有されるシンボル間隔902の比率が最小にされ、開眼906によって占有されるシンボル間隔902の比率が最大にされるときに、著しく増加され得る。
本開示のいくつかの態様によれば、遷移領域904の変動は、各シンボル遷移を個別に考慮すること、および1つまたは複数の信号ワイヤ上の遷移を選択的に遅延させるかまたは進ませることによって、送信機において著しく低減され得る。いくつかの例では、送信機内の検出回路は、シンボル遷移に関して予測されるかまたは計算される遷移時間を決定するように適合され得る。一例では、送信機は、遷移領域904または916の持続時間が所定の最大またはしきいの期間を超えるかどうかを決定し得る。遷移領域904または916が最大またはしきいの期間を超える場合、1つまたは複数の信号が、シンボル遷移のために受信機における遷移領域904または916を低減するために進められてよくまたは遅延されてよい。最大またはしきいの期間は、特定のまたは所望のシンボル送信レート、CDR回路524のトレランスおよび/または送信機もしくは受信機内の他の回路に対して定義されたトレランスに基づいて決定され得る。最大またはしきいの期間は、開眼906の特定のまたは所望の最小持続時間を得るように定義され得る。最大またはしきいの期間は、送信された信号から導出される受信クロックにおけるジッタを最小にするように定義され得る。遷移領域904または916は、1つまたは複数の信号が進められ得るかまたは遅延され得るときに著しく低減され得る。
図10は、本明細書で開示するいくつかの態様に従って遷移の前進および遅延のいくつかの態様を示す簡略図1000である。この例は、3つの入力信号1002、1004および1006を示すが、図10に関連して説明する概念は、4つ以上の信号ワイヤまたはコネクタ上でシンボルを送信する他の通信インターフェースに同等に適合することが諒解されるであろう。送信機は、受信デバイス内の差動受信機(または他の受信機)の出力における最小にされた遷移領域を作成するために計算される1組の信号1032、1034、1036を得るために、1つまたは複数の信号1002、1004、1006を進ませるおよび/または遅延させるように構成され得るモジュールまたは回路1010を含み得る。一例では、1つまたは複数の信号は、遷移検出信号602a、602bおよび602cを時間的に整列させる(図6参照および図6のタイミングチャート650参照)ために、送信機において進められてよくまたは遅延されてよい。信号602a、602bおよび602cは、信号602a、602bおよび602c内の対応するエッジが、所定の最大またはしきいのアライメント期間内に発生するとき、時間的に整列され得る。最大またはしきいのアライメント期間は、特定のまたは所望のシンボル送信レート、CDR回路524のトレランスおよび/または受信機内の他の回路に対して定義されたトレランスに基づいて決定され得る。最大またはしきいのアライメント期間は、開眼906の特定のまたは所望の最小持続時間を得るように定義され得る。最大またはしきいのアライメント期間は、受信クロック526におけるジッタを最小にするように定義され得る。
この例では、3つの信号1002、1004、1006は、回路1010の対応する入力1012、1014、1016に提供され、回路1010は、信号1002、1004、1006のうちの1つまたは複数を選択的に進ませるおよび/または遅延させること、ならびに出力1022、1024、1026において出力信号1032、1034、1036を作成することを行うように構成される。入力タイミング図1020に示すように、示された入力信号1002、1004、1006は、2つのシンボル間隔1040と1042との間の遷移1008を含む。第1のシンボル間隔1040において、信号1002、1004、1006は、{+1、-1、0}の値を有する「+x」のシンボル802に対応する(図8参照)。第2シンボル間隔1042において、信号1002、1004、1006は、{-1、0、+1}の値を有する「+z」のシンボル806に対応する。単に説明のために、「0」シグナリング状態と「+1」または「-1」シグナリング状態との間の遷移は最速の遷移であり、一方、「0」シグナリング状態への遷移は最遅の遷移であることが仮定され得る。いくつかの例では、シグナリング状態間の遷移の相対速度は異なることがある。
前進/遅延回路1010は、受信機が短縮された遷移間隔内で遷移を生成するように、最遅遷移信号を進めること、および/または最速遷移信号を遅延させることを行うように構成され得る。この例では、前進/遅延回路1010は、第3の信号1006上の遷移は受信機において最速遷移検出を作成する可能性が高いこと、第2の信号1004上の遷移は受信機において最遅遷移検出を作成する可能性が高いこと、第1の信号1002上の遷移は受信機において最速遷移検出も最遅遷移検出も作成しない可能性が高いことを決定し得る。一例では、前進/遅延回路1010は、3つの入力信号1002、1004、1006のバージョンである出力信号1032、1034、1036を提供し得、第2の信号1034における遷移はシンボル遷移1028に対して進められ、第3の信号はシンボル遷移1028に対して遅延される。いくつかの例では、第1の信号1032における遷移は、すべての出力信号1032、1034、1036上の遷移がシンボルクロックのエッジに接近して整列される受信機における遷移検出を作成するように、遅延されてよくまたは進められてよい。他の例では、3つの出力信号1032、1034および/または1036のうちの少なくとも1つは、遅延されることも進められることもなく、他の出力信号1032、1034、1036に適用される前進または遅延は、受信機によって使用されるシンボルクロックを考慮せずに遷移検出のアライメントを得るように計算される。すなわち、受信機に送信された信号1032、1034、1036のうちの1つまたは複数は、差動受信機602a、602bおよび602cによって受信されるときにエッジがより接近して整列され得るように、他の信号1032、1034、1036に対して進められるおよび/または遅延されることがある。いくつかの出力を進めることまたは遅らせることの決定は、シンボル遷移の前後の、生のシンボル値の状態に基づき得る。
図11は、マルチワイヤインターフェース上で送信されるべき信号1012、1014および1016に対して使用され得る前進/遅延回路1100の一例を示すブロック図である。前進/遅延回路1100は、図10の前進/遅延回路1010内に含まれ得る。信号1012、1014および1016の各々は、それぞれ、遅延セル1102a、1102bおよび1102cを通して処理される。一例では、各遅延セル1102a、1102bおよび1102cは、第1の入力信号1012に関してより詳細に説明するように、整数個の単位遅延期間を対応する入力信号1012、1014、1016に適用するように動作され得る。第1の入力信号1012は、複数の直列接続された遅延要素を含むマルチタップ遅延線1112に供給され、遅延要素は入力信号1012の漸進的に遅延されるバージョンを提供する。各遅延要素は、単位遅延期間と関連付けられ得る。マルチプレクサ1114は、入力信号1012の遅延されたバージョンを受信し、入力信号1012の遅延されたバージョンのうちの1つを出力信号1022として提供するように選択入力1110によって制御される。選択信号1110は、入力信号1012に加えられるべき遅延の単位の数に対応する2進数として提供され得る。いくつかの例では、マルチタップ遅延1112の遅延要素は、ゲートを通る関連付けられた伝搬遅延を有する1つまたは複数の組合せ論理ゲートを使用して実装され得る。他の例では、マルチタップ遅延1112の遅延要素は、フリップフロップを駆動するクロック信号の期間に対応する遅延を提供するフリップフロップを使用して実装され得る。他の例では、マルチタップ遅延1112の遅延要素は、アナログ遅延要素を使用して実装され得る。
マルチプレクサ1114は、決定論理1104によって提供される選択信号1110によって制御され得る。決定論理1104は、次のシンボル間隔1040に対応する3つの入力信号1012、1014、1016のシグナリング状態(図10参照)と、レジスタまたはフリップフロップ1106に記憶される、現在のシンボル間隔1042に対応する3つの出力信号1022、1024、1026のシグナリング状態とを比較し得る。決定論理1104は、シンボル1040、1042の間の境界において各ワイヤ310a、310b、310cに対して予想される信号遷移のタイプを決定し得、遷移領域904がしきいのまたは最大の期間を超えると予測され得るかどうかを決定し得る。決定論理1104は、3つの信号1012、1014、1016のうちの1つを処理する各セル1102a、1102bおよび1102c内のマルチプレクサ1114を制御するために、選択信号1110を提供し得る。一例では、プログラマブルセル1102a、1102bおよび1102cは、3つの信号1012、1014、1016の各々に対して設けられ得る。別の例では、プログラマブルセル1102a、1102bおよび1102cは、3つの信号1012、1014および/または1016のうちの2つに対して設けられてよく、他の信号1102a、1102bまたは1102cは、固定時間期間だけ遅延される。最後の例では、2つのセル1102a、1102bおよび/または1102cは、固定された遅延を有する第3の信号1012、1014または1016のタイミングに対して2つの信号1012、1014および/または1016のタイミングを調整するように使用され得る。
他の手法が実施されてもよい。一例では、1つまたは複数のドライバ308のうちの1つの「非駆動」出力が、必要な遷移を速やかに達成するために、遷移の開始時に高い駆動強度で選択的に駆動されてよい。この支援は、遷移中、遷移の完了後、および/またはケーブルにわたる往復時間が満了した後に取り除かれてよくまたは低減されてよい。「非駆動」出力ハードを一時的に駆動することで、ドライバにおける電力消費が低減され得る。「非駆動」出力を一時的に駆動することは、遷移中にエッジを進めることまたは遅らせることに加えて実施され得る。
図12は、第1の状態から第2の状態への可能な遷移およびシグナリング性能を改善するために適用され得るタイミング調整の簡略化された例を表す1組のタイミングチャート1200である。初期状態は、別の駆動状態、または非駆動状態への可能な遷移を含む、駆動状態とすることができる。タイミングチャート1202、1212および1222は、1組のチャート1250に示す信号遷移の前後に差動受信機602a、602bおよび602cにおいて測定可能な信号線310a、310bおよび310c(それぞれ、信号A、BおよびC)の間の差を示す。タイミングチャート1202および1252は、シンボル(+x)802からシンボル(-x)812への遷移に関係し、信号Aは+1状態から-1状態に遷移し、信号Bは-1状態から+1状態に遷移し、信号Cは0状態のままである。したがって、第1の差動受信機602aは、遷移1206の前に+2の差および遷移1206の後に-2の差を測定し得、第2の差動受信機602bは、遷移1204の前に-1の差および遷移1204の後に+1の差を測定し得、第3の差動受信機602cは、遷移1204の前に-1の差および遷移1204の後に+1の差を測定し得る。この例では、遷移1204と1206の両方は、最終の状態が駆動状態であることに起因する、時間的に近いゼロ交差を有する。
タイミングチャート1212および1254は、シンボル(+x)802からシンボル(+y)804への遷移に関係し、信号Aは、+1状態から0状態に遷移し、信号Bは、-1状態から+1状態に遷移し、信号Cは、0状態から-1状態に遷移する。したがって、第1の差動受信機602aは、遷移1216前の+2差、および遷移1216後の-1差を測定し得、第2の差動受信機602bは、遷移1214前の-1差、および遷移1214後の+2差を測定し得、第3の差動受信機602cは、遷移1218前の-1差、および遷移1218後の-1差(実質的に遷移なし)を測定し得る。この例では、遷移1214および1216は、かなりの時間期間だけ分離されたゼロ交差を有する。BC遷移1214が最終の駆動状態を有する2つの信号を伴い、AB遷移1216が最終の非駆動状態を有する1つの信号に関するので、差が発生し得る。補正動作が、エンコーダ306(図3参照)またはラインドライバ308などの他の回路の動作を介して送信機において行われ得る。一例では、信号Aの遷移の開始は、信号Bに対して信号Aの遷移を加速するために進められてよく1260、それによって、信号AとBとを比較する差動受信機602aのより速い出力遷移が得られる。信号Cの遷移の開始もまた、信号AとCの両方が変化し、差動受信機602cが信号AとCとを比較するので、過渡状態の発生を防止するために進められてよい1262。
タイミングチャート1222および1256は、シンボル(+x)802からシンボル(+z)806への遷移に関係し、信号Aは、+1状態から-1状態に遷移し、信号Bは、-1状態から0状態に遷移し、信号Cは、0状態から+1状態に遷移する。したがって、第1の差動受信機602aは、遷移1226前の+2差、および遷移1226後の-1差を測定し得、第2の差動受信機602bは、遷移1228前の-1差、および遷移1228後の-1差(実質的に遷移なし)を測定し得、第3の差動受信機602cは、遷移1224前の-1差、および遷移1224後の+2差を測定し得る。この例では、遷移1224および1226は、かなりの時間期間だけ分離されたゼロ交差を有する。差は、CA遷移1224がいずれも最終の駆動状態を有する信号AおよびCを伴い、AB遷移1226が最終の非駆動状態を有する1つの信号(B信号)を伴うことに起因する。補正動作が、一般的に、本明細書で開示するいくつかの態様に従って適合されるエンコーダ306、ドライバ308または他の回路によって、送信機において行われ得る。たとえば、信号Bの遷移の開始は、信号Aに対して信号Bの遷移を加速するために進められてよく1264、それによって、信号AとBとを比較する差動受信機602aのより速い出力遷移が得られる。信号Cの遷移の開始もまた、信号AとCの両方が変化し、差動受信機602cが信号AとBとを比較するので、過渡状態の発生を防止するために進められてよい1266。
図12に示す例は、+xから-xへ、+xから+yへ、および+xから+zへの3つの状態遷移に対する遷移のアライメントを説明する。これらの3つの状態遷移において発生する条件は、図8に示す30の可能な状態遷移のうちの18において存在し得、同様の補正動作が、これらの追加の状態遷移を加速するために送信機によって行われ得る。図示の例は、信号AおよびBが非駆動の0状態に遷移しているときのそれらの信号それぞれの前進1260および1264を説明する。いくつかの例では、送信機は、たとえば、状態遷移の検出を整列させるために、+xから+yへの遷移1254の間、「B」ドライバ出力の立上りエッジを遅延させ得る。送信機は、代替または追加として、非駆動である最終目標の状態を有する信号の立上りまたは立下りの時間を増加させ得る。たとえば、1つまたは複数のドライバ内のプリエンファシス回路が起動されてよく、または一時的により強いドライバが、最初に信号を非駆動状態に駆動するために使用されてもよい。同様の技法が、+xから+zへの状態遷移に適用されてよい。
信号A、Bおよび/またはCは、送信機内の信号の作成のタイミングを取るために使用される1つまたは複数のクロックを操作することによって選択的に進められてよい。一例では、1つまたは複数のより少ないクロックサイクルが、遷移の加速を引き起こすために遷移の前に、1つのワイヤ310a、310bまたは310cの状態の持続時間をカウントするときに使用されることがある。別の例では、1つまたは複数のクロックサイクルが、遷移を遅延させるために遷移の前に、1つのワイヤ310a、310bまたは310cの状態の持続時間に追加されることがある。一般的に、送信機は、信号遷移の開始を遅延または加速させるために追加または除外されるクロックサイクルを考慮に入れるために、後続のシンボルのタイミングを調整し得る。
非駆動状態に遷移するワイヤ310a、310bまたは310cを伴う遷移時間は、最初にワイヤ310a、310bまたは310cを非駆動状態の方に駆動することによって加速され得る。いくつかの例では、非駆動状態は、ワイヤ310a、310bおよび/または310cを所定の「自然な」電圧レベルの方に引っ張るために、受動または能動の構成要素を使用して得られ得る。
図13は、本明細書で開示する1つまたは複数の機能を実行するように構成され得る処理回路1302を採用する装置のためのハードウェア実装形態の簡略化された例を示す概念図1300である。本開示の様々な態様によれば、3相クロック復元遅延較正のための本明細書で開示する要素、または要素の任意の部分、または要素の任意の組合せは、処理回路1302を使用して実装することができる。処理回路1302は、ハードウェアモジュールとソフトウェアモジュールの何らかの組合せによって制御される1つまたは複数のプロセッサ1304を含むことができる。プロセッサ1304の例には、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、状態機械、シーケンサ、ゲート論理、個別ハードウェア回路、および本開示全体にわたって説明される様々な機能を実行するように構成された他の適切なハードウェアが含まれる。1つまたは複数のプロセッサ1304は、特定の機能を実行し、ソフトウェアモジュール1316のうちの1つによって構成され、増強され、または制御され得る専用プロセッサを含み得る。たとえば、処理回路1302は、1つまたは複数のワイヤレスネットワーク上の送信のためのデータの符号化および復号を処理するように適合されたプロセッサとして機能するように構成され得る。1つまたは複数のプロセッサ1304は、初期化の間ロードされるソフトウェアモジュール1316の組合せによって構成され得、動作の間、1つまたは複数のソフトウェアモジュール1316のロードまたはアンロードを行うことによってさらに構成され得る。
図示の例では、処理回路1302は、バス1310によって概略的に表されるバスアーキテクチャを用いて実装されてもよい。バス1310は、処理回路1302の具体的な用途および全体的な設計制約に応じて、任意の数の相互接続するバスならびにブリッジを含み得る。バス1310は、1つまたは複数のプロセッサ1304およびストレージ1306を含む様々な回路を結びつける。ストレージ1306は、メモリデバイスおよび大容量記憶デバイスを含み得、本明細書ではコンピュータ可読媒体と呼ばれ得る。バス1310は、様々な他の回路、たとえばタイミングソース、タイマー、周辺機器、電圧調整器、および電動管理回路をリンクすることもできる。バスインターフェース1308は、バス1310とトランシーバ1312との間のインターフェースを与え得る。トランシーバ1312は、送信媒体を通して様々な他の装置と通信するための手段を提供する。装置の性質に応じて、ユーザインターフェース1318(たとえば、キーパッド、ディスプレイ、スピーカ、マイクロホン、ジョイスティック)も設けられてもよく、直接またはバスインターフェース1308を介して、バス1310に通信可能に結合され得る。
プロセッサ1304は、バス1310の管理、およびストレージ1306を含むコンピュータ可読媒体に記憶されたソフトウェアの実行を含み得る全体的な処理に関与し得る。この点で、処理回路1302は、プロセッサ1304を含み、本明細書で開示する方法、機能および技法のうちの任意のものを実装するために使用され得る。ストレージ1306は、ソフトウェアを実行するとき、プロセッサ1304によって操作されるデータを記憶するために使用され得、ソフトウェアは、本明細書で開示する方法のうちの任意のものを実装するように構成され得る。
処理回路1302における1つまたは複数のプロセッサ1304は、ソフトウェアを実行することができる。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれるか、または他の名称で呼ばれるかどうかにかかわらず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行可能ファイル、実行スレッド、プロシージャ、機能、アルゴリズムなどを意味するように広く解釈されるべきである。ソフトウェアは、コンピュータ可読の形でストレージ1306または外部コンピュータ可読媒体に常駐し得る。コンピュータ可読媒体および/またはストレージ1306は、非一時的コンピュータ可読媒体であり得る。非一時的コンピュータ可読媒体は、例として、磁気記憶デバイス(たとえば、ハードディスク、フロッピー（登録商標）ディスク、磁気ストリップ)、光ディスク(たとえば、コンパクトディスク(CD)またはデジタル多目的ディスク(DVD))、スマートカード、フラッシュメモリデバイス(たとえば、「フラッシュドライブ」、カード、スティック、またはキードライブ)、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、プログラマブルROM(PROM)、消去可能PROM(EPROM)、電気的消去可能PROM(EEPROM)、レジスタ、取り外し可能ディスク、ならびにコンピュータがアクセスし、読み取ることができるソフトウェアおよび/または命令を保存するための任意の他の適切な媒体を含む。また、コンピュータ可読媒体および/またはストレージ1306は、例として、搬送波、伝送路、ならびに、コンピュータがアクセスし読み取ることができるソフトウェアおよび/または命令を送信するための任意の他の適切な媒体も含み得る。コンピュータ可読媒体および/またはストレージ1306は、処理回路1302の中に、プロセッサ1304の中に、または処理回路1302の外に常駐し得、または処理回路1302を含む複数のエンティティにわたって分散され得る。コンピュータ可読媒体および/またはストレージ1306は、コンピュータプログラム製品において具現化することができる。例として、コンピュータプログラム製品は、パッケージング材料内のコンピュータ可読媒体を含む場合がある。当業者は、特定の適用例および全体的なシステムに課された設計制約全体に応じて、本開示全体にわたって提示された記載の機能を最も良く実装する方法を認識されよう。
ストレージ1306は、ロード可能なコードセグメント、モジュール、アプリケーション、プログラムなどにおいて維持され、および/または編成されるソフトウェアを維持することができ、これは、本明細書ではソフトウェアモジュール1316と呼ばれ得る。ソフトウェアモジュール1316の各々は、処理回路1302にインストールまたはロードされ、1つまたは複数のプロセッサ1304によって実行されると、1つまたは複数のプロセッサ1304の動作を制御する実行時画像1314に寄与する命令およびデータを含み得る。実行されると、いくつかの命令は、処理回路1302に、本明細書で説明するいくつかの方法、アルゴリズム、およびプロセスに従って機能を実行させることができる。
ソフトウェアモジュール1316のうちのいくつかは、処理回路1302の初期化の間にロードされ得、これらのソフトウェアモジュール1316は、本明細書で開示する様々な機能の性能を可能にするように処理回路1302を構成することができる。たとえば、いくつかのソフトウェアモジュール1316は、プロセッサ1304の内部デバイスおよび/または論理回路1322を構成することができ、たとえばトランシーバ1312、バスインターフェース1308、ユーザインターフェース1318、タイマー、数学的コプロセッサなどの外部デバイスへのアクセスを管理することができる。ソフトウェアモジュール1316は、割込みハンドラおよびデバイスドライバと対話する、および処理回路1302によって提供される様々なリソースへのアクセスを制御する制御プログラムおよび/またはオペレーティングシステムを含み得る。リソースは、メモリ、処理時間、トランシーバ1312へのアクセス、ユーザインターフェース1318などを含み得る。
処理回路1302の1つまたは複数のプロセッサ1304は、多機能とすることができ、それによって、ソフトウェアモジュール1316のいくつかは、ロードされ、異なる機能または同じ機能の異なるインスタンスを実行するように構成される。1つまたは複数のプロセッサ1304は、さらに、たとえば、ユーザインターフェース1318、トランシーバ1312、およびデバイスドライバからの入力に応答して開始される背景タスクを管理するように適合され得る。複数の機能の性能をサポートするために、1つまたは複数のプロセッサ1304は、マルチタスク環境を提供するように構成され得、それによって、複数の機能の各々は、必要または要望に応じて1つまたは複数のプロセッサ1304によってサービスされる1組のタスクとして実装される。一例では、マルチタスク環境は、異なるタスク間にプロセッサ1304の制御を渡す時分割プログラム1320を使用して実装され得、それによって、各タスクは、任意の顕著な動作の完了後、および/または、たとえば割込みなどの入力に応答して、時分割プログラム1320に1つまたは複数のプロセッサ1304の制御を戻す。タスクが1つまたは複数のプロセッサ1304の制御を有するとき、処理回路は、事実上、制御タスクに関連した機能によって対処されるために特化されている。時分割プログラム1320は、オペレーティングシステム、ラウンドロビンベースで制御を伝達するメインループ、機能の優先順位に従って1つまたは複数のプロセッサ1304の制御を割り振る機能、および/または1つまたは複数のプロセッサ1304の制御を処理機能に提供することによって、外部のイベントに答える割込み駆動メインループを含み得る。
図14は、本発明のいくつかの態様による符号化方法を示すフローチャートである。方法は、装置の構成要素であり得るデバイス202、230によって実施され得る。ステップ1402において、デバイス202、230は、3つ以上のコネクタ上で送信されるべき複数のシンボルの中の連続的なシンボルの各ペア間の差を決定し得る。連続的なシンボルの各ペア間の差は、3つ以上のコネクタのシグナリング状態に関連することがある。3つ以上のコネクタは少なくとも3つのワイヤを含み得、少なくとも1つのワイヤは、各シンボルを送信する間に非駆動状態である。
level
ステップ1404において、デバイス202、230は、差に基づいて連続的なシンボルのペア間のシンボル境界における遷移間隔の持続時間を推定し得る。
ステップ1406において、デバイス202、230は、遷移間隔の持続時間がしきいの期間を超えると推定されるときに遷移間隔の持続時間を低減するために、3つ以上のコネクタの1つまたは複数のドライバの動作を修正し得る。各シンボルは、3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義し得る。デバイス202、230は、受信機内の状態遷移検出回路の2つ以上の出力の時間的アライメントを引き起こすことによって1つまたは複数のドライバの動作を修正し得る。状態遷移検出回路は、3つ以上のコネクタの異なるペアのシグナリング状態を比較するように構成され得る。時間的アライメントを引き起こすステップは、しきいの期間より少ない時間期間内に遷移を発生させるステップを含み得る。
一例では、デバイス202、230は、ドライバに、対応する状態遷移が第2のコネクタ上で開始される前に第1のコネクタ上で状態遷移を開始させるための1つまたは複数の遅延を構成することによって1つまたは複数のドライバの動作を修正し得る。
別の例では、デバイス202、230は、ドライバに、対応する状態遷移が第2のコネクタ上で開始された後に第1のコネクタ上で状態遷移を開始させるための1つまたは複数の遅延を構成することによって1つまたは複数のドライバの動作を修正し得る。
別の例では、デバイス202、230は、ドライバに、第2のコネクタ上の対応する状態遷移の開始に対して、第1のコネクタ上の状態遷移の開始を遅延させるかまたは進ませるための1つまたは複数の遅延を構成することによって1つまたは複数のドライバの動作を修正し得る。
別の例では、デバイス202、230は、遷移間隔の持続時間がしきいの期間を超えると推定されるときに少なくとも1つのコネクタ上の状態遷移の開始を遅延させるかまたは進ませることによって1つまたは複数のドライバの動作を修正し得る。デバイス202、230は、遷移間隔の持続時間がしきいの期間より少ないと推定されるときに3つ以上のコネクタ上の状態遷移を遅延させるかまたは進ませることを控えることがある。
別の例では、デバイス202、230は、遷移間隔の持続時間がしきいの期間を超えると推定されるときに遷移間隔の少なくとも一部の間、1つのコネクタをアクティブに駆動することによって1つまたは複数のドライバの動作を修正し得る。デバイス202、230は、遷移間隔の持続時間がしきいの期間より少ないと推定されるときに、連続的なシンボルのペアの第2のシンボルが送信される間、1つのコネクタを駆動することを控えることがある。
一例では、デバイス202、230は、シンボル境界に対する3つ以上のコネクタの各々に対するシグナリング状態遷移時間を決定することと、シンボル境界と受信機における複数の差動受信機の各々の出力における遷移との間の遅延を推定することとによって、遷移間隔の持続時間を推定し得る。複数の差動受信機の各々は、3つ以上のコネクタの異なるペアに結合され得る。
図15は、処理回路1502を用いる装置のためのハードウェア実装の簡略化された例を示す図1500である。処理回路1502は、バス1520によって一般的に表されるバスアーキテクチャを用いて実装することができる。バス1520は、処理回路1502の具体的な用途および全体的な設計制約に応じて、任意の数の相互接続するバスならびにブリッジを含み得る。バス1520は、プロセッサ1516と、モジュールまたは回路1504、1506および1508と、コネクタまたはワイヤ1514を駆動するように構成可能なラインドライバ1512と、コンピュータ可読記憶媒体1518とによって表される、1つもしくは複数のプロセッサおよび/またはハードウェアモジュールを含めて、様々な回路を一緒につなぐ。バス1520は、様々な他の回路、たとえばタイミングソース、周辺機器、電圧調整器、および電動管理回路をリンクすることもできる。一例では、バス1520は、受信クロックを生成し、マルチワイヤインターフェース1514からシンボルを捕捉するためにラインインターフェース回路1512と協働し得るCDR回路1524へのアクセスを提供する。
プロセッサ1516は、マイクロプロセッサ、コントローラ、デジタル信号プロセッサ、シーケンサ、状態機械などを含み得る。プロセッサ1516は、コンピュータ可読記憶媒体1518上に記憶されたソフトウェアの実行を含む全般的な処理を受け持つ。ソフトウェアは、プロセッサ1516によって実行されるとき、処理回路1502に任意の特定の装置の上記で説明した様々な機能を実行させる。コンピュータ可読記憶媒体1518は、ソフトウェアを実行するときにプロセッサ1516によって操作されるデータを記憶するために使用されてもよい。処理回路1502は、モジュール1504、1506、1508、および1510のうちの少なくとも1つをさらに含む。モジュール1504、1506、1508、および/または1510は、コンピュータ可読記憶媒体1518に存在する/記憶される、プロセッサ1516内で動作しているソフトウェアモジュール、プロセッサ1516に結合された1つもしくは複数のハードウェアモジュール、またはそれらの何らかの組合せとすることができる。
一構成では、ワイヤレス通信のための装置1500は、3つ以上のコネクタ1514上で送信されるべき複数のシンボル中の連続的なシンボルの各ペア間の、3つ以上のコネクタ1514のシグナリング状態に関連する差を決定するように構成されたモジュールまたは回路1504と、その差に基づいて連続的なシンボルのペア間のシンボル境界における遷移間隔の持続時間を推定するように構成されたモジュールまたは回路1506と、遷移間隔の持続時間がしきいの期間を超えると推定されるときに遷移間隔の持続時間を低減するために、3つ以上のコネクタの1つまたは複数のドライバの動作を修正するように構成されたモジュールまたは回路1510とを含む。各シンボルは、3つ以上のコネクタの各々に対する少なくとも3つのシグナリング状態のうちの1つを定義し得る。装置1500は、3つ以上のコネクタ1514を介して送信されたデータを符号化および/または復号するためのモジュールおよび/または回路1508、ならびに3つ以上のコネクタ1514上でシンボルを受信および/または送信するために使用されるCDR1524または他の回路を含み得る。上述のモジュールまたは回路1504、1506、1508、1510は、たとえば、プロセッサ206または236、物理レイヤドライバ210または240、ならびに記憶媒体208および238のいくつかの組合せとして動作するように構成された処理回路1302(図13参照)を使用して実装され得る。
開示されたプロセスにおけるステップの特定の順序または階層は、例示的な手法の一例であることを理解されたい。設計上の選好に基づいて、プロセスにおけるステップの特定の順序または階層は再構成され得ることを理解されたい。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されることを意味するものではない。
前述の説明は、当業者が本明細書に説明された様々な態様を実施することを可能にするように与えられる。これらの態様の様々な修正形態は、当業者に容易に明らかになり、本明細書に定められた一般的な原理は、他の態様に適用することができる。したがって、特許請求の範囲は本明細書に示された態様に限定されるものではなく、文言通りの特許請求の範囲に整合するすべての範囲を与えられるべきであり、単数の要素への言及は、そのように明記されていない限り、「唯一無二の」を意味するものではなく、「1つまたは複数の」を意味するものである。別段に明記されていない限り、「いくつかの」という用語は1つまたは複数を指す。当業者に知られているまたは後で知られることになる、本開示全体にわたって説明した様々な態様の要素の構造的および機能的なすべての均等物は、参照により本明細書に明確に組み込まれ、特許請求の範囲によって包含されることが意図される。その上、本明細書で開示する内容は、そのような開示が特許請求の範囲で明記されているかどうかにかかわりなく、公に供することは意図されていない。いかなるクレーム要素も、要素が「ための手段」という語句を使用して明確に列挙されていない限り、ミーンズプラスファンクションとして解釈されるべきではない。
100 装置
102 処理回路
106 通信トランシーバ
108 特定用途向けIC(ASIC)
110 アプリケーションプログラミングインターフェース(API)
112 メモリ
114 ローカルデータベース
122 アンテナ
124 ディスプレイ
126 キーパッド
128 スライダースイッチ
200 装置
202 ICデバイス
204 ワイヤレストランシーバ
206 プロセッサ
208 記憶媒体
210 物理レイヤドライバ
214 アンテナ
220 通信リンク
222 チャネル
224 チャネル
226 チャネル
230 ICデバイス
232 ディスプレイコントローラ
234 カメラコントローラ
236 プロセッサ
238 記憶媒体
240 物理レイヤドライバ
300 MワイヤN相極性エンコーダ
302 マッパー
304 並直列変換器
306 Mワイヤ相エンコーダ
308 ドライバ
310a、310b、310c 信号ワイヤ
310 コネクタ
312 シンボル
314 電流入力シンボル
316a、316b、316c 信号
400 タイミングチャート
402 曲線
404 曲線
406 曲線
408 極性
410 位相遷移
412 データ
414 時間
450 回路状態図
452、452' 時計回りの方向
454、454' 反時計回りの方向
500 デコーダ
502 差動受信機
504 ワイヤ状態デコーダ
506 直列並列変換器
508 デマッパ
510 FIFO
514 シンボル
516 シンボル
518 出力データ
520 出力データ
524 CDR
526 クロック
602a 第1の差動受信機
602b 第2の差動受信機
602c 第3の差動受信機
604 状態変化検出回路
606 クロック発生回路
608 受信クロック
622 マーカー
624 マーカー
626 マーカー
630 シンボル捕捉ウィンドウ
630a、630b、630c、630d、630e、630f、630g 可変の捕捉ウィンドウ
650 タイミングチャート
700 例
702 第1のシンボル(Symn)
704 第2のシンボル(Symn+1)
706 第3のシンボル(Symn+2)
708 第4のシンボル(Symn+3)
712 第1の遅延
714 第2の遅延
716 第3の遅延
718 しきい値電圧
720 しきい値電圧
722 時間
724 時間
726 時間
800 状態図
802 N相シンボル状態
804 N相シンボル状態
806 N相シンボル状態
812 N相シンボル状態
814 N相シンボル状態
816 N相シンボル状態
820 状態要素
822 シグナリング状態を示すフィールド
824 ワイヤ電圧の減算の結果を示すフィールド
902 シンボル間隔
904 信号遷移領域
906 開眼
908 シンボル境界
910 シンボル境界
912 端部
914 終端
916 時間
1000 遷移の前進および遅延のいくつかの態様を示す簡略図
1002 入力信号
1004 入力信号
1006 入力信号
1008 遷移
1010 前進/遅延回路、モジュール
1012 入力、信号
1014 入力、信号
1016 入力、信号
1020 入力タイミング図
1022 出力
1024 出力
1026 出力
1028 シンボル遷移
1032 出力信号
1034 出力信号
1036 出力信号
1040 シンボル間隔
1042 シンボル間隔
1100 前進/遅延回路
1102a 遅延セル、プログラマブルセル
1102b 遅延セル、プログラマブルセル
1102c 遅延セル、プログラマブルセル
1104 決定論理
1106 フリップフロップ
1110 選択信号
1112 マルチタップ遅延
1114 マルチプレクサ
1202 タイミングチャート
1204 遷移
1206 遷移
1212 タイミングチャート
1214 遷移
1216 遷移
1218 遷移
1222 タイミングチャート
1224 遷移
1226 遷移
1228 遷移
1252 タイミングチャート
1254 タイミングチャート
1256 タイミングチャート
1300 概念図
1302 処理回路
1304 プロセッサ
1306 ストレージ
1308 バスインターフェース
1310 バス
1312 トランシーバ
1314 実行時画像
1316 ソフトウェアモジュール
1318 ユーザインターフェース
1320 時分割プログラム
1322 論理回路
1500 装置
1502 処理回路
1504 モジュール
1506 モジュール
1508 モジュール
1510 モジュール
1512 ラインドライバ
1514 ワイヤ
1516 プロセッサ
1518 コンピュータ可読記憶媒体
1520 バス
1524 CDR

Claims (30)

  1. データ通信のための方法であって、
    通信リンクで送信される連続的なシンボルのペアの間の前記通信リンクの３つのワイヤのシグナリング状態における遷移を決定するステップであって、各シンボルは、前記通信リンクの前記３つのワイヤの異なるシグナリング状態を定義する、ステップと、
    シグナリング状態の前記遷移が、信号が送信される対応するワイヤのシグナリング状態の変化を含むとき、前記３つのワイヤのシグナリング状態の前記遷移の前にドライバ強度を選択的に増大させるステップと、
    を含み、
    連続的なシンボルの前記ペアにおける第１のシンボルの送信の間に、前記３つのワイヤの第１のワイヤおよび前記３つのワイヤの第２のワイヤは互いと異なる極性を有する電圧レベルにあり、
    連続的なシンボルの前記ペアにおける第２のシンボルの送信の間に、前記３つのワイヤの前記第１のワイヤおよび第３のワイヤは互いと異なる極性を有する前記電圧レベルにある、
    方法。
  2. 前記第１のシンボルの送信の間に、前記第３のワイヤは、前記第１のワイヤおよび前記第２のワイヤの電圧レベルとの間の実質的に中間にある電圧を有する、請求項１に記載の方法。
  3. 前記対応するワイヤのシグナリング状態における前記変化が前記信号の極性変化を含むとき、ドライバ強度が増大される、請求項１に記載の方法。
  4. 前記対応するワイヤのシグナリング状態における前記変化が前記信号の極性変化を含まないとき、ドライバ強度が増大されない、請求項１に記載の方法。
  5. 前記第１のシンボルの送信が終了する前に、１つのワイヤでの前記第２のシンボルの送信を開始するステップをさらに含む、請求項１に記載の方法。
  6. 前記第１のシンボルの送信が終了した後に、１つのワイヤでの前記第２のシンボルの送信を開始するステップをさらに含む、請求項１に記載の方法。
  7. ドライバ強度は増大されるかまたは増大されない前記遷移後の３つのワイヤ全てのシグナリング状態に基づいて、請求項１に記載の方法。
  8. 前記３つのワイヤにおけるワイヤの各ペアの相対的なシグナリング状態の変化に基づいて、ドライバ強度は増大されるかまたは増大されない、請求項７に記載の方法。
  9. ３つのワイヤ全てのシグナリング状態の変化に基づいて、ドライバ強度は増大されるかまたは増大されない、請求項７に記載の方法。
  10. ドライバ強度を増大するステップは、連続的なシンボルの前記ペアの間の前記通信リンクの前記３つのワイヤのシグナリング状態における遷移のタイプの予備知識に基づいて、プリエンファシスを１つまたは複数のドライバ出力に追加するステップを含む、請求項７に記載の方法。
  11. 通信リンクで送信される連続的なシンボルのペアの間の前記通信リンクの３つのワイヤのシグナリング状態における遷移を決定するための手段であって、各シンボルは、前記通信リンクの前記３つのワイヤの異なるシグナリング状態を定義する、手段と、
    シグナリング状態の前記遷移が、信号が送信される対応するワイヤのシグナリング状態の変化を含むとき、前記３つのワイヤのシグナリング状態の前記遷移の前にドライバ強度を選択的に増大させるための手段と、
    を備え、
    連続的なシンボルの前記ペアにおける第１のシンボルの送信の間に、前記３つのワイヤの第１のワイヤおよび前記３つのワイヤの第２のワイヤは互いと異なる極性を有する電圧レベルにあり、
    連続的なシンボルの前記ペアにおける第２のシンボルの送信の間に、前記３つのワイヤの前記第１のワイヤおよび第３のワイヤは互いと異なる極性を有する前記電圧レベルにある、
    装置。
  12. 前記第１のシンボルの送信の間に、前記第３のワイヤは、前記第１のワイヤおよび前記第２のワイヤの電圧レベルとの間の実質的に中間にある電圧を有する、請求項１１に記載の装置。
  13. 前記対応するワイヤのシグナリング状態における前記変化が前記信号の極性変化を含むとき、ドライバ強度が増大され、前記対応するワイヤのシグナリング状態における前記変化が前記信号の極性変化を含むとき、ドライバ強度が増大される、請求項１１に記載の装置。
  14. 前記第１のシンボルの送信が終了する前または後に、１つのワイヤでの前記第２のシンボルの送信を選択的に開始するための手段をさらに備える、請求項１１に記載の装置。
  15. 前記遷移後の３つのワイヤ全てのシグナリング状態に基づいて、ドライバ強度は増大されるかまたは増大されない、請求項１１に記載の装置。
  16. 前記３つのワイヤにおけるワイヤの各ペアの相対的なシグナリング状態の変化に基づいて、ドライバ強度は増大されるかまたは増大されない、請求項１１に記載の装置。
  17. ３つのワイヤ全てのシグナリング状態の変化に基づいて、ドライバ強度は増大されるかまたは増大されない、請求項１６に記載の装置。
  18. ドライバ強度を選択的に増大するための前記手段は、連続的なシンボルの前記ペアの間の前記通信リンクの前記３つのワイヤのシグナリング状態における遷移のタイプの予備知識に基づいて、プリエンファシスを１つまたは複数のドライバ出力に追加するように構成される、請求項１６に記載の装置。
  19. 通信リンクで送信される連続的なシンボルのペアの間の前記通信リンクの３つのワイヤのシグナリング状態における遷移を決定し、
    シグナリング状態の前記遷移が、信号が送信される対応するワイヤのシグナリング状態の変化を含むとき、前記３つのワイヤのシグナリング状態の前記遷移の前にドライバ強度を選択的に増大させる、
    ように構成された処理回路を備え、
    各シンボルは、前記通信リンクの前記３つのワイヤの異なるシグナリング状態を定義し、
    連続的なシンボルの前記ペアにおける第１のシンボルの送信の間に、前記３つのワイヤの第１のワイヤおよび前記３つのワイヤの第２のワイヤは互いと異なる極性を有する電圧レベルにあり、
    連続的なシンボルの前記ペアにおける第２のシンボルの送信の間に、前記３つのワイヤの前記第１のワイヤおよび第３のワイヤは互いと異なる極性を有する前記電圧レベルにある、
    装置。
  20. 前記対応するワイヤのシグナリング状態における前記変化が前記信号の極性変化を含むとき、ドライバ強度が増大され、前記対応するワイヤのシグナリング状態における前記変化が前記信号の極性変化を含むとき、ドライバ強度が増大される、請求項１９に記載の装置。
  21. 前記処理回路は、前記第１のシンボルの送信が終了する前または後に１つのワイヤでの前記第２のシンボルの送信を選択的に開始するように構成される、請求項１９に記載の装置。
  22. 前記処理回路は、前記第１のシンボルの送信が終了する前に前記第２のシンボルの前記送信を開始することによって、前記信号をプリエンファシスするように構成される、請求項１９に記載の装置。
  23. 前記３つのワイヤにおけるワイヤの各ペアの相対的なシグナリング状態の変化に基づいて、ドライバ強度は増大されるかまたは増大されない、請求項１９に記載の装置。
  24. 前記処理回路は、連続的なシンボルの前記ペアの間の前記通信リンクの前記３つのワイヤのシグナリング状態における遷移のタイプの予備知識に基づいて、プリエンファシスを１つまたは複数のドライバ出力に追加するように構成される、請求項１９に記載の装置。
  25. 少なくとも１つの処理回路により実行されたとき、前記少なくとも１つの処理回路に、
    通信リンクで送信される連続的なシンボルのペアの間の前記通信リンクの３つのワイヤのシグナリング状態における遷移を決定させ、
    シグナリング状態の前記遷移が、信号が送信される対応するワイヤのシグナリング状態の変化を含むとき、前記３つのワイヤのシグナリング状態の前記遷移の前にドライバ強度を選択的に増大させる、
    １つまたは複数の命令を備えたプロセッサ可読記憶媒体であって、
    各シンボルは、前記通信リンクの前記３つのワイヤの異なるシグナリング状態を定義し、
    連続的なシンボルの前記ペアにおける第１のシンボルの送信の間に、前記３つのワイヤの第１のワイヤおよび前記３つのワイヤの第２のワイヤは互いと異なる極性を有する電圧レベルにあり、
    連続的なシンボルの前記ペアにおける第２のシンボルの送信の間に、前記３つのワイヤの前記第１のワイヤおよび第３のワイヤは互いと異なる極性を有する前記電圧レベルにある、
    プロセッサ可読記憶媒体。
  26. 前記第１のシンボルの送信の間に、前記第３のワイヤは、前記第１のワイヤおよび前記第２のワイヤの電圧レベルとの間の実質的に中間にある電圧を有する、請求項２５に記載の記憶媒体。
  27. 前記対応するワイヤのシグナリング状態における前記変化が前記信号の極性変化を含むとき、ドライバ強度が増大される、請求項２５に記載の記憶媒体。
  28. 前記少なくとも１つの処理回路に、前記第１のシンボルの送信が終了する前に１つのワイヤでの前記第２のシンボルの送信を開始させる命令をさらに備える、請求項２５に記載の記憶媒体。
  29. 前記少なくとも１つの処理回路に、前記第１のシンボルの送信が終了した後に、１つのワイヤでの前記第２のシンボルの送信を開始させる命令をさらに備える、請求項２５に記載の記憶媒体。
  30. 前記少なくとも１つの処理回路に、連続的なシンボルの前記ペアの間の前記通信リンクの前記３つのワイヤのシグナリング状態における遷移のタイプの予備知識に基づいて、プリエンファシスを１つまたは複数のドライバ出力に追加させる命令をさらに備える、請求項２５に記載の記憶媒体。
JP2018018040A 2013-08-08 2018-02-05 Ｎ相信号遷移アライメント Active JP6568247B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361863695P 2013-08-08 2013-08-08
US61/863,695 2013-08-08
US14/453,346 2014-08-06
US14/453,346 US9276731B2 (en) 2013-08-08 2014-08-06 N-phase signal transition alignment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016227656A Division JP6286513B2 (ja) 2013-08-08 2016-11-24 Ｎ相信号遷移アライメント

Publications (2)

Publication Number Publication Date
JP2018082504A true JP2018082504A (ja) 2018-05-24
JP6568247B2 JP6568247B2 (ja) 2019-08-28

Family

ID=52448676

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016533432A Active JP6054586B2 (ja) 2013-08-08 2014-08-07 Ｎ相信号遷移アライメント
JP2016227656A Expired - Fee Related JP6286513B2 (ja) 2013-08-08 2016-11-24 Ｎ相信号遷移アライメント
JP2018018040A Active JP6568247B2 (ja) 2013-08-08 2018-02-05 Ｎ相信号遷移アライメント

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016533432A Active JP6054586B2 (ja) 2013-08-08 2014-08-07 Ｎ相信号遷移アライメント
JP2016227656A Expired - Fee Related JP6286513B2 (ja) 2013-08-08 2016-11-24 Ｎ相信号遷移アライメント

Country Status (7)

Country Link
US (3) US9276731B2 (ja)
EP (2) EP3330865A1 (ja)
JP (3) JP6054586B2 (ja)
KR (2) KR101650687B1 (ja)
CN (1) CN105453067B (ja)
TW (3) TWI569580B (ja)
WO (1) WO2015021257A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231790B2 (en) * 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US8860594B2 (en) * 2012-05-17 2014-10-14 Brilliant Points, Inc. System and method for digital signaling
US9276731B2 (en) 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
JP6369137B2 (ja) 2014-05-30 2018-08-08 ソニー株式会社 送信装置、受信装置、および通信システム
US9215063B2 (en) * 2013-10-09 2015-12-15 Qualcomm Incorporated Specifying a 3-phase or N-phase eye pattern
US9154130B2 (en) * 2014-01-14 2015-10-06 Analog Devices, Inc. Four-state input detection circuitry
US9148198B1 (en) * 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY
US9621332B2 (en) * 2015-04-13 2017-04-11 Qualcomm Incorporated Clock and data recovery for pulse based multi-wire link
US9553635B1 (en) * 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US9812057B2 (en) 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
JP6665441B2 (ja) * 2015-08-10 2020-03-13 ソニー株式会社 送信装置、受信装置、および通信システム
US9485080B1 (en) * 2015-09-01 2016-11-01 Qualcomm Incorporated Multiphase clock data recovery circuit calibration
TWI748976B (zh) 2016-02-02 2021-12-11 日商新力股份有限公司 發送裝置及通信系統
TWI722090B (zh) * 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
TWI787166B (zh) * 2016-03-01 2022-12-21 日商新力股份有限公司 信號之發送裝置、信號之發送方法及通信系統
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
US10698522B2 (en) * 2016-04-27 2020-06-30 Qualcomm Incorporated Variable rate display interfaces
JP6540610B2 (ja) * 2016-06-13 2019-07-10 株式会社村田製作所 伝送特性測定方法及び伝送特性測定装置
WO2018004101A1 (ko) * 2016-06-27 2018-01-04 엘지전자(주) 무선 통신 시스템에서 심볼 간 위상 회전을 이용하여 추가 정보를 송수신하기 위한 방법 및 이를 위한 장치
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
EP3529956B1 (en) * 2016-10-24 2021-07-21 Qualcomm Incorporated Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols
TW201830940A (zh) * 2017-02-08 2018-08-16 陳淑玲 三線式傳輸的穿戴裝置
KR20210089811A (ko) * 2020-01-08 2021-07-19 삼성전자주식회사 외부 신호에 기초하여, 전력 모드의 변경을 감지하는 전자 장치
US11463233B2 (en) * 2020-05-21 2022-10-04 Qualcomm Incorporated Unit interval jitter improvement in a C-PHY interface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094489A (ja) * 2000-09-18 2002-03-29 Hitachi Ltd データ伝送回路
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
WO2007125963A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
JP2009077099A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 信号送信機、信号受信機及び多重差動伝送システム

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468787A (en) 1981-11-09 1984-08-28 Lear Siegler, Inc. Ternary data transmission system
US7190284B1 (en) * 1994-11-16 2007-03-13 Dye Thomas A Selective lossless, lossy, or no compression of data based on address range, data type, and/or requesting agent
US5905716A (en) * 1996-12-09 1999-05-18 Ericsson, Inc. Asynchronous full duplex communications over a single channel
US5872819A (en) * 1997-02-19 1999-02-16 Motorola, Inc. Method and apparatus for facilitating symbol timing acquisition in a data communication receiver
US6055117A (en) * 1998-06-09 2000-04-25 Hewlett-Packard Company Systems and method having data encoded with edge placement equalization
US6577687B2 (en) * 1998-12-23 2003-06-10 Maxtor Corporation Method for transmitting data over a data bus with minimized digital inter-symbol interference
US6724830B2 (en) * 1999-10-14 2004-04-20 Tropian, Inc. High efficiency line driver for high crest-factor signals such as DMT/ADSL signals
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
JP3603732B2 (ja) * 2000-03-16 2004-12-22 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7961832B2 (en) * 2001-12-28 2011-06-14 Texas Instruments Incorporated All-digital symbol clock recovery loop for synchronous coherent receiver systems
US6998892B1 (en) 2002-02-13 2006-02-14 Rambus Inc. Method and apparatus for accommodating delay variations among multiple signals
US7092472B2 (en) 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US6871156B2 (en) * 2003-04-30 2005-03-22 The Boeing Company Smart connector patch panel
US7339502B2 (en) 2003-10-22 2008-03-04 Nxp B.V. Method and device for transmitting data over a plurality of transmission lines
JP2005227718A (ja) 2004-02-16 2005-08-25 Daikin Ind Ltd 微細パターン形成方法
US7308048B2 (en) 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery
EP1737174B1 (en) * 2004-04-16 2015-05-27 Thine Electronics, Inc. Transmitter circuit, receiver circuit, data transmitting method and system
US7212035B2 (en) 2005-02-11 2007-05-01 International Business Machines Corporation Logic line driver system for providing an optimal driver characteristic
JP2007142860A (ja) * 2005-11-18 2007-06-07 Sumitomo Electric Ind Ltd 送信器、受信器及びデータ伝送方法
US8310964B2 (en) * 2006-01-06 2012-11-13 Broadcom Corporation Enhanced 2-wire and 3-wire WLAN bluetooth coexistence solution
US7443319B2 (en) * 2006-01-16 2008-10-28 California Institute Of Technology Precision-resolution constrained coding scheme
US20070273402A1 (en) * 2006-05-02 2007-11-29 Zethmayr Jon D Relational signaling and medium for high speed serial communications
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US8305244B2 (en) * 2007-04-16 2012-11-06 Hewlett-Packard Development Company, L.P. Coding data using different coding alphabets
US7890788B2 (en) * 2007-07-09 2011-02-15 John Yin Clock data recovery and synchronization in interconnected devices
JP5487484B2 (ja) * 2007-09-28 2014-05-07 日立化成株式会社 金属イオンセンサー、センサーシステム、携帯型センサーシステム
US8848810B2 (en) 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
US8627165B2 (en) * 2008-03-24 2014-01-07 Micron Technology, Inc. Bitwise operations and apparatus in a multi-level system
US8121186B2 (en) * 2008-06-06 2012-02-21 Lsi Corporation Systems and methods for speculative signal equalization
US8274311B2 (en) 2009-02-27 2012-09-25 Yonghua Liu Data transmission system and method
US8394669B2 (en) * 2009-07-13 2013-03-12 Panasonic Corporation Resistance variable element and resistance variable memory device
EP2445138B1 (fr) * 2010-10-22 2015-07-15 The Swatch Group Research and Development Ltd. Unité de traitement de données, et récepteur de signaux comprenant l'unité de traitement de données
US8934528B2 (en) * 2011-03-30 2015-01-13 Silicon Laboratories Inc. Transition interval coding for serial communication
US20130266473A1 (en) * 2012-04-05 2013-10-10 GM Global Technology Operations LLC Method of Producing Sintered Magnets with Controlled Structures and Composition Distribution
US8614634B2 (en) * 2012-04-09 2013-12-24 Nvidia Corporation 8b/9b encoding for reducing crosstalk on a high speed parallel bus
US20140112401A1 (en) 2012-06-15 2014-04-24 Qualcomm Incorporated 3dynamic configuration of an n-phase polarity data communications link
US8885058B2 (en) 2012-12-31 2014-11-11 Karl Storz Imaging, Inc. Automatic low noise sampling of image and timing signals and signal delay compensation
JP6068193B2 (ja) 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
US9118457B2 (en) * 2013-03-15 2015-08-25 Qualcomm Incorporated Multi-wire single-ended push-pull link with data symbol transition based clocking
EP2816765B1 (en) * 2013-06-17 2016-10-12 ST-Ericsson SA Three-wire three-level digital interface
US9137008B2 (en) * 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9276731B2 (en) 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US9148198B1 (en) * 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY
US9473291B2 (en) 2014-07-08 2016-10-18 Intel Corporation Apparatuses and methods for reducing switching jitter
US10015027B2 (en) 2014-10-22 2018-07-03 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
ITUB20151177A1 (it) * 2015-05-26 2016-11-26 St Microelectronics Srl Interfaccia auto-sincronizzante, dispositivo e procedimento corrispondenti
US9485080B1 (en) * 2015-09-01 2016-11-01 Qualcomm Incorporated Multiphase clock data recovery circuit calibration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094489A (ja) * 2000-09-18 2002-03-29 Hitachi Ltd データ伝送回路
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
WO2007125963A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
US20090122199A1 (en) * 2006-04-27 2009-05-14 Matsushita Electric Industrial Co., Ltd. Multiple differential transmission system
JP2009077099A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 信号送信機、信号受信機及び多重差動伝送システム

Also Published As

Publication number Publication date
JP6286513B2 (ja) 2018-02-28
TW201707379A (zh) 2017-02-16
EP3030972A1 (en) 2016-06-15
CN105453067B (zh) 2017-05-31
WO2015021257A1 (en) 2015-02-12
US10127167B2 (en) 2018-11-13
US20170091141A1 (en) 2017-03-30
EP3030972B1 (en) 2017-09-20
TWI594575B (zh) 2017-08-01
KR20160099741A (ko) 2016-08-22
KR101650687B1 (ko) 2016-08-23
JP6054586B2 (ja) 2016-12-27
KR20160040216A (ko) 2016-04-12
JP6568247B2 (ja) 2019-08-28
US9276731B2 (en) 2016-03-01
US9842073B2 (en) 2017-12-12
US20150043693A1 (en) 2015-02-12
KR102024423B1 (ko) 2019-09-23
US20160162423A1 (en) 2016-06-09
TWI643461B (zh) 2018-12-01
JP2017063475A (ja) 2017-03-30
TW201513574A (zh) 2015-04-01
CN105453067A (zh) 2016-03-30
JP2016527847A (ja) 2016-09-08
EP3330865A1 (en) 2018-06-06
TWI569580B (zh) 2017-02-01
TW201728083A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6568247B2 (ja) Ｎ相信号遷移アライメント
JP6000499B2 (ja) ３相クロック復元遅延較正
JP6420330B2 (ja) ３位相またはｎ位相アイパターンの指定
US10289600B2 (en) Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
JP2018525902A (ja) Ｃ−ｐｈｙ３相トランスミッタ用の時間ベース等化
JP2018526912A (ja) ３相インターフェース用の多相クロックデータ復元
JP2018529284A (ja) 多相クロックデータ復元回路較正
WO2017156485A1 (en) Multiphase preamble data sequences for receiver calibration and mode data signaling
EP3529956B1 (en) Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols
KR102420905B1 (ko) 차세대 c-phy 인터페이스들을 위한 개방-루프, 초고속, 하프-레이트 클록 및 데이터 복구

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190801

R150 Certificate of patent or registration of utility model

Ref document number: 6568247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250