TWI559400B - 基板洗淨液及基板洗淨方法 - Google Patents

基板洗淨液及基板洗淨方法 Download PDF

Info

Publication number
TWI559400B
TWI559400B TW102138989A TW102138989A TWI559400B TW I559400 B TWI559400 B TW I559400B TW 102138989 A TW102138989 A TW 102138989A TW 102138989 A TW102138989 A TW 102138989A TW I559400 B TWI559400 B TW I559400B
Authority
TW
Taiwan
Prior art keywords
mass
substrate
solution
substrate cleaning
concentration
Prior art date
Application number
TW102138989A
Other languages
English (en)
Other versions
TW201430947A (zh
Inventor
井田純一
永井達夫
Original Assignee
栗田工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 栗田工業股份有限公司 filed Critical 栗田工業股份有限公司
Publication of TW201430947A publication Critical patent/TW201430947A/zh
Application granted granted Critical
Publication of TWI559400B publication Critical patent/TWI559400B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02Inorganic compounds
    • C11D7/04Water-soluble compounds
    • C11D7/08Acids
    • C11D2111/22

Description

基板洗淨液及基板洗淨方法
本發明是有關於電子零件的製造,是關於一種一方面抑制包含氧化矽及氮化矽的基板上的氧化矽的蝕刻,一方面對氮化矽進行蝕刻的基板洗淨液及基板洗淨方法。
在半導體的製造步驟中,氮化矽是用於氧化矽的膜形成硬遮罩(hard mask)、用以保護微細圖案的側壁(side wall)、化學機械拋光(chemical mechanical polishing,CMP)研磨的阻礙物(stopper)等。又,伴隨著半導體高集積度化,構造的微細化、膜構造的薄膜化得到發展,氧化矽膜的膜厚亦變薄。為了對氮化矽進行蝕刻而形成圖案,需進行蝕刻,先前欲進行該氮化矽膜的蝕刻,一直是使用約160℃的磷酸溶液(例如專利文獻1)。但是,在約160℃的磷酸溶液下,不僅會去除氮化矽膜,而且藉由磷酸溶液的蝕刻,連氧化矽膜也會部分去除。
當欲提高生產性而進行高精度的圖案化時,必須一方面選擇性地抑制對氧化矽的蝕刻,一方面促進對氮化矽的蝕刻,自先前以來已提出有如下改善方法:在露出有SiO2及SiN的基板的洗淨 中,一方面抑制SiO2蝕刻,一方面對SiN進行選擇性的蝕刻,由此提高表示SiO2的蝕刻速率(etching rate)相對於SiN的蝕刻速率的比的選擇比(例如參照專利文獻2、專利文獻3)。
在專利文獻2中,提出有一種以硫酸及氟化物為主成分且將水設為5質量%以下的蝕刻溶液。又,在專利文獻3中,提出有一種包含磷酸、硫酸及不含金屬元素的氧化劑的蝕刻液,且例示有過硫酸銨(ammonium peroxodisulfate)作為氧化劑。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2000-58500號公報
[專利文獻2]日本專利特開2002-246378號公報
[專利文獻3]日本專利特開2008-71801號公報
但是,伴隨著半導體基板的線寬變窄,連微細的蝕刻的影響亦增大,自設想形成與先前相比SiO2膜厚更薄且線寬更小的構造體等的情況考慮,開始謀求SiN的洗淨效果得到充分確保且選擇性高的SiN蝕刻。
本發明是以上述情況為背景而開發的,目的在於提供一種基板洗淨液及基板洗淨方法,可獲得良好的氮化矽的蝕刻速率,並且可抑制氧化矽的蝕刻而獲得高選擇比。
即,本發明的基板洗淨液中,本發明第1項是如下洗淨液,用於基板的洗淨,所述基板是在同一基板上包含氮化矽及 氧化矽,且上述氮化矽及上述氧化矽中的一者或兩者的至少一部分露出,該洗淨液的特徵在於:包含磷酸、含有藉由硫酸的電解而生成的過硫酸的電解硫酸及水,且加熱至165℃以上且小於沸點而用於上述洗淨。
本發明第2項的基板洗淨方法如上述本發明第1項, 其中藉由電解而生成的上述過硫酸以整個洗淨液中的濃度計,為1.0g/L~8.0g/L。
本發明第3項的基板洗淨液如上述本發明第1項或第 2項中的任一項,其中在該整個洗淨液中,上述磷酸的濃度為15質量%~40質量%,上述硫酸的濃度為30質量%~85質量%。
本發明第4項的基板洗淨液如上述本發明第1項至第 3項中的任一項,其中在該整個洗淨液中,上述磷酸的質量%濃度與上述硫酸的質量%濃度在1:1.5~1:4的範圍內。
本發明第5項的基板洗淨液如上述本發明第1項至第 4項中的任一項,其中含水率為15質量%~25質量%。
本發明第6項的基板洗淨液如上述本發明第1項至第 5項中的任一項,其中該基板洗淨液用於上述基板的單片式洗淨。
本發明第7項的基板洗淨方法是如下基板的洗淨方 法,所述基板是在同一基板上包含氮化矽及氧化矽,且上述氮化矽及上述氧化矽中的一者或兩者的至少一部分露出,該基板洗淨方法的特徵在於:使上述基板與上述本發明第1項至第6項的基板洗淨液接觸,而對上述基板上的氮化矽進行選擇性的蝕刻。
本發明第8項的基板洗淨方法如上述本發明第7項, 其中上述基板是在上述氧化矽上積層有上述氮化矽。
本發明第9項的基板洗淨方法如上述本發明第7項或 本發明第8項,其中上述基板具有32nm以下的圖案線寬。
本發明第10項的基板洗淨方法如上述本發明第7項至 本發明第9項中的任一項,其中藉由上述洗淨液而對上述基板進行單片式的洗淨。
本發明第11項的基板洗淨方法如上述本發明第7項至 本發明第10項中的任一項,其中對已用於洗淨的洗淨液進行回收,並用以電解而提高過硫酸濃度之後,進而作為洗淨液而用以上述洗淨。
以下,說明本發明中所規定的構成。
在本發明中,含有藉由對硫酸進行電解而生成的過硫酸,且不含過硫酸鹽。
在本發明中,可獲得磷酸對氮化矽的良好的蝕刻性。但是,磷酸具有對氧化矽進行蝕刻的作用,因此藉由硫酸及過硫酸來抑制磷酸對氧化矽的蝕刻。藉由該些作用,可對氮化矽進行選擇性的蝕刻而進行有效的洗淨。
以下,進一步對各條件等進行詳細說明。
過硫酸濃度:1.0g/L~8.0g/L
藉由過硫酸(設為過一硫酸(peroxomonosulfuric acid)與過二硫酸(peroxodisulfuric acid)的總稱)的強氧化力來抑制磷酸對 氧化矽的蝕刻。先前已提出的過硫酸鹽的解離度低於過硫酸的解離度,從而必須增加添加量。而且,伴隨於此,來源於相對離子(counter ion)的析出物有可能附著於基板上。因此,過硫酸並非來源於鹽,而必須是藉由硫酸的電解而生成者,或者以藉由硫酸的電解而生成者為主。
再者,作為本發明,過硫酸的濃度並不限定於特定的範圍,但過硫酸的濃度理想的是在整個洗淨液中處於1.0g/L~8.0g/L的範圍。藉由該範圍設定,可進一步提高選擇比。若小於1.0g/L,則磷酸對氧化矽的蝕刻抑制作用不充分,而且,即使超過8.0g/L,氧化矽的蝕刻抑制作用亦不會較其再有大幅改善。再者,由於同樣的理由,更理想的是將下限設為2.0g/L,將上限設為6.0g/L。
並且,亦可補充藉由硫酸與過氧化氫的混合、或硫酸與臭氧的混合而生成的過硫酸,作為輔助藉由硫酸的電解而生成的過硫酸的物質。
洗淨液溫度:165℃以上且小於沸點
為了充分獲得對氮化矽的蝕刻作用,洗淨液理想的是洗淨時,洗淨液具有165℃以上且小於沸點的溫度。
若洗淨液的溫度低,則無法充分獲得磷酸對氮化矽的蝕刻作用。再者,由於含有藉由硫酸的電解而生成的過硫酸及硫酸,故而即使將洗淨液設為165℃以上,亦不會促進氧化矽的蝕刻,反而抑制作用增強而獲得高選擇比。若未適當地含有藉由硫酸的電解而生成的過硫酸及硫酸,則藉由洗淨液的加熱,會加速對氧化矽 的蝕刻,從而無法獲得高選擇比。
自上述觀點考慮,洗淨液溫度更理想的是170℃以上,且由於同樣的理由,進而更理想的是175℃以上。
並且,在操作方面,洗淨液的溫度理想的是小於沸點。
磷酸濃度:15質量%~40質量%
硫酸濃度:30質量%~85質量%
藉由使磷酸濃度與硫酸濃度相平衡,來維持對氮化矽的高蝕刻性,並且抑制對氧化矽的蝕刻,藉此一方面保證洗淨效果,一方面獲得高選擇比。
此處,若磷酸濃度小於15質量%,則SiN蝕刻速率小而實用性降低。另一方面,若磷酸濃度大於40質量%,則SiO2蝕刻速率增大,選擇比SiN/SiO2減小。因此,磷酸濃度理想的是15質量%~40質量%。再者,由於同樣的理由,更理想的是磷酸濃度的下限為24質量%,上限為40質量%。
又,若硫酸濃度小於30質量%,則蝕刻抑制不充分,SiO2蝕刻速率大而實用性降低。另一方面,若硫酸濃度大於85質量%,則SiN蝕刻速率減小而實用性低。因此,硫酸濃度理想的是30質量%~85質量%。再者,由於同樣的理由,更理想的是硫酸濃度的下限為50質量%,上限為70質量%。
再者,上述磷酸濃度、硫酸濃度是表示為相對於整個洗淨液的濃度。
磷酸與硫酸的濃度比:1:1.5~1:4(質量%濃度比)
藉由將使磷酸與硫酸混合而成的混合液中的上述磷酸的質量%濃度、與上述硫酸的質量%濃度設為適當的平衡比,可一方面保證洗淨效果,一方面獲得高選擇比。
若濃度比小於1:1.5,即,若硫酸的濃度相對降低,則蝕刻抑制不充分,SiO2蝕刻速率增大而實用性低。另一方面,若濃度比大於1:4,則會過度抑制磷酸的作用,SiN蝕刻速率減小而實用性低。因此,磷酸與硫酸的濃度比理想的是1:1.5~1:4。此外,磷酸與硫酸的濃度比更理想的是將下限設為1:2,將上限設為1:3。
並且,上述磷酸與硫酸的濃度比特別理想的是在上述磷酸濃度與硫酸濃度的適當範圍內,滿足上述範圍。
含水率:15質量%~25質量%
若洗淨液的含水率小於15質量%,則氫離子濃度減小,因此基於下述反應式的SiN蝕刻速率減小。又,若含水率大於25質量%,則沸點下降而無法進行高溫處理,SiN蝕刻速率下降。因此,含水率理想的是15質量%~25質量%的範圍。再者,由於同樣的理由,更理想的是將下限設為18質量%,將上限設為22質量%。
在本發明中,洗淨的對象為如下基板:在同一基板上包含氮化矽及氧化矽,且該氮化矽及氧化矽的至少一部分露出。 作為本發明,基板的種類等並未特別限定,而且,氮化矽及氧化矽存在的形態亦未限定為特定的形態。關於氮化矽及氧化矽,亦可為在氧化矽上積層有氮化矽者。再者,此時,氮化矽先被蝕刻,從自氮化矽露出氧化矽的時點起,氧化矽的蝕刻成為問題,必須抑制對氧化矽的蝕刻。
再者,作為本發明,欲形成於基板上或已形成於基板 上的圖案線寬為32nm以下的高集積度的半導體基板為特佳的洗淨對象。在利用先前的洗淨液對此種具有微細線寬的基板進行洗淨時,若欲獲得充分的洗淨效果,相當於微細線寬的部分容易受損,而若藉由本發明的洗淨液、洗淨方法,則不會損傷微細的線寬相當部分而將對氧化矽的蝕刻抑制在最小限度,從而可進行有效的洗淨。
但是,作為本發明,作為洗淨對象的基板的圖案線寬並未限定為特定的線寬。
並且,在使用本發明的洗淨液的洗淨方法中,亦可進行將基板浸漬於洗淨液中的分批式(batch-type)洗淨,但是適合的是將洗淨液經噴霧、滴落、流落等至一塊基板而使洗淨液與基板相接觸的單片式。分批式洗淨存在顆粒(particle)再附著的問題,故而作為去除金屬殘渣的方法,單片式更適合。
如以上所述,根據本發明,可抑制對氧化矽的蝕刻並且對氮化矽進行有效蝕刻而進一步提高選擇比,而且亦無來自洗 淨液成分的污染,可進行有效的洗淨。特別是對圖案線寬為微細的基板,亦可無障礙地進行洗淨。
1a、1b、1c、1d‧‧‧半導體基板洗淨系統
2‧‧‧洗淨機
4‧‧‧第1溶液儲存槽
5‧‧‧第1溶液移送路徑
6、12、23、43‧‧‧送液泵
7、8、9、26‧‧‧加熱器
10‧‧‧第2溶液儲存槽
11‧‧‧第2溶液移送路徑
20‧‧‧共用移送路徑
25‧‧‧混合槽
30‧‧‧送出部
40‧‧‧回收液儲存槽
41、42、51‧‧‧移送路徑
50‧‧‧電解裝置
100‧‧‧半導體基板
圖1是表示本發明的一實施形態中所使用的基板洗淨系統的圖。
圖2是表示上述本發明的一實施形態中所使用的另一基板洗淨系統的圖。
圖3是表示上述本發明的一實施形態中所使用的進而另一基板洗淨系統的圖。
圖4是表示上述本發明的一實施形態中所使用的進而另一基板洗淨系統的圖。
圖5是表示本發明的實施例中的過硫酸濃度所對應的蝕刻速率、選擇比的圖表。
圖6是表示上述本發明的實施例中的過硫酸的有無、含水率、加熱溫度的不同所對應的氮化矽的蝕刻速率及選擇比的圖。
(實施形態1)
以下,說明本發明的一實施形態。
進行蝕刻反應的部分通常使用進行洗淨的裝置(洗淨機),因此在本形態的說明中,進行蝕刻反應的部分亦表示為洗淨機。
以下,根據圖1,說明包含洗淨機的半導體基板洗淨系統1a。
半導體基板洗淨系統1a包括:洗淨機2,相當於洗淨 部;第1溶液儲存槽4,儲存含有藉由硫酸的電解而生成的過硫酸的電解硫酸溶液;以及第2溶液儲存槽10,儲存磷酸溶液。含有過硫酸的電解硫酸溶液相當於第1溶液,磷酸溶液相當於第2溶液。
洗淨機2可為單片式洗淨機,亦可為分批式洗淨機,但更理想的是可不斷用潔淨的液體進行處理的單片式洗淨機。
洗淨機2包含將洗淨用的溶液送出至半導體基板100 的送出部30。送出部30將洗淨用的溶液經噴霧、滴落、流落至半導體基板100或在分批式洗淨機的情形時是向洗淨槽內供給。再者,在滴落、流落時,亦可施加壓力而將溶液噴附至半導體基板100。
在第1溶液儲存槽4上,連接有移送第1溶液儲存槽 4內的溶液的第1溶液移送路徑5。又,在第2溶液儲存槽10上,連接有移送第2溶液儲存槽10內的溶液的第2溶液移送路徑11。 在第1溶液移送路徑5中設置有送液泵6,在第2溶液移送路徑11中設置有送液泵12。在送液泵6及送液泵12的下游側,第1溶液移送路徑5與第2溶液移送路徑11形成合流,構成移送將第1溶液與第2溶液混合而成的混合溶液的共用移送路徑20,共用移送路徑20的下游端連接於送出部30。而且,在共用移送路徑20中設置有對所輸送的混合溶液進行加熱的加熱器(heater)7。
在第1溶液儲存槽4中收納硫酸溶液,所述硫酸溶液 已調整成混合溶液中的過硫酸的濃度達到1.0g/L~8.0g/L的規定濃度,硫酸濃度達到30質量%~85質量%的規定濃度。
作為第1溶液的電解硫酸溶液可分批式地供給並儲存至第1溶液儲存槽4,又,亦可與消耗量相對應地連續地補充含有需要量的過硫酸的電解硫酸溶液。電解硫酸溶液可藉由硫酸的電解來有效率地生成、補充。
另一方面,在第2溶液儲存槽10中,已調整成混合溶液中的磷酸濃度達到15質量%~40質量%的規定濃度。
在進行半導體基板100的洗淨時,使半導體基板100 以載置等的方式支持於半導體支持件上,並且藉由送液泵6經由第1溶液移送路徑5以規定的流量輸送第1溶液儲存槽4內的含有過硫酸的硫酸溶液,且藉由送液泵12經由第2溶液移送路徑11以規定的流量輸送第2溶液儲存槽10內的磷酸溶液。兩溶液在兩移送路徑形成合流的共用移送路徑20相混合。再者,硫酸溶液的流量與磷酸溶液的流量是以如下方式而設定,即,在兩溶液相混合時達到規定的混合比,且經混合的溶液的流量達到規定量。
並且,在本實施形態中含有過硫酸的電解硫酸溶液與 磷酸的混合液在合流後藉由加熱器7而進行單程式的加熱。加熱溫度調整成當接觸至半導體基板100時,液溫達到165℃以上(小於沸點)的規定溫度。再者,在本實施形態中,是藉由共用移送路徑20來進行加熱,但是亦可設為在第1溶液的移送路徑5、第2溶液的移送路徑11兩者中設置加熱器而對各個溶液進行加熱, 又,亦可同時使用藉由各移送路徑的加熱與藉由共用移送路徑的加熱。無論哪種情況,理想的均是調整成在半導體100上液溫達到165℃以上(小於沸點)的規定溫度。
含有過硫酸的硫酸溶液及磷酸溶液是以在混合溶液 中,過硫酸的濃度為1.0g/L~8.0g/L,磷酸的濃度為15質量%~40質量%,硫酸濃度為30質量%~85質量%,含水率為15質量%~25質量%,液溫為165℃以上(小於沸點)的狀態,自送出部30送出並接觸至半導體基板100,而進行半導體基板100的蝕刻。
關於硫酸溶液及磷酸溶液的濃度調整、含水率調整,可在第1溶液儲存槽4內與水混合而設為規定的濃度,亦可將已設為規定的濃度的硫酸溶液供給至第1溶液儲存槽4。並且,磷酸溶液亦與硫酸溶液相同,可在第2溶液儲存槽10內與水混合,亦可將已設為規定的濃度的磷酸溶液供給至第2溶液儲存槽10。
含有過硫酸的硫酸溶液及磷酸溶液只要是以在混合溶液中,過硫酸的濃度為1.0g/L~8.0g/L,磷酸的濃度為15質量%~40質量%,硫酸濃度為30質量%~85質量%,含水率為15質量%~25質量%,液溫為165℃以上(小於沸點)的狀態,自送出部30以混合狀態送出或者在半導體基板100上相混合即可,溶液的調整方法、蝕刻方法並不限定於所述形態。
(實施形態2)
其次,根據圖2說明實施形態2的半導體基板洗淨系統1b。再者,關於與實施形態1相同的構成,標註相同符號,並省略或 簡化其說明。
半導體基板洗淨系統1b包括:單片式洗淨機2,相當於蝕刻部;第1溶液儲存槽4,儲存含有藉由電解而生成的過硫酸的電解硫酸溶液;以及第2溶液儲存槽10,儲存磷酸溶液。
在第1溶液儲存槽中設置有加熱器8,在第2溶液儲存槽中設置有加熱器9。儲存含有過硫酸的電解硫酸溶液的第1溶液儲存槽4側的溫度理想的是設定為過硫酸的自體分解的反應速度比較小的溫度,例如設定為50℃~100℃。
在第1溶液儲存槽4中,與實施形態1同樣地收納硫酸溶液,所述硫酸溶液已調整成在混合溶液中,過硫酸的濃度達到1.0g/L至8.0g/L的規定濃度,硫酸濃度達到30質量%~98質量%的規定濃度,所述混合溶液是藉由與磷酸溶液的混合而獲得。另一方面,在第2溶液儲存槽10中,與實施形態1同樣地調整成在混合溶液中,磷酸濃度達到15質量%~40質量%,所述混合溶液是藉由與含有上述過硫酸的電解硫酸溶液的混合而獲得。
作為第1溶液的電解硫酸溶液可分批式地供給並儲存至第1溶液儲存槽4,又,亦可與消耗量相對應地連續地補充含有需要量的過硫酸的電解硫酸溶液。電解硫酸溶液可藉由硫酸溶液的電解來有效率地生成、補充。
在本實施形態中,第1溶液(電解硫酸溶液)與第2溶液(磷酸)的混合液藉由加熱器7而進行單程式的加熱,並以接觸至半導體基板100時的液溫達到165℃以上(小於沸點)的規 定溫度的方式而進行升溫。此時,若藉由加熱器8、加熱器9進行加熱,可減輕加熱器7的加熱負擔。但是,當在儲存槽內對含有過硫酸的溶液進行加熱時,理想的是控制在100℃以下,以使得不會過度進行過硫酸的自體分解。進行半導體基板100的蝕刻時,使半導體基板100支持於半導體支持件上,並且藉由送液泵6經由第1溶液移送路徑5以規定的流量輸送第1溶液儲存槽4內的含有過硫酸的硫酸溶液,且藉由送液泵12經由第2溶液移送路徑11以規定的流量輸送第2溶液儲存槽10內的磷酸溶液。兩溶液在兩移送路徑形成合流的共用移送路徑20中相混合。再者,硫酸溶液的流量及磷酸溶液的流量是以如下方式而設定,即,在兩溶液相混合時達到規定的濃度比,且經混合的溶液的流量達到規定流量。
並且,含有過硫酸的硫酸溶液是藉由第1溶液儲存槽4內的加熱器8來進行加熱,磷酸溶液是藉由第2溶液儲存槽10內的加熱器9來進行加熱,且調整成當接觸至半導體基板100時,液溫達到165℃以上(小於沸點)的規定的溫度。
以在電解硫酸溶液與磷酸溶液的混合溶液中,過硫酸的濃度為1.0g/L~8.0g/L,磷酸的濃度為15質量%~40質量%,硫酸濃度為30質量%~85質量%,含水率為15質量%~25質量%,液溫為165℃以上(小於沸點)的狀態,自送出部30送出並接觸至半導體基板100,而進行半導體基板100的蝕刻。
(實施形態3)
其次,根據圖3說明實施形態3的半導體基板洗淨系統1c。 再者,關於與實施形態1相同的構成,標註相同符號,並省略或簡化其說明。
在本實施形態中,將與第1溶液儲存槽4連接的第1溶液移送路徑5及與第2溶液儲存槽10連接的第2溶液移送路徑11連接於混合槽25,且將與混合槽25連接的共用移送路徑20連接於送出部30。在混合槽25中設置有混合槽加熱器26,在共用移送路徑20中設置有加熱器7。
在本實施形態中,以儲存於混合槽25內的第1溶液(電解硫酸溶液)與第2溶液(磷酸溶液)的混合液的磷酸及硫酸達到規定的濃度比的方式,自第1溶液儲存槽4,藉由送液泵6經由第1溶液移送路徑5將第1溶液(電解硫酸溶液)移送至混合槽25,且自第2溶液儲存槽10藉由送液泵12經由第2溶液移送路徑11將第2溶液(磷酸溶液)移送至混合槽25。
混合槽25內的溶液調整成過硫酸的濃度達到1.0g/L ~8.0g/L的規定濃度,硫酸濃度達到30質量%~85質量%的規定濃度,磷酸濃度達到15質量%~40質量%的規定濃度,含水率達到15質量%~25質量%。
作為第1溶液的電解硫酸溶液可分批式地供給並儲存至第1溶液儲存槽4,又,亦可與消耗量相對應地連續地補充含有需要量的過硫酸的電解硫酸溶液。電解硫酸溶液可藉由硫酸溶液的電解而有效率地生成、補充。
儲存於混合槽25中的混合溶液視需要藉由混合槽加熱器26進行加熱,並藉由送液泵23經由共用移送路徑20進行移送。此時,藉由加熱器7而對混合溶液進行單程式的加熱,並以接觸至半導體基板100時的液溫達到165℃以上(小於沸點)的規定溫度的方式而進行升溫。若此時藉由加熱器26進行加熱,可減輕加熱器7的加熱負擔。但是,當在混合槽25內對含有過硫酸的混合溶液進行加熱時,理想的是控制在100℃以下,以使得不會過度進行過硫酸的自體分解。藉由混合溶液與半導體基板100相接觸,來進行半導體基板100的蝕刻。
(實施形態4)
根據圖4說明實施形態4的半導體基板洗淨系統1d。再者,關於與實施形態1相同的構成,標註相同符號,並省略或簡化其說明。
在本實施形態中,包括:洗淨機2,相當於蝕刻部;以及回收液儲存槽40,用以對自洗淨機2流出的已用於蝕刻的電解硫酸溶液及磷酸溶液的混合液進行回收循環再利用。在洗淨機2與回收液儲存槽40之間連接有移送路徑41,進而在回收液儲存槽40上連接有移送路徑42,在移送路徑42中設置有送液泵43。在送液泵43的下游側在移送路徑42的端部連接有電解裝置50。電解裝置50的排液側與洗淨機2之間是藉由移送路徑51而連接,移送路徑51的下游端連接於送出部30。並且,在移送路徑51中設置有對所輸送的混合溶液進行加熱的加熱器7。
收集至回收液儲存槽40內的混合液藉由送液泵43經 由移送路徑42輸送至電解裝置50。在電解裝置50中,藉由規定的條件對經回收的混合溶液進行電解,形成為包含已調整成規定濃度的過磷酸與過硫酸的磷酸硫酸的規定濃度、規定溫度的混合液,並經由移送路徑51藉由加熱器7而進行單程式的加熱。加熱溫度調整成當接觸至半導體基板100時,液溫達到165℃以上(小於沸點)的規定溫度。混合液調整成磷酸的濃度為15質量%~40質量%的規定濃度,硫酸濃度為30質量%~85質量%的規定濃度,含水率為15質量%~25質量%。在電解裝置50中,以過硫酸在混合液中的濃度達到1.0g/L~8.0g/L的規定濃度的方式來調整電解條件。包含電解硫酸的混合液被加熱至規定溫度,並自送出部30送出而接觸至半導體基板100,進行半導體基板100的蝕刻。
在本裝置中,可回收已用於蝕刻的混合液,並且藉由 混合溶液的電解而對藉由反應或自體分解而減少的過硫酸進行再生成及供給,因此可削減化學製劑(chemical)的使用量,並且減少廢液量,故而更佳。
[實施例]
[實驗例1]
對規定濃度的硫酸進行電解而生成電解硫酸。
將規定濃度的磷酸500mL及含有與磷酸為相同質量%濃度的硫酸的電解硫酸1000mL進行混合,藉此製備調整成規定的水分濃度,且磷酸:硫酸=1:2(wt%濃度比)、過硫酸濃度5g/L的混 合液。再者,關於混合液中的過硫酸濃度的測定,是利用碘滴定法測定氧化性物質濃度,且利用高錳酸鉀滴定法分析過氧化氫濃度,並算出該些濃度的差量作為過硫酸濃度。
將混合液升溫至180℃為止,經3分鐘滴落至SiN露出的矽基板而用於SiN蝕刻試驗。將試驗條件示於表1。
再者,氮化矽的蝕刻速率是使用溝尻(MIZOJIRI)光學工業股份有限公司製的橢圓偏光計(ellipsometer),將帶有氮化矽膜的矽基板的膜厚的減少量,即,將在蝕刻處理前與處理後的膜厚的差除以蝕刻時間而求出。並且,氮化矽與氧化矽的蝕刻的選擇比是將氮化矽的蝕刻速率除以氧化矽的蝕刻速率而求出,所述氧化矽的蝕刻速率是以與氮化矽的蝕刻速率相同的方式而求出。將結果示於表1。
由表1可知,在對氮化矽的良好的蝕刻及高選擇比的方面,水分濃度(含水率)較佳為15質量%~25質量%,更佳為 18質量%~22質量%。
[實驗例2]
除了以混合液的過硫酸濃度達到規定濃度的方式而變動硫酸電解條件以外,在與實施例1相同的條件下進行SiN蝕刻試驗。但是,當過硫酸濃度為0時,未進行電解。
將混合液升溫至180℃為止,經15分鐘滴落至SiO2露出的矽基板而進行SiO2蝕刻試驗。各蝕刻速率及選擇比是以與實驗例1相同的方式而算出。
將試驗條件及試驗結果示於表2。
在本條件下,即使混合液中的過硫酸濃度為1.0g/L,選擇比亦達到170以上,當過硫酸濃度為2.0g/L以上時選擇比達到200以上,此外當過硫酸濃度為6.0g/L以上時選擇比達到250左右,即使過硫酸濃度大大超過6.0g/L,選擇比亦為250左右。
另一方面,設想硫酸與過氧化氫混合物(Sulfuric acid-Hydrogen Peroxide Mixture,SPM)作為比較資料,而亦實施將過氧化氫添加至硫酸的情況的試驗,與表2的結果一併示於圖5的圖表。模仿SPM(硫酸-過氧化氫)的試驗的結果為,無論在何種條件下,選擇比均未達到150。
[實驗例3]
關於混合液中不含過硫酸的情況與含有過硫酸的情況(5g/L),除了分別改變磷酸濃度、硫酸濃度、水分濃度及液溫以外,分別在與比較例3、實施例1相同的條件下進行SiN蝕刻試驗。
以規定溫度對混合液進行升溫,經15分鐘滴落至SiO2露出的矽基板上而進行SiO2蝕刻試驗。各蝕刻速率及選擇比是以與實驗例1相同的方式而算出。將試驗條件及試驗結果示於表3。
當不含過硫酸時,若提高加熱溫度,則雖然對氮化矽的蝕刻作用提昇,但是亦促進對氧化矽的蝕刻,選擇比反而下降。
另一方面,在含有過硫酸的混合液中,當提高混合液的溫度時,對氮化矽的蝕刻作用提昇,但對氧化矽的蝕刻得到抑制,因此選擇比大幅度提昇。
[實驗例4]
除了變動混合液的磷酸與硫酸的混合後的濃度比以外,在與實施例1相同的條件下進行SiN蝕刻試驗。
將混合液升溫至180℃為止,經15分鐘滴落至SiO2露出的矽基板而進行SiO2蝕刻試驗。各蝕刻速率及選擇比是以與實驗例1相同的方式而算出。將試驗條件及試驗結果示於表4。
在本條件下,當相對於磷酸的質量%,硫酸的質量%達到1.5倍以上時,選擇比達到170以上。另一方面,當磷酸的質量%與硫酸的質量%的比達到1:5時,雖然選擇比高,但是SiN蝕刻速率下降。因此,已確認,磷酸與硫酸的濃度比較佳為1:1.5~1:4,且由於同樣的理由,更佳為1:2~1:3。
如以上所述,已揭示根據本發明,可獲得SiN蝕刻速 率為35以上(較佳為60以上),選擇比為170以上(較佳為190以上)的結果。
以上,基於上述對本發明進行了說明,但本發明並不限定於上述實施形態及實施例的記載,只要不脫離本發明的範圍,即可進行適當的變更。
1a‧‧‧半導體基板洗淨系統
2‧‧‧洗淨機
4‧‧‧第1溶液儲存槽
5‧‧‧第1溶液移送路徑
6‧‧‧送液泵
7‧‧‧加熱器
10‧‧‧第2溶液儲存槽
11‧‧‧第2溶液移送路徑
12‧‧‧送液泵
20‧‧‧共用移送路徑
30‧‧‧送出部
100‧‧‧半導體基板

Claims (15)

  1. 一種基板洗淨液,用於對基板一方面抑制氧化矽蝕刻,一方面對氮化矽進行選擇性的蝕刻的洗淨,所述基板是在同一基板上包含氮化矽及氧化矽,且上述氮化矽及上述氧化矽中的一者或兩者的至少一部分露出,上述基板洗淨液的特徵在於:包含磷酸、含有包括過一硫酸與過二硫酸的過硫酸且不含過硫酸鹽的過硫酸溶液及水,且加熱至165℃以上且小於沸點而用於上述洗淨。
  2. 如申請專利範圍第1項所述的基板洗淨液,其中上述過硫酸以整個上述基板洗淨液中的濃度計,為1.0g/L~8.0g/L。
  3. 如申請專利範圍第1項或第2項所述的基板洗淨液,其中在整個上述基板洗淨液中,上述磷酸的濃度為15質量%~40質量%,上述硫酸的濃度為30質量%~85質量%。
  4. 如申請專利範圍第1項或第2項所述的基板洗淨液,其中在整個上述基板洗淨液中,上述磷酸的質量%濃度與上述硫酸的質量%濃度在1:1.5~1:4的範圍內。
  5. 如申請專利範圍第1項或第2項所述的基板洗淨液,其中含水率為15質量%~25質量%。
  6. 如申請專利範圍第1項或第2項所述的基板洗淨液,其中上述基板洗淨液用於上述基板的單片式洗淨。
  7. 一種基板洗淨方法,上述基板是在同一基板上包含氮化矽及氧化矽,且上述氮化矽及上述氧化矽中的一者或兩者的至少一 部分露出,上述基板洗淨方法的特徵在於:使上述基板與含有磷酸、含有藉由硫酸的電解而生成的過硫酸的電解硫酸及水,且加熱至165℃以上且小於沸點的基板洗淨液接觸,對上述基板上的上述氮化矽進行選擇性的蝕刻。
  8. 如申請專利範圍第7項所述的基板洗淨方法,其中上述過硫酸以整個上述基板洗淨液中的濃度計,為1.0g/L~8.0g/L。
  9. 如申請專利範圍第7項或第8項所述的基板洗淨方法,其中在整個上述基板洗淨液中,上述磷酸的濃度為15質量%~40質量%,上述硫酸的濃度為30質量%~85質量%。
  10. 如申請專利範圍第7項或第8項所述的基板洗淨方法,其中在整個上述基板洗淨液中,上述磷酸的質量%濃度與上述硫酸的質量%濃度在1:1.5~1:4的範圍內。
  11. 如申請專利範圍第7項或第8項所述的基板洗淨方法,其中含水率為15質量%~25質量%。
  12. 如申請專利範圍第7項或第8項所述的基板洗淨方法,其中上述基板是在上述氧化矽上積層有上述氮化矽。
  13. 如申請專利範圍第7項或第8項所述的基板洗淨方法,其中上述基板具有32nm以下的圖案線寬。
  14. 如申請專利範圍第7項或第8項所述的基板洗淨方法,其中藉由上述洗淨液而對上述基板進行單片式的洗淨。
  15. 如申請專利範圍第7項或第8項所述的基板洗淨方法,其中對已用於洗淨的上述基板洗淨液進行回收,並用以電解而提高 過硫酸濃度之後,進而作為上述基板洗淨液而用以上述洗淨。
TW102138989A 2012-12-13 2013-10-29 基板洗淨液及基板洗淨方法 TWI559400B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012272843A JP5854230B2 (ja) 2012-12-13 2012-12-13 基板洗浄液および基板洗浄方法

Publications (2)

Publication Number Publication Date
TW201430947A TW201430947A (zh) 2014-08-01
TWI559400B true TWI559400B (zh) 2016-11-21

Family

ID=50934116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138989A TWI559400B (zh) 2012-12-13 2013-10-29 基板洗淨液及基板洗淨方法

Country Status (7)

Country Link
US (1) US9528079B2 (zh)
JP (1) JP5854230B2 (zh)
KR (1) KR20150095626A (zh)
CN (1) CN104871296B (zh)
SG (1) SG11201504653SA (zh)
TW (1) TWI559400B (zh)
WO (1) WO2014091817A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147619B2 (en) 2015-08-27 2018-12-04 Toshiba Memory Corporation Substrate treatment apparatus, substrate treatment method, and etchant
JP6751326B2 (ja) * 2016-09-16 2020-09-02 キオクシア株式会社 基板処理装置および半導体装置の製造方法
JP6850650B2 (ja) * 2017-03-27 2021-03-31 株式会社Screenホールディングス 基板処理方法および基板処理装置
KR101987957B1 (ko) * 2017-09-05 2019-06-12 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR102391976B1 (ko) * 2017-10-27 2022-04-29 세메스 주식회사 분배기 및 기판 처리 장치
US11056348B2 (en) * 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
CN110369367A (zh) * 2019-08-01 2019-10-25 山东泰开高压开关有限公司 降低废液量的方法及装置
US11380776B2 (en) 2020-09-29 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistor device with gate spacer structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070254411A1 (en) * 2006-05-01 2007-11-01 The Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
TW200814181A (en) * 2006-09-12 2008-03-16 Toshiba Kk Etching liquid, etching method, and method of manufacturing electronic component
TW200914591A (en) * 2007-09-21 2009-04-01 Hitachi Chemical Co Ltd CMP slurry for polishing silicon film and polishing method
US20090155957A1 (en) * 2007-05-31 2009-06-18 Chen-Shien Chen Multi-Die Wafer Level Packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467411B2 (ja) 1998-08-07 2003-11-17 松下電器産業株式会社 エッチング液,その製造方法及びエッチング方法
JP3889271B2 (ja) 2000-12-15 2007-03-07 株式会社東芝 半導体装置の製造方法
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
JP2007517413A (ja) * 2003-12-30 2007-06-28 アクリオン・エルエルシー 基板処理中の窒化ケイ素の選択エッチングのための装置及び方法
TWI364450B (en) * 2004-08-09 2012-05-21 Kao Corp Polishing composition
JP4462146B2 (ja) * 2004-09-17 2010-05-12 栗田工業株式会社 硫酸リサイクル型洗浄システムおよび硫酸リサイクル型過硫酸供給装置
KR101349491B1 (ko) * 2005-12-20 2014-01-08 미츠비시 가스 가가쿠 가부시키가이샤 배선 기판의 잔사 제거용 조성물 및 세정 방법
CN101465273B (zh) * 2007-12-18 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于减少晶片表面缺陷的湿式蚀刻方法及其装置
JP2012074601A (ja) 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN103348452A (zh) * 2010-12-10 2013-10-09 东京毅力科创Fsi公司 用于从衬底选择性地移除氮化物的方法
JP2012169562A (ja) * 2011-02-16 2012-09-06 Kurita Water Ind Ltd 窒化物半導体材料の表面処理方法および表面処理システム
JP2012204424A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体基板の表面処理方法および基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070254411A1 (en) * 2006-05-01 2007-11-01 The Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
TW200814181A (en) * 2006-09-12 2008-03-16 Toshiba Kk Etching liquid, etching method, and method of manufacturing electronic component
US20090155957A1 (en) * 2007-05-31 2009-06-18 Chen-Shien Chen Multi-Die Wafer Level Packaging
TW200914591A (en) * 2007-09-21 2009-04-01 Hitachi Chemical Co Ltd CMP slurry for polishing silicon film and polishing method

Also Published As

Publication number Publication date
SG11201504653SA (en) 2015-07-30
KR20150095626A (ko) 2015-08-21
US9528079B2 (en) 2016-12-27
JP5854230B2 (ja) 2016-02-09
TW201430947A (zh) 2014-08-01
JP2014120533A (ja) 2014-06-30
WO2014091817A1 (ja) 2014-06-19
CN104871296A (zh) 2015-08-26
CN104871296B (zh) 2017-04-12
US20150307819A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
TWI559400B (zh) 基板洗淨液及基板洗淨方法
US10529588B2 (en) Substrate treatment method and substrate treatment apparatus
KR20130045845A (ko) 전자 재료의 세정 방법 및 세정 시스템
EP2733724B1 (en) Method for cleaning metal gate semiconductor
TW201235464A (en) Cleansing liquid and cleansing method
KR101571599B1 (ko) 처리 장치, 처리액의 제조 방법, 및 전자 디바이스의 제조 방법
EP3143117B1 (en) Tin pull-back and cleaning composition
KR102150291B1 (ko) 반도체 기판 세정 시스템 및 반도체 기판의 세정 방법
CN108630518A (zh) 半导体晶圆的清洗方法
TWI525690B (zh) 半導體基板的洗淨方法與洗淨系統
JP5499602B2 (ja) 有効酸化性物質の濃度測定方法
JP6609919B2 (ja) 半導体基板の洗浄方法
TWI615896B (zh) 矽晶圓之製造方法
JP2016167560A (ja) 電解硫酸溶液の製造方法および電解硫酸溶液製造装置
JP6132082B2 (ja) 半導体基板の洗浄方法および洗浄システム
Gu et al. The Defect Reduction of Via Opens by the Integration of Inter-Metal-Dielectric Film, Metal Hard Mask, and All-in-One Etch Processes
JP2014154754A (ja) シリコン材料のウェットエッチング方法及び装置
KR20170072683A (ko) 반도체소자 세정방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees