TWI540641B - 成膜方法及成膜裝置 - Google Patents

成膜方法及成膜裝置 Download PDF

Info

Publication number
TWI540641B
TWI540641B TW102113659A TW102113659A TWI540641B TW I540641 B TWI540641 B TW I540641B TW 102113659 A TW102113659 A TW 102113659A TW 102113659 A TW102113659 A TW 102113659A TW I540641 B TWI540641 B TW I540641B
Authority
TW
Taiwan
Prior art keywords
film
gas
processing container
material gas
film forming
Prior art date
Application number
TW102113659A
Other languages
English (en)
Other versions
TW201405657A (zh
Inventor
杉田吉平
橋本浩幸
原田宗生
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201405657A publication Critical patent/TW201405657A/zh
Application granted granted Critical
Publication of TWI540641B publication Critical patent/TWI540641B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/36—Successively applying liquids or other fluent materials, e.g. without intermediate treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2490/00—Intermixed layers
    • B05D2490/50—Intermixed layers compositions varying with a gradient perpendicular to the surface
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

成膜方法及成膜裝置
本發明係關於一種成膜方法及成膜裝置，用以形成以高分子膜構成的絶緣膜。
一般而言，製造半導體裝置，係對半導體晶圓等基板反覆進行成膜處理、圖案化、乾式蝕刻處理等各種處理，以製造期望的裝置。然而，因為半導體裝置的更加高積體化及高微細化的要求，使得線寬與孔徑越來越微細化。接著，近年來配線層成為例如8層構造等複數配線構造。更進一步，作為配線材料與埋入材料，因為各種尺寸的微細化，必須使電阻更小，故傾向使用電阻極小且便宜的銅(例如，參照專利文獻1)。
而在使用銅作為該配線材料與埋入材料的情況中，考慮與其下層的密合性及防止銅的擴散等，一般將鉭金屬(Ta)、鈦(Ti)、氮化鉭膜(TaN)、氮化鈦膜(TiN)等夾設為阻障層。
參照圖1A及1B說明此點。圖1A及1B係說明以往之被處理體之凹部埋入步驟的一部份的圖。圖1A係表示在形成TSV(Through Silicon Via；用於三維安裝積體電路時)構造時的途中之步驟的一部分。
圖1A所示的被處理體2中，在例如厚度為0.7mm左右的圓板狀之矽 基板等所構成的基板4的表面上，製作電晶體等半導體元件(圖中未顯示)及其配線層等導電層6，同時以保護絶緣層8覆蓋該半導體元件及導電層6的整個表面。更在被處理體2中，對該基板4的背面側進行研磨(背面研磨)，使基板4的厚度變薄至0.1mm左右，並將其上下反轉(形成顛倒的態樣)，以蝕刻形成從基板4之背面側(圖中的上方側)至導電層6的凹部10。
該凹部10的底部，係形成使上述導電層6露出的狀態。該凹部10，形成作為與半導體元件之萃取電極(Extraction Electrode)之接點的通孔，及用於連接配線層間的介層孔等。接著，為了進行三維安裝，在該經反轉的基板4的頂面側，更在上述凹部10內埋入在形成半導體元件等時用於導通的銅膜。此情況中，在形成上述銅膜之前，為了確保對於圖1B所示之基板4的絶緣性，而在整個表面及凹部10內的整個側壁上形成絶緣膜12，並在該絶緣膜12形成用於防止銅擴散的阻障膜14。之後，埋入金屬膜16藉由成膜步驟形成埋入上述凹部10內的態樣。
此處，使用以例如四乙氧基矽烷(TEOS；Tetraethoxysilane)所製作的SiO2薄膜作為上述絶緣膜12。並使用Ti、Ta及該等金屬的氮化膜(TiN、TaN)等作為阻障膜14。使用例如銅膜作為埋入金屬膜16。
另外，因為最近對於半導體元件的要求更加高積體化、高微細化及高性能化，在線寬及孔徑越來越微細化的同時，凹部亦更加高深寬比化，以習知的方法，難以形成具有充分阻障性的阻障膜。
於是，最近有人提出使用聚亞醯胺(樹脂)等所構成的高分子膜作為上述阻障膜14或是絶緣膜(例如，參照專利文獻2、3)。而關於形成該高分子膜的方法，下述兩種方法為眾所周知：將原料彼此溶入溶劑，並進行旋轉塗佈以使其聚合的濕式法，及在真空氛圍下使已汽化的原料彼此聚合的蒸鍍聚合法。
【專利文獻1】日本特開2000-077365號公報
【專利文獻2】日本特開2001-085419號公報
【專利文獻3】日本特開2008-032160號公報
【發明的開示】
然而，在上述以往的高分子膜的形成方法中，上述的濕式法，難以充分地在高深寬比化的孔洞等凹部中形成薄膜。另外，上述的蒸鍍聚合法中，其高分子膜的阻障性並不充分，而難以抑制銅的擴散。
本發明係著眼於上述之問題點，而能夠有效解決該等問題的發明。本發明的一實施態樣，為一種成膜方法及成膜裝置，可提供一種高分子膜的絶緣膜，其適合埋入高深寬比的凹部且兼具阻障性。
若根據本發明的一實施態樣，提供一種成膜方法，該成膜方法，具有下述步驟：收納被處理體的步驟；將以酸酐形成的第1原料氣體及以二胺形成的第2原料氣體供給至經抽真空的處理容器內的步驟；在該被處理體的表面形成以高分子膜所形成之絶緣膜的步驟；停止將該第2原料氣體供給至該處理容器內，同時持續將該第1原料氣體供給至該處理容器內的步驟；及將該絶緣膜改質以使該絶緣膜具有阻障功能的步驟。
藉此，可形成適合埋入高深寬比之凹部，且兼具阻障性高分子膜的絶緣膜。
若根據本發明的一實施態樣，提供一種成膜裝置，該成膜裝置包含：處理容器，收納被處理體；保持機構，在該處理容器內保持該被處理體；真空排氣系統，對該處理容器內進行抽真空；第1氣體供給機構，對該處理容器內供給以酸酐形成的第1原料氣體；第2氣體供給機構，供給以二 胺形成的第2原料氣體；加熱機構，加熱該被處理體；及裝置控制部，控制裝置全體；該裝置控制部，進行下述之控制：在從該第1氣體供給機構供給該第1原料氣體的同時，從該第2原料氣體供給機構供給該第2原料氣體，以在該被處理體的表面形成以高分子膜所形成的絶緣膜；接著，在從該第1氣體供給機構持續供給該第1原料氣體的同時，停止從該第2氣體供給機構供給該第2原料氣體。
本發明之一實施態樣的成膜方法及成膜裝置，可藉由將絶緣膜改質，使該絶緣膜具有阻障功能。藉此，可形成適合埋入高深寬比的凹部且兼具阻障性之高分子膜的絶緣膜。
2‧‧‧被處理體
4‧‧‧基板
6‧‧‧導電層
8‧‧‧保護絶緣層
10‧‧‧凹部
12‧‧‧絶緣膜
14‧‧‧阻障膜
16‧‧‧金屬膜
20‧‧‧成膜裝置
22‧‧‧內筒
24‧‧‧外筒
26‧‧‧處理容器
28‧‧‧密封構件
30‧‧‧分歧管
32‧‧‧支持環
34‧‧‧晶圓載置板
34A‧‧‧支柱
36‧‧‧保溫筒
38‧‧‧平台
40‧‧‧蓋部
42‧‧‧旋轉軸
44‧‧‧磁性流體密封部
46‧‧‧密封構件
47‧‧‧臂部
48‧‧‧氣體導入部
50‧‧‧氣體分散噴嘴
50A‧‧‧氣體噴射孔
52‧‧‧氣體分散噴嘴
52A‧‧‧氣體噴射孔
54‧‧‧噴嘴收納凹部
56‧‧‧排氣口
58‧‧‧開口
60‧‧‧劃分壁
62‧‧‧氣體出口
64‧‧‧真空排氣系統
66‧‧‧排氣通路
68‧‧‧壓力調整閥
70‧‧‧真空泵
72‧‧‧加熱機構
74‧‧‧氣體供給機構
76‧‧‧第1原料氣體供給系統
78‧‧‧第2原料氣體供給系統
80‧‧‧沖洗氣體供給系統
82‧‧‧第1原料
84‧‧‧第1原料儲存槽
86‧‧‧原料加熱器
88‧‧‧氣體供給部
90‧‧‧氣體流出部
92‧‧‧第1原料氣體通路
94、100、114、126、120‧‧‧開閉閥
96‧‧‧載體氣體通路
98‧‧‧流量控制器
102‧‧‧第2原料
104‧‧‧第2原料儲存槽
106‧‧‧原料加熱器
108‧‧‧氣體供給部
110‧‧‧氣體流出部
112‧‧‧第2原料氣體通路
116‧‧‧載體氣體通路
118‧‧‧流量控制器
122‧‧‧沖洗氣體通路
124‧‧‧流量控制器
128‧‧‧裝置控制部
130‧‧‧記憶媒體
140‧‧‧絶緣膜
142‧‧‧阻障膜
【圖1A】係說明以往於被處理體的凹部進行埋入步驟的一部分的第1圖。
【圖1B】係說明以往於被處理體的凹部進行埋入步驟的一部分的第2圖。
【圖2】係表示本發明的一實施態樣之成膜裝置的一例的縱剖面構成圖。
【圖3】係表示成膜裝置(省略加熱機構)的横剖面構成圖。
【圖4】係表示本發明的一實施態樣之成膜方法的流程的步驟圖。
【圖5A】係表示被處理體的凹部在埋入狀態下的第1剖面圖。
【圖5B】係表示被處理體的凹部在埋入狀態下的第2剖面圖。
【圖5C】係表示被處理體的凹部在埋入狀態下的第3的剖面圖。
【圖5D】係表示被處理體的凹部在埋入狀態下的第4的剖面圖。
【圖5E】係表示被處理體的凹部在埋入狀態下的第5的剖面圖。
【圖6A】係說明聚亞醯胺膜的改質處理前之狀態的說明圖。
【圖6B】係說明聚亞醯胺膜的改質處理後之狀態的說明圖。
【圖7】係表示聚亞醯胺膜之終端處理相對於Cu擴散抗性的作圖。
【圖8A】係表示使用阻障膜時之聚亞醯胺膜的Cu擴散抗性的第1作圖。
【圖8B】係表示使用阻障膜時之聚亞醯胺膜的Cu擴散抗性的第2作圖。
【實施方式的最佳態樣】
以下，根據添附圖式，就本發明之成膜方法及成膜裝置的一實施例進行詳細說明。圖2係表示本發明之成膜裝置的一例的縱剖面構成圖，圖3係表示成膜裝置(省略加熱機構)的横剖面構成圖。
如圖所示，該成膜裝置20包含雙重筒狀構造的處理容器26，係由具有圓頂狀頂部的筒狀的內筒22，及以同心圓狀配置於其外側且具有圓頂狀之頂部的筒狀的外筒24所構成。該內筒22與外筒24皆為耐熱性材料，係以例如石英所形成。上述處理容器26的下端，透過O型環等密封構件28，與例如不鏽鋼製的筒狀的分歧管(Manifold)30連結，並被其所支持。上述內筒22的下端部，支持於安裝在上述分歧管30之內壁的支持環32上。又，亦具有未設置不鏽鋼製的分歧管30，而是整體以圓筒狀的石英製的處理容器構成的裝置。
上述分歧管30形成圓筒狀，從該分歧管30的下方，以自由插取且可升降的方式，形成石英製的晶圓載置板34，以作為多段載置多數圓板狀之被處理體2的保持機構。本實施例的情況中，在該晶圓載置板34的支柱34A上，可以約略相等的間隔，多段地支持例如50~150片左右的直徑為300mm的被處理體2。
該晶圓載置板34，透過石英製的保溫筒36，載置於平台38上；該平台38，係支持於旋轉軸42上，而該旋轉軸42貫通例如不鏽鋼製的蓋部40(使分歧管30的下端開口部開閉)。接著，該旋轉軸42的貫通部上，插設有例 如磁性流體密封部44，以氣密性地密封且可旋轉的方式，支持該旋轉軸42。另外，蓋部40的周邊部與分歧管30的下端部，夾設有例如以O型環等構成的密封構件46，以保持處理容器26內的密封性。
上述的旋轉軸42，安裝於臂部47的前端，該臂部47支持於例如載置板升降機等的升降機構(圖中未顯示)，係以使晶圓載置板34及蓋部40等一起升降，且可在處理容器26內插取的方式所構成。又，亦可以固定於上述蓋部40側的方式設置上述平台38，而以不使晶圓載置板34旋轉的方式進行被處理體2的處理。該處理容器26中，設有氣體導入部48。
具體而言，該氣體導入部48具有複數(此處為2支)的氣體分散噴嘴50、52，係由往內側貫穿上述分歧管30的側壁且向上折曲延伸的石英管所構成。各氣體分散噴嘴50、52上，沿著其長度向，以隔著既定間隔的方式形成有複數(多數)的氣體噴射孔50A、52A，係以可將氣體從各氣體噴射孔50A、52A往水平方向大致均勻噴射的方式形成。
另一方面，上述處理容器26之內筒22的側壁的一部分，沿著其高度方向，形成噴嘴收納凹部54(參照圖3)。另外，在與該噴嘴收納凹部54對向的處理容器26的相反側，設有使該內部氛圍進行真空排氣的排氣口56。該排氣口56，可藉由例如在上下方向切開而形成細長狀的態樣，亦可在上下方向上形成多數在横向上延伸的縫隙。具體而言，上述噴嘴收納凹部54，係在上述處理容器26的側壁上，沿著上下方向，以既定寬度切割出上下細長的開口58，劃分壁60，係以密封地溶接接合於內筒22之外壁的方式形成(該劃分壁為例如石英製，其剖面形成凹部狀，且在上下方向上為細長型，並從該開口58之外側覆蓋該開口58)。接著，如圖3所示，上述各氣體分散噴嘴50、52並排設置於上述噴嘴收納凹部54內。
另外，上述分歧管30之支持環32的上方側壁，形成與上述排氣口56連通的氣體出口62；上述內筒22內的氛圍透過上述排氣口56排出至內筒22與外筒24之間的間隙內，並到達上述氣體出口62。接著，該氣體出口 62上，設有真空排氣系統64。該真空排氣系統64，具有與上述氣體出口62連接的排氣通路66，該排氣通路66上，插設有壓力調整閥68及真空泵70，以進行抽真空而使處理容器26內維持於既定壓力。接著，以圍住該處理容器26的外周的方式，設置筒狀的加熱機構72，其加熱該處理容器26及其內部的被處理體2。
接著，為了對上述處理容器26供給成膜處理所需要的氣體，設置氣體供給機構74。此處，作為氣體供給機構74，包含供給第1原料氣體的第1原料氣體供給系統76、供給第2原料氣體的第2原料氣體供給系統78及供給沖洗氣體的沖洗氣體供給系統80。具體而言，上述第1原料氣體供給系統76，具有第1原料儲存槽84，其儲存第1原料82(係由在常溫下為液狀的酸酐所構成)。該第1原料儲存槽84，亦可稱為安瓿(Ampoule)或貯存器(Reservoir)。
作為上述第1原料82之酸酐，可使用從例如均苯四甲酸二酐、氧基二鄰苯二甲酸二酐、雙鄰苯二甲酸酐、羰基二鄰苯二甲酸酐、二鄰苯二甲酸酐、磺基二鄰苯二甲酸酐、環己烷四羧酸二酐、環戊烷四羧酸二酐、及環丁烷四羧酸二酐形成的群組中所選擇的1種以上的材料。此處使用均苯四甲酸二酐(PMDA；Pyromellitic dianhydride)。該第1原料儲存槽84中，設有原料加熱器86，其在不使上述第1原料82熱分解的範圍內，對該第1原料82加熱並使其汽化，以形成第1原料氣體，此處加熱至例如200~260℃左右。
另外，該第1原料儲存槽84中，設有：氣體供給部88，供給搬送第1原料氣體的載體氣體；及氣體流出部90，使第1原料氣體隨著載體氣體流出。此處，上述氣體供給部88與氣體流出部90，皆設於第1原料儲存槽84的頂部。
接著，上述第1原料儲存槽84的氣體流出部90，與設於上述處理容器26的氣體導入部48的2支氣體分散噴嘴50、52內的1支氣體分散噴嘴50 連接，並設有第1原料氣體通路92。接著，該第1原料氣體通路92的途中插設有開閉閥94，控制第1原料氣體的流動。
接著，該第1原料氣體通路92的上游側的氣體流出口，位在朝向上述第1原料儲存槽84內之頂部空間部的位置，可使在此產生的第1原料氣體與載體氣體一同流出。在該第1原料氣體通路92上，沿著該第1原料氣體通路92設有例如帶狀加熱器等的通路加熱器(圖中未顯示)，將第1原料氣體通路92加熱至例如260~300℃左右，以防止第1原料氣體液化或是固化。
另外，上述第1原料儲存槽84的氣體供給部88，與用以將載體氣體導入上述第1原料儲存槽84內的載體氣體通路96連接。上述氣體供給部88的氣體供給口，係位於朝向第1原料儲存槽84內的頂部空間部的位置。另外，上述載體氣體通路96的途中，依序插設有從其上游側朝向下游側控制氣體流量的流量控制器98(例如質量流量控制器)及開閉閥100。此處，雖使用N2氣體作為上述載體氣體，但並不僅限於此，亦可使用其他的稀有氣體，例如He與Ar等。
另外，上述第2原料氣體供給系統78，具有第2原料儲存槽104，儲存以在常溫下為液狀的二胺所構成的第2原料102。該第2原料儲存槽104，亦可稱為安瓿(Ampoule)或貯存器(Reservoir)。
作為上述第2原料102之二胺，可使用從例如二氨基二苯醚、二胺基癸烷、乙二胺、二胺基十一烷、三亞甲基二胺、二胺基十二烷、二胺基丁烷、六氟丙烷、二胺基戊烷、硫基二苯胺、胺基苯硫醚、二胺基己烷、二胺基二苯碸、庚二胺、二胺基二苯甲酮、二胺基辛烷、二胺基壬烷、二胺基環己基甲烷、甲基環己基胺形成的群組中所選擇的1種以上的材料。此處使用二氨基二苯醚(ODA；Oxydianiline)。該第2原料儲存槽104中，設有原料加熱器106。原料加熱器106，在不使上述第2原料102熱分解的範圍內，加熱該第2原料102並使其汽化，藉此形成第2原料氣體。此處將原料加熱器106加熱至例如130~220℃左右。
另外，該第2原料儲存槽104中，設有：氣體供給部108，供給搬送第2原料氣體的載體氣體；及氣體流出部110，使第2原料氣體伴隨載體氣體流出。此處，上述氣體供給部108及氣體流出部100，皆設於第1原料儲存槽104的頂部。
接著，上述之第1原料儲存槽84的氣體流出部110，與設於上述處理容器26之氣體導入部48的2支氣體分散噴嘴50、52中的1支氣體分散噴嘴50連接，並設有第2原料氣體通路112。此處，上述第1原料氣體通路92與第2原料氣體通路112在下游側互相連接，形成共通的通路以共用，而第1原料氣體與第2原料氣體形成在途中聚合的態樣。接著，該第2原料氣體通路112的途中插設有開閉閥114，以控制第2原料氣體的流動。
接著，該第2原料氣體通路112的上游側的氣體流出口，位在與上述第2原料儲存槽104內的頂部空間部對向的位置，可使在此處產生的第2原料氣體與載體氣體一同流出。該第2原料氣體通路112上，沿著該第2原料氣體通路112設有例如帶狀加熱器等的通路加熱器(圖中未顯示)，將第2原料氣體通路112加熱至例如260~300℃左右，以防止第2原料氣體液化。
另外，上述第2原料儲存槽104的氣體供給部108，與使載體氣體導入上述第2原料儲存槽104內的載體氣體通路116連接。上述氣體供給部108的氣體供給口，位在朝向第2原料儲存槽104內的頂部空間部的位置。另外，上述載體氣體通路116的途中，依序設有從其上游側朝向下游側控制氣體流量的流量控制器118(例如質量流量控制器)及開閉閥120。此處，雖使用N2氣體作為上述載體氣體，但並不僅限於此，亦可使用其他的稀有氣體，例如He或Ar等。
另外，上述沖洗氣體供給系統80，具有與剩下的1支氣體分散噴嘴52連接的沖洗氣體通路122。該沖洗氣體通路122的途中，依序設有流量控制 器124(例如質量流量控制器)及開閉閥126，可相應於需求，一邊供給上述沖洗氣體，一邊對其進行流量控制。作為上述沖洗氣體，可使用例如N2氣體等的惰性氣體。
又，此處，使第1原料氣體與第2原料氣體在途中聚合，並從1支氣體分散噴嘴50放出該聚合氣體。然而，並不僅限於此，亦可再設置1支氣體分散噴嘴，而使上述第1及第2原料氣體通路92、112分別連接於2個氣體分散噴嘴，而使第1原料氣體與第2原料氣體在處理容器26內聚合。
如上構成的成膜裝置20的整體動作，係以例如由電腦等構成的裝置控制部128控制，而進行該動作的電腦程式，係記憶於記憶媒體130。該記憶媒體130，係由例如軟性磁碟(Flexible Disk)、光碟(CD；CompactDisc)，硬碟(Hard Disk)，快閃記憶體(Flash Memory)或DVD(Digital Video Disk)等所構成。具體而言，藉由從該裝置控制部128而來的指令，進行各氣體供給的開始、停止及流量控制、處理溫度、處理壓力的控制等。
接著，使用如上述構成的成膜裝置20所進行的成膜方法，參照圖4至圖6進行說明。圖4係表示本發明之成膜方法之流程的步驟圖，圖5A~5E係表示被處理體的凹部之埋入狀態的剖面圖，圖6A及6B係說明聚亞醯胺膜的改質處理前後之狀態的說明圖。此處，以下述情況為例進行說明：使用PMDA作為第1原料82，使用ODA作為第2原料102，並以蒸鍍聚合法，形成作為高分子膜的聚亞醯胺膜。
首先，本發明的一實施態樣之方法中，進行下述步驟：第1步驟S1，供給以酸酐形成的第1原料氣體及以二胺形成的第2原料氣體，以形成絶緣膜；及第2步驟S2，在第1步驟之後停止供給第2原料氣體，持續供給第1原料氣體，並藉由將絶緣膜改質而使其具有阻障功能。此處如上所述，使用PMDA作為第1原料82之酸酐，使用ODA作為第2原料102之二胺，以形成具有阻障功能的作為絶緣膜的聚亞醯胺膜。
在上述供給第1原料氣體的情況下，於上述第1原料氣體供給系統76中，於第1原料儲存槽84內，因為加熱使第1原料82汽化而形成飽和狀態。對該飽和狀態的第1原料儲存槽84內供給經流量控制的載體氣體，藉此，上述飽和狀態的第1原料氣體伴隨著載體氣體往第1原料氣體通路92側流出。接著，與載體氣體一同搬送的第1原料氣體，從設於處理容器26內的氣體分散噴嘴50噴射出來，以供給至處理容器26內。
另外，在上述供給第2原料氣體的情況中，於上述第2原料氣體供給系統78中，於第2原料儲存槽104內，因為加熱使第2原料102汽化而形成飽和狀態。對該飽和狀態的第2原料儲存槽104內供給經流量控制的載體氣體，藉此上述飽和狀態的第2原料氣體，伴隨載體氣體往第2原料氣體通路112側流出。接著，與載體氣體一起搬送的第2原料氣體，從設於處理容器26內的氣體分散噴嘴50噴射出來，以供給至處理容器26內。
此處第1與第2原料氣體通路92、112，因為在途中連接，故在上述第1原料氣體與第2原料氣體流動的情況中，兩原料氣體在途中聚合，而該聚合氣體被供給至處理容器26內。
供給至上述處理容器26內的氣體，與收納於其中的被處理體2接觸，並於橫向(水平方向)上流動於被處理體間，透過排氣口56，流入內筒22與外筒24之間的間隙。更進一步，該氣體從上述間隙內流下，從氣體出口62，藉由真空排氣系統64往容器外排出。
實際順序，首先，將在載置有常溫之多片，例如50~150片尺寸為300mm的被處理體2之狀態下的晶圓載置板34，在已達到預設之既定溫度的處理容器26內，從其下方上升，進行裝載。接著，以蓋部40關閉分歧管30的下端開口部，藉此使容器內密閉。
此處，作為上述被處理體2，在圖5A所示的表面上，形成埋入用的凹部10。該被處理體2，係與先前參照圖1A所說明者相同。亦即，該被處理 體2中，例如在以厚度為0.7mm左右的圓板狀的矽基板等所構成的基板4的表面上，製作電晶體等的半導體元件(圖中未顯示)及其配線層等的導電層6，同時以保護絶緣層8覆蓋該半導體元件及導電層6的整個表面。更進一步，對該基板4的背面側進行研磨(背面研磨)，使基板4的厚度變薄至0.1mm左右，並將其上下反轉(形成顛倒的態樣)，以蝕刻等方式，形成從基板4的背面側(圖中的上方側)至導電層6的凹部10。
因此，該凹部10的底部，形成上述導電層6露出的狀態，該凹部10形成用於與半導體元件的萃取電極之接點的通孔，或在配線層間連接用的介層孔。該凹部10，直徑為5μm左右，深度為50μm左右，深寬比為10左右的高深寬比。
接著，若將如上所述的被處理體2收納至處理容器26內，對處理容器24內進行抽真空，以維持於0.1~1.0torr左右的範圍內，同時增強對加熱機構72的供給電力，藉此使晶圓溫度上升，以將處理容器26內的處理溫度，維持在例如20~450℃(聚亞醯胺的耐熱溫度)的範圍內。接著，從氣體供給機構74的第1原料氣體供給系統76與第2原料氣體供給系統104，供給如上所述的各種氣體。
本發明的一實施態樣之方法中，依序進行上述的第1步驟S1及第2步驟S2。上述第1步驟S1中，供給第1原料氣體的PMDA與第2原料氣體的ODA，並藉由蒸鍍聚合法，使該等氣體產生聚合反應，藉此形成圖5B所示的以高分子膜形成的絶緣膜140。該絶緣膜140形成聚亞醯胺膜。此情況中，亦可同時供給上述第1原料氣體及第2原料氣體，或交互地重複供給上述第1原料氣體及第2原料氣體。
形成該絶緣膜140後，進行第2步驟S2。該第2步驟S2中，藉由關閉第2原料氣體通路112的開閉閥114等，以停止ODA氣體的供給，而持續使PMDA氣體流動，進行如圖5C所示的絶緣膜140的改質處理。亦即，該第2步驟S2中，停止ODA氣體的供給，同時使PMDA氣體持續流動， 藉此進行後流動處理。藉此，絶緣膜140的表面被改質而形成PMDA終端，進而成為具備阻障功能的絶緣膜140。
此處關於製程條件，處理容器26中的處理溫度，係如上所述的20~450℃(聚亞醯胺的耐熱溫度)的範圍內，較佳為130~200℃的範圍內，而處理容器26內的處理壓力為0.1~1.0Torr(13~133Pa)的範圍內，較佳為0.2~0.4Torr的範圍內。另外，關於氣體流量，第1步驟S1及第2步驟S2中，載體氣體的流量，分別在0.8~1.5L/min的範圍內，此處係分別以0.9L/min的流量流動。製程時間為5~30min的範圍內，較佳為5~15min的範圍內。此處，例如各步驟進行10min左右。
第2步驟中，若製程時間少於5min，則絶緣膜140的改質不充分，較為不佳，另外，若比30min長，則不僅係改質飽和，且改質時間過長使得產量降低。另外，成膜速度在20~50nm/min的範圍內。此外，作為絶緣膜140之目標的膜厚，係在250~500nm的範圍內，藉此可不需要形成以往使用的阻障層。
如上所述，若第2步驟S2結束，為了將埋入金屬埋入上述凹部10內，在形成例如Cu的種子膜後，以圖5D所示的CVD處理及電鍍處理等，形成作為埋入金屬膜16的銅膜，並使其埋入上述凹部10內。之後，以化學機械研磨(CMP；Chemical Mechanical Polishing)處理等，對被處理體2表面之多餘的銅膜，亦即埋入金屬膜16進行研磨處理以將其去除。
又，上述成膜步驟中，為了提升對於銅膜的阻障特性，作為變形例，亦可在如圖5E所示的上述經改質的絶緣膜140的上層，形成以往使用的阻障膜142後，形成上述的種子膜，以形成Cu等的埋入金屬膜16。此情況中，相較於以往的情況，可使該阻障膜142變得更薄。作為該阻障膜142，如前所述，使用Ti薄膜、Ta薄膜或該等氮化膜。
<絶緣膜(聚亞醯胺膜)的界面改質>
此處，就上述絶緣膜140之聚亞醯胺膜的界面(表面)改質所造成的變化，參照圖6A及6B進行說明。圖6A及6B中，「P」表示PMDA分子，「O」表示ODA分子。首先，如圖6A所示，在第1步驟S1中，供給PMDA與ODA，在形成絶緣膜140之聚亞醯胺膜的時間點，以蒸鍍聚合法形成於基板4上的聚亞醯胺膜，係混合了以「P」為終端者，及以「O」為終端者。
對於這樣的聚亞醯胺膜，在第2步驟S2中，若僅流入PMDA，而進行改質處理(PMDA後流動)，則如圖6B所示，先前以ODA的「O」為終端的部分，因為與PMDA聚合而形成以「P」為終端的態樣。結果，作為絶緣膜140之聚亞醯胺膜，幾乎全部以「P」為終端，藉此可使該絶緣膜140發揮對於Cu的阻障功能。
如此，若根據本發明的一實施態樣，經抽真空的處理容器26內，在於被處理體2的表面，形成以高分子膜所形成的絶緣膜140之成膜方法中，供給以酸酐形成的第1原料氣體及以二胺形成的第2原料氣體以形成絶緣膜140，而在第1步驟之後，在停止供給第2原料氣體的供給的同時，供給第1原料氣體，以對絶緣膜140進行改質，藉此具有阻障功能，而因此能形成適合埋入高深寬比之凹部，且兼具阻障性的高分子膜的絶緣膜140。
<Cu擴散抗性相對於聚亞醯胺膜之終端處理的討論>
接著，就聚亞醯胺膜的Cu擴散抗性進行討論，就其結果，參照圖7進行說明。圖7係表示Cu擴散抗性相對於聚亞醯胺膜的終端處理的作圖。此處，在矽基板表面上以0.3μm左右的厚度形成為高分子膜的聚亞醯胺膜，在該聚亞醯胺膜的表面形成Cu薄膜，並以此作為試料。
就下述三種情況進行討論：曲線A，在該Cu膜形成之前，未對上述聚亞醯胺膜進行任何處理的情況；曲線B，在形成Cu膜之前，對上述聚亞醯胺膜流放ODA氣體，進行後流動而形成以ODA為終端的聚亞醯胺膜的情況；及曲線C，在形成Cu膜之前，對上述聚亞醯胺膜流放PMDA氣體，進行後流動(第2步驟)而形成以PMDA為終端的聚亞醯胺膜之情況。關於 上述聚亞醯胺膜的形成及處理，係使用先前說明的方法。
使用2次離子質譜分析(SIMS；Secondary ion mass spectroscopy)測定試樣中的元素。接著，圖7的横軸表示深度，左側的縱軸表示Cu濃度，右側的縱軸表示C及Si的2次離子強度。如圖7所示，在未對聚亞醯胺膜進行任何處理的情況(曲線A)，及對聚亞醯胺膜進行ODA後流動而使其為ODA終端的情況(曲線B)中，Cu元素皆在聚亞醯胺膜上擴散至相當高的濃度，例如5×1018atoms/cm3左右。
相對於此，如同本發明方法，對聚亞醯胺膜進行PMDA後處理(第2步驟)而使其為PMDA終端的情況(曲線C)中，聚亞醯胺膜中的Cu元素降低至5×1017atoms/cm3左右，比曲線A、B的情況少了1個數量級左右。從該結果判斷，與其他曲線A、B相比，使聚亞醯胺膜為PMDA終端的曲線C的情況中，可抑制Cu元素的擴散。
<使用阻障膜(Ti薄膜)時的聚亞醯胺膜的Cu擴散抗性討論>
接著，就阻障膜與聚亞醯胺膜併用時的Cu擴散抗性進行討論，並就其評價結果，參照圖8A及8B進行說明。圖8A及8B係表示使用阻障膜時的聚亞醯胺膜的Cu擴散抗性之作圖。該圖8A及8B中，一併記載成為試樣之薄膜的層積狀態的示意圖。
亦即，如圖8A所示的情況中，矽基板的表面上，依序層積SiO2膜、作為阻障膜的Ti膜及Cu膜。另外，如圖8B所示的情況中，矽基板的表面上，依序層基以本發明方法所形成的為絶緣膜的聚亞醯胺膜(高分子膜，第2步驟結束)，及作為阻障膜的Ti膜及Cu膜。此處Ti的阻障膜的厚度為5nm，相較於以往一般使用的阻障膜之厚度50~200nm，係以更薄的方式形成。
圖8A及8B的横軸表示深度，縱軸表示2次離子強度。以SIMS進行試樣中的元素測定，從基板側測定濺射蝕刻所產生的2次離子。若著眼於 Cu濃度，如圖8A所示的情況，Cu元素通過為阻障膜的Ti膜，擴散至SiO2膜中極深的位置，例如擴散至深度300nm左右，故判定其對於Cu擴散的阻障性並不充分。
相對於此，如圖8B所示的情況中，乍看之下雖會認為Cu元素穿過為阻障膜的Ti膜，擴散至聚亞醯胺膜中，並達到250nm左右的深度，但這是因為以離子對試樣進行濺射蝕刻的SIMS法之特性上所產生的誤差。亦即，因為聚亞醯胺膜相較於矽及Ti膜非常柔軟，為了從矽基板側(圖中右側)測定而以濺射蝕刻用的離子進行濺射時，產生濺射離子在深度方向上之侵入深度的不平均，在點P1所示的深度250nm左右之處，濺射離子的一部分到達Ti膜的一部分，而開始檢出Ti元素。
此處，在深度250nm左右的點P1，幾乎同時開始檢出Cu元素與Ti元素。此情況係指，Cu元素的擴散在Ti薄膜與聚亞醯胺膜的邊界部分停止，而並未擴散至聚亞醯胺膜。換言之，因為幾乎同時開始檢出Ti元素的與Cu元素，故判定Cu元素雖擴散至Ti薄膜與聚亞醯胺膜的邊界部分，但未擴散至聚亞醯胺膜。
如此，若根據本發明之表面進行改質處理的聚亞醯胺膜，可在具有絶緣性之外，兼具阻障功能，即使只與僅5μm左右之極薄的阻障膜併用，亦可判定整體發揮充分的高阻障性。亦即，若使用具有本發明之阻障功能的絶緣膜，可將以往使用的阻障膜變薄。
又，上述實施例中，以對於被處理體的凹部實施成膜處理等的情況為例進行說明(該被處理體的凹部，為了用於TSV構造的3維安裝，而對矽基板背面進行背面研磨，以使基板薄至0.1mm左右)。然而，並不僅限於此，對於具有凹部的被處理體(該凹部係形成在厚度為0.7mm左右之一般半導體基板表面側的介層孔及通孔等)，在對該凹部進行埋入的情況下，亦可適用本發明方法。該情況中，須被埋入的凹部，係形成於例如層間絶緣膜等。
另外，此處雖以可一次處理複數被處理體之所謂的批次式的成膜裝置為例進行說明，但並不僅限於此，本發明亦當然適用於逐一處理之所謂的單片式的成膜裝置。
另外，本發明，不僅以矽基板作為形成被處理體的基板，更包含GaAs、SiC、GaN等化合物半導體基板，更不限於該等基板，本發明亦適用於液晶顯示裝置所使用的玻璃基板與陶瓷基板等。
本國際申請案，係根據2012年4月27日所申請之日本專利申請第2012-102609號、2013年2月5日所申請之日本專利申請第2013-20057號、及2013年2月15日所申請之日本專利申請第2013-27972號而主張優先權者，並將日本專利申請第2012-102609號、日本專利申請第2013-20057號及日本國專利申請第2013-27972號的所有內容引用至本國際申請案。
2‧‧‧被處理體
20‧‧‧成膜裝置
22‧‧‧內筒
24‧‧‧外筒
26‧‧‧處理容器
28‧‧‧密封構件
30‧‧‧分歧管
32‧‧‧支持環
34‧‧‧晶圓載置板
34A‧‧‧支柱
36‧‧‧保溫筒
38‧‧‧平台
40‧‧‧蓋部
42‧‧‧旋轉軸
44‧‧‧磁性流體密封部
46‧‧‧密封構件
47‧‧‧臂部
48‧‧‧氣體導入部
50‧‧‧氣體分散噴嘴
50A‧‧‧氣體噴射孔
52‧‧‧氣體分散噴嘴
56‧‧‧排氣口
62‧‧‧氣體出口
64‧‧‧真空排氣系統
66‧‧‧排氣通路
68‧‧‧壓力調整閥
70‧‧‧真空泵
72‧‧‧加熱機構
74‧‧‧氣體供給機構
76‧‧‧第1原料氣體供給系統
78‧‧‧第2原料氣體供給系統
80‧‧‧沖洗氣體供給系統
82‧‧‧第1原料
84‧‧‧第1原料儲存槽
86‧‧‧原料加熱器
88‧‧‧氣體供給部
90‧‧‧氣體流出部
92‧‧‧第1原料氣體通路
94、100、114、126、120‧‧‧開閉閥
96‧‧‧載體氣體通路
98‧‧‧流量控制器
102‧‧‧第2原料
104‧‧‧第2原料儲存槽
106‧‧‧原料加熱器
108‧‧‧氣體供給部
110‧‧‧氣體流出部
112‧‧‧第2原料氣體通路
116‧‧‧載體氣體通路
118‧‧‧流量控制器
122‧‧‧沖洗氣體通路
124‧‧‧流量控制器
128‧‧‧裝置控制部
130‧‧‧記憶媒體

Claims (8)

  1. 一種成膜方法，包含如下步驟：收納被處理體；將以酸酐形成的第1原料氣體及以二胺形成的第2原料氣體供給至經抽真空的處理容器內；在該被處理體的表面形成以高分子膜形成的絶緣膜；及在停止將該第2原料氣體供給至該處理容器內的同時，持續將該第1原料氣體供給至該處理容器內，藉由對該絶緣膜進行改質，而使該絶緣膜具有阻障功能。
  2. 如申請專利範圍第1項之成膜方法，其中，該處理容器內的處理溫度在20~450℃的範圍內。
  3. 如申請專利範圍第1項之成膜方法，其中，該處理容器內的處理壓力在0.1~1.0Torr的範圍內。
  4. 如申請專利範圍第1項之成膜方法，其中，該酸酐包含從下述材料形成的群組中所選擇的1種以上的材料：均苯四甲酸二酐、氧基二鄰苯二甲酸二酐、雙鄰苯二甲酸酐、羰基二鄰苯二甲酸酐、二鄰苯二甲酸酐、磺基二鄰苯二甲酸酐、環己烷四羧酸二酐、環戊烷四羧酸二酐、環丁烷四羧酸二酐；該二胺包含從下述材料形成的群組中所選擇的1種以上的材料：二氨基二苯醚、二胺基癸烷、乙二胺、二胺基十一烷、三亞甲基二胺、二胺基十二烷、二胺基丁烷、六氟丙烷、二胺基戊烷、硫基二苯胺、胺基二苯硫醚、二胺基己烷、二胺基二苯碸、庚烯二胺、二胺基二苯甲酮、二胺基辛烷、二胺基壬烷、二胺基環己基甲烷、甲基環己胺。
  5. 如申請專利範圍第1項之成膜方法，其中，在經該改質的絶緣膜表面上，更形成阻障膜。
  6. 一種成膜裝置，包含：處理容器，收納被處理體；保持機構，在該處理容器內保持該被處理體；真空排氣系統，對該處理容器內進行抽真空；第1氣體供給機構，對該處理容器內供給以酸酐形成的第1原料氣體；第2氣體供給機構，對該處理容器內供給以二胺形成的第2原料氣體；加熱機構，加熱該被處理體；及裝置控制部，控制裝置整體；該裝置控制部進行下述控制：在使該第1氣體供給機構供給該第1原料氣體的同時，使該第2氣體供給機構供給該第2原料氣體，以在該被處理體的表面形成以高分子膜形成的絶緣膜；接著從該第1氣體供給機構持續供給該第1原料氣體，同時停止從該第2氣體供給機構供給該第2原料氣體。
  7. 如申請專利範圍第6項之成膜裝置，其中，該裝置控制部控制該加熱機構，使該處理容器內的處理溫度成為20~450℃的範圍內。
  8. 如申請專利範圍第6項之成膜裝置，其中，該裝置控制部控制該真空排氣系統，使該處理容器內的處理壓力為0.1~1.0Torr的範圍內。
TW102113659A 2012-04-27 2013-04-17 成膜方法及成膜裝置 TWI540641B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012102609 2012-04-27
JP2013020057 2013-02-05
JP2013027972A JP6020239B2 (ja) 2012-04-27 2013-02-15 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
TW201405657A TW201405657A (zh) 2014-02-01
TWI540641B true TWI540641B (zh) 2016-07-01

Family

ID=49483085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113659A TWI540641B (zh) 2012-04-27 2013-04-17 成膜方法及成膜裝置

Country Status (5)

Country Link
US (1) US9349584B2 (zh)
JP (1) JP6020239B2 (zh)
KR (1) KR101607802B1 (zh)
TW (1) TWI540641B (zh)
WO (1) WO2013161772A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509695B (zh) 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
JP6111171B2 (ja) * 2013-09-02 2017-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
JP6224479B2 (ja) * 2014-02-18 2017-11-01 東京エレクトロン株式会社 重合膜の成膜方法および成膜装置
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10343186B2 (en) * 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) * 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9981286B2 (en) 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US10551741B2 (en) 2016-04-18 2020-02-04 Asm Ip Holding B.V. Method of forming a directed self-assembled layer on a substrate
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10396012B2 (en) 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9786605B1 (en) * 2016-05-27 2017-10-10 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US10312181B2 (en) 2016-05-27 2019-06-04 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US10453701B2 (en) * 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) * 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10014212B2 (en) 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US20170373032A1 (en) * 2016-06-24 2017-12-28 Qualcomm Incorporated Redistribution layer (rdl) fan-out wafer level packaging (fowlp) structure
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN110651064B (zh) 2017-05-16 2022-08-16 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
JP7261546B2 (ja) * 2018-07-13 2023-04-20 住友化学株式会社 構造体
US11380765B2 (en) * 2018-03-02 2022-07-05 Sciocs Company Limited Structure and intermediate structure
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP6994257B2 (ja) * 2018-10-31 2022-02-21 国立大学法人茨城大学 配線構造
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
WO2021085158A1 (ja) * 2019-10-29 2021-05-06 東京エレクトロン株式会社 基板処理方法、基板処理装置及びナノワイヤ又はナノシートのトランジスタの製造方法
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
WO2021152879A1 (ja) * 2020-01-30 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びエッチング方法
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180614A (en) * 1975-01-20 1979-12-25 E. I. Du Pont De Nemours And Company Gas-barrier coated films, sheets or foils and method of preparation
JPH0718000B2 (ja) * 1985-05-15 1995-03-01 日本真空技術株式会社 合成樹脂被膜の形成方法
EP0255037B1 (en) * 1986-07-30 1992-12-09 Hitachi, Ltd. A method for forming polyimide film by chemical vapor deposition
JP2821907B2 (ja) * 1989-06-09 1998-11-05 日本真空技術株式会社 ポリイミド樹脂被膜の形成方法
DE4115872A1 (de) * 1991-05-15 1992-11-19 Basf Ag Verfahren zur herstellung duenner polyimidschutzschichten auf keramischen supraleitern oder hochtemperatursupraleitern
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US5952448A (en) * 1996-12-31 1999-09-14 Korea Research Institute Of Chemical Technology Stable precursor of polyimide and a process for preparing the same
US20010005528A1 (en) * 1997-10-10 2001-06-28 Jae-Gyoung Lee Process for the preparation of organic electroluminescent device using vapor deposition polymerization
US5869219A (en) * 1997-11-05 1999-02-09 Taiwan Semiconductor Manufacturing Co. Ltd. Method for depositing a polyimide film
EP1073777A2 (en) * 1998-04-14 2001-02-07 CVD Systems, Inc. Film deposition system
JP4283910B2 (ja) * 1998-07-07 2009-06-24 株式会社アルバック 半導体製造装置およびポリイミド膜の形成方法
JP2000077365A (ja) 1998-08-29 2000-03-14 Tokyo Electron Ltd 研磨スラリー及び研磨方法
JP2000164942A (ja) * 1998-11-25 2000-06-16 Matsushita Electric Works Ltd 熱電モジュール
US6414377B1 (en) * 1999-08-10 2002-07-02 International Business Machines Corporation Low k dielectric materials with inherent copper ion migration barrier
KR100329337B1 (ko) 1999-08-31 2002-03-22 한신혁 구리 배선상에 폴리이미드층을 형성하는 방법
JP4195205B2 (ja) * 2001-03-16 2008-12-10 三井化学株式会社 有機高分子薄膜の作製方法
KR100546940B1 (ko) 2003-07-09 2006-01-26 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
JP2008032160A (ja) 2006-07-31 2008-02-14 Ntn Corp 動力伝達機構
US8481423B2 (en) * 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
WO2009070574A2 (en) * 2007-11-27 2009-06-04 North Carolina State University Methods for modification of polymers, fibers and textile media
CN101874078B (zh) * 2007-11-30 2012-10-17 三井化学株式会社 聚酰亚胺系复合材料及其膜
WO2009119343A1 (ja) * 2008-03-25 2009-10-01 東京エレクトロン株式会社 表面処理装置、及び表面処理方法
JP5534979B2 (ja) * 2010-06-29 2014-07-02 東京エレクトロン株式会社 基板処理装置及び基板処理装置のクリーニング方法
WO2012001848A1 (ja) * 2010-07-01 2012-01-05 東京エレクトロン株式会社 半導体装置の製造方法
JP5524132B2 (ja) 2010-07-15 2014-06-18 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、及び、薄膜形成装置
JP5350424B2 (ja) * 2011-03-24 2013-11-27 東京エレクトロン株式会社 表面処理方法
JP2014033056A (ja) * 2012-08-02 2014-02-20 Hiroshima Univ ポリイミド膜の成膜方法、半導体装置の製造方法及び成膜装置

Also Published As

Publication number Publication date
US9349584B2 (en) 2016-05-24
KR101607802B1 (ko) 2016-03-30
TW201405657A (zh) 2014-02-01
KR20150009961A (ko) 2015-01-27
WO2013161772A1 (ja) 2013-10-31
JP2014170764A (ja) 2014-09-18
US20150087158A1 (en) 2015-03-26
JP6020239B2 (ja) 2016-11-02

Similar Documents

Publication Publication Date Title
TWI540641B (zh) 成膜方法及成膜裝置
TWI669410B (zh) 成膜方法及成膜裝置
US8242015B2 (en) Film forming method and film forming apparatus
KR101275679B1 (ko) 배리어층, 성막 방법 및 처리 시스템
TWI650827B (zh) 半導體薄膜製造之變頻微波製程及應用
KR101407112B1 (ko) 반도체 처리용 성막 장치
US8440563B2 (en) Film forming method and processing system
KR101361249B1 (ko) 성막 장치 및 성막 방법
KR20090009962A (ko) 성막 장치, 성막 방법, 컴퓨터 프로그램 및 기억 매체
TW201207145A (en) Deposition device
TWI754108B (zh) 半導體裝置之製造方法及基板處理裝置
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
TW201118949A (en) Film deposition method, pretreatment device, and treating system
KR20140049955A (ko) 성막 방법 및 성막 장치
JP3992588B2 (ja) 成膜方法
KR20100126307A (ko) 성막 방법, 성막 장치, 및 컴퓨터 판독 가능한 기록 매체
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
US8277889B2 (en) Film formation method and film formation apparatus
KR20180068328A (ko) 구리 배선의 제조 방법
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
KR20040082177A (ko) 원자층 증착 장치
WO2015151733A1 (ja) 成膜方法、半導体装置製造方法及び半導体装置
TW201232660A (en) Methods of processing low k dielectric films
JP2014175355A (ja) 半導体装置の製造方法