TWI523024B - 半導體記憶體裝置 - Google Patents

半導體記憶體裝置 Download PDF

Info

Publication number
TWI523024B
TWI523024B TW098132969A TW98132969A TWI523024B TW I523024 B TWI523024 B TW I523024B TW 098132969 A TW098132969 A TW 098132969A TW 98132969 A TW98132969 A TW 98132969A TW I523024 B TWI523024 B TW I523024B
Authority
TW
Taiwan
Prior art keywords
memory unit
memory
data
redundant
semiconductor
Prior art date
Application number
TW098132969A
Other languages
English (en)
Other versions
TW201030761A (en
Inventor
王丸拓郎
熱海知昭
齋藤利彥
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201030761A publication Critical patent/TW201030761A/zh
Application granted granted Critical
Publication of TWI523024B publication Critical patent/TWI523024B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Description

半導體記憶體裝置
本發明之技術領域係有關半導體記憶體裝置之缺陷校正技術。
近幾年來，記憶體單元之產能因在半導體記憶體裝置之容量增加下製造步驟的增加及複雜度而有減少的趨勢。因此，為改進半導體記憶體裝置本身之產能，曾提議用於包含缺陷記憶體單元之記憶體單元陣列之缺陷校正技術。
例如，曾提議藉設在具有備用單元之半導體記憶體裝置中之冗餘電路更換待判定有缺陷之記憶體單元之缺陷校正技術(例如，參照專利文獻1)。
此外，曾提議在裝入半導體記憶體裝置之缺陷校正用LSI中，以冗餘用RAM部分更換發生於半導體記憶體裝置中的DRAM(動態隨機存取記憶體)之缺陷之缺陷校正技術(例如，參照專利文獻2)。
[參考案]
[專利文獻1]：日本專利早期公開申請案第2006-107583
[專利文獻2]：日本專利早期公開申請案第H8-16486
然而，由於偵測缺陷記憶體單元之位址，且需要不用之備用記憶體來校正缺陷，因此，對記憶體之存取數隨著記憶體容量之增加而增加，並使得對記憶體之存取時間增長。又，控制電路之構造隨著記憶體容量之增加而擴大。
有鑑於以上問題，本發明之一目的在於實現容易或快速對記憶體之存取而不擴大控制電路之構造。
本發明之一實施例係一種半導體記憶體裝置，設有冗餘記憶體單元陣列，其儲存校正缺陷數於備用記憶體。在自外部收到信號時，將信號切換至冗餘記憶體單元陣列，並判斷校正缺陷數。接著，根據判斷結果，繼續缺陷記憶體單元之判斷，或結束判斷而將資料寫入主記憶體單元。
一實施例係一種半導體記憶體裝置，其包含：第一記憶體單元陣列，包含複數個可電氣寫入及讀取之記憶體單元；第二記憶體單元陣列，包含複數個冗餘記憶體單元；以及控制電路；該第二記憶體單元陣列具有：第一區，其包含第一冗餘記憶體單元，該第一冗餘記憶體單元儲存校正寫入缺陷數；以及第二區，其包含冗餘記憶體單元，該冗餘記憶體單元儲存缺陷記憶體單元之位址。
在此，控制電路存取第一區以判斷校正缺陷數，並依判斷結果決定是否存取第二區。
第二記憶體單元可具有第三區，其包含更換缺陷記憶體單元之冗餘記憶體單元。
半導體記憶體裝置可包含儲存正常寫入之記憶體單元。
半導體記憶體裝置可應用於DRAM、SRAM、掩模ROM、PROM、EPROM、EEPROM、快閃記憶體等。
於半導體記憶體裝置中，根據校正缺陷數判斷缺陷記憶體單元之位址。因此，可實現較容易及較快的操作。此外，該操作可應用於高容量記憶體。
又，可藉由監視校正缺陷數，評估半導體記憶體裝置之可靠度。
 實施本發明之最佳模式
後面將參考圖式說明所揭示發明之實施例。須知，本發明不限於以下說明。熟於本技藝人士當知，在不悖離本發明之精神及範疇下，可改變本發明之模式及細部。因此，本發明不得解釋為侷限於以下實施例之說明。
(實施例1)
於本實施例中，將說明半導體記憶體裝置之一例子及半導體記憶體裝置中之缺陷校正技術。
首先，將參考第1圖說明半導體記憶體裝置之構造例。在此，第1圖係根據本實施例，半導體記憶體裝置之電路方塊圖。如第1圖所示，半導體記憶體裝置包含記憶體單元陣列100，以及繞主記憶體單元陣列100之讀取驅動器101及一冗餘控制電路部102。
記憶體單元陣列100包含主記憶體單元110、備用記憶體單元及用以防止額外寫入之記憶體單元114。須知，備用記憶體單元設有用於冗餘功能之記憶體單元111、用於冗餘判斷之記憶體單元112以及用於更換之記憶體單元113。
將輸入資料寫入主記憶體單元110及用於更換之記憶體單元113。用於冗餘功能之記憶體單元111儲存校正缺陷數。用於冗餘判斷之記憶體單元112儲存缺陷記憶體單元之位址及存取禁止位址。用以防止額外寫入之記憶體單元114儲存對主記憶體單元110或用於更換之記憶體單元113之資料寫入。
備用記憶體之記憶體單元及用以防止額外寫入之記憶體單元114包含甚至當斷電時仍保持所儲存資料之非揮發性記憶體。須知，從安全層面看來，較佳係屬於一種非揮發性記憶體並具有複數個僅可寫入一次之記憶體單元之記憶體，此乃因為非揮發性記憶體中的資料不易被竄改。
冗餘控制電路部102包含冗餘控制電路120、冗餘比較器電路部121及冗餘閂鎖電路122。
接著，參考第2及3圖，說明半導體記憶體裝置之寫入操作例。在此，第2圖係顯示執行冗餘記憶體之控制程序時之程序之流程圖。於第2圖中，“S”後面之參考號碼表示流程圖中之各步驟。
於步驟S201中，在自外部收到記憶體存取開始信號時，開始進行冗餘記憶體之控制程序。首先，藉冗餘控制電路120將一信號從主記憶體單元110切換至用於冗餘功能之記憶體單元111。
於步驟S202中，讀取儲存在用於冗餘功能之記憶體單元111、用於冗餘判斷之記憶體單元112及用以防止額外寫入之記憶體單元114之資料。參考第3圖說明步驟S202之程序。
第3圖係顯示若最大校正數為n，執行第2圖中之步驟S202時之程序之流程圖。於第3圖中，“S”後面之參考號碼表示流程圖中之各步驟。
於步驟S301中，讀取用於冗餘功能之記憶體單元111，並保持記憶體單元之位址及資料於冗餘閂鎖電路122之暫存器中。
接著，當自外部收到位址信號時，指定主記憶體單元110之存取字。此後，信號自主記憶體單元110切換至記憶體單元112，供冗餘控制電路120冗餘判斷。
於步驟S302中，藉自用於冗餘功能之記憶體單元111讀取之資料判斷校正缺陷數。程序進至步驟S304，此時，在用於冗餘功能之記憶體單元111中無記憶體單元儲存之資料；亦即，此時，校正缺陷數為0。另一方面，程序進至步驟S303，此時，在用於冗餘功能之記憶體單元111中有一或更多記憶體單元儲存之資料；亦即，此時，校正缺陷數為1或更大。
於步驟S303中，讀取出對應用於冗餘判斷之記憶體單元112之存取字之位元位址數(此後，適當地稱此位元位址為“對應位元位址”)。接著，保持記憶體單元之位址及資料於冗餘閂鎖電路122之暫存器中。該步驟S303稱為缺陷字位址之判斷。
於步驟S304中，讀取對應存取字之用以防止額外寫入之記憶體單元114。接著，保持記憶體單元之位址及資料於冗餘閂鎖電路122之暫存器中。該步驟S304稱為用以防止額外寫入之判斷。
其次，於第2圖之步驟S203至步驟S207中，讀取保持於冗餘閂鎖電路122之校正缺陷數之判斷結果、缺陷字位址之判斷及用以防止額外寫入之判斷。接著，判定電路之狀態。
首先，於步驟S203中，判斷用以防止額外寫入之記憶體單元114是否儲存資料。當用以防止對應於存取字之額外寫入之記憶體單元114儲存資料時，換言之，當存取字係額外寫入防止字時，程序進至步驟S204，且冗餘記憶體之控制程序結束。另一方面，當存取字不是額外寫入防止字時，程序進至步驟S205。
於步驟S205中，判斷用於冗餘判斷之記憶體單元112是否儲存資料。當儲存資料時，程序進至步驟S206。另一方面，當不儲存資料時，程序進至步驟S207。
須知，資料儲存在用於冗餘判斷之記憶體單元112意指校正存取字中的缺陷，並將用於更換之記憶體單元113之字位址分配給存取字。
於步驟S206中，將位址信號發送至用於更換之記憶體單元113，並執行資料寫入。
另一方面，於步驟S207中，將位址信號發送至主記憶體單元110，並執行資料寫入。
於步驟S208中，在資料寫入後不久自記憶體單元讀取資料，並在冗餘比較器電路121中執行讀取資料與預期值間之比較。作為讀取資料與預期值間之比較結果，當資料與預期值不符時，亦即，偵出缺陷記憶體時，程序進至步驟S209。另一方面，當未偵出缺陷記憶體時，程序進至步驟S210。
於步驟S209中，資料儲存在用於冗餘功能之記憶體單元111，其對應校正缺陷數。須知，當用於冗餘功能之記憶體單元111整體儲存資料時，不儲存資料。
接著，資料儲存於對應字位址之位元位址，其中用於冗餘判斷之記憶體單元112發生缺陷。須知，若用於冗餘功能之記憶體單元111整體業已儲存資料，資料即儲存在用於冗餘判斷之記憶體單元112之最後字中(此後最後字稱為“存取禁止記憶體單元”)。如此，結束一系列寫入操作。
準備用於更換之記憶體單元113以校正寫入失敗之記憶體單元。然而，當寫入失敗數大於用於更換之記憶體單元113之字數，亦即，當用於冗餘功能之記憶體單元111因用於冗餘功能之記憶體單元111整體業已儲存資料而無法儲存資料時，即不可能校正記憶體單元。由於此一無法校正缺陷之記憶體單元儲存不完全資料，因此，使用該記憶體單元不適當。
因此，若資料儲存於存取禁止記憶體單元，爾後即禁止對記憶體單元之存取(寫入及讀取)，該記憶體單元具有對應於儲存資料之位元位址之主記憶體單元110之字位址。
另一方面，於步驟S210中，存取用於冗餘功能之記憶體單元111，並儲存正常完成寫入之資料。如此，結束一系列寫入操作。
如以上說明，於半導體記憶體裝置之寫入操作中，藉由在自外部收到記憶體存取開始信號之後，對備用記憶體之各電路存取，判斷缺陷。根據判斷結果，決定哪一記憶體單元該被存取：主記憶體單元110或用於更換之記憶體單元113。因此，無須對記憶體單元整體存取，即使記憶體單元之容量增加，仍可容易及快速存取記憶體單元。
於半導體記憶體裝置中，自外部收到記憶體存取開始信號，且此後，讀取校正缺陷數。當校正缺陷數為零時，由於無須在後續缺陷判斷中存取用於冗餘判斷之記憶體單元112，因此，可實現更快速之操作。當校正缺陷數為1或更大時，可讀取與對應校正缺陷數之位元數一樣多的對應位址位元。此外，若校正缺陷數達到高限，即可藉由切換記憶體存取開始信號至其他裝置等，防止寫入失敗。
此外，可藉由監視校正缺陷數，評估半導體記憶體裝置之可靠度。
又，於半導體記憶體裝置中，僅須存取用於冗餘功能之記憶體單元111及用於冗餘判斷之記憶體單元112以獲得缺陷校正狀態。因此，可較存取用於冗餘判斷之記憶體單元112整體之情形更快速觀察缺陷校正狀態。
甚而，於半導體記憶體裝置中，在禁止對無法校正缺陷之記憶體單元之存取(寫入及讀取)同時，保護正常完成寫入之記憶體單元。因此，可改進半導體記憶體裝置之可靠度。
接著，將參考以下情況(1)至(8)及第4至8圖，說明半導體記憶體裝置中用以校正缺陷之技術例。
第4圖顯示第2圖中記憶體單元陣列100之記憶圖。第4圖中之記憶體單元陣列設有具有32×32大小之主記憶體單元401、具有1×4大小之用於冗餘功能之記憶體單元402、具有4×32大小之用於冗餘判斷之記憶體單元403、具有1×32大小之存取禁止記憶體單元404、具有4×32大小之用於更換之記憶體單元405及具有36×1大小之防止額外寫入之記憶體單元406。
首先，說明在藉位址信號指定第3字之後，第25位元上之寫入失敗的情況(1)。須知，第4圖係收到位址信號時之記憶圖。
如以上說明，當半導體記憶體裝置自外部收到信號時，執行校正缺陷數之判斷、缺陷字位址之判斷及防止額外寫入之判斷。
於第4圖中，(i)當讀取用於冗餘功能之記憶體單元402時，不儲存資料。因此，判斷結果係校正缺陷數事先為零，並將判斷結果保持於暫存器中。
其次，(ii)當讀取屬於用於冗餘判斷之記憶體單元403之對應位元位址的第3位元時，不儲存資料。因此，判斷結果係不對主記憶體單元401中之第3字執行缺陷校正，並將判斷結果保持於暫存器中。
其次，(iii)當讀取屬於存取禁止記憶體單元404之對應位元位址的第3位元時，不儲存資料。因此，判斷結果係可對主記憶體單元401中之第3字進行存取(寫入及讀取)，並將判斷結果保持於暫存器中。
須知，由於判斷結果係校正缺陷數事先為零，因此，無需缺陷字位址之判斷(ii)。
最後，(iv)當讀取主記憶體單元401中之第3字中用於防止額外寫入之記憶體單元406時，不儲存資料。因此，判斷結果係可對主記憶體單元401中之第3字執行寫入操作，並將判斷結果保持於暫存器中。
根據(i)至(iv)之判斷結果，決定將位址信號傳送至主記憶體單元401中之第3字以執行資料寫入。此後，寫入資料(參考第5圖中之主記憶體單元401)。
當在寫入資料後不久，自記憶體單元讀取資料並執行讀取資料與期望值間之比較時，比較結果顯示，因在第25位元寫入失敗，所以，資料不符期望值。
因此，儲存資料在用於冗餘功能之記憶體單元402中的第0位元及屬於用於冗餘判斷之記憶體單元403中的第0字之對應位元位址的第3位元(參照第5圖中之於冗餘功能之記憶體單元402及用於冗餘判斷之記憶體單元403)。須知，該資料具有分配用於更換之記憶體單元405中之第0字以校正第3字之缺陷之功能。
其次，說明在藉位址信號指定第3字之後，第3位元上之寫入失敗的情況(2)。須知，第5圖係收到位址信號時之記憶體映射圖。
於第5圖中，(i)當讀取用於冗餘功能之記憶體單元402時，將資料儲存於第0位元。因此，判斷結果係校正缺陷數為1，並將判斷結果保持於暫存器中。
其次，(ii)當讀取屬於用於冗餘判斷之記憶體單元403之對應位元位址的第3位元時，儲存資料於第0位元。因此，判斷結果係分配用於更換之記憶體單元405中之第0字，以校正第3字中之缺陷，並將判斷結果保持於暫存器中。
其次，(iii)當讀取屬於存取禁止記憶體單元404之對應位元位址的第3位元時，不儲存資料。因此，判斷結果係可對主記憶體單元401中之第3字進行存取(寫入及讀取)，並將判斷結果保持於暫存器中。
最後，(iv)當讀取用於更換之記憶體單元405之第0字中用於防止額外寫入之記憶體單元406時，不儲存資料。因此，判斷結果係可對用於更換之記憶體單元405之第0字執行寫入操作，並將判斷結果保持於暫存器中。
根據以上判斷結果，決定將位址信號傳送至用於更換之記憶體單元405之第0字以寫入資料。此後，執行寫入資料(參考第6圖中之用於更換之記憶體單元405)。
當在寫入資料後不久自記憶體單元讀取資料並執行讀取資料與期望值間之比較時，比較結果顯示，因在第3位元寫入失敗，所以，資料不符期望值。
因此，儲存資料在用於冗餘功能之記憶體單元402中的第1位元及屬於用於冗餘判斷之記憶體單元403中的第1字之對應位元位址的第3位元(參照第6圖中之於冗餘功能之記憶體單元402及用於冗餘判斷之記憶體單元403)。須知，該資料具有分配用於更換之記憶體單元405之第1字以校正第3字之缺陷之功能。
其次，說明在藉位址信號指定第29字之後，第26位元上之寫入失敗的情況(3)。須知，第6圖係收到位址信號時之記憶體映射圖。
於第6圖中，(i)當讀取用於冗餘功能之記憶體單元402時，資料儲存於第0及第1位元。因此，判斷結果係校正缺陷數為2，並將判斷結果保持於暫存器中。
其次，(ii)當讀取屬於用於冗餘判斷之記憶體單元403之對應位元位址的第29位元時，不儲存資料。因此，判斷結果係不對主記憶體單元401之第29字執行缺陷校正，並將判斷結果保持於暫存器中。
其次，(iii)當讀取屬於存取禁止記憶體單元404之對應位元位址的第29位元時，不儲存資料。因此，判斷結果係可對主記憶體單元401之第29字進行存取(寫入及讀取)，並將判斷結果保持於暫存器中。
最後，(iv)當讀取主記憶體單元401之第29字中用於防止額外寫入之記憶體單元406時，不儲存資料。因此，判斷結果係可對主記憶體單元401之第29字執行寫入操作，並將判斷結果保持於暫存器中。
根據以上判斷結果，決定將位址信號傳送至主記憶體單元401之第29字以寫入資料。此後，執行寫入資料(參考第7圖中之主記憶體單元401)。
當在寫入資料後不久自記憶體單元讀取資料並執行讀取資料與期望值間之比較時，比較結果顯示，因在第26位元寫入失敗，所以，資料不符期望值。
因此，儲存資料在用於冗餘功能之記憶體單元402中的第2位元及屬於用於冗餘判斷之記憶體單元403中的第2字之對應位元位址的第29位元(參照第7圖中之於冗餘功能之記憶體單元402及用於冗餘判斷之記憶體單元403)。須知，該資料具有分配用於更換之記憶體單元405之第2字，以校正第29字之缺陷之功能。
其次，說明在藉位址信號指定第29字之後，第31位元上之寫入失敗的情況(4)。須知，第7圖係收到位址信號時之記憶體映射圖。
於第7圖中，(i)當讀取用於冗餘功能之記憶體單元402時，資料儲存於第0、第1及第2位元。因此，判斷結果係校正缺陷數為3，並將判斷結果保持於暫存器中。
其次，(ii)當讀取屬於用於冗餘判斷之記憶體單元403之對應位元位址的第29位元時，儲存資料於第2字。因此，判斷結果係分配用於更換之記憶體單元405之第2字，以校正第29字中的缺陷，並將判斷結果保持於暫存器中。
其次，(iii)當讀取屬於存取禁止記憶體單元404之對應位元位址的第29位元時，不儲存資料。因此，判斷結果係可對主記憶體單元401之第29字進行存取(寫入及讀取)，並將判斷結果保持於暫存器中。
最後，(iv)當讀取用於更換之記憶體單元405之第2字中用於防止額外寫入之記憶體單元406時，不儲存資料。因此，判斷結果係可對用於更換之記憶體單元405之第2字執行寫入操作，並將判斷結果保持於暫存器中。
根據以上判斷結果，決定將位址信號傳送至用於更換之記憶體單元405之第2字以寫入資料。此後，執行寫入資料(參考第8圖中之用於更換之記憶體單元405)。
當在寫入資料後不久自記憶體單元讀取資料並執行讀取資料與期望值間之比較時，比較結果顯示，因在第31位元寫入失敗，所以，資料不符期望值。
因此，儲存資料在用於冗餘功能之記憶體單元402中的第3位元及屬於用於冗餘判斷之記憶體單元403中的第3字之對應位元位址的第29位元(參照第8圖中之於冗餘功能之記憶體單元402及用於冗餘判斷之記憶體單元403)。須知，該資料具有分配用於更換之記憶體單元405之第3字以校正第29字之缺陷之功能。
其次，說明在藉位址信號指定第1字之後，第0位元上之寫入失敗的情況(5)。須知，第8圖係收到位址信號時之記憶體映射圖。
於第8圖中，(i)當讀取用於冗餘功能之記憶體單元402時，資料儲存於第0、第1、第2及第3位元。因此，判斷結果係校正缺陷數為4，並將判斷結果保持於暫存器中。
其次，(ii)當讀取屬於用於冗餘判斷之記憶體單元403之對應位元位址的第1位元時，不儲存資料。因此，判斷結果係不對主記憶體單元401之第1字執行缺陷校正，並將判斷結果保持於暫存器中。
其次，(iii)當讀取屬於存取禁止記憶體單元404之對應位元位址的第1位元時，不儲存資料。因此，判斷結果係可對主記憶體單元401之第1字進行存取(寫入及讀取)，並將判斷結果保持於暫存器中。
最後，(iv)當讀取主記憶體單元401之第1字中用於防止額外寫入之記憶體單元406時，不儲存資料。因此，判斷結果係可對主記憶體單元401之第1字執行寫入操作，並將判斷結果保持於暫存器中。
根據(i)至(iv)之判斷結果，決定將位址信號傳送至主記憶體單元401之第1字以寫入資料。此後，執行資料寫入(參考第9圖中之主記憶體單元401)。
當在寫入資料後不久自記憶體單元讀取資料並執行讀取資料與期望值間之比較時，比較結果顯示，因在第0位元寫入失敗，所以，資料不符期望值。
由於充份使用用於冗餘功能之記憶體單元402之第0、第1、第2及第3位元，因此，再也無法校正缺陷。於此情況下，將資料儲存於屬於存取禁止記憶體單元404之對應位元位址的第1位元(參照第9圖中之存取禁止記憶體單元404)。因此，此後禁止對主記憶體單元中第1字之存取(寫入及讀取)。
其次，說明情況(6)，其中藉位址信號指定第1字。須知，第9圖係收到位址信號時之記憶體映射圖。
於第9圖中，(i)、(ii)及(iv)之判斷結果與上述情況(5)相同。由於僅(iii)之判斷結果與上述情況(5)不同，因此，以下說明(iii)之判斷結果。
(iii)當讀取屬於存取禁止記憶體單元404之對應位元位址的第1位元時，儲存資料。因此，判斷結果係禁止對第1字之存取(寫入及讀取)，並將判斷結果保持於暫存器中。
根據(i)至(iv)之判斷結果，由於禁止對第1字之存取(寫入及讀取)，因此，不執行資料寫入，並結束操作。
其次，說明情況(7)，其中第3字藉位址信號指定，並正常地結束寫入。須知，第9圖係收到位址信號時之記憶體映射圖。
於第9圖中，(i)當讀取用於冗餘功能之記憶體單元402時，資料儲存於第0、第1、第2及第3位元。因此，判斷結果係校正缺陷數為4，並將判斷結果保持於暫存器中。
其次，(ii)當讀取屬於用於冗餘判斷之記憶體單元403之對應位元位址的第3位元時，儲存資料於第1字。因此，判斷結果係分配用於更換之記憶體單元405之第1字，以校正第3字中之缺陷，並將判斷結果保持於暫存器中。
其次，(iii)當讀取存取禁止記憶體單元404之對應位元位址的第3位元時，不儲存資料。因此，判斷結果係可對主記憶體單元401中之第3字進行存取(寫入及讀取)，並將判斷結果保持於暫存器中。
最後，(iv)當讀取用於更換之記憶體單元405之第1字中用於防止額外寫入之記憶體單元406之記憶體單元時，不儲存資料。因此，判斷結果係可對用於更換之記憶體單元405之第1字執行寫入操作，並將判斷結果保持於暫存器中。
根據(i)至(iv)之判斷結果，決定將位址信號傳送至用於更換之記憶體單元405之第1字以寫入資料。此後，執行資料寫入(參照第10圖中之用於更換之記憶體單元405)。
當在寫入資料後不久自記憶體單元讀取資料並執行讀取資料與期望值間之比較時，比較結果顯示，因寫入成功，所以，資料符合期望值。
因此，儲存資料在用於更換之記憶體單元405之第1字中用於防止額外寫入之記憶體單元406，其為寫入成功時之字位址(參照第10圖中之用於防止額外寫入之記憶體單元406)。
其次，說明情況(8)，其中第3字藉位址信號指定。須知，第10圖係收到位址信號時之記憶體映射圖。
於第10圖中，(i)、(ii)及(iii)之判斷結果與上述情況(7)相同。由於僅(iv)之判斷結果與上述情況(7)不同，因此，以下說明(iv)之判斷結果。
(iv)當讀取用於更換之記憶體單元405之第1字中用於防止額外寫入之記憶體單元406之記憶體單元時，儲存資料。因此，判斷結果係無法對用於更換之記憶體單元405中之第1字執行寫入操作，並將判斷結果保持於暫存器中。
根據(i)至(iv)之判斷結果，由於用於防止額外寫入之功能應用在用於更換之記憶體單元405之第1字，因此，不執行資料寫入，並結束操作。
[實施例2]
於此實施例中，說明將資料寫入半導體記憶體裝置中之記憶體單元之方法例。
於此半導體記憶體裝置中，當資料被寫至記憶體單元時，交替執行操作A、操作B及操作C最多4次：操作A，在預定期間內寫入資料(例如75.5μs)；操作B，在預定期間內寫入資料(例如18.9μs)；操作C，比較寫入資料與讀取資料。須知，此後稱根據操作C之資料比較為“驗證功能”，稱系列操作A、B及C為“驗證寫入”。
當對一記憶體單元反覆進行4次驗證寫入時，若驗證功能之結果彼此不符，即將結果不符之資料α存入電路中作為資訊，且此後，程序進至次一記憶體單元。另一方面，若驗證功能彼此對應，程序即在此時進至次一記憶體單元。
若資料α存入電路中，亦即，若在結束對最後記憶體單元之驗證寫入時，寫入失敗，即將資料儲存在用於冗餘功能之記憶體單元及用於冗餘判斷之記憶體單元，以校正缺陷。
另一方面，若資料α不存入電路中，亦即，若在結束對最後記憶體單元之驗證寫入時，正常地結束寫入，即將資料儲存在用於防止額外寫入之記憶體單元。
資料寫入時間可藉由驗證寫入縮短。
此外，驗證寫入對可僅寫入一次之記憶體單元很有效，此乃因為須高精度控制寫入後之狀態。
此實施例可自由與其他實施例之任一者組合。
[實施例3]
於本實施例中，參考第11圖說明可無線通信之半導體裝置之構造例。在此，第11圖係顯示可無線通信之半導體裝置900之方塊圖。如第11圖所示，半導體裝置900包含記憶體電路901、數位電路902、類比電路903及天線電路904。
天線電路904接收發自讀取器/寫入器910之無線波(電磁波)，並將在此時獲得之信號輸入類比電路903。類比電路903解調變信號並將解調變之信號輸入數位電路902。記憶體電路901響應來自數位電路902之輸出，執行資料之寫入或讀取。
藉由應用根據本發明實施之半導體記憶體裝置於記憶體電路901，可提供可快速操作之極可靠半導體裝置。
半導體裝置可應用於廣大範圍用途，其原因在於半導體裝置具有響應自外部所接收之讀取請求，將儲存於記憶體電路901之電子資訊傳送至外部之功能。例如，儲存電子資訊之半導體裝置可與記錄印刷資訊之非電子記錄媒體併合。
此實施例可自由與其他實施例之任一者組合。
[例子1]
於此例子中，參考第12及13圖說明半導體記憶體裝置之掩模佈局例。
第12圖顯示根據本發明，半導體記憶體裝置之掩模佈局。於第12圖中顯示記憶體單元陣列100及繞記憶體單元陣列100之讀取驅動器101。
記憶體單元陣列100包含主記憶體單元110及備用記憶體。須知，備用記憶體單元設有用於冗餘功能之記憶體單元111、用於冗餘判斷之記憶體單元112以及用於更換之記憶體單元113。
第13圖顯示第12圖中備用記憶體單元之電路圖。
讀取電路601設置來用於各位元線603，並根據字線604自OUTPUT所選記憶體單元602之元件電阻，輸出一輸出。OUTPUT僅選擇來自設於各讀取電路601之計時反相器之位元線603之輸出。
藉節點612之電壓決定OUTPUT之輸出，該電壓由X與Y之比例決定，其中X係元件電阻且為記憶體單元602中選擇TFT 613之電阻，且Y係讀取電路601中比較TFT 610及位址TFT 611之電阻。
因此，須決定所選TFT 613之電阻及比較TFT 610之電阻，使短路狀態下之電阻X＜電阻Y＜斷電狀態下之電阻X。須知，位址TFT幾乎可忽視，此乃因為位址TFT具有遠小於比較TFT 610之電阻。
此外，記憶體單元602設有輔助電容器614。當資料被寫至元件615時，輔助電容器614透過選擇TFT 613累積電荷，當元件615短路時供應電荷，並補償寫入用電力。
本申請案根據2008年9月30向日本特許廳提出之日本專利申請案2008-254100號，在此併提其全文供參考。
100．．．記憶體單元陣列
101．．．讀取驅動器
102．．．冗餘控制電路部
110．．．主記憶體單元
111．．．用於冗餘功能之記憶體單元
112．．．用於冗餘判斷之記憶體單元
113．．．用於替換之記憶體單元
114．．．用以防止額外寫入之記憶體單元
120．．．冗餘控制電路
121．．．冗餘比較器電路
122．．．冗餘閂鎖電路
S201-S210．．．步驟
S301-S304．．．步驟
401．．．主記憶體單元
402‧‧‧用於冗餘功能之記憶體單元
403‧‧‧用於冗餘判斷之記憶體單元
404‧‧‧禁止存取記憶體單元
405‧‧‧用於替換之記憶體單元
406‧‧‧用以防止額外寫入之記憶體單元
601‧‧‧讀取電路
602‧‧‧記憶體單元
603‧‧‧位元線
604‧‧‧字線
610‧‧‧比較TFT
611‧‧‧位址TFT
612‧‧‧節點
613‧‧‧選擇TFT
614‧‧‧輔助電容器
615‧‧‧元件
900‧‧‧半導體裝置
901‧‧‧記憶體電路
902‧‧‧數位電路
903‧‧‧類比電路
904‧‧‧天線電路
910‧‧‧讀取器/寫入器
於附圖中：
第1圖係顯示半導體記憶體裝置之構造之方塊圖；
第2圖係顯示執行冗餘記憶體之控制程序時之程序之流程圖；
第3圖係顯示執行冗餘記憶體之控制程序時之程序之流程圖；
第4圖係記憶體單元陣列之記憶體映射圖；
第5圖係記憶體單元陣列之記憶體映射圖；
第6圖係記憶體單元陣列之記憶體映射圖；
第7圖係記憶體單元陣列之記憶體映射圖；
第8圖係記憶體單元陣列之記憶體映射圖；
第9圖係記憶體單元陣列之記憶體映射圖；
第10圖係記憶體單元陣列之記憶體映射圖；
第11圖係顯示半導體裝置之構造之方塊圖；
第12圖顯示半導體記憶體裝置之掩模佈局例；以及
第13圖係半導體記憶體裝置之記憶體單元之電路圖。
100．．．記憶體單元陣列
101．．．讀取驅動器
102．．．冗餘控制電路部
110．．．主記憶體單元
111．．．用於冗餘功能之記憶體單元
112．．．用於冗餘判斷之記憶體單元
113．．．用於替換之記憶體單元
114．．．用以防止額外寫入之記憶體單元
120．．．冗餘控制電路
121．．．冗餘比較器電路
122．．．冗餘閂鎖電路

Claims (14)

  1. 一種半導體記憶體裝置，包括：冗餘控制電路；讀取驅動器；第一記憶體單元陣列，包含複數個可寫入及讀取之記憶體單元；以及第二記憶體單元陣列，包含：第一區，包含第一冗餘記憶體單元，該等第一冗餘記憶體單元配置來儲存校正寫入缺陷的次數；第二區，包含第二冗餘記憶體單元，該等第二冗餘記憶體單元配置來儲存缺陷記憶體單元的位址；第三區，包含第三冗餘記憶體單元，該等第三冗餘記憶體單元配置來儲存對該第一記憶體單元陣列的字的存取禁止位址；以及第四區，包含第四冗餘記憶體單元，該等第四冗餘記憶體單元配置來替換該缺陷記憶體單元，其中，資料儲存於該第二區，儲存於該第二區的該資料的位元位址對應於該缺陷記憶體單元的字位址。
  2. 如申請專利範圍第1項之半導體記憶體裝置，進一步包括用以防止額外寫入之記憶體單元，該等記憶體單元配置來儲存對該第一記憶體單元陣列或該等第四冗餘記憶體單元之輸入資料之正常寫入。
  3. 如申請專利範圍第2項之半導體記憶體裝置，其中，該等記憶體單元包含非揮發性記憶體，其配置來甚至 當電力切斷時，仍保存所儲存之資料。
  4. 如申請專利範圍第1項之半導體記憶體裝置，其中，該半導體記憶體裝置選自由DRAM、SRAM、掩模ROM、PROM、EPROM、EEPROM及快閃記憶體組成之群組。
  5. 如申請專利範圍第1項之半導體記憶體裝置，其中，該半導體記憶體裝置被併設於可進行無線通信之半導體裝置中。
  6. 一種半導體記憶體裝置，包括：冗餘控制電路；讀取驅動器；第一記憶體單元陣列，包含複數個可寫入及讀取之記憶體單元；以及第二記憶體單元陣列，包含：第一區，包含第一冗餘記憶體單元，該等第一冗餘記憶體單元配置來儲存校正寫入缺陷的次數；第二區，包含第二冗餘記憶體單元，該等第二冗餘記憶體單元配置來儲存缺陷記憶體單元的位址，第三區，包含第三冗餘記憶體單元，該等第三冗餘記憶體單元配置來儲存對該第一記憶體單元陣列的字的存取禁止位址；以及第四區，包含第四冗餘記憶體單元，該等第四冗餘記憶體單元配置來替換該缺陷記憶體單元，其中，該冗餘控制電路及該讀取驅動器設在該半導體 記憶體裝置周圍，其中，資料儲存於該第二區，該資料的位元位址對應於該缺陷記憶體單元的字位址，且其中，儲存於該第二區的該資料的字位址對應於儲存於該第一區之資料的位元位址。
  7. 如申請專利範圍第6項之半導體記憶體裝置，進一步包括用以防止額外寫入之記憶體單元，該等記憶體單元配置來儲存對該第一記憶體單元或該等第四冗餘記憶體單元之輸入資料之正常寫入。
  8. 如申請專利範圍第7項之半導體記憶體裝置，其中，該等記憶體單元包含非揮發性記憶體，其配置來甚至當電力切斷時，仍保存所儲存之資料。
  9. 如申請專利範圍第6項之半導體記憶體裝置，其中，該半導體記憶體裝置選自由DRAM、SRAM、掩模ROM、PROM、EPROM、EEPROM及快閃記憶體組成之群組。
  10. 如申請專利範圍第6項之半導體記憶體裝置，其中，該半導體記憶體裝置被併設於可進行無線通信之半導體裝置中。
  11. 如申請專利範圍第5或10項之半導體記憶體裝置，其中，可進行無線通信之該半導體裝置是RFID。
  12. 如申請專利範圍第1或6項之半導體記憶體裝置，其中，該第二記憶體單元陣列包含非揮發性記憶體元件。
  13. 如申請專利範圍第1或6項之半導體記憶體裝置， 其中，該冗餘控制電路包含比較器電路及閂鎖電路。
  14. 如申請專利範圍第13項之半導體記憶體裝置，其中，該閂鎖電路包括暫存器，其配置來暫時儲存被儲存於該第一區中的資料。
TW098132969A 2008-09-30 2009-09-29 半導體記憶體裝置 TWI523024B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008254100 2008-09-30

Publications (2)

Publication Number Publication Date
TW201030761A TW201030761A (en) 2010-08-16
TWI523024B true TWI523024B (zh) 2016-02-21

Family

ID=42057334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132969A TWI523024B (zh) 2008-09-30 2009-09-29 半導體記憶體裝置

Country Status (5)

Country Link
US (1) US20100080074A1 (zh)
JP (1) JP5366734B2 (zh)
CN (1) CN102165533B (zh)
TW (1) TWI523024B (zh)
WO (1) WO2010038630A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446280B (zh) * 2010-09-30 2016-03-23 西门子公司 一种验证数据的方法、装置及系统
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
CN103777907A (zh) * 2014-02-25 2014-05-07 四川长虹空调有限公司 自动获取eeprom存储容量的方法
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9449720B1 (en) * 2015-11-17 2016-09-20 Macronix International Co., Ltd. Dynamic redundancy repair
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
CN107342108B (zh) * 2016-04-28 2020-12-25 中芯国际集成电路制造(上海)有限公司 电可编程熔丝系统及其测试方法
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP7112904B2 (ja) * 2018-07-20 2022-08-04 ラピスセミコンダクタ株式会社 半導体メモリのテスト方法
CN109614275B (zh) * 2018-12-12 2022-06-14 上海华力集成电路制造有限公司 冗余修正电路及应用其的冗余修正方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239696A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 冗長回路付メモリの試験装置
JP3301047B2 (ja) * 1993-09-16 2002-07-15 株式会社日立製作所 半導体メモリシステム
JP2914171B2 (ja) * 1994-04-25 1999-06-28 松下電器産業株式会社 半導体メモリ装置およびその駆動方法
JPH07334999A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 不揮発性半導体記憶装置及びデータプロセッサ
JPH087597A (ja) * 1994-06-24 1996-01-12 Toshiba Corp 不揮発性半導体記憶装置
JP2001501000A (ja) * 1996-08-16 2001-01-23 東京エレクトロン株式会社 エラー検出および訂正を有する半導体メモリ装置
US5983374A (en) * 1996-09-26 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor test system and method, and medium for recording test program therefor
JPH10107096A (ja) * 1996-09-26 1998-04-24 Toshiba Microelectron Corp 半導体試験装置、半導体試験方法及び半導体試験プログラムを記録した媒体
US6035432A (en) * 1997-07-31 2000-03-07 Micron Electronics, Inc. System for remapping defective memory bit sets
JP2000057795A (ja) * 1998-08-07 2000-02-25 Toshiba Corp 不揮発性半導体メモリ
TW548653B (en) * 1999-01-26 2003-08-21 Nec Electronics Corp Semiconductor memory device having redundancy memory circuit
JP4316085B2 (ja) * 1999-12-28 2009-08-19 株式会社東芝 半導体集積回路装置及び集積回路システム
US6373758B1 (en) * 2001-02-23 2002-04-16 Hewlett-Packard Company System and method of operating a programmable column fail counter for redundancy allocation
US6469932B2 (en) * 2001-03-12 2002-10-22 Micron Technology, Inc. Memory with row redundancy
US6711056B2 (en) * 2001-03-12 2004-03-23 Micron Technology, Inc. Memory with row redundancy
US6865702B2 (en) * 2001-04-09 2005-03-08 Micron Technology, Inc. Synchronous flash memory with test code input
US7162668B2 (en) * 2001-04-19 2007-01-09 Micron Technology, Inc. Memory with element redundancy
DE10126599C2 (de) * 2001-05-31 2003-12-18 Infineon Technologies Ag Speicherbaustein, Verfahren zum Aktivieren einer Speicherzelle und Verfahren zum Reparieren einer defekten Speicherzelle
JP2006107583A (ja) * 2004-10-01 2006-04-20 Renesas Technology Corp 半導体記憶装置
JP2006209900A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd メモリ回路
JP2006294143A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 不揮発性半導体記憶装置
JP2007058940A (ja) * 2005-08-22 2007-03-08 Sony Corp 記憶装置、ファイル記憶装置、およびコンピュータシステム
US7469368B2 (en) * 2005-11-29 2008-12-23 Broadcom Corporation Method and system for a non-volatile memory with multiple bits error correction and detection for improving production yield
US7386771B2 (en) * 2006-01-06 2008-06-10 International Business Machines Corporation Repair of memory hard failures during normal operation, using ECC and a hard fail identifier circuit
JP4617405B2 (ja) * 2008-02-05 2011-01-26 富士通株式会社 不良メモリを検出する電子機器、不良メモリ検出方法およびそのためのプログラム

Also Published As

Publication number Publication date
CN102165533A (zh) 2011-08-24
WO2010038630A1 (en) 2010-04-08
TW201030761A (en) 2010-08-16
US20100080074A1 (en) 2010-04-01
JP5366734B2 (ja) 2013-12-11
JP2010108585A (ja) 2010-05-13
CN102165533B (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
TWI523024B (zh) 半導體記憶體裝置
US9922729B2 (en) Soft post package repair of memory devices
US8243515B2 (en) Read compensation circuits and apparatus using same
JP4323707B2 (ja) フラッシュメモリの欠陥管理方法
US7434122B2 (en) Flash memory device for performing bad block management and method of performing bad block management of flash memory device
JP4570891B2 (ja) 記憶装置
JP2007257791A (ja) 半導体記憶装置
US9886339B2 (en) Semiconductor device using fuse arrays to store weak cell addresses
KR20200121178A (ko) 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US20190385692A1 (en) Memory device
US9093178B1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US20140082438A1 (en) One-time program cell array circuit and memory device including the same
US9728235B2 (en) Semiconductor device and semiconductor memory device
JP4351649B2 (ja) 半導体記憶装置
US9275745B2 (en) Semiconductor device and method of operating the same
US7339843B2 (en) Methods and circuits for programming addresses of failed memory cells in a memory device
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
US20140068241A1 (en) Memory device, memory system including the same, and method for operating the memory system
US8614926B2 (en) Memory apparatus and associated method
US8488407B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
JP4543317B2 (ja) 不揮発性メモリのデータ制御方法
JP2016151922A (ja) メモリ制御装置及びメモリ制御方法
US20130166959A1 (en) Semiconductor memory device and test method of the same
JP2009163863A5 (zh)
US9507663B1 (en) Memory device and operation method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees