CN109614275B - 冗余修正电路及应用其的冗余修正方法 - Google Patents

冗余修正电路及应用其的冗余修正方法 Download PDF

Info

Publication number
CN109614275B
CN109614275B CN201811515702.8A CN201811515702A CN109614275B CN 109614275 B CN109614275 B CN 109614275B CN 201811515702 A CN201811515702 A CN 201811515702A CN 109614275 B CN109614275 B CN 109614275B
Authority
CN
China
Prior art keywords
word
correction
redundancy
address
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811515702.8A
Other languages
English (en)
Other versions
CN109614275A (zh
Inventor
晏颖
金建明
龚政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811515702.8A priority Critical patent/CN109614275B/zh
Publication of CN109614275A publication Critical patent/CN109614275A/zh
Application granted granted Critical
Publication of CN109614275B publication Critical patent/CN109614275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种冗余修正电路，涉及半导体集成电路设计技术，包括：冗余字修正标志产生模块，连接一冗余字模块及读出信息的读出地址单元，所述冗余字模块包括N个冗余字单元，所述冗余字修正标志产生模块接收所述冗余字模块的N个冗余字单元的字地址及所述输出地址单元的字地址，输出N个冗余字修正标志；以及冗余修正阵列，包括N个串联连接的冗余修正模块，所述冗余修正阵列连接所述冗余字修正标志产生模块，接收N个冗余字修正标志，并接收读出信息的读出数据，且根据所述N个冗余字修正标志输出冗余修正电路的修正后数据，其中N为大于等于1的整数；以简化冗余修正电路，及其版图设计，提高余修正效率。

Description

冗余修正电路及应用其的冗余修正方法
技术领域
本发明涉及半导体集成电路设计技术，尤其涉及一种冗余修正电路及应用其的冗余修正方法。
背景技术
随着半导体工业的发展，对电子装置的高速化、高精度及高稳定的要求越来越严格。在半导体集成电路设计技术中，一次性可编程存储器(OTP)作为一种半导体器件在通信设备、计算机等的处理器中得到广泛应用，且对其性能的要求也越来越高。
在一次性可编程存储器(OTP)中，为了修正由于各种原因导致的写入错误位，一般都进行冗余修正，方式有多种，比如在写入存储器时，同时写入2个或以上位(bit)，让它们相互之间互为冗余，但这种方式将消耗更多的面积。另一种比较常用的方法是在OTP的正常bit外，增加一定比例的用于冗余修正的bit，把需要修正的bit和数据映射到这些对应的冗余修正bit中。在正常读取数据时，通过已经存好的冗余修正位替代读出数据中的错误bit来达到修正目的。
然而，请参阅图1，图1为典型OTP冗余修正字的位基本结构示意图。如图1所示，目前的冗余修正方式在冗余修正操作中，一般都是把输入地址位和冗余修正字中存储的所有地址位都进行一一比较，匹配后再进行修正操作，因此存在电路结构复杂、占用面积大，且功耗大、修正延时大及可靠性差等问题。
发明内容
本发明的目的在于提供一种冗余修正电路，以简化电路和版图设计，提高效率。
本发明提供的一种冗余修正电路，包括：冗余字修正标志产生模块，连接一冗余字模块及读出信息的读出地址单元，所述冗余字模块包括N个冗余字单元，所述冗余字修正标志产生模块接收所述冗余字模块的N个冗余字单元的字地址及所述读出地址单元的字地址，输出N个冗余字修正标志；以及
冗余修正阵列，包括N个串联连接的冗余修正模块，所述冗余修正阵列连接所述冗余字修正标志产生模块，接收N个冗余字修正标志，并接收读出信息的读出数据，且根据所述N个冗余字修正标志输出冗余修正电路的修正后数据，其中N为大于等于1的整数。
更进一步的，所述冗余字模块由第1个至第N个冗余字单元组成，每个冗余字单元包括字地址和位地址，且每一冗余字单元分别连接所述冗余字修正标志产生模块，输出其冗余字单元的字地址给所述冗余字修正标志产生模块。
更进一步的，所述读出信息的读出地址单元包括位地址和字地址。
更进一步的，所述冗余字修正标志产生模块由异或非门和与门组成，读出信息的读出地址单元的字地址和冗余字的字地址的每一位bit作为异或非门的输入，以使读出信息的地址单元的字地址的每一位bit与所有冗余bit各自所在的字地址进行比较。
更进一步的，当读出信息的地址单元中的字地址的每一位bit与所有冗余bit各自所在的字地址匹配时，所述冗余字修正标志产生模块输出的冗余字修正标志置“1”，如果不匹配，输出的冗余字修正标志置“0”。
更进一步的，当读出信息的地址单元中的字地址的每一位bit与所有冗余bit各自所在的字地址匹配时，所述冗余字修正标志产生模块输出的冗余字修正标志置“0”，如果不匹配，输出的冗余字修正标志置“1”。
更进一步的，所述冗余修正模块包括逻辑电路和MUX 2路复用电路，所述MUX 2路复用电路包括两个输入支路，每一个输入支路包括一个可控的开关，第一个输入支路的可控开关的一个端接收修正位修正值，第二个输入支路的可控开关的一个端接收读出值，两个输入支路另一端连接构成所述冗余修正模块的输出端，其中，所述逻辑电路由一个与门和一个非门组成，所述与门的两输入端分别接收所述冗余字修正标志产生模块输出的冗余字修正标志和对应的修正位，所述与门的输出端连接第一个输入支路的可控开关的栅极，以控制第一个输入支路的可控开关，所述与门的输出端更连接所述非门的输入端，所述非门的输出端连接第二个输入支路的可控开关的栅极，以控制第二个输入支路的可控开关。
更进一步的，所述冗余修正模块的个数与所述冗余字模块内的冗余字单元的个数相同，为N。
本发明还提供应用上述冗余修正电路的冗余修正方法，包括：
第一步进行字地址比较：所述冗余字修正标志产生模块接收所述冗余字模块的N个冗余字单元的字地址及接收所述读出地址单元的字地址，将所述读出地址单元的字地址和冗余修正bit所在的字地址进行比较，确认读出字是否需要修正，如果匹配，则把输出的冗余字修正标志置“1”；如果不匹配，输出的冗余字修正标志置“0”；以及
第二步进行位修正：当读出输入地址的数据后，该数据逐次通过由N个冗余修正模块串联组成的N层修正阵列，其中每层修正模块是否工作由第一步的冗余修正标志控制，当修正标志为“1”时，在该层上数据bit读出值被对应的冗余bit修正值替代，完成修正操作；当修正标志为“0”时，在该层上数据bit不作修正操作，直接进到下一层的修正阵列，完成修正读出字中对应的数据位。
更进一步的，第一步中对于需要修正的有N个冗余bit，每个冗余bit会对应产生N个冗余修正标志，其中N为大于等于1的整数。
本发明提供的冗余修正电路及其操作过程，通过包括冗余字修正标志产生模块和N个串联连接的冗余修正模块的冗余修正电路，在读出地址时，冗余字修正标志产生模块先对地址中的字地址的每一位bit与所有冗余bit各自所在的字地址进行比较，如果匹配，则通过N个串联连接的冗余修正模块对该字地址中的每一位逐位进行修正，而不是把读出地址与冗余bit的全部地址进行比较，提高了比较效率，节省了面积，减少了功耗；之后采用串级修正的模式，把所有冗余bit的修正操作进行串级排列，每级冗余修正后的输出作为下一级修正的输入，简化了电路和版图设计，提高了效率。
附图说明
图1为典型OTP冗余修正字的位基本结构示意图；
图2为本发明一实施例的冗余修正电路示意图；
图3为本发明一实施例的冗余字修正标志产生模块的电路示意图；
图4为本发明一实施例的冗余修正阵列的电路示意图；
图5为本发明一实施例的冗余修正模块的细部电路示意图。
图中主要元件附图标记说明如下：
100、冗余字修正标志产生模块；200、N个冗余字模块；300、读出地址单元；400、冗余修正阵列。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明一实施例中，提供一种冗余修正电路，可以提高OTP中冗余修正电路的工作效率，减少面积和功耗。请参阅图2，图2为本发明一实施例的冗余修正电路示意图，如图2所示，本发明的冗余修正电路包括：冗余字修正标志产生模块100，连接一冗余字模块200及读出信息的读出地址单元300，冗余字模块200包括N个冗余字单元，冗余字修正标志产生模块100接收冗余字模块200的N个冗余字单元的字地址及读出地址单元300的字地址，输出N个冗余字修正标志；冗余修正阵列400，包括N个串联连接的冗余修正模块，冗余修正阵列400连接冗余字修正标志产生模块100，接收N个冗余字修正标志，并接收读出信息的读出数据，且根据N个冗余字修正标志输出冗余修正电路的修正后数据，其中N为大于等于1的整数。
更具体的，请再参阅图2，如图2所示，冗余字模块200由第1个冗余字单元、第2个冗余字单元、……及第N个冗余字单元组成，每个冗余字单元包括字地址和位地址，且每一冗余字单元分别连接冗余字修正标志产生模块100，输出其冗余字单元的字地址给冗余字修正标志产生模块100。如：第1个冗余字单元连接冗余字修正标志产生模块100，并输出第1个冗余字单元的字地址给冗余字修正标志产生模块100，第2个冗余字单元、……及第N个冗余字单元与第1个冗余字单元的连接关系和工作原理相同，在此不再赘述，因此冗余字模块200输出N个冗余字的字地址给冗余字修正标志产生模块100。
请再参阅图2，如图2所示，读出信息的读出地址单元300包括位地址和字地址，读出地址单元300连接冗余字修正标志产生模块100，并输出读出地址单元300的字地址给冗余字修正标志产生模块100。
如此，冗余字修正标志产生模块100接收冗余字模块200的N个冗余字单元的字地址(如字地址1、字地址2、……及字地址N)及接收读出地址单元300的字地址。
具体的，请再参阅图3，图3为本发明一实施例的冗余字修正标志产生模块的电路示意图。如图3所示，冗余字修正标志产生模块100由异或非门和与门组成，读出信息的读出地址单元的字地址和冗余字的字地址的每一位bit作为异或非门的输入。具体的，以输出冗余字1修正标志为例说明冗余字修正标志产生模块的工作原理，如图3所示，异或非门的两个输入端分别接收读出信息的字地址(读-字地址<n>)和冗余字1字地址(冗余字1字地址<n>)。具体的，第一个异或非门接收读-字地址<1>和冗余字1字地址<1>，第二个异或非门接收读-字地址<2>和冗余字1字地址<2>，第n个异或非门接收读-字地址<n>和冗余字1字地址<n>，相邻两异或非门的输出输入到下一级一个与门的输入端，直至最后一个与门输出冗余字1修正标志。也即，如上所述，在本发明中，对读出信息的地址单元的字地址的每一位bit与所有冗余bit各自所在的字地址进行比较，而不是像现有技术中把读出信息的地址(包括字地址和位地址)与冗余bit的全部地址(包括字地址和位地址)进行比较，提高了比较效率，节省了面积，减少了功耗。
在本法一实施例中，当读出信息的地址单元中的字地址的每一位bit与所有冗余bit各自所在的字地址匹配时，冗余字修正标志产生模块100输出的冗余字修正标志置“1”，如果不匹配，输出的冗余字修正标志置“0”，如此输出N个冗余字的冗余字修正标志，即N个冗余字修正标志。当然，在本发明一实施例中，当读出信息的地址中的字地址每的一位bit与所有冗余bit各自所在的字地址匹配时，冗余字修正标志产生模块100输出的冗余字修正标志也可置“0”，如果不匹配，输出的冗余字修正标志置“1”。
具体的，请再参阅图4，图4为本发明一实施例的冗余修正阵列的电路示意图。如图4所示，冗余修正阵列400由多个冗余修正模块串联组成。在本发明一实施例中，冗余修正模块的个数与冗余字模块200内的冗余字单元的个数相同，为N。请再参阅图5，图5为本发明一实施例的冗余修正模块的细部电路示意图。如图5所示，冗余修正模块包括逻辑电路110和MUX 2路复用电路120，MUX2路复用电路120包括两个输入支路，每一个输入支路包括一个可控的开关，第一个输入支路的可控开关的一个端接收修正位修正值，第二个输入支路的可控开关的一个端接收读出值，两个输入支路另一端连接构成该冗余修正模块的输出端。其中，逻辑电路110由一个与门和一个非门组成，与门的两输入端分别接收冗余字修正标志产生模块100输出的冗余字修正标志和对应的修正位，与门的输出端连接第一个输入支路的可控开关的栅极，以控制第一个输入支路的可控开关，与门的输出端更连接非门的输入端，非门的输出端连接第二个输入支路的可控开关的栅极，以控制第二个输入支路的可控开关。如此，当冗余字修正标志为“1”，也即读出信息的地址中的字地址的每一位bit与所有冗余bit各自所在的字地址匹配时，第一个输入支路的可控开关导通，MUX 2路复用电路120输出的值为修正值；当冗余字修正标志为“0”，也即读出信息的地址中的字地址的每一位bit与所有冗余bit各自所在的字地址不匹配时，第二个输入支路的可控开关导通，MUX 2路复用电路120输出的值为读出值。如此通过N个冗余修正模块串联组成的N层修正阵列，其中每层修正模块是否工作由冗余修正标志控制，当修正标志为“1”时，在该层上数据bit读出值被对应的冗余bit修正值替代，完成修正操作；当修正标志为“0”时，在该层上数据bit不作修正操作，直接进到下一层的修正阵列。依次进行，直到完全通过所有N层修正阵列，最后的输出值即为经过修正的正确值。如此，简化了电路和版图设计，节省了面积，减少了功耗，提高了效率。
更进一步的，应用上述的冗余修正电路的冗余修正方法为：
第一步进行字地址比较：冗余字修正标志产生模块100接收冗余字模块200的N个冗余字单元的字地址及接收读出地址单元300的字地址，将读出地址单元300的字地址和冗余修正bit所在的字地址进行比较，确认读出字是否需要修正，如果匹配，则把输出的冗余字修正标志置“1”；如果不匹配，输出的冗余字修正标志置“0”。
如此，对于需要修正的有N个冗余bit，每个冗余bit会对应产生N个冗余修正标志，其中N为大于等于1的整数。
第二步进行位修正：当读出输入地址的数据后，该数据逐次通过由N个冗余修正模块串联组成的N层修正阵列，其中每层修正模块是否工作由第一步的冗余修正标志控制，当修正标志为“1”时，在该层上数据bit读出值被对应的冗余bit修正值替代，完成修正操作；当修正标志为“0”时，在该层上数据bit不作修正操作，直接进到下一层的修正阵列，完成修正读出字中对应的数据位。
如此，依次进行，直到完全通过所有N层修正阵列，最后的输出值即为进过修正的正确值。
如此，在读出地址时，先对地址中的字地址的每一位bit与所有冗余bit各自所在的字地址进行比较，如果匹配，则通过冗余修正阵列对该字地址中的每一位逐位进行修正，而不是把读出地址与冗余bit的全部地址进行比较，提高了比较效率，节省了面积，减少了功耗，且电路结构简单，简化了版图设计。
综上所述，通过包括冗余字修正标志产生模块和N个串联连接的冗余修正模块的冗余修正电路，在读出地址时，冗余字修正标志产生模块先对地址中的字地址的每一位bit与所有冗余bit各自所在的字地址进行比较，如果匹配，则通过N个串联连接的冗余修正模块对该字地址中的每一位逐位进行修正，而不是把读出地址与冗余bit的全部地址进行比较，提高了比较效率，节省了面积，减少了功耗；之后采用串级修正的模式，把所有冗余bit的修正操作进行串级排列，每级冗余修正后的输出作为下一级修正的输入，简化了电路和版图设计，提高了效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种冗余修正电路，其特征在于，包括：
冗余字修正标志产生模块，连接一冗余字模块及读出信息的读出地址单元，所述冗余字模块包括N个冗余字单元，所述冗余字修正标志产生模块接收所述冗余字模块的N个冗余字单元的字地址及所述读出地址单元的字地址，输出N个冗余字修正标志；以及
冗余修正阵列，包括N个串联连接的冗余修正模块，所述冗余修正阵列连接所述冗余字修正标志产生模块，接收N个冗余字修正标志，并接收读出信息的读出数据，且根据所述N个冗余字修正标志输出冗余修正电路的修正后数据，其中N为大于等于1的整数；
其中，所述冗余字修正标志产生模块由异或非门和与门组成，读出信息的读出地址单元的字地址和冗余字的字地址的每一位bit作为异或非门的输入，以使读出信息的地址单元的字地址的每一位bit与所有冗余bit各自所在的字地址进行比较；
所述冗余修正模块包括逻辑电路和MUX 2路复用电路，所述MUX 2路复用电路包括两个输入支路，每一个输入支路包括一个可控的开关，第一个输入支路的可控开关的一个端接收修正位修正值，第二个输入支路的可控开关的一个端接收读出值，两个输入支路另一端连接构成所述冗余修正模块的输出端，其中，所述逻辑电路由一个与门和一个非门组成，所述与门的两输入端分别接收所述冗余字修正标志产生模块输出的冗余字修正标志和对应的修正位，所述与门的输出端连接第一个输入支路的可控开关的栅极，以控制第一个输入支路的可控开关，所述与门的输出端更连接所述非门的输入端，所述非门的输出端连接第二个输入支路的可控开关的栅极，以控制第二个输入支路的可控开关。
2.根据权利要求1所述的冗余修正电路，其特征在于，所述冗余字模块由第1个至第N个冗余字单元组成，每个冗余字单元包括字地址和位地址，且每一冗余字单元分别连接所述冗余字修正标志产生模块，输出其冗余字单元的字地址给所述冗余字修正标志产生模块。
3.根据权利要求1所述的冗余修正电路，其特征在于，所述读出信息的读出地址单元包括位地址和字地址。
4.根据权利要求1所述的冗余修正电路，其特征在于，当读出信息的地址单元中的字地址的每一位bit与所有冗余bit各自所在的字地址匹配时，所述冗余字修正标志产生模块输出的冗余字修正标志置“1”，如果不匹配，输出的冗余字修正标志置“0”。
5.根据权利要求1所述的冗余修正电路，其特征在于，当读出信息的地址单元中的字地址的每一位bit与所有冗余bit各自所在的字地址匹配时，所述冗余字修正标志产生模块输出的冗余字修正标志置“0”，如果不匹配，输出的冗余字修正标志置“1”。
6.根据权利要求1所述的冗余修正电路，其特征在于，所述冗余修正模块的个数与所述冗余字模块内的冗余字单元的个数相同，为N。
7.应用权利要求1所述的冗余修正电路的冗余修正方法，其特征在于，包括：
第一步进行字地址比较：所述冗余字修正标志产生模块接收所述冗余字模块的N个冗余字单元的字地址及接收所述读出地址单元的字地址，将所述读出地址单元的字地址和冗余修正bit所在的字地址进行比较，确认读出字是否需要修正，如果匹配，则把输出的冗余字修正标志置“1”；如果不匹配，输出的冗余字修正标志置“0”；以及
第二步进行位修正：当读出输入地址的数据后，该数据逐次通过由N个冗余修正模块串联组成的N层修正阵列，其中每层修正模块是否工作由第一步的冗余修正标志控制，当修正标志为“1”时，在该层上数据bit读出值被对应的冗余bit修正值替代，完成修正操作；当修正标志为“0”时，在该层上数据bit不作修正操作，直接进到下一层的修正阵列，完成修正读出字中对应的数据位。
8.根据权利要求7所述的冗余修正方法，其特征在于，第一步中对于需要修正的有N个冗余bit，每个冗余bit会对应产生N个冗余修正标志，其中N为大于等于1的整数。
CN201811515702.8A 2018-12-12 2018-12-12 冗余修正电路及应用其的冗余修正方法 Active CN109614275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811515702.8A CN109614275B (zh) 2018-12-12 2018-12-12 冗余修正电路及应用其的冗余修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811515702.8A CN109614275B (zh) 2018-12-12 2018-12-12 冗余修正电路及应用其的冗余修正方法

Publications (2)

Publication Number Publication Date
CN109614275A CN109614275A (zh) 2019-04-12
CN109614275B true CN109614275B (zh) 2022-06-14

Family

ID=66009064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811515702.8A Active CN109614275B (zh) 2018-12-12 2018-12-12 冗余修正电路及应用其的冗余修正方法

Country Status (1)

Country Link
CN (1) CN109614275B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243652B (zh) * 2020-01-17 2023-09-19 上海华力微电子有限公司 一种并行冗余修正电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745582A (en) * 1984-10-19 1988-05-17 Fujitsu Limited Bipolar-transistor type random access memory device having redundancy configuration
US4947378A (en) * 1987-05-15 1990-08-07 Nec Corporation Memory element exchange control circuit capable of automatically refreshing a defective address
US5555212A (en) * 1994-09-19 1996-09-10 Kabushiki Kaisha Toshiba Method and apparatus for redundancy word line replacement in a semiconductor memory device
CN102165533A (zh) * 2008-09-30 2011-08-24 株式会社半导体能源研究所 半导体存储器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745582A (en) * 1984-10-19 1988-05-17 Fujitsu Limited Bipolar-transistor type random access memory device having redundancy configuration
US4947378A (en) * 1987-05-15 1990-08-07 Nec Corporation Memory element exchange control circuit capable of automatically refreshing a defective address
US5555212A (en) * 1994-09-19 1996-09-10 Kabushiki Kaisha Toshiba Method and apparatus for redundancy word line replacement in a semiconductor memory device
CN102165533A (zh) * 2008-09-30 2011-08-24 株式会社半导体能源研究所 半导体存储器件

Also Published As

Publication number Publication date
CN109614275A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
US8046663B2 (en) Semiconductor memory device and method for driving the same
SG10201900023RA (en) Semiconductor Memory Devices, Memory Systems And Methods Of Operating Semiconductor Memory Devices
JP4247262B2 (ja) 集積回路装置
KR20140099689A (ko) 불휘발성 메모리 셀 어레이를 포함하는 반도체 메모리 장치
US20180293130A1 (en) Memory module with dedicated repair devices
US6633999B1 (en) Integrated circuit with on-chip data checking resources
US11782807B2 (en) Memory module with dedicated repair devices
CN109614275B (zh) 冗余修正电路及应用其的冗余修正方法
US10629282B1 (en) E-fuse circuit
US20200020413A1 (en) Memory redundancy
CN111611112A (zh) 一种存算一体芯片以及提高存算一体芯片良率的方法
US10672495B1 (en) E-fuse burning circuit and E-fuse burning method
US9406364B2 (en) Codec to reduce simultaneously switching outputs
WO2022151724A1 (zh) 纠错系统
CN111243652B (zh) 一种并行冗余修正电路
CN114595658A (zh) 一种行译码电路的设计方法及相关设备
CN109741781B (zh) 一种基于三模冗余的多基片存储器的数据写入读出方法
JP2003149300A (ja) テスト方法および半導体装置
US11322222B2 (en) Memory device
CN116112002B (zh) 一种比较电路
US11573914B2 (en) Nonconsecutive mapping scheme for data path circuitry in a storage device
CN113378499B (zh) 一种应用于集成电路中的熔丝修调电路及设备
JPH10112198A (ja) 半導体記憶装置
US20160371211A1 (en) Bus-bit-order ascertainment
CN116030850B (zh) 数据传输电路、方法及存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant