TWI520135B - 記憶體中的二極體分段 - Google Patents

記憶體中的二極體分段 Download PDF

Info

Publication number
TWI520135B
TWI520135B TW102131087A TW102131087A TWI520135B TW I520135 B TWI520135 B TW I520135B TW 102131087 A TW102131087 A TW 102131087A TW 102131087 A TW102131087 A TW 102131087A TW I520135 B TWI520135 B TW I520135B
Authority
TW
Taiwan
Prior art keywords
memory
line
biasing
access
segmentation
Prior art date
Application number
TW102131087A
Other languages
English (en)
Other versions
TW201423750A (zh
Inventor
亞倫Ｓ 亞波
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201423750A publication Critical patent/TW201423750A/zh
Application granted granted Critical
Publication of TWI520135B publication Critical patent/TWI520135B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Semiconductor Memories (AREA)

Description

記憶體中的二極體分段
本發明實施例一般而言係關於記憶體，且一特定實施例係關於可變電阻記憶體裝置。
快閃記憶體裝置已發展成用於一寬廣範圍之電子應用之非揮發性記憶體之一普遍來源。快閃記憶體裝置通常使用允許高記憶體密度、高可靠性及低電力消耗之一單電晶體記憶體單元。快閃記憶體之常見用途包含個人電腦、快閃磁碟機、數位相機及蜂巢式電話。諸如一基本輸入/輸出系統(BIOS)之程序碼及系統資料通常儲存於快閃記憶體裝置中以供在個人電腦系統中使用。
近年來，快閃記憶體密度已增加且每位元之成本已減小。為增加密度，記憶體單元大小及對毗鄰記憶體單元之鄰近度已減小。此可導致由毗鄰記憶體單元之間的互動所致之干擾條件之問題。另外，當與其他形式之記憶體(例如，DRAM)相比時，快閃記憶體仍係相對慢的。
諸如電阻式隨機存取記憶體(RRAM)之可變電阻記憶體係在一可變電阻記憶體單元中提供一非揮發性記憶體功能之一記憶體技術。舉例而言，記憶體單元之一低電阻指示一種狀態而一高電阻指示一第二狀態。此可變電阻記憶體之實例包含金屬氧化物、相變(GST)、奈米細絲、靜摩擦力、機械變形、聚合物、分子、導電橋接器及MRAM。
圖1展示一典型交叉點電阻式RAM陣列，該典型交叉點電阻式RAM陣列具有在一對存取線之一相交點處形成每一單元的串聯之一選擇裝置及一可程式化元件，該對存取線在本文中稱為位元線及字線，但該對存取線出於一RRAM之目的係可互換的。該選擇裝置係一非歐姆裝置，諸如一個二極體。RRAM單元之一典型核心單元大小係4F2。亦即，在F作為最小特徵大小之情況下，一晶粒上之一RRAM單元之面積(包含任何分攤面積(overhead)及間距)係2F×2F，或4F2。
由於現代陣列之大小、來自連接至一存取線之大量單元之電流之量及來自單元之洩漏，因此位元線及字線無法跨越一記憶體之一整個長度及寬度。此上下文中之連接至包含但不限於電連接至，無論是直接還是間接透過一或若干個介入組件。因此，如在圖2中所展示，使用位元線及字線分段。針對分段位元線或字線，使用諸如電晶體202之分段電晶體。使用分段電晶體202以將陣列分成較小區段。製作小的電晶體係困難的，且緊緊地包裝電晶體係困難的。此外，當單元繼續按比例縮放而越來越小時，電晶體並不以相同速率變小。諸如電晶體202之分段電晶體比典型RRAM單元之4F2大小大得多，且隨著陣列之密度繼續增加，大的分段電晶體佔據一漸增比例之晶粒空間，從而降低陣列之效率。
出於上文陳述之原因，且出於下文陳述之熟習此項技術者在閱讀並理解本說明書之後將變得明瞭之其他原因，此項技術中需要一經改良記憶體陣列架構。
202‧‧‧電晶體/分段電晶體
300‧‧‧記憶體陣列/陣列/群組
302‧‧‧區塊
304‧‧‧分段元件
3041‧‧‧分段元件
3043‧‧‧分段元件
3061‧‧‧全域位元線
3062‧‧‧未選定位元線
3063‧‧‧全域位元線
3064‧‧‧未選定位元線
3081‧‧‧區域位元線
3083‧‧‧區域位元線
3102‧‧‧選定字線
314‧‧‧偏壓線/線/第一偏壓線
316‧‧‧偏壓線/線/第二偏壓線
318‧‧‧偏壓裝置/第一偏壓裝置
320‧‧‧偏壓裝置/第二偏壓裝置
402‧‧‧分段元件/第一分段元件/第二分段元件
502‧‧‧選定區塊
504‧‧‧未選定區塊
506‧‧‧單元
508‧‧‧單元
702‧‧‧選定區塊
704‧‧‧未選定區塊
706‧‧‧單元
708‧‧‧單元
1000‧‧‧記憶體
1010‧‧‧外部處理器/處理器/控制器
1020‧‧‧記憶體系統/記憶體裝置
1030‧‧‧陣列/記憶體陣列
1040‧‧‧位址緩衝器電路
1044‧‧‧列解碼器
1046‧‧‧行解碼器
1050‧‧‧感測放大器電路
1055‧‧‧寫入電路
1060‧‧‧輸入/輸出電路/資料輸入與輸出緩衝器電路
1062‧‧‧資料連接
1070‧‧‧記憶體控制電路
1072‧‧‧控制連接
Vblsel‧‧‧位元線選擇電壓
Vblunsel‧‧‧位元線未選擇電壓
Vf‧‧‧正向偏壓電壓
Vr‧‧‧反向偏壓電壓
Vwlsel‧‧‧字線選擇電壓
Vwlunsel‧‧‧字線未選擇電壓
圖1係一典型RRAM記憶體陣列之一部分；圖2係一經分段典型RRAM記憶體陣列之一部分；圖3係根據本發明之一實施例之一RRAM記憶體陣列之一部分電路圖； 圖4係根據本發明之另一實施例之一RRAM記憶體陣列之一部分電路圖；圖5係展示圖3之RRAM記憶體陣列之一部分之操作之一圖式；圖6係針對圖5之RRAM記憶體陣列之操作之一電壓/電流曲線；圖7係展示圖3之RRAM記憶體陣列之一部分之另一操作之一圖式；圖8係針對圖7之RRAM記憶體陣列之操作之一電壓/電流曲線；圖9係根據本發明之一實施例之一方法之一流程圖；及圖10係可併入圖3或圖4之記憶體陣列之一記憶體系統之一項實施例之一方塊圖。
在以下實施方式中，參考形成本發明之一部分之隨附圖式，且在該等隨附圖式中藉由圖解說明之方式展示特定實施例。在各圖式中，貫穿數個視圖，相似編號闡述實質上類似之組件。可利用其他實施例，且在不背離本發明之範疇之情況下可做出結構、邏輯及電改變。因此，不應在一限制意義上理解以下實施方式。
交叉點RRAM陣列單元係一個兩層組件堆疊。通常，一RRAM陣列單元包括通常在一選擇裝置上方或下方之一可程式化元件(例如，一可變電阻式元件)。該可變電阻式元件改變狀態，且不同狀態表示一經程式化單元及一經抹除單元。該選擇裝置用於選擇陣列中所關注之特定單元的目的。如此命名一交叉點陣列乃因陣列之存取線(稱為位元線及字線)以90度角交叉，(舉例而言)從而形成具有一小面積之一緊湊高效陣列。該等位元線及字線通常經定大小為設備可將其製成的那麼小，且毗鄰位元線之間及毗鄰字線之間的間距通常亦係同樣小。出於闡釋之目的，在各圖中沿一垂直方向展示位元線，且在各圖中沿一水平方向展示字線。然而，在RRAM中，位元線及字線各自起到相 同作用。亦即，通常稱為位元線及字線的在RRAM中事實上係可互換的。功能上，位元線及字線通常可稱為存取線。一記憶體單元串在本文中定義為各自連接至一共同存取線之一記憶體單元群組，例如，各自連接至一區域位元線之一記憶體單元群組(其中每一區域位元線藉由一分段元件連接至一全域位元線)、各自連接至一區域字線之一記憶體單元群組(其中每一區域字線藉由一分段元件連接至一全域字線)或各自連接至一全域存取線之一記憶體單元群組。
一可變電阻記憶體單元之選擇裝置通常係一個二極體。由於存在眾多類型之可變電阻式元件，因此在某些RRAM記憶體中選擇裝置可係單向二極體，且在其他RRAM記憶體中選擇裝置可係雙向二極體。當使用雙向二極體作為選擇裝置時，其可對稱或非對稱的，亦即，一非對稱雙向二極體之正向及反向接通電壓可係不同的。可程式化元件之挑選通常指示選擇裝置之挑選。舉例而言，一相變記憶體可使全部其電流沿一個方向流動，且因此使用一單向選擇裝置。導電橋接器記憶體可使用沿不同方向之電流來進行程式化及抹除，且因此使用一雙向選擇裝置。
圖3中展示根據本發明之一實施例之一記憶體陣列300之一部分。陣列300包括由分段元件304劃分之複數個區塊302。分段元件304在一項實施例中包括二極體，且可相同於每一可變電阻記憶體單元312之選擇裝置。全域位元線306跨越多個區塊，且藉由特定區塊之分段元件304連接至區塊302之區域位元線308。可係區域字線或全域字線之字線310與區域位元線308交叉，且一可變電阻單元312連接於每一區域位元線308與其交叉字線310之間。可變電阻單元包括與一可程式化元件串聯之一選擇裝置(例如，一個二極體)。
一對偏壓線314及316亦連接至區域位元線308且在一項實施例中平行於字線310而延續。偏壓線314、316中之每一者藉由一各別偏壓 裝置318、320連接至一區域位元線308，該各別偏壓裝置像一記憶體單元一樣包括一選擇裝置，但不像一記憶體單元，不包含一可程式化元件。偏壓線314藉由複數個偏壓裝置318連接至複數個區域位元線308，每一偏壓裝置318沿一個方向連接於線314與區域位元線308中之一各別區域位元線之間，且偏壓線316藉由複數個偏壓裝置320連接至複數個區域位元線308，每一偏壓裝置320沿相反方向連接於線316與區域位元線308中之一各別區域位元線之間。舉例而言，若偏壓裝置318及320係單向二極體，則偏壓裝置318之電流自線314流動至區域位元線308，且偏壓裝置320之電流自區域位元線308流動至線316。該等偏壓線可用於加正向或反向偏壓於區域位元線以用於選擇或不選擇特定區域位元線。
該等偏壓裝置及分段元件要使用一陣列中之面積。然而，與分段電晶體之大小相比，對於每一全域位元線而言，由經組合之偏壓裝置及分段元件使用之面積比由電晶體使用之面積小得多。此外，偏壓裝置及分段元件將隨記憶體單元按比例縮放，然而電晶體並不隨記憶體單元按比例縮放。
分段元件在一項實施例中係與可變電阻記憶體單元之選擇裝置所使用相同之元件。與分段電晶體相比，分段元件304在大小上小得多，製作起來容易得多，且可隨單元自身按比例縮放。亦即，隨著單元大小減小，分段元件大小亦將減小，從而節省成本及晶粒面積兩者。由於字線及位元線在RRAM中係可互換的，因此可在不背離本發明之範疇之情況下對若干組位元線及字線中之一者或兩者執行陣列之分段。
雖然展示一單個全域位元線至區域位元線分段，但應理解，可在不背離本發明之範疇之情況下使用額外分段。舉例而言，可使用自一全域位元線至一區域位元線且然後至一區域位元線之分段。相同子 分段亦可用於字線。
圖4展示如圖3中之一陣列300，惟替代一單個分段元件304在全域位元線306與區域位元線308之間使用並聯之兩個分段元件402除外。在某些應用中，與陣列中之選擇裝置相同大小之一分段元件可不能夠傳導足夠電流以操作單元串。應理解，在不背離本發明之範疇之情況下並聯放置於全域位元線與區域位元線之間的分段元件之數目可增加。
程式化或抹除一可變電阻記憶體單元包括跨越其施加一正向或反向偏壓。讀取操作、程式化操作及抹除操作之間的差異由單元自身以及電壓及/或電流量值、持續時間、偏壓(反向或正向)、以及計時及/或波形判定。某些可變電阻記憶體單元使用雙向電流來進行操作，且某些可變電阻記憶體單元使用單向電流。區分該兩種情形的係波形。對於單向單元而言，選擇裝置係單向的，且對於雙向單元而言，選擇裝置係雙向的。
圖5至圖8中更詳細地展示加正向及反向偏壓於單元以用於操作。圖5及圖6展示加正向偏壓於選定區塊及未選定區塊中之選定單元，且圖7及圖8展示加反向偏壓於選定區塊及未選定區塊中之選定單元。關於圖9及圖10進一步闡述方法。
適用於加正向及反向偏壓於單元之電壓將取決於(例如)選擇裝置之接通電壓、陣列之洩漏公差以及單元及選擇裝置之大小及特性而變化。然而，對於加正向偏壓，挑選足以接通一選定單元之選擇裝置且減少洩漏或關斷未選定單元及區塊之選擇裝置的電壓。當將低於一接通電壓之一偏壓施加至二極體時二極體可洩漏電流。洩漏量取決於所施加之實際電壓，且在一項實施例中電壓經挑選以使未選定二極體保持關斷或使洩漏保持低於一可接受量，該可接受量藉由陣列之施加判定。
在圖5中，展示兩個區塊，選定區塊502及未選定區塊504。單元506及508係選定單元。為加正向偏壓於單元506及508，在彼等單元處相交之位元線及字線具有足以加正向偏壓於單元之選擇裝置之施加至該等位元線及字線之一電壓。對於選定區塊502，以足以接通分段元件及選擇裝置之一位元線選擇電壓Vblsel(Vf)加偏壓於透過分段元件3041及3043連接至區域位元線3081及3083的全域位元線3061及3063。以一位元線未選擇電壓Vblunsel加偏壓於未選定位元線3063及3064。在一項實施例中Vblunsel經挑選以針對陣列之功能將洩漏減少至一可接受位準，及/或減少對連接至未選定位元線之分段元件的壓力，及/或確保加反向偏壓於連接至未選定位元線之分段元件及/或選擇裝置。 以一字線選擇電壓Vwlsel(在一項實施例中，一參考電壓(例如，0或接地))加偏壓於選定字線3102，且以適合於關斷未選定選擇裝置或加反向偏壓於該等未選定選擇裝置之一字線未選擇電壓Vwlunsel加偏壓於未選定字線，該字線未選擇電壓Vwlunsel係以與挑選位元線未選擇電壓相同之方式挑選的。亦用Vwlunsel加偏壓於選定區塊502中之偏壓線314及316，使得選定區塊中之未選定單元之選擇裝置保持關斷。
在未選定區塊504中，字線保持浮動，且正向偏壓電壓Vf施加至偏壓線。此將Vf減去偏壓裝置318之一臨限電壓置於區域位元線上，且使未選定區塊504之分段元件304保持關斷。對於某些操作模式，可期望將一區塊之區域位元線降低至一特定位準以下。此可在一項實施例中藉由將施加至偏壓線316之電壓偏壓降低至零伏以下(舉例而言至-2.5伏)而實現。此將要將區域位元線拖曳至-2.5以上之一臨限電壓。可見，偏壓電壓至偏壓線之施加允許將區域位元線之偏壓向上拉動或向下拖曳至任何所要位準。圖6中展示圖5之一電壓對電流曲線。
在圖7中，展示兩個區塊，選定區塊702及未選定區塊704。單元706及708係選定單元。為加反向偏壓於選定區塊702中之單元706及 708，可反轉來自圖5之正向偏壓條件。在圖5具有一參考電壓(例如，0或接地)之情況下，施加一反向偏壓電壓Vr。在彼等單元處相交之位元線及字線具有足以加反向偏壓於單元之選擇裝置之施加至該等位元線及字線之一電壓。對於選定區塊702，以足以加反向偏壓於分段元件及選擇裝置之一參考電壓(例如，0或接地)之一位元線選擇電壓Vblsel加偏壓於透過分段元件3041及3043連接至區域位元線3081及3083的全域位元線3061及3063。以一位元線未選擇電壓Vblunsel加偏壓於未選定位元線3062及3064。在一項實施例中Vblunsel經挑選以針對陣列之功能將洩漏減少至一可接受位準，及/或減小對連接至未選定位元線之分段元件的壓力，及/或確保加反向偏壓於連接至未選定位元線之分段元件及/或選擇裝置。以一字線選擇電壓Vwlsel(在一項實施例中，一反向偏壓電壓Vr)加偏壓於選定字線3102，且以適合於關斷未選定選擇裝置或加反向偏壓於該等未選定選擇裝置之一字線未選擇電壓Vwlunsel加偏壓於未選定字線，該字線未選擇電壓Vwlunsel係以與挑選位元線未選擇電壓相同之方式挑選的。亦用Vwlunsel加偏壓於選定區塊702中之偏壓線314及316，使得選定區塊中之未選定單元的選擇裝置保持關斷。
在未選定區塊704中，足以使未選定區塊704中之分段元件304保持關斷之字線未選擇電壓Vwlunsel施加至所有字線以及偏壓線314及316。圖8中展示圖7之一電壓對電流曲線。
圖9中之流程圖形式中展示操作一記憶體之一方法900。方法900包括：在區塊902中，加偏壓於記憶體之一選定區塊之選定單元之一個雙端子分段元件以接通該分段元件；在區塊904中，加偏壓於記憶體之一選定區塊之未選定單元之一個雙端子分段元件以關斷該分段元件；及在區塊906中，加偏壓於記憶體之未選定區塊之分段元件以關斷該等該分段元件。在另外實施例中，陣列中之一對偏壓線(如上文 所闡述)可經加偏壓以加反向偏壓於記憶體之未選定單元之選擇裝置，或可經加偏壓以將幾乎任何偏壓施加至記憶體之未選定單元及記憶體之區域存取線。在一項實施例中，加偏壓於分段元件包括加偏壓於連接於記憶體之一全域存取線與記憶體之一區域存取線之間的一個二極體。加反向偏壓於記憶體之未選定區塊之分段元件在一項實施例中包括加偏壓於複數個二極體，每一個二極體連接於一偏壓線與一各別區域存取線之間。
圖10圖解說明一記憶體1000之一功能方塊圖。記憶體1000耦合至一外部處理器1010。處理器1010可係一微處理器或某一其他類型之控制器。記憶體1000及處理器1010形成一記憶體系統1020之部分。記憶體1000已經簡化以著重於有助於理解本發明實施例之記憶體之特徵。
記憶體1000包含諸如圖3及圖4之陣列的記憶體裝置之一陣列1030。記憶體陣列1030可配置成字線列及位元線行之庫。在一項實施例中，記憶體陣列1030之行包括記憶體裝置210之串聯串。
將位址緩衝器電路1040提供至透過I/O電路1060提供之鎖存器位址信號。位址信號由一列解碼器1044及一行解碼器1046接收及解碼以存取記憶體陣列1030。受益於本說明之熟習此項技術者將瞭解，位址輸入連接之數目取決於記憶體陣列1030之密度及架構。亦即，位址之數目隨增加之記憶體單元計數及增加之庫及區塊計數兩者而增加。
記憶體1000藉由使用感測放大器電路1050感測記憶體陣列行中之電壓或電流改變來讀取記憶體陣列1030中之資料。在一項實施例中，感測放大器電路1050經耦合以自記憶體陣列1030讀取及鎖存一列資料。包含資料輸入與輸出緩衝器電路1060以用於經由複數個資料連接1062與控制器1010進行雙向資料通信以及位址通信。提供寫入電路1055以將資料寫入至記憶體陣列。
記憶體控制電路1070解碼在控制連接1072上提供的來自處理器1010之信號。此等信號用於控制記憶體陣列1030上之操作，包含資料讀取、資料寫入(程式化)及抹除操作。記憶體控制電路1070可係用以產生該等記憶體控制信號之一狀態機、一程序器或某一其他類型之控制器。在一項實施例中，記憶體控制電路1070經組態以針對用於記憶體單元之感測、程式化及抹除之方法控制電壓之計時及產生。
圖10中所圖解說明之記憶體裝置已經簡化以促進對記憶體之特徵之一基本理解。熟習此項技術者已知電阻式記憶體之內部電路及功能之一更詳細理解。
結論
總之，一或多項實施例提供具有分段之一記憶體陣列。分段元件隨記憶體單元按比例縮放，且可係單向或雙向二極體。該陣列中之偏壓線允許用任何所要偏壓加偏壓於選定及未選定選擇裝置及分段元件。
儘管本文中已圖解說明及闡述特定實施例，但熟習此項技術者將瞭解，經計算以達成相同目的之任何配置均可替代所展示之特定實施例。熟習此項技術者將明瞭本發明之許多改動。因此，本申請案意欲涵蓋本發明之任何改動或變化。
300‧‧‧記憶體陣列/陣列/群組
302‧‧‧區塊
304‧‧‧分段元件
3041‧‧‧分段元件
3043‧‧‧分段元件
3061‧‧‧全域位元線
3062‧‧‧未選定位元線
3063‧‧‧全域位元線
3064‧‧‧未選定位元線
3081‧‧‧區域位元線
3083‧‧‧區域位元線
3102‧‧‧選定字線
314‧‧‧偏壓線/線/第一偏壓線
316‧‧‧偏壓線/線/第二偏壓線
318‧‧‧偏壓裝置/第一偏壓裝置
320‧‧‧偏壓裝置/第二偏壓裝置

Claims (15)

  1. 一種記憶體裝置(1020)，其包括：一第一偏壓線(314)；一第二偏壓線(316)；一記憶體單元(312)群組(300)，每一單元串聯連接於一區域第一存取線(308)與複數個第二存取線(310)中之一各別者之間；一分段元件(304)，其連接於該區域第一存取線(308)與一全域第一存取線(306)之間；一第一偏壓裝置(318)，該第一偏壓裝置(318)連接於該第一偏壓線與該區域第一存取線之間；及一第二偏壓裝置(320)，該第二偏壓裝置(320)連接於該第二偏壓線與該區域第一存取線之間。
  2. 如請求項1之記憶體裝置，其中該第一偏壓裝置經組態以沿與該第二偏壓裝置經組態以傳導電流之方向相反之一方向傳導電流。
  3. 如請求項1之記憶體裝置，其中該等偏壓裝置係二極體。
  4. 如請求項1之記憶體裝置，其中該分段元件包括一第一分段元件(402)，且該記憶體裝置進一步包括與該第一分段元件並聯連接於該區域第一存取線與該全域第一存取線之間之一第二分段元件(402)。
  5. 如請求項1之記憶體裝置，其中該分段元件係單向的。
  6. 如請求項1之記憶體裝置，其中該分段元件係雙向的。
  7. 如請求項1或5至6中任一項之記憶體裝置，其中該分段元件係一個二極體。
  8. 如請求項4之記憶體裝置，其中該分段元件包括並聯連接於該區 域第一存取線與該全域第一存取線之間的一對二極體。
  9. 如請求項1之記憶體裝置，其中該分段元件包括一第一分段元件，且其中該複數個第二存取線包括複數個區域第二存取線，且該記憶體裝置進一步包括複數個全域第二存取線及複數個第二分段元件，其中該複數個第二分段元件中之每一者連接於該等區域第二存取線中之一各別者與該等全域第二存取線中之一各別者之間。
  10. 一種操作一記憶體之方法(900)，其包括：加偏壓(902)於該記憶體之一選定區塊之選定單元之一雙端子分段元件以接通該分段元件；加偏壓(904)於該記憶體之一選定區塊之未選定單元之一雙端子分段元件以關斷該分段元件；加偏壓於該記憶體之一選定區塊之未選定單元之選擇裝置以關斷該選擇裝置；及加偏壓(906)於該記憶體之未選定區塊之分段元件以關斷該等分段元件。
  11. 如請求項10之方法，且其進一步包括：加偏壓於偏壓線以加反向偏壓於該記憶體之未選定單元之選擇裝置。
  12. 如請求項10之方法，其中加偏壓於該記憶體之單元之該雙端子分段元件包括加偏壓於連接於該記憶體之一全域存取線與該記憶體之一區域存取線之間的一個二極體。
  13. 如請求項10之方法，其中加偏壓於該記憶體之未選定區塊之分段元件包括加偏壓於複數個二極體，每一個二極體連接於一偏壓線與一各別區域存取線之間。
  14. 一種記憶體陣列(300)，其包括： 一可變電阻記憶體單元(312)區塊(302)，其藉由一分段元件(304)連接至一全域存取線(306)，且藉由一第一偏壓裝置(318)連接至一第一偏壓線(314)，且藉由一第二偏壓裝置(320)連接至一第二偏壓線(316)。
  15. 如請求項14之記憶體陣列，其中該區塊進一步包括：複數個可變電阻記憶體單元，其在區域存取線之相交點處，每一記憶體單元包括串聯連接於其各別區域存取線之間之一可程式化元件及一選擇裝置。
TW102131087A 2012-08-29 2013-08-29 記憶體中的二極體分段 TWI520135B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/597,917 US8929120B2 (en) 2012-08-29 2012-08-29 Diode segmentation in memory

Publications (2)

Publication Number Publication Date
TW201423750A TW201423750A (zh) 2014-06-16
TWI520135B true TWI520135B (zh) 2016-02-01

Family

ID=50184200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131087A TWI520135B (zh) 2012-08-29 2013-08-29 記憶體中的二極體分段

Country Status (4)

Country Link
US (5) US8929120B2 (zh)
CN (1) CN104603883B (zh)
TW (1) TWI520135B (zh)
WO (1) WO2014035874A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9361975B2 (en) * 2013-03-11 2016-06-07 Adesto Technologies Corporation Sensing data in resistive switching memory devices
US9530469B2 (en) * 2013-03-15 2016-12-27 Sony Semiconductor Solutions Corporation Integrated circuit system with non-volatile memory stress suppression and method of manufacture thereof
US9123392B1 (en) * 2014-03-28 2015-09-01 Sandisk 3D Llc Non-volatile 3D memory with cell-selectable word line decoding
US9972397B2 (en) * 2016-06-24 2018-05-15 SK Hynix Inc. Semiconductor memory device and operating method thereof
US9887004B2 (en) 2016-06-28 2018-02-06 Western Digital Technologies, Inc. Bi-directional RRAM decoder-driver
KR102634322B1 (ko) * 2016-10-10 2024-02-07 삼성전자주식회사 양방향 스위치를 갖는 가변 저항 메모리 장치, 메모리 시스템, 그리고 그것의 동작 방법
US11302634B2 (en) 2020-02-13 2022-04-12 Micron Technology, Inc. Microelectronic devices with symmetrically distributed staircase stadiums and related systems and methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010492A (ja) 1983-06-29 1985-01-19 Fujitsu Ltd 半導体記憶装置
US5781469A (en) * 1997-01-24 1998-07-14 Atmel Corporation Bitline load and precharge structure for an SRAM memory
CN1764982B (zh) * 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7203129B2 (en) 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
US7054219B1 (en) 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US20070069241A1 (en) * 2005-07-01 2007-03-29 Matrix Semiconductor, Inc. Memory with high dielectric constant antifuses and method for using at low voltage
US7345907B2 (en) * 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US7742324B2 (en) * 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US7733685B2 (en) 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
WO2010067768A1 (ja) * 2008-12-11 2010-06-17 株式会社日立製作所 半導体装置
US8270199B2 (en) 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US7940554B2 (en) * 2009-04-24 2011-05-10 Sandisk 3D Llc Reduced complexity array line drivers for 3D matrix arrays
US8363450B2 (en) * 2009-07-13 2013-01-29 Seagate Technology Llc Hierarchical cross-point array of non-volatile memory
JP2011108327A (ja) * 2009-11-18 2011-06-02 Toshiba Corp 不揮発性半導体記憶装置
JP5032621B2 (ja) * 2010-03-18 2012-09-26 株式会社東芝 不揮発性半導体メモリ及びその製造方法
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells

Also Published As

Publication number Publication date
US8929120B2 (en) 2015-01-06
CN104603883B (zh) 2018-04-03
CN104603883A (zh) 2015-05-06
US20180322910A1 (en) 2018-11-08
US20170323668A1 (en) 2017-11-09
US9721622B2 (en) 2017-08-01
US10049705B2 (en) 2018-08-14
US20150103578A1 (en) 2015-04-16
US10418072B2 (en) 2019-09-17
WO2014035874A1 (en) 2014-03-06
US20140063892A1 (en) 2014-03-06
US20190080726A1 (en) 2019-03-14
US10249345B2 (en) 2019-04-02
TW201423750A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
TWI520135B (zh) 記憶體中的二極體分段
JP4907925B2 (ja) 不揮発性半導体記憶装置
US20120044742A1 (en) Variable resistance memory array architecture
CN105304114A (zh) 存储装置和操作存储系统的方法
KR20150131449A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법
TWI569274B (zh) 堆疊式記憶體陣列裝置之感測操作
KR20140017296A (ko) 불휘발성 메모리 장치의 데이터 라이팅 제어방법 및 웨어레벨링 제어 기능을 가지는 메모리 콘트롤러
US9489143B2 (en) Method for accessing flash memory and associated controller and memory device
JP2009170077A (ja) 半導体メモリ列デコーダデバイス及びその方法
KR20100114086A (ko) 다중-페이지 병렬 프로그램 플래시 메모리
KR20160007941A (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
KR102272248B1 (ko) 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20140198571A1 (en) Selecting memory cells
KR102491576B1 (ko) 비휘발성 메모리 장치
KR20200048737A (ko) 저장 장치 및 그 동작 방법
CN107430882B (zh) 存储器单元和存储装置
US20130301340A1 (en) Erasing method of resistive random access memory
KR20200008998A (ko) 메모리 장치 및 메모리 장치의 제어 방법
JP2013069367A (ja) 不揮発性半導体記憶装置
CN107799146B (zh) 存储器阵列及其读、编程、擦除操作方法
KR20200060153A (ko) 메모리 컨트롤러 및 그 동작 방법
US10978161B2 (en) Memory system, memory controller and memory device
JP2012185870A (ja) 半導体記憶装置
JP2006107643A (ja) 不揮発性半導体記憶装置及びその書き込み・ベリファイ方法
TWI523036B (zh) 半導體記憶裝置