KR20140017296A

KR20140017296A - 불휘발성 메모리 장치의 데이터 라이팅 제어방법 및 웨어레벨링 제어 기능을 가지는 메모리 콘트롤러

Info

Publication number: KR20140017296A
Application number: KR1020120084078A
Authority: KR
Inventors: 이원석; 문영국; 김택성
Original assignee: 삼성전자주식회사
Priority date: 2012-07-31
Filing date: 2012-07-31
Publication date: 2014-02-11
Also published as: US9372790B2; US20140040535A1; KR102003930B1

Abstract

메모리 블록내의 메모리 영역들이 골고루 사용되도록 하기 위한 불휘발성 메모리 장치의 데이터 라이팅 제어방법이 개시된다. 복수의 메모리 영역들에 데이터가 라이팅 되도록 제어할 경우에, 메모리 블록별로 저장된 라이팅 인디케이션 정보에 따라, 해당 메모리 블록 내의 상기 복수의 메모리 영역들에 대한 라이팅 순서를 결정하여, 라이팅 동작을 제어한다.

Description

불휘발성 메모리 장치의 데이터 라이팅 제어방법 및 웨어레벨링 제어 기능을 가지는 메모리 콘트롤러{method of controlling data writing in non volatile memory device and memory controller having wearleveling control function}

본 발명은 불휘발성 메모리 장치의 사용에 관한 것으로, 보다 구체적으로 불휘발성 메모리 장치의 데이터 라이팅 제어방법 및 웨어레벨링 제어 기능을 가지는 메모리 콘트롤러에 관한 것이다.

최근에 뉴 메모리에 대한 연구가 보다 활발히 진행되고 있다.

특히, 마그네틱 랜덤 억세스 메모리(이하 "MRAM" 이라 함)는 데이터 저장용 의 Flash 메모리 뿐만 아니라 작업(working)용 메모리인 DRAM을 대체할 수 있는 아이디얼한 메모리로서 각광받고 있다. 그러한 MRAM이 DRAM을 대체하기 위해서는 메모리 엔듀런스(Endurance)가 증가되어질 필요가 있다.

한편, Flash 메모리에서는 웨어레벨링(Wearleveling)기법을 이용하여 메모리 블록(block)들의 소거 횟수가 평균화 되도록 하는 방법이 사용되고 있다. 하지만 메모리의 대용량화에 따라 블록 사이즈(block size)가 커지게 되면 동일한 메모리 블록 내의 워드라인들 간에 엔듀런스(endurance)차이가 발생된다. 왜냐하면, 블록 사이즈가 커지면 각 블록 내의 워드라인들에 연결된 메모리 셀들이 모두 라이트(write)되기 전에 머지(merge)동작이 일어날 수 있기 때문이다. 결국, 메모리 블록 내의 워드라인들에 연결된 메모리 셀들이 모두 골고루 사용되지 않는다. 예를 들면, 메모리 블록의 라이트가 시작되는 메모리 영역에 보다 가까이 위치된 워드라인들은 상대적으로 자주 사용되고, 메모리 블록의 라이트가 시작되는 메모리 영역에 보다 멀리 위치된 워드라인들은 상대적으로 덜 사용된다. 그러므로, 메모리 블록내의 워드라인들 간의 웨어레벨이 실질적으로 달라질 수 있다.

본 발명이 해결하고자 하는 기술적 과제는, 불휘발성 메모리에서 메모리 영역들 간 혹은 워드라인들 간의 웨어레벨 편차를 최소화 또는 줄일 수 있는 방법을 제공함에 있다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 메모리 수명개선을 위해 웨어 레벨링 제어 기능을 가지는 메모리 콘트롤러를 제공함에 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 일 양상에 따라, 불휘발성 메모리 장치의 데이터 라이팅 제어방법은:

메모리 셀 어레이 내의 복수의 메모리 블록들을 각기 이루는 복수의 메모리 영역들에 데이터가 라이팅 되도록 제어할 경우에, 메모리 블록별로 저장된 라이팅 인디케이션 정보에 따라, 해당 메모리 블록 내의 상기 복수의 메모리 영역들에 대한 라이팅 순서를 결정하여, 라이팅 동작을 제어한다.

본 발명의 개념에 따른 실시예에 있어서, 상기 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 소거 카운팅 값일 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 파워 오프 카운팅 값일 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 파워 온 카운팅 값일 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 소거 카운팅 값이 홀수 값인 경우에 상기 복수의 메모리 영역들에 대한 라이팅 순서는 오름차순으로 결정될 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 소거 카운팅 값이 짝수 값인 경우에 상기 복수의 메모리 영역들에 대한 라이팅 순서는 내림차순으로 결정될 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 소거 카운팅 값이 홀수 값인 경우에 상기 복수의 메모리 영역들에 대한 라이팅 순서는 내림차순으로 결정될 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 소거 카운팅 값이 짝수 값인 경우에 상기 복수의 메모리 영역들에 대한 라이팅 순서는 오름차순으로 결정될 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 복수의 메모리 영역들 각각은 적어도 하나 이상의 워드라인에 연결된 메모리 셀들을 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 일 양상에 따라, 메모리 콘트롤러는:

라이팅 동작 시에 인가되는 논리 어드레스를, 불휘발성 메모리 장치로부터 수신되는 메모리 블록별 라이팅 인디케이션 정보에 따라 오름 차순 또는 내림 차순의 물리 어드레스로 변환하는 어드레스 변환 콘트롤러; 및

상기 물리 어드레스를 수신하여 상기 불휘발성 메모리 장치의 선택된 메모리 블록 내의 복수의 메모리 영역들 중 하나를 선택하기 위한 행 선택 어드레스를 생성하는 어드레스 발생기를 포함한다.

본 발명의 개념에 따른 실시예에 있어서, 상기 메모리 블록별 라이팅 인디케이션 정보를 저장하는 레지스터가 더 포함될 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 메모리 블록별 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 소거 카운팅 값일 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 메모리 블록별 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 파워 오프 카운팅 값 또는 파워 온 카운팅 값일 수 있다.

본 발명의 개념에 따른 실시예에 있어서, 상기 오름 차순의 물리 어드레스의 시작 어드레스는 최하위 어드레스 또는 최하위와 최상위의 중간 어드레스이고, 상기 내림 차순의 물리 어드레스의 시작 어드레스는 최상위 어드레스 또는 최하위와 최상위의 중간 어드레스일 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 다른 양상에 따라, 불휘발성 메모리 장치는:

복수의 메모리 영역들로 이루어진 메모리 블록을 복수로 구비하는 메모리 셀 어레이;

상기 메모리 블록에 대한 라이팅 인디케이션 정보를 저장하는 카운팅 값 메모리; 및

상기 라이팅 인디케이션 정보에 따라 해당 메모리 블록 내의 상기 복수의 메모리 영역들에 대한 라이팅 순서가 오름차순 또는 내림차순으로 결정될 때, 상기 결정된 라이팅 순서에 따라 라이팅 동작이 수행되도록 하는 콘트롤 로직을 포함한다.

본 발명의 개념에 따른 실시예에 있어서, 상기 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 소거 카운팅 값 또는 파워 온/오프 카운팅 값이며, 상기 복수의 메모리 영역들 각각은 적어도 하나 이상의 워드라인에 연결된 메모리 셀들을 포함할 수 있다.

본 발명의 실시 예들에 따르면, 메모리 영역들 간 혹은 워드라인들 간의 웨어레벨이 달라지는 것이 최소화 또는 감소된다. 결국, 라이트 동작시에 메모리 블록 내의 메모리 영역들 혹은 워드라인들이 골고루 억세스되므로, 불휘발성 메모리 장치의 수명이 증진된다.

도 1은 본 발명의 개념에 따른 메모리 시스템의 예시적 블록도,
도 2는 도 1 중 불휘발성 메모리 장치의 예시적 블록도,
도 3은 도 2중 메모리 셀 어레이의 플래시 메모리 블록 구성을 나타내는 예시적 회로도,
도 4는 도 3중 메모리 블록을 구성하는 메모리 영역들의 분할 예를 보여주는 도면,
도 5는 도 3중 메모리 블록을 구성하는 메모리 영역들의 또 다른 분할 예를 보여주는 도면,
도 6은 도 2중 메모리 셀 어레이의 마그네틱 메모리 블록 구성을 나타내는 예시적 회로도,
도 7은 본 발명의 개념에 따른 라이팅 동작 제어시 라이팅 인디케이션 정보에 따른 워드라인 선택 순서를 예시적으로 보여주는 도면,
도 8은 본 발명의 개념에 따른 라이팅 동작 제어시 라이팅 인디케이션 정보에 따른 워드라인들 선택 순서를 예시적으로 보여주는 도면,
도 9는 본 발명의 개념에 따른 워드라인 선택시 메모리 블록 내의 중간 워드라인을 인에이블 시작 워드라인으로서 설정하는 경우를 예시적으로 보여주는 도면,
도 10은 본 발명의 개념에 따른 라이팅 동작 제어시 논리 어드레스와 물리 어드레스의 매핑에 관련된 일예를 보여주는 도면,
도 11은 본 발명의 개념에 따른 라이팅 동작 제어시 논리 어드레스와 물리 어드레스의 매핑에 관련된 다른 예를 보여주는 도면,
도 12는 본 발명의 개념에 따른 라이팅 동작 제어시 플래그 타입 라이팅 인디케이션 정보에 따른 오름차순 및 내림차순의 워드라인 선택 순서를 예시적으로 보여주는 도면,
도 13은 본 발명의 개념에 따른 라이팅 동작 제어시 카운트 타입 라이팅 인디케이션 정보에 따른 오름차순 및 내림차순의 워드라인 선택 순서를 예시적으로 보여주는 도면,
도 14는 본 발명의 개념에 따른 라이팅 동작 제어 흐름도,
도 15는 본 발명에 사용되는 플래시 메모리를 예시적으로 보여주는 블록도,
도 16은 도 15에 도시된 메모리 블록(BLK1)의 3차원 구조를 예시적으로 보여주는 사시도,
도 17은 도 16에 도시된 메모리 블록(BLK1)의 등가 회로도,
도 18은 전자 시스템에 채용된 본 발명의 응용 예를 도시한 블록도,
도 19는 데이터 처리 장치에 채용된 본 발명의 다른 응용 예를 도시한 블록도, 및
도 20은 메모리 카드에 채용된 본 발명의 또 다른 응용 예를 도시한 블록도.

위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.

또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다.

여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, 플래시 메모리나 MRAM 등과 같은 반도체 메모리 장치의 기본적 동작과 내부 기능회로 블록에 관한 세부는 본 발명의 요지를 모호하지 않도록 하기 위해 상세히 설명되지 않음을 유의(note)하라.

도 1은 본 발명의 개념에 따른 메모리 시스템의 예시적 블록도이다.

도 1을 참조하면, 메모리 시스템은, MRAM 또는 플래시 메모리로 이루어진 불휘발성 메모리 장치(100)와, 상기 불휘발성 메모리 장치(100)의 소거 동작, 라이트 동작, 또는 리드 동작을 제어할 뿐만 아니라 메모리 블록 내의 메모리 영역들 또는 워드라인들의 웨어레벨을 제어하는 메모리 콘트롤러(200)를 포함한다.

상기 메모리 콘트롤러(200)는 라이팅 인디케이션 정보(이하 "WII"라고 함)를 저장하는 WII 레지스터(210)와, 라이팅 동작 시에 인가되는 논리 어드레스를, 불휘발성 메모리 장치로부터 수신되는 메모리 블록별 WII에 따라 오름 차순 또는 내림 차순의 물리 어드레스로 변환하는 어드레스 변환 콘트롤러(220)와, 상기 물리 어드레스를 수신하여 상기 불휘발성 메모리 장치의 선택된 메모리 블록 내의 복수의 메모리 영역들 중 적어도 하나를 선택하기 위한 행 선택 어드레스를 생성하는 어드레스 발생기(240)를 포함할 수 있다.

또한, 상기 메모리 콘트롤러(200)는 웨어레벨링이 본 발명의 개념에 따라 실시될 수 있도록 하기 위해 외부의 명령에 응답하거나 자체적으로 설정된 라이팅 모드를 선택하기 위한 라이팅 모드 셀렉터(230)를 더 포함할 수 있다.

도 1에서, 상기 불휘발성 메모리 장치(100)는 복수의 메모리 블록들(111,112,113,114)을 포함하는 메모리 셀 어레이, 상기 메모리 콘트롤러(200)와는 버스(B1)를 통해 연결되어 불휘발성 메모리 장치의 내부 동작을 제어하는 콘트롤 로직(150), 상기 콘트롤 로직(150)과 연결되어 상기 WII에 관련된 카운팅 값을 저장하는 카운팅 값 메모리(170:CV 메모리)를 포함할 수 있다.

상기 복수의 메모리 블록들(111,112,113,114)중 하나의 메모리 블록(114)은 복수의 메모리 영역(MA)들을 가질 수 있다. 하나의 메모리 영역(MA)은 적어도 하나 이상의 워드라인(WL)에 연결된 메모리 셀들을 포함할 수 있다. 즉, 하나의 메모리 영역은 하나의 워드라인에 연결된 메모리 셀들을 가리키거나 둘 이상의 워드라인들에 연결된 메모리 셀들을 의미할 수 있다.

결국, 본 발명의 실시 예의 전반에 걸쳐 하나의 메모리 영역은 하나의 워드라인은 선택하는 로우 어드레스 또는 복수의 워드라인을 선택하는 로우 어드레스에 의해 억세스됨을 주목(note)하여야 한다.

본 발명의 개념에 따른 웨어레벨링의 제어 시에 오름차순의 라이팅 순서는 화살부호(AO)로서 표시된 바와 같이, 하위 워드라인(예 WL0)에서 상위 워드라인(WLn)을 향해 순차로 선택되는 라이팅 순서를 의미한다.

반대로, 내림차순의 라이팅 순서는 화살부호(DO)로서 표시된 바와 같이, 상위 워드라인(예 WLn)에서 하위 워드라인(WL0)을 향해 순차로 선택되는 라이팅 순서를 의미한다.

한편, 상기 오름 차순의 물리 어드레스의 시작 어드레스는 최하위 어드레스 또는 최하위와 최상위의 중간 어드레스일 수 있다. 또한, 상기 내림 차순의 물리 어드레스의 시작 어드레스는 최상위 어드레스 또는 최하위와 최상위의 중간 어드레스일 수 있다.

상기 라이팅 인디케이션 정보(WII)는 상기 메모리 블록에 대한 소거 카운팅 값일 수 있다.

또한 상기 라이팅 인디케이션 정보(WII)는 상기 메모리에 대한 파워 온 또는 파워 오프 카운팅 값일 수 있다.

실시예에 있어서, 상기 소거 카운팅 값이 홀수 값인 경우에 복수의 메모리 영역들(또는 워드라인)에 대한 라이팅 순서는 오름차순으로 결정될 수 있다. 반대로, 상기 소거 카운팅 값이 짝수 값인 경우에 상기 복수의 메모리 영역들(또는 워드라인)에 대한 라이팅 순서는 내림차순으로 결정될 수 있다.

위의 경우와는 반대로, 상기 소거 카운팅 값이 홀수 값인 경우에 상기 복수의 메모리 영역들에 대한 라이팅 순서는 내림차순으로 결정될 수 있고, 소거 카운팅 값이 짝수 값인 경우에 상기 복수의 메모리 영역들에 대한 라이팅 순서는 오름차순으로 결정될 수 있다.

결국, 메모리 블록 내의 메모리 영역들의 사용을 WII에 따라 교대로 오름차순 또는 내림차순으로 하게 되면, 메모리 영역들 간 혹은 워드라인들 간의 웨어 레벨이 달라지는 것이 최소화 또는 감소된다. 결국, 라이트 동작시에 메모리 블록 내의 메모리 영역들 혹은 워드라인들이 WII에 따라 골고루 억세스되므로, 불휘발성 메모리 장치의 수명이 증진된다.

도 2는 도 1 중 불휘발성 메모리 장치의 예시적 블록도이다.

도 2를 참조하면, 불휘발성 메모리 장치는, 메모리 셀 어레이(110), 어드레스 디코더(120), 리드/라이트 회로(130), 데이터 입출력(I/O)회로(140), 콘트롤 로직(150), 전압발생 회로(160), 및 카운팅 값 메모리(170)를 포함할 수 있다.

상기 메모리 셀 어레이(110)는 MRAM 메모리 셀 어레이의 경우에 복수의 행들(또는 워드 라인들)과 복수의 열들(또는 비트 라인들)로 배열된 메모리 셀들을 포함할 수 있다. 또한, 플래시 메모리 셀 어레이의 경우에 도 3에서와 같은 낸드 타입의 메모리 블록으로 구성될 수 있다.

상기 메모리 셀 어레이(110)는 일반 데이터를 저장하기 위한 메인 영역과, 메인 영역 및 일반 데이터와 관련된 부가 정보(예를 들면, 플래그 정보, 에러 정정 코드, 디바이스 코드, 메이커 코드, 페이지 정보 등)를 저장하기 위한 스페어 영역을 포함할 수 있다.

낸드타입 플래시 메모리의 경우, 프로그램 또는 읽기 동작은 페이지 단위로 수행되고, 프로그램된 데이터의 소거 동작은 페이지가 여러 개 모인 단위인 블록 단위로 수행된다. 각각의 페이지에 대한 프로그램 동작 또는 소거 동작과 관련된 정보는 스페어 영역(또는 메인 영역의 일부 영역)에 할당된 메모리 셀에 저장될 수 있다. 메인 영역과 스페어 영역은 특정 형태에 국한되지 않고 메모리 셀 어레이(110) 상에서 다양한 형태로 배치될 수 있다. 또한, 메인 영역에 포함된 메모리 셀들과 스페어 영역에 포함된 메모리 셀들 각각에 저장되는 비트 수는 다양한 형태로 구현될 수 있다.

상기 메모리 셀 어레이(110)내에서 각 메모리 블록은 복수 개의 메모리 영역들로 세분화될 수 있다. 세분화된 각각의 메모리 영역은 하나 또는 그 이상의 워드라인들(또는, 하나 또는 그 이상의 페이지들)에 대응될 수 있다.

리드/라이트 회로(130)는 콘트롤 로직(150)에 의해 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 기입 드라이버(write driver)로서 동작한다.

라이트(프로그램)동작시 상기 리드/라이트 회로(130)는 메모리 셀 어레이(110)내의 선택된 메모리 블록에 데이터를 저장하기 위해 선택된 비트 라인들을 구동하는 기입 드라이버로서 동작한다. 이를 위해 리드/라이트 회로(130)는 열들(또는 비트 라인들) 또는 열쌍(또는 비트 라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(미도시됨)로 구성될 수 있다.

리드 동작시 리드/라이트 회로(130)는 메모리 셀 어레이(110)로부터 데이터를 읽기 위한 감지 증폭기로서 동작한다. 리드/라이트 회로(130)에 의해 수행되는 읽기 동작은 메인 영역에만 국한되지 않고, 스페어 영역에서도 모두 적용될 수 있다. 따라서, 리드/라이트 회로(130)는 노말 데이터뿐만 아니라 WII와 같은 부가 정보를 읽어오는 동작을 모두 수행하게 된다. 리드/라이트 회로(130)로부터 리드된 노말 데이터는 버퍼를 통해 외부(예를 들면, 메모리 콘트롤러 또는 호스트)로 출력된다. 그리고, 리드/라이트 회로(130)로부터 읽혀진 소거/프로그램 카운팅 값은 콘트롤 로직(150)으로도 제공될 수 있다.

콘트롤 로직(150)은 메모리 콘트롤러(200)의 제어에 따라 라이팅 동작을 제어한다. 즉, 상기 콘트롤 로직(150)은 복수의 메모리 영역(MA)들에 데이터를 라이팅할 시 오름차순 또는 내림차순으로 라이팅한다.

상기 콘트롤 로직(150)은 오름차순 또는 내림차순으로 결정된 라이팅 방식에 따라서 어드레스 디코더(120), 전압발생 회로(160), 그리고 리드/라이트 회로(130)를 제어한다.

상기 전압발생 회로(160)는 동작 모드에 따라서 각각의 워드 라인들으로 공급될 워드 라인 전압들(예를 들면, 프로그램 전압(Vpgm), 읽기 전압(Vread), 패스 전압(Vpass) 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 발생한다. 상기 전압발생 회로(160)의 전압 발생 동작은 콘트롤 로직(150)의 제어에 의해 수행된다.

상기 어드레스 디코더(120)는 콘트롤 로직(150)의 제어에 따라 메모리 셀 어레이(110)의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록 내의 워드 라인들(메모리 영역)중 적어도 하나를 선택한다.

카운팅 값 메모리(170)는 상기 콘트롤 로직(150)과 연결되어 상기 WII에 관련된 카운팅 값을 저장한다. 여기서, 상기 WII에 관련된 카운팅 값은 상기 메모리 블록에 대한 소거 카운팅 값일 수 있다. 또한, 상기 WII에 관련된 카운팅 값은 상기 메모리 블록에 대한 파워 온 또는 파워 오프 카운팅 값일 수 있다. 상기 카운팅 값들은 누적값의 형태로서 저장되거나 홀수번째 짝수번째의 카운팅에 따라 0 또는 1의 비트 값으로서 단순 저장될 수 있다.

여기서, 상기 카운팅 값 메모리(170)는 소거 카운팅 값을 저장할 경우에 각 메모리 블록의 설정된 영역에 존재할 수 있다. 한편, 파워 온/오프 값을 저장할 경우에 상기 카운팅 값 메모리(170)는 각 메모리 블록마다 존재할 필요 없이 메모리 셀 어레이(110)의 특정 영역에 존재할 수 있다.

또한, 상기 콘트롤 로직(150)은 상기 카운팅 값 메모리(170)에 저장된 카운팅 값이 상기 버스(B1)를 통해 상기 메모리 콘트롤러(200)로 전송되도록 할 뿐, 상기 카운팅 값을 이용하여 메모리 동작을 특별히 제어할 필요는 없다. 왜냐하면, 상기 메모리 콘트롤러(200)가 상기 카운팅 값에 따라 로우 어드레스를 오름차순 또는 내림차순으로 결정해주기 때문이다.

도 3은 도 2중 메모리 셀 어레이의 플래시 메모리 블록 구성을 나타내는 예시적 회로도이다.

도 3을 참조하면, 메모리 셀 어레이(110)는 복수 개의 메모리 블록들(block 1, block 2, …, block n)을 포함한다. 도 3의 참조번호 10은 하나의 메모리 블록(예를 들면, block (n-1))에 대응하는 구성을 보여준다. 그러나, 도 3에 도시된 메모리 블록(10)의 구성이 특정 메모리 블록의 구성에만 국한되는 것은 아니다. 도 3에 도시된 메모리 블록(10)의 구성은 선택된 메모리 블록(block (n-1)) 이외의 타 메모리 블록들에도 동일하게 적용 가능하다.

낸드형 플래시 메모리 장치의 경우, 각 메모리 블록(10)에는 복수의 열들 또는 비트 라인들(BL1∼BLm)에 대응하는 복수의 스트링들("낸드 스트링"이라고도 불림)이 포함된다. 각 스트링에는 스트링 선택 트랜지스터, 복수 개의 메모리 셀들(셀 스트링:ST), 그리고 접지 선택 트랜지스터가 포함된다. 하나의 메모리 셀은 콘트롤 게이트(CG)와 플로팅 게이트(FG)를 가지는 MOSFET일 수 있다.

각 스트링에 있어서, 스트링 선택 트랜지스터의 드레인은 대응하는 비트 라인에 연결되고, 접지 선택 트랜지스터의 소오스는 공통 소오스 라인(CSL)에 연결된다. 그리고, 스트링 선택 트랜지스터의 소오스와 접지 선택 트랜지스터의 드레인 사이에는 복수 개의 메모리 셀들이 직렬 연결된다. 동일 행에 배열된 메모리 셀들의 제어 게이트들은 대응되는 워드라인(WL0∼WLn)과 공통으로 연결된다. 스트링 선택 트랜지스터는 스트링 선택 라인(SSL)을 통해 인가되는 전압에 의해 제어되고, 접지 선택 트랜지스터는 접지 선택 라인(GSL)을 통해 인가되는 전압에 의해 제어된다. 그리고, 메모리 셀들은 대응하는 워드 라인(WL0∼WLn)을 통해 인가되는 전압에 의해서 제어된다. 각각의 워드 라인(WL0∼WLn)에 접속된 메모리 셀들은 한 페이지 또는 복수 개의 페이지 분량에 해당되는 데이터를 저장한다.

도 4 및 도 5는 도 3에 도시된 메모리 블록의 분할 예들을 보여주는 도면이다.

도 4 및 도 5를 참조하면, 각 메모리 블록(10)은 복수 개의 메모리 영역들(region 1, region 2, …, region m)로 분할될 수 있다. 각 메모리 영역들(region 1, region 2, …, region m)은 하나 또는 그 이상의 워드라인들(또는, 하나 또는 그 이상의 페이지들)을 포함할 수 있다. 본 발명의 실시 예에서, 각 메모리 영역들(region 1, region 2, …, region m)은 도 4의 참조번호 10과 같이 서로 같은 크기를 갖도록 구성될 수도 있고, 도 5의 참조번호 11과 같이 서로 다른 크기를 갖도록 구성될 수도 있다. 도 4 및 도 5에 도시된 메모리 블록(10, 11)의 분할 형태와, 분할된 각 메모리 영역의 크기는 다양하게 변경될 수 있다.

도 6은 도 2중 메모리 셀 어레이의 마그네틱 메모리 블록 구성을 나타내는 예시적 회로도이다.

도 6을 참조하면, MRAM의 메모리 블록의 경우에도 하나의 메모리 블록은 복수의 메모리 영역들(region 1, region 2, …, region N)로 분할될 수 있다.

도 6에서, 셀 트랜지스터(1)는 각기 행 방향 및 열 방향을 따라 2차원적으로 배열된다. 상기 셀 트랜지스터(1)는 게이트(G), 소오스(S) 및 드레인(D)을 구비한다. 상기 셀 트랜지스터(1)는 반도체 기판에 형성되는 MOSFET이다.

워드 라인들(WL0-WLn) 및 비트 라인들(BL0-BLn)은 각각 행 방향 및 열 방향을 따라 배열되어, 상기 셀 트랜지스터(1)의 게이트(G) 및 드레인(D)에 각기 접속된다.

상기 비트 라인(BLi)과 상기 셀 트랜지스터(1)사이에는 자기 터널 접합(magnetic tunnel junction, MTJ)이 각기 배치된다. 상기 MTJ(2)는 MRAM에서 정보 저장을 위한 소자로서 사용된다.

상기 셀 트랜지스터(1)와 상기 MTJ(2)는 자기 메모리의 단위 셀(MC)을 형성한다.

한편, 본 발명에 따른 자기 메모리의 단위 셀(MC)은 평면적으로 뿐만 아니라 입체적으로 배열될 수도 있다. 즉, 상기 자기 메모리의 셀들을 포함하는 평면은 복수개일 수 있다. 이에 더하여, 본 발명에 따른 자기 메모리는 트랜지스터들이 형성되는 반도체기판을 구비하거나 구비하지 않는 실시예 모두 가능하다. 즉, 상기 단위 셀(MC)은 셀 트랜지스터(1)를 구비하지 않을 수도 있다. 이 경우, 상기 자기 메모리는 트랜지스터들로 구성되는 기능 회로에 연결될 수 있다. 그 연결 방법은 칩 패키지(chip package)에 사용되는 와이어 본딩(wire bonding), 플립칩 본딩(flip-chip bonding), 솔더 범프(solder bumps)를 이용한 연결 등의 방법이 사용될 수 있다.

상기 MTJ(2)와 상기 셀 트랜지스터(1) 사이에 형성되는 제 1 단자(1T)는 IrMn, PtMn, MnO, MnS, MnTe, MnF₂, FeF₂, FeCl₂, FeO, CoCl₂, CoO, NiCl₂, NiO 및 Cr 중에서 선택된 적어도 한가지로 이루어지는 반강자성막(anti-ferromagnetic layer) 또는 Fe, Co, Ni, Gd, Dy, MnAs, MnBi, MnSb, CrO₂, MnOFe₂O₃, FeOFe₂O₃, NiOFe₂O₃, CuOFe₂O₃, MgOFe₂O₃, EuO 및 Y₃Fe₅O₁₂ 중에서 선택된 적어도 한가지로 이루어지는 강자성막(ferromagnetic layer)일 수 있다.

또한, 상기 MTJ(2)와 상기 비트라인(BL) 사이에 형성되는제 2 단자(2T)는 마찬가지로 Fe, Co, Ni, Gd, Dy, MnAs, MnBi, MnSb, CrO₂, MnOFe₂O₃, FeOFe₂O₃, NiOFe₂O₃, CuOFe₂O₃, MgOFe₂O₃, EuO 및 Y₃Fe₅O₁₂ 중에서 선택된 적어도 한가지로 이루어지는 강자성막일 수 있다.

이에 더하여, 상기 제 1 단자(1T)와 상기 제 2 단자(2T) 사이에는 알루미늄 산화막과 같은 절연막이 배치될 수 있다. 상기 절연막은 상기 제 1 단자(1T)의 강자성막과 상기 제2단자(2T)의 강자성막에 접촉하도록 형성될 수 있다. 정보 저장 장치로서의 상기 MTJ(2)는 가로 길이 및 세로 길이가 서로 다른 장방형일 수 있다.

도 6과 같은 메모리 영역들을 갖는 MRAM(magnetic RAM 또는 magnetoresistive RAM)은 비휘발성이고, 재사용 횟수에서 제한이 없고, 고집적화하기 용이하며, 고속 동작 및 저전압 동작이 가능한 장점을 갖는다.

상기 MRAM은 고정막(pinning layer), 피고정막(pinned layer), 절연막 및 자유막(free layer)으로 구성되는 자기터널접합을 구비한다. 이때, 상기 자기터널접합(MTJ)의 저항은 상기 자유막과 상기 피고정막의 자화방향에 따라 결정된다. 결국 데이터 라이팅은 상기 자화방향을 결정하는 동작으로써 수행된다.

이러한 자화방향에 의존적인 저항 특성을 이용하여, 상기 자기터널접합은 상기 MRAM에서 정보를 저장하기 위한 구조물로 이용된다.

상기 MRAM의 특정한 셀에 저장된 정보를 읽는 동작은 상기 자기터널접합의 저항을 측정한 후, 측정된 저항을 기준 저항(reference resistance)과 비교함에 의해 수행될 수 있다. 여기서, 상기 기준 저항을 선택하는 방법에 따라, 외부 기준 방식(external reference scheme)과 자기 기준 방식(self reference scheme)으로 구분할 수 있다. 상기 외부 기준 방식은 상기 기준 저항으로서 소정의 기준 소자(reference device)의 저항을 사용하는 것이고, 상기 자기 기준 방식은 상기 기준 저항으로서 자신의 다른 상태의 저항을 사용하는 것이다.

도 6을 통해 설명된 바와 같이 하나의 메모리 블록이 복수의 메모리 영역들(region 1, region 2, …, region N)로 분할될 수 있다. 이 경우에 라이팅 동작 시 웨어레벨의 편차를 최소화 또는 줄이기 위해, WII에 따라 오름차순 또는 내림차순으로 워드라인들이 순차로 선택될 수 있다.

여태까지 불휘발성 메모리 장치의 종류로서, 플래시 메모리와 MRAM에 대하여 설명되었으나, 본 발명은 이에 한정되지 않는다.

상기 불휘발성 메모리 장치는 데이터 스토리지로서 이용가능하며, 예를 들면, EEPROM(Electrically Erasable Programmable Read-Only Memory), 스핀전달토크 MRAM (Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), OUM(Ovonic Unified Memory)라고도 불리는 PRAM(Phase change RAM), 저항성 메모리 (Resistive RAM: RRAM 또는 ReRAM), 나노튜브 RRAM (Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)도 될 수 있다.

도 7은 본 발명의 개념에 따른 라이팅 동작 제어시 라이팅 인디케이션 정보에 따른 워드라인 선택 순서를 예시적으로 보여주는 도면이다.

라이팅 인디케이션 정보(WII)에 의해 오름차순으로 라이팅 순서가 결정되면, 메모리 블록(10a)내의 화살부호 (AO1)로서 나타낸 바와 같이, 워드라인(또는 메모리 영역)은 오름차순으로 인에이블된다. 즉, 첫번째로 제1 워드라인(WL0)이 인에이블되고, 두번째로 제2 워드라인(WL1)이 인에이블된다. 이러한 순서로 제n 워드라인(WLn)은 메모리 블록내에서 가장 나중에 인에이블될 수 있다.

상기 메모리 블록(10a)에 대한 소거 카운팅이나 파워 온/오프 카운팅이 변하거나 증가하게 되면, 라이팅 인디케이션 정보(WII)에 의해 내림차순으로 라이팅 순서가 결정될 수 있다. 이 경우에 메모리 블록(10b)내의 화살부호 (DO1)로서 나타낸 바와 같이, 워드라인(또는 메모리 영역)은 내림차순으로 인에이블된다. 즉, 첫번째로 제n 워드라인(WLn)이 인에이블되고, 두번째로 제n-1 워드라인(WLn-1)이 인에이블된다. 이러한 순서로 제1 워드라인(WL0)은 메모리 블록 내에서 가장 나중에 인에이블될 수 있다.

또 다시, 상기 메모리 블록(10a)에 대한 소거 카운팅이나 파워 온/오프 카운팅이 변하거나 증가하게 되면, 라이팅 인디케이션 정보(WII)에 의해 오름차순으로 라이팅 순서가 복귀될 수 있다. 이 경우에 메모리 블록(10c)내의 화살부호 (AO2)로서 나타낸 바와 같이, 워드라인(또는 메모리 영역)은 오름차순으로 인에이블된다. 즉, 첫번째로 제1 워드라인(WL0)이 인에이블되고, 두번째로 제2 워드라인(WL1)이 인에이블된다. 이러한 순서로 제n 워드라인(WLn)은 메모리 블록내에서 가장 나중에 인에이블될 수 있다.

도 7과 같이 교대로 메모리 영역들 또는 워드라인들을 인에이블하면 메모리 영역들 간 또는 워드라인들간의 웨어레벨의 편차가 최소화 또는 줄어든다.

도 8은 본 발명의 개념에 따른 라이팅 동작 제어시 라이팅 인디케이션 정보에 따른 워드라인들 선택 순서를 예시적으로 보여주는 도면이다.

도 8을 참조하면, 하나의 메모리 블록내에서 2개의 워드라인들이 동시에 하나의 어드레스 정보에 응답해서 인에이블되는 경우에 워드라인들의 선택 순서가 나타나 있다.

라이팅 인디케이션 정보(WII)에 의해 오름차순으로 라이팅 순서가 결정되면, 메모리 블록(10a-1)내의 화살부호 (AO1,AO11)로서 나타낸 바와 같이, 워드라인들(또는 메모리 영역들)은 오름차순으로 인에이블된다. 즉, 첫번째로 하위 제1 워드라인(WL0)과 상위 제1 워드라인(WL0')이 동시에 인에이블되고, 두번째로 하위 제2 워드라인(WL1)과 상위 제2 워드라인(WL1')이 동시에 인에이블된다. 이러한 순서로 상하위 제n 워드라인(WLn,WLn')은 메모리 블록내에서 가장 나중에 인에이블될 수 있다.

상기 메모리 블록(10a-1)에 대한 소거 카운팅이나 파워 온/오프 카운팅이 변하거나 증가하게 되면, 라이팅 인디케이션 정보(WII)에 의해 내림차순으로 라이팅 순서가 결정될 수 있다. 이 경우에 메모리 블록(10b-1)내의 화살부호 (DO1,DO11)로서 나타낸 바와 같이, 워드라인들(또는 메모리 영역들)은 내림차순으로 인에이블된다. 즉, 첫번째로 상위 제n 워드라인(WLn)과 하위 제n 워드라인(WLn')이 동시에 인에이블되고, 두번째로 상위 제n-1 워드라인(WLn-1)과 하위 제n-1 워드라인(WLn-1')이 동시에 인에이블된다. 이러한 순서로 상하위 제1 워드라인(WL0,WL0')은 메모리 블록 내에서 가장 나중에 인에이블될 수 있다.

또 다시, 상기 메모리 블록(10a-1)에 대한 소거 카운팅이나 파워 온/오프 카운팅이 변하거나 증가하게 되면, 라이팅 인디케이션 정보(WII)에 의해 오름차순으로 라이팅 순서가 복귀될 수 있다. 이 경우에는 메모리 블록(10c-1)내의 화살부호 (AO2,AO21)로서 나타낸 바와 같이, 워드라인들(또는 메모리 영역들)은 오름차순으로 인에이블된다. 즉, 첫번째로 하위 제1 워드라인(WL0)과 상위 제1 워드라인(WL0')이 동시에 인에이블되고, 두번째로 하위 제2 워드라인(WL1)과 상위 제2 워드라인(WL1')이 동시에 인에이블된다. 이러한 순서로 상하위 제n 워드라인(WLn,WLn')은 메모리 블록내에서 가장 나중에 인에이블될 수 있다.

도 8과 같이 메모리 영역들 또는 워드라인들을 WII에 따라 오름차순 또는 내림차순으로 번갈아 인에이블하면 메모리 영역들 간 또는 워드라인들간의 웨어레벨의 편차가 최소화 또는 줄어든다.

도 9는 본 발명의 개념에 따른 워드라인 선택시 메모리 블록 내의 중간 워드라인을 인에이블 시작 워드라인으로서 설정하는 경우를 예시적으로 보여주는 도면이다.

도 9를 참조하면, 워드라인 선택시 메모리 블록(10a) 내의 중간 워드라인(WLhalf)은 인에이블 시작 워드라인으로서 설정된다. 따라서, 오름차순의 결정 시에 메모리 블록(10a)내의 화살부호 (AO)로서 나타낸 바와 같이, 워드라인(또는 메모리 영역)은 오름차순으로 인에이블된다. 즉, 첫번째로 중간 워드라인(WLhalf)이 인에이블되고, 두번째로 중간 워드라인(WLhalf)의 상위 워드라인이 인에이블된다. 이러한 순서로 제n 워드라인(WLn)까지인에이블 된 후 메모리 블록의 최하위 워드라인(WL0)부터 중간 워드라인(WLhalf)의 바로 아래에 위치하는 워드라인까지 순차적으로 인에이블될 수 있다.

반대로, 내림차순의 결정 시에 메모리 블록(10a)내의 화살부호 (DO)로서 나타낸 바와 같이, 워드라인(또는 메모리 영역)은 내림차순으로 인에이블된다. 즉, 첫번째로 중간 워드라인(WLhalf)이 인에이블되고, 두번째로 중간 워드라인(WLhalf)의 하위 워드라인이 인에이블된다. 이러한 순서로 제1 워드라인(WL0)까지 인에이블 된 후 메모리 블록의 최상위 워드라인(WLn)부터 중간 워드라인(WLhalf)의 바로 위에 위치하는 워드라인까지 순차적으로 인에이블될 수 있다.

도 9와 같이 메모리 블록 내의 중간 워드라인을 인에이블 시작 워드라인으로서 설정하여 두고, WII에 따라 오름차순 또는 내림차순으로 번갈아 인에이블하면 메모리 영역들 간 또는 워드라인들 간의 웨어레벨의 편차가 최소화 또는 줄어들 수 있다.

도 10은 본 발명의 개념에 따른 라이팅 동작 제어시 논리 어드레스와 물리 어드레스의 매핑에 관련된 일예를 보여주는 도면이다.

도 10을 참조하면, 참조부호 91은 논리 어드레스 영역을 가리킨다. 참조부호 92는 오름차순 인에이블 시의 물리 어드레스 영역을 가리킨다. 참조부호 93은 내림차순 인에이블 시의 물리 어드레스 영역을 가리킨다.

도 10에서, 호스트로부터 메모리 콘트롤러(200)에 논리 어드레스(LADD)가 "0"으로서 인가될 때, 상기 메모리 콘트롤러(200)내의 어드레스 변환 콘트롤러(220)는 WII가 오름차순의 정보를 가리키면 물리 어드레스(PADD1)를 최하위 워드라인에 대응하는 "1"로서 출력할 수 있다. 또한, 논리 어드레스(LADD)가 "1"로서 인가될 때, 물리 어드레스(PADD1)는 "2"로서 출력될 수 있다. 논리 어드레스(LADD)가 "2"로서 인가될 때, 물리 어드레스(PADD1)는 "3"으로서 출력될 수 있다. 이에 따라, 도 7의 화살부호(AO1)와 같이 워드라인들이 오름차순으로 인에이블될 수 있다.

한편, 호스트로부터 메모리 콘트롤러(200)에 논리 어드레스(LADD)가 "0"으로서 인가될 때, 상기 메모리 콘트롤러(200)내의 어드레스 변환 콘트롤러(220)는 WII가 내림차순의 정보를 가리키면 물리 어드레스(PADD1)를 최상위 워드라인에 대응하는"N"으로서 출력할 수 있다. 또한, 논리 어드레스(LADD)가 "1"로서 인가될 때, 물리 어드레스(PADD1)는 "N-1"로서 출력될 수 있다. 논리 어드레스(LADD)가 "2"로서 인가될 때, 물리 어드레스(PADD1)는 "N-2"으로서 출력될 수 있다. 이에 따라, 도 7의 화살부호(DO1)와 같이 워드라인들 또는 메모리 영역들이 내림차순으로 인에이블될 수 있다.

도 11은 본 발명의 개념에 따른 라이팅 동작 제어시 논리 어드레스와 물리 어드레스의 매핑에 관련된 다른 예를 보여주는 도면이다.

도 11을 참조하면, 참조부호 101은 논리 어드레스 영역을 가리킨다. 참조부호 102는 오름차순 인에이블 시의 물리 어드레스 영역을 가리킨다. 참조부호 103은 내림차순 인에이블 시의 물리 어드레스 영역을 가리킨다.

도 11에서, 논리 어드레스(LADD)가 "0"으로서 인가될 때, 상기 메모리 콘트롤러(200)내의 어드레스 변환 콘트롤러(220)는 WII가 오름차순의 정보를 가리키면 물리 어드레스(PADD1)를 "1"로서 출력할 수 있다. 또한, 논리 어드레스(LADD)가 "1"로서 인가될 때, 물리 어드레스(PADD1)는 "2"로서 출력될 수 있다. 논리 어드레스(LADD)가 "2"로서 인가될 때, 물리 어드레스(PADD1)는 "4"로서 출력될 수 있다. 이 경우에는 물리 어드레스(PADD1)가 "3"으로서 출력되어야 하나, 플래시 메모리의 대응 페이지에 데이터가 저장되어 있으면 오버 라이트가 수행되지 못한다. 즉, 이 경우에 오버 라이트가 수행되지 못하기 때문에, 물리 어드레스(PADD1)는 "4"로서 출력된다. 이에 따라, 도 7의 화살부호(AO1)와 같이, 오버 라이팅 금지되는 워드라인을 제외하고서, 워드라인 또는 메모리 영역이 오름차순으로 순차로 인에이블될 수 있다.

한편, 논리 어드레스(LADD)가 "0"으로서 인가될 때, 상기 메모리 콘트롤러(200)내의 어드레스 변환 콘트롤러(220)는 WII가 내림차순의 정보를 가리키면 물리 어드레스(PADD1)를 "N"으로서 출력할 수 있다. 또한, 논리 어드레스(LADD)가 "1"로서 인가될 때, 물리 어드레스(PADD1)는 "N-1"로서 출력될 수 있다. 논리 어드레스(LADD)가 "2"로서 인가될 때, 물리 어드레스(PADD1)는 "N-3"으로서 출력될 수 있다. 이 경우에도 대응 메모리 페이지에 데이터가 저장되어 있어 오버 라이트가 수행되지 못하기 때문에 물리 어드레스(PADD1)는 "N-3"으로서 출력된다. 이에 따라, 도 7의 화살부호(DO1)와 같이, 오버 라이팅 금지되는 워드라인을 제외하고서, 워드라인 또는 메모리 영역이 내림차순으로 순차로 인에이블될 수 있다.

도 12는 본 발명의 개념에 따른 라이팅 동작 제어시 플래그 타입 라이팅 인디케이션 정보에 따른 오름차순 및 내림차순의 워드라인 선택 순서를 예시적으로 보여주는 도면이다.

도 12를 참조하면, 도 1의 불휘발성 메모리 장치(100)의 CV 메모리(170)에 저장된 메모리 블록별 WII 정보가 보여진다. 예를 들어, 제1 메모리 블록(BLK1)에 대한 소거 카운팅 횟수가 홀수번째에 속하면 플래그 타입 WII는 "0"으로서 저장될 수 있다. 상기 CV 메모리(170)는 메모리 셀 어레이의 스페어 영역에 마련될 수 있다. 또한, 제1 메모리 블록(BLK1)에 대한 파워 온 카운팅 횟수나 파워 오프 카운팅 횟수가 홀수번째에 속하면 플래그 타입 WII는 "0"으로서 저장될 수 있다. 이 경우에, 메모리 콘트롤러(200)는 상기 CV 메모리(170)에 저장된 정보를 메모리 장치의 파워업시에 버스를 통해 리드하여 WII 레지스터(210)에 저장할 수 있다. WII 레지스터(210)에 저장된 소거 카운팅 값은 해당 메모리 블록의 소거에 따라 업데이트가 될 수 있다. 또한 업데이트된 소거 카운팅 값은 해당 메모리 블록의 CV 메모리(170)에 백업이 이루어 진다.

메모리 콘트롤러(200)는 상기 제1 메모리 블록(BLK1)의 상기 WII가 "0"인 경우에 오름차순인 AO로서 라이팅 순서를 결정한다. 이에 따라, 어드레스 변환 콘트롤러(220)에 의해 오름차순의 물리 어드레스가 출력되고, 어드레스 발생기(240)는 오름차순 행 어드레스(RADD1)를 순차로 발생한다. 상기 오름차순 행 어드레스(RADD1)에 따라, 불휘발성 메모리 장치(100)의 해당 메모리 블록내의 워드라인들은 WL0,WL1,WL2,...WLn의 순으로 라이팅 동작 시에 활성화된다.

또한, 제2 메모리 블록(BLK2)에 대한 소거 카운팅 횟수, 또는 파워 온/오프 횟수가 짝수번째에 속하면 플래그 타입 WII는 "1"로서 저장될 수 있다. 따라서, 메모리 콘트롤러(200)는 상기 제2 메모리 블록(BLK2)의 상기 WII가 "1"인 경우에 내림차순인 DO로서 라이팅 순서를 결정한다. 이에 따라, 어드레스 변환 콘트롤러(220)에 의해 내림차순의 물리 어드레스가 출력되고, 어드레스 발생기(240)는 내림차순 행 어드레스를 순차로 발생한다. 상기 내림차순 행 어드레스에 따라, 불휘발성 메모리 장치(100)의 해당 메모리 블록내의 워드라인들은 WLn,WLn-1,WLn-2,...WL0)의 순으로 라이팅 동작 시에 활성화된다.

또한, 제3 메모리 블록(BLK3)에 대한 소거 카운팅 횟수, 또는 파워 온/오프 횟수가 홀수번째에 속하면 플래그 타입 WII는 "0"으로서 저장될 수 있다. 상기 오름차순 행 어드레스에 따라, 불휘발성 메모리 장치(100)의 해당 메모리 블록내의 워드라인들은 WL0,WL1,WL2,...WLn의 순으로 라이팅 동작 시에 활성화된다.

도 13은 본 발명의 개념에 따른 라이팅 동작 제어시 카운트 타입 라이팅 인디케이션 정보에 따른 오름차순 및 내림차순의 워드라인 선택 순서를 예시적으로 보여주는 도면이다.

도 13을 참조하면, 도 1의 불휘발성 메모리 장치(100)의 CV 메모리(170)에 저장된 메모리 블록별 WII 정보가 보여진다. 예를 들어, 제1 메모리 블록(BLK1)에 대한 소거 카운팅 횟수, 또는 파워 온/오프 횟수가 5000회인 경우에 카운트 타입 WII는 "5000"으로서 저장될 수 있다. 이 경우에, 메모리 콘트롤러(200)는 상기 CV 메모리(170)에 저장된 정보를 버스(B1)를 통해 리드하여 WII 레지스터(210)에 저장할 수 있다. 또한, WII 레지스터(210)에 저장함이 없이도 필요 시에 리드하여 라이팅 순서를 오름차순 또는 내림차순으로 결정할 수 있다. 따라서, 메모리 콘트롤러(200)는 상기 제1 메모리 블록(BLK1)의 상기 WII가 "5000"인 경우에 오름차순인 AO로서 라이팅 순서를 결정할 수 있다. 이에 따라, 어드레스 변환 콘트롤러(220)에 의해 오름차순의 물리 어드레스가 출력되고, 어드레스 발생기(240)는 오름차순 행 어드레스(RADD1)를 순차로 발생한다. 상기 오름차순 행 어드레스(RADD1)에 따라, 불휘발성 메모리 장치(100)의 해당 메모리 블록내의 워드라인들은 WL0,WL1,WL2,...WLn의 순으로 라이팅 동작 시에 활성화된다.

또한, 제2 메모리 블록(BLK2)에 대한 소거 카운팅 횟수, 또는 파워 온/오프 횟수가 5001회인 경우에 카운트 타입 WII는 "5001"로서 저장될 수 있다. 따라서, 메모리 콘트롤러(200)는 상기 제2 메모리 블록(BLK2)의 상기 WII가 "5001"인 경우에 내림차순인 DO로서 라이팅 순서를 결정한다. 이에 따라, 어드레스 변환 콘트롤러(220)에 의해 내림차순의 물리 어드레스가 출력되고, 어드레스 발생기(240)는 내림차순 행 어드레스를 순차로 발생한다. 상기 내림차순 행 어드레스에 따라, 불휘발성 메모리 장치(100)의 해당 메모리 블록내의 워드라인들은 WLn,WLn-1,WLn-2,...WL0)의 순으로 라이팅 동작 시에 활성화된다.

또한, 제n 메모리 블록(BLKn)에 대한 소거 카운팅 횟수, 또는 파워 온/오프 횟수가 5009회인 경우에 카운트 타입 WII는 "5009"로서 저장될 수 있다. 내림차순 행 어드레스에 따라, 불휘발성 메모리 장치(100)의 해당 메모리 블록내의 워드라인들은 WLn,WLn-1,WLn-2,...WL0)의 순으로 라이팅 동작 시에 활성화된다.

한편, 각 메모리 블록의 소거 카운트 값과 프로그램 카운트 값은 서로 다를 수 있다. 왜냐하면, 낸드형 플래시 메모리에서 프로그램 또는 읽기 동작은 페이지 단위로 수행되고, 프로그램된 데이터의 소거 동작은 페이지가 여러 개 모인 단위인 블록 단위로 수행되기 때문이다.

도 14는 본 발명의 개념에 따른 라이팅 동작 제어 흐름도이다.

도 14를 참조하면, 메모리 콘트롤러(200)는 S10 단계에서, 웨어레벨링 콘트롤 모드인지 아닌지를 체크한다.

웨어레벨링 콘트롤 모드는 메모리 콘트롤러(200)내의 라이팅 모드 셀렉터(230)의 동작에 의해 구현될 수 있다. 웨어 레벨링의 필요 시에 웨어 레벨링의 실행을 지시하는 외부 신호가 상기 라이팅 모드 셀렉터(230)로 인가될 수 있다. 또 다른 경우에, 상기 라이팅 모드 셀렉터(230)는 상기 WII의 누적 카운팅 값이 설정값 예를 들어 "10000"회가 되면, 웨어레벨링을 실행하기 위한 활성화신호를 생성할 수 있다. 또 다른 경우에 디폴트로 웨어레벨링을 실행하도록 설정하여두고, 외부 신호를 인가하거나 설정된 누적 카운팅 값을 초과하면, 웨어레벨링의 실행을 비활성화할 수도 있다.

웨어레벨링의 실행 시에 상기 메모리 콘트롤러(200)는 S20 단계에서, 모든 메모리 블록 또는 선택된 메모리 블록에 대한 WII를 리드하여 WII 레지스터(210)에 저장한다.

S30단계에서, 상기 메모리 콘트롤러(200)는 메모리 블록별로 저장된 라이팅 인디케이션 정보(WII)에 따라,메모리 블록내의 메모리 영역(또는 워드라인) 또는 메모리 영역들(또는 워드라인들)에 대한 라이팅 순서를 오름차순(AO) 또는 내림차순(DO)으로 결정한다.

S40단계에서, 상기 메모리 콘트롤러(200)는 내림차순 행 어드레스 또는 오름차순 행 어드레스를 순차로 발생한다.

S50단계에서, 해당 메모리 블록에 대한 소거 동작이 완료되면, 메모리 콘트롤러(200)는 WII레지스터(210)에 저장된 해당 메모리 블록의 WII를 업데이트하고, 업데이트된 WII가 상기 CV 메모리(170)내의 해당 영역에 저장되도록 한다.

결국, 메모리 셀 어레이 내의 복수의 메모리 블록들을 각기 이루는 복수의 메모리 영역들에 데이터가 라이팅 되도록 제어할 경우에, 메모리 블록별로 저장된 라이팅 인디케이션 정보(WII)에 따라, 해당 메모리 블록 내의 상기 복수의 메모리 영역들에 대한 라이팅 순서가 결정된다.

상기 WII가 파워 온/오프 카운트 값인 경우에, 상기 메모리 콘트롤러(200)는 시스템의 파워 업(power up)후에 NVM(100)에 저장된 파워 온/오프 카운트 값을 리드한다. 상기 메모리 콘트롤러(200)는 파워 온/오프 카운트 값에 따라 라이팅 동작에서 인에이블 되는 메모리 영역(워드라인, 워드라인들)의 순서가 오름차순 혹은 내림차순으로 되도록 워드라인 어드레스를 순차로 출력한다.

도 15는 본 발명에 사용되는 플래시 메모리를 예시적으로 보여주는 블록도이다. 본 발명의 실시 예에 따른 스토리지 시스템은 2차원 구조를 갖는 플래시 메모리 뿐만 아니라, 3차원 구조를 갖는 플래시 메모리에도 적용될 수 있다.

도 15를 참조하면, 플래시 메모리(3000)는 3차원 셀 어레이(3100), 데이터 입출력 회로(3200), 어드레스 디코더(3300), 그리고 제어 로직(3400)을 포함한다.

3차원 셀 어레이(3100)는 복수의 메모리 블록(BLK1~BLKz)을 포함한다. 각각의 메모리 블록은 3차원 구조 (또는 수직 구조)를 가질 수 있다. 2차원 구조 (또는 수평 구조)를 갖는 메모리 블록에서는, 메모리 셀들이 기판과 수평 방향으로 형성된다. 그러나 3차원 구조를 갖는 메모리 블록에서는, 메모리 셀들이 기판과 수직 방향으로 형성된다. 각각의 메모리 블록은 플래시 메모리(3000)의 소거 단위를 이룬다.

데이터 입출력 회로(3200)는 복수의 비트 라인(BLs)을 통해 3차원 셀 어레이(3100)와 연결된다. 데이터 입출력 회로(3200)는 외부로부터 데이터(DATA)를 입력받거나, 3차원 셀 어레이(3100)로부터 읽은 데이터(DATA)를 외부로 출력한다. 어드레스 디코더(3300)는 복수의 워드 라인(WLs) 및 선택 라인(GSL, SSL)을 통해 3차원 셀 어레이(3100)와 연결된다. 어드레스 디코더(6130)는 어드레스(ADDR)를 입력받고 워드 라인을 선택한다.

제어 로직(3400)은 플래시 메모리(3000)의 프로그램, 읽기, 소거 등의 동작을 제어한다. 예를 들면, 제어 로직(3400)은 프로그램 동작 시에, 어드레스 디코더(3300)를 제어함으로 선택 워드 라인으로 프로그램 전압이 제공되도록 하고, 데이터 입출력 회로(3200)를 제어함으로 데이터가 프로그램되도록 할 수 있다.

도 15에서의 플래시 메모리는 불휘발성 반도체 메모리 장치이다.

반도체 메모리 장치는 휘발성 반도체 메모리 장치(volatile semiconductor memory device)와 불 휘발성 반도체 메모리 장치(non-volatile semiconductor memory device)로 대별된다.

휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에 불휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불 휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.

불휘발성 반도체 메모리 장치로는 마스크 롬(mask read-only memory, MROM), 프로그램 가능한 롬(programmable read-only memory, PROM), 소거 및 프로그램 가능한 롬(erasable programmable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(electrically erasable programmable read-only memory, EEPROM) 등이 있다.

일반적으로, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 갱신하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하기 때문에, 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다. 특히 플래시(flash) EEPROM은 기존의 EEPROM에 비해 집적도가 높아, 대용량 보조 기억 장치로의 응용에 매우 유리하다. 플래시 EEPROM 중에서도 낸드형(NAND-type) 플래시 EEPROM(이하, '낸드형 플래시 메모리'라 칭함)은 다른 플래시 EEPROM에 비해 집적도가 매우 높은 장점을 가진다.

플래시 메모리는 반복적으로 프로그램되고 소거될 수는 있으나, 각각의 블록의 소거 및 프로그램 사이클은 소정의 횟수 이내로 제한된다. 블록이 마모된 경우, 플래시 메모리의 일부 영역에서는 현저한 성능 저하 또는 사용 손실이 야기될 수 있다. 이 경우, 플래시 메모리 시스템의 사용자는 예를 들면 마모된 블록에 저장된 데이터의 손실이나, 데이터 저장능력의 불가능으로 인해 악영향을 받게 된다.

플래시 메모리 시스템 내에서 블록(또는 물리적 위치)의 마모는 주로 소거 횟수(erase cycle)에 의해 결정되며, 플래시 메모리는 대략 10⁵번 정도 소거를 수행하면 그 수명이 다하게 된다. 따라서, 플래시 메모리의 수명을 길게 하기 위해서는 메모리 블록(또는 물리적 위치)의 소거 횟수를 플래시 메모리의 전체 영역에 골고루 분포시켜야 할 것이다.

도 16은 도 15에 도시된 메모리 블록(BLK1)의 3차원 구조를 예시적으로 보여주는 사시도이다.

도 16을 참조하면, 메모리 블록(BLK1)은 기판(SUB)과 수직 방향으로 형성되어 있다. 기판(SUB)에는 n+ 도핑 영역이 형성된다. 기판(SUB) 위에는 게이트 전극막(gate electrode layer)과 절연막(insulation layer)이 교대로 증착된다. 그리고 게이트 전극막(gate electrode layer)과 절연막(insulation layer) 사이에는 전하 저장막(charge storage layer)이 형성될 수 있다.

게이트 전극막과 절연막을 수직 방향으로 패터닝(vertical patterning)하면, V자 모양의 필라(pillar)가 형성된다. 필라는 게이트 전극막과 절연막을 관통하여 기판(SUB)과 연결된다. 필라(Pillar)의 외곽 부분(O)은 채널 반도체로 구성될 수 있고, 내부(I)는 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 구성될 수 있다.

계속해서 도 16을 참조하면, 메모리 블록(BLK1)의 게이트 전극막(gate electrode layer)은 접지 선택 라인(GSL), 복수의 워드 라인(WL1~WL8), 그리고 스트링 선택 라인(SSL)에 연결될 수 있다. 그리고 메모리 블록(BLK1)의 필라(pillar)는 복수의 비트 라인(BL1~BL3)과 연결될 수 있다. 도 18에서는, 하나의 메모리 블록(BLK1)이 2개의 선택 라인(GSL, SSL), 8개의 워드 라인(WL1~WL8), 그리고 3개의 비트 라인(BL1~BL3)을 갖는 것으로 도시되어 있으나, 실제로는 이것들보다 더 많거나 적을 수 있다.

도 17은 도 16에 도시된 메모리 블록(BLK1)의 등가 회로도이다. 도 17을 참조하면, 비트 라인(BL1~BL3)과 공통 소스 라인(CSL) 사이에는 낸드 스트링(NS11~NS33)이 연결되어 있다. 각각의 낸드 스트링(예를 들면, NS11)은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀(MC1~MC8), 그리고 접지 선택 트랜지스터(GST)를 포함한다.

스트링 선택 트랜지스터(SST)는 스트링 선택 라인(String Selection Line; SSL1~SSL3)에 연결되어 있다. 복수의 메모리 셀(MC1~MC8)은 각각 대응하는 워드 라인(WL1~WL8)에 연결되어 있다. 그리고 접지 선택 트랜지스터(GST)는 접지 선택 라인(Ground Selection Line; GSL1~GSL3)에 연결되어 있다. 스트링 선택 트랜지스터(SST)는 비트 라인(BL)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL; Common Source Line)에 연결되어 있다.

계속해서 도 17을 참조하면, 동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되어 있고, 접지 선택 라인(GSL1~GSL3) 및 스트링 선택 라인(SSL1~SSL3)은 분리되어 있다. 제 1 워드 라인(WL1)에 연결되어 있고 낸드 스트링(NS11, NS12, NS13)에 속해 있는 메모리 셀(이하, 페이지라 함)을 프로그램하는 경우에는, 제 1 워드 라인(WL1)과 제 1 선택 라인(SSL1, GSL1)이 선택된다.

도 15 내지 도 17을 통해 설명된 바와 같이, 메모리 블록(BLK1)이 3차원 구조를 가지는 경우에도, 메모리 콘트롤러는 메모리 블록별로 저장된 라이팅 인디케이션 정보에 따라, 해당 메모리 블록 내의 상기 복수의 메모리 영역들에 대한 라이팅 순서를 오름차순 혹은 내림차순으로 결정하여, 라이팅 동작을 제어할 수 있다.

도 18은 전자 시스템에 채용된 본 발명의 응용 예를 도시한 블록도이다. 도면을 참조하면, 전자 시스템(1200)은 입력 장치(1100), 출력 장치(1120), 프로세서 장치(1130), 캐시 시스템(1133), 그리고 메모리 장치(1140)를 포함한다.

도 18에서 상기 메모리 장치(1140)는 본 발명의 실시 예에 따라 MRAM 등과 같은 자기 메모리(1150)를 구비할 수 있다. 상기 프로세서 장치(1130)는 각각 해당하는 인터페이스를 통해 입력 장치(1100), 출력 장치(1120), 그리고 메모리 장치(1140)를 제어한다. 도 18의 경우에, 도 1과 같은 자기 메모리(1150)를 채용한 메모리 장치(1140)를 프로세서 디바이스(1130)와 연결하고, 메모리 블록별로 저장된 라이팅 인디케이션 정보에 따라 데이터의 라이팅 동작을 제어하면, 웨어레벨의 편차가 최소화 또는 줄어들므로 메모리 장치(1140)의 신뢰성 및 수명이 안정적으로 보장된다. 따라서 그러한 자기 메모리(1150)를 채용한 전자 시스템의 동작 성능이 개선된다.

도 19는 데이터 처리 장치에 채용된 본 발명의 다른 응용 예를 도시한 블록도이다.

도면을 참조하면, 모바일 기기나 데스크 톱 컴퓨터와 같은 데이터 처리 장치에 본 발명의 실시 예에 따른 불휘발성 메모리(NVM:1311)가 장착될 수 있다. 도 19에서, SSD 콘트롤러(1312)가 메모리 블록별로 저장된 라이팅 인디케이션 정보에 따라 데이터의 라이팅 동작을 제어할 경우에, 웨어레벨의 편차가 최소화 또는 줄어들므로 메모리 시스템(1310)내에 불휘발성 메모리(1311)를 채용하는 데이터 처리 장치의 전체 성능이 향상될 수 있다.

도 19에서, 상기 데이터 처리 장치(1300)는 메모리 시스템(1310)과, 시스템 버스(1360)를 통해 각기 연결된 모뎀(1320), 중앙처리장치(1330), 캐시 시스템(1333), PRAM(1340), 및 유저 인터페이스(1350)를 포함할 수 있다. 상기 메모리 시스템(1310)은 일반적인 메모리 시스템과 실질적으로 동일하게 구성될 수 있으며, SSD 콘트롤러(1312)와 NVM(1311)를 포함할 수 있다. 상기 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해 처리된 데이터 또는 외부에서 입력된 데이터가 불휘발적으로 저장될 수 있다. 여기서, 상기 메모리 시스템(1310)은 반도체 디스크 장치(SSD)로써도 구현될 수 있으며, 이 경우 정보 처리 시스템으로서의 데이터 처리장치(1300)는 대용량의 데이터를 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 도시되지 않았지만, 본 발명에 따른 데이터 처리 장치(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 또는 입출력 장치 등이 더 제공될 수 있다.

또한, 상기 데이터 처리 장치(1300)를 구성하는 구성요소들은 다양한 형태의 패키지들 중의 어느 하나를 통해 구현될 수 있다. 예를 들면, 각 구성요소들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 패키지로서 패키지화될 수 있다.

도 20은 메모리 카드에 채용된 본 발명의 또 다른 응용 예를 도시한 블록도이다. 도면을 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1400)는 본 발명의 실시 예에 따른 플래시 메모리나 MRAM(1210)을 메모리 컨트롤러(1220)와 연결할 수 있다. 도 20에서 메모리 콘트롤러(1220)가, 도 1과 같은 메모리 콘트롤러(200)의 기능을 채용하면, 플래시 메모리나 MRAM(1210)의 메모리 블록별로 저장된 라이팅 인디케이션 정보에 따라 데이터의 라이팅 동작을 제어할 수 있다. 따라서, 플래시 메모리나 MRAM(1210)에서의 웨어레벨의 편차가 최소화 또는 줄어들수 있다.

상기 메모리 카드(1400)는 호스트(Host)와 플래시 메모리나 MRAM(1210)간의 데이터 교환을 전반적으로 제어하는 메모리 컨트롤러(1220)를 포함한다.

상기 메모리 컨트롤러(1220)내에서, 상기 DRAM(1221)은 센트럴 프로세싱 유닛(1222)의 작업용 메모리로서 사용될 수 있다. 호스트 인터페이스(1223)는 메모리 카드(1400)와 호스트 간의 데이터 교환 인터페이스를 담당한다. 에러 정정 블록(1224)은 플래시 메모리(1210)로부터 리드된 데이터에 포함된 에러를 검출 및 정정한다. 메모리 인터페이스(1225)는 상기 CPU(1222)와 플래시 메모리나 MRAM(1210) 사이의 데이터 인터페이싱을 담당한다. CPU(1222)는 메모리 컨트롤러(1220)의 데이터 교환에 관련된 동작을 전반적으로 제어한다. 비록 도면에는 도시되지 않았지만, 상기 메모리 카드(1400)에는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있다.

이상에서와 같이 도면과 명세서를 통해 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 웨어레벨링의 시작 순서나 방식을 다양하게 변경 및 변형할 수 있을 것이다.

*도면의 주요 부분에 대한 부호의 설명*
100: 불휘발성 메모리
200: 메모리 콘트롤러
210: 라이팅 인디케이션 정보 레지스터
220: 어드레스 변환 콘트롤러
240: 어드레스 발생기

Claims

메모리 셀 어레이 내의 복수의 메모리 블록들을 각기 이루는 복수의 메모리 영역들에 데이터가 라이팅 되도록 제어할 경우에, 메모리 블록별로 저장된 라이팅 인디케이션 정보에 따라, 해당 메모리 블록 내의 상기 복수의 메모리 영역들에 대한 라이팅 순서를 결정하여, 라이팅 동작을 제어하는 불휘발성 메모리 장치의 데이터 라이팅 제어방법.
제1항에 있어서, 상기 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 소거 카운팅 값인 불휘발성 메모리 장치의 데이터 라이팅 제어방법.
제1항에 있어서, 상기 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 파워 오프 카운팅 값인 불휘발성 메모리 장치의 데이터 라이팅 제어방법.
제1항에 있어서, 상기 복수의 메모리 영역들 각각은 적어도 하나 이상의 워드라인에 연결된 메모리 셀들을 포함하는 불휘발성 메모리 장치의 데이터 라이팅 제어방법.
라이팅 동작 시에 인가되는 논리 어드레스들을, 불휘발성 메모리 장치의 메모리 블록별 라이팅 인디케이션 정보에 따라 오름 차순 또는 내림 차순의 물리 어드레스로 변환하는 어드레스 변환 콘트롤러; 및
상기 물리 어드레스를 수신하여 상기 불휘발성 메모리 장치의 선택된 메모리 블록 내의 복수의 메모리 영역들 중 적어도 하나를 선택하기 위한 행 선택 어드레스를 생성하는 어드레스 발생기를 포함하는 메모리 콘트롤러.
제5항에 있어서,
상기 메모리 블록별 라이팅 인디케이션 정보를 저장하는 레지스터를 더 포함하는 메모리 콘트롤러.
제6항에 있어서, 상기 어드레스 변환 콘트롤러에 연결되어 외부의 명령에 응답하거나 자체적으로 설정된 라이팅 모드를 선택하기 위한 라이팅 모드 셀렉터를 더 포함하는 메모리 콘트롤러.
제6항에 있어서, 상기 메모리 블록별 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 소거 카운팅 값인 메모리 콘트롤러.
제6항에 있어서, 상기 메모리 블록별 라이팅 인디케이션 정보는 상기 메모리 블록에 대한 파워 오프 카운팅 값 또는 파워 온 카운팅 값인 메모리 콘트롤러.
복수의 메모리 영역들로 이루어진 메모리 블록을 복수로 구비하는 메모리 셀 어레이;
상기 메모리 블록에 대한 라이팅 인디케이션 정보를 저장하는 카운팅 값 메모리; 및
상기 라이팅 인디케이션 정보에 따라 해당 메모리 블록 내의 상기 복수의 메모리 영역들에 대한 라이팅 순서가 오름차순 또는 내림차순으로 결정될 때, 상기 결정된 라이팅 순서에 따라 라이팅 동작이 수행되도록 하는 콘트롤 로직을 포함하는 불휘발성 메모리 장치.