CN104603883B

CN104603883B - 存储器中的二极管分段

Info

Publication number: CN104603883B
Application number: CN201380045819.3A
Authority: CN
Inventors: 阿龙·叶
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2012-08-29
Filing date: 2013-08-26
Publication date: 2018-04-03
Anticipated expiration: 2033-08-26
Also published as: CN104603883A; US20150103578A1; US20140063892A1; TW201423750A; US8929120B2; US20180322910A1; US10049705B2; US20170323668A1; US9721622B2; US20190080726A1; TWI520135B; US10418072B2; US10249345B2; WO2014035874A1

Abstract

本发明涉及具有分段的存储器装置、存储器阵列及存储器阵列的操作方法。分段元件可随存储器单元按比例缩放，且可是单向或双向二极管。所述阵列中的偏置线允许以任何所要偏置使选定及未选定选择装置及分段元件偏置，且可使用具有与所述分段元件相同的构造的偏置装置。

Description

存储器中的二极管分段

技术领域

本发明实施例一般来说涉及存储器，且特定实施例涉及可变电阻存储器装置。

背景技术

快闪存储器装置已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。快闪存储器的常见用途包含个人计算机、快闪磁碟机、数字相机及蜂窝式电话。例如基本输入/输出系统(BIOS)的程式码及系统数据通常存储于快闪存储器装置中以供在个人计算机系统中使用。

近年来，快闪存储器密度已增加且每位的成本已减小。为增加密度，存储器单元大小及对邻近存储器单元的接近度已减小。此可导致关于由邻近存储器单元之间的互动所致的干扰条件的问题。另外，当与其它形式的存储器(例如，DRAM)相比时，快闪存储器仍是相对慢的。

例如电阻式随机存取存储器(RRAM)的可变电阻存储器是在可变电阻存储器单元中提供非易失性存储器功能的存储器技术。举例来说，存储器单元的低电阻指示一种状态而高电阻指示第二状态。此可变电阻存储器的实例包含金属氧化物、相变(GST)、纳米细丝、静摩擦力、机械变形、聚合物、分子、导电桥接器及MRAM。

图1展示典型交叉点电阻式RAM阵列，所述典型交叉点电阻式RAM阵列具有在一对存取线的相交点处形成每一单元的串联的选择装置及可编程元件，所述对存取线在本文中称为位线及字线，但所述对存取线出于RRAM的目的是可互换的。所述选择装置是非欧姆装置，例如二极管。RRAM单元的典型核心单元大小是4F²。也就是说，在F作为最小特征大小的情况下，裸片上的RRAM单元的面积(包含任何分摊面积(overhead)及间距)是2F×2F，或4F²。

由于现代阵列的大小、来自连接到存取线的大量单元的电流的量及来自单元的泄漏，因此位线及字线无法跨越存储器的整个长度及宽度。此上下文中的连接到包含但不限于电连接到，无论是直接还是间接通过一或若干个介入组件。因此，如在图2中所展示，使用位线及字线分段。针对分段位线或字线，使用例如晶体管202的分段晶体管。使用分段晶体管202以将阵列分成较小区段。制作小的晶体管是困难的，且紧紧地包装晶体管是困难的。此外，当单元继续按比例缩放而越来越小时，晶体管并不以相同速率变小。例如晶体管202的分段晶体管比典型RRAM单元的4F²大小大得多，且随着阵列的密度继续增加，大的分段晶体管占据渐增比例的裸片空间，从而降低阵列的效率。

出于上文陈述的原因，且出于下文陈述的所属领域的技术人员在阅读并理解本说明书之后将变得明了的其它原因，此项技术中需要一种经改进存储器阵列架构。

附图说明

图1是典型RRAM存储器阵列的一部分；

图2是经分段典型RRAM存储器阵列的一部分；

图3是根据本发明的实施例的RRAM存储器阵列的部分电路图；

图4是根据本发明的另一实施例的RRAM存储器阵列的部分电路图；

图5是展示图3的RRAM存储器阵列的部分的操作的图式；

图6是针对图5的RRAM存储器阵列的操作的电压/电流曲线；

图7是展示图3的RRAM存储器阵列的一部分的另一操作的图式；

图8是针对图7的RRAM存储器阵列的操作的电压/电流曲线；

图9是根据本发明的实施例的方法的流程图；

图10是可并入有图3或4的存储器阵列的存储器系统的一个实施例的框图。

具体实施方式

在以下实施方式中，参考形成本发明的一部分的随附图式，且在所述随附图式中通过图解说明的方式展示特定实施例。在各图式中，贯穿数个视图相似编号描述实质上类似组件。可利用其它实施例，且在不背离本发明的范围的情况下可做出结构、逻辑及电改变。因此，不应在限制意义上理解以下实施方式。

交叉点RRAM阵列单元是两层组件堆叠。通常，RRAM阵列单元包括通常在选择装置上方或下方的可编程元件(例如，可变电阻式元件)。所述可变电阻式元件改变状态，且不同状态表示经编程单元及经擦除单元。所述选择装置用于选择阵列中所关注的特定单元的目的。如此命名交叉点阵列，这是因为阵列的存取线(称为位线及字线)以90度角(举例来说)交叉，从而形成具有小面积的紧凑高效阵列。所述位线及字线通常经定大小为设备可将其制成的那么小，且邻近位线之间及邻近字线之间的间距通常也是同样小。出于解释的目的，在各图中沿垂直方向展示位线，且在各图中沿水平方向展示字线。然而，在RRAM中，位线及字线各自起到相同作用。也就是说，通常称为位线及字线的在RRAM中事实上是可互换的。功能上，位线及字线通常可称为存取线。存储器单元串在本文中定义为各自连接到共用存取线的存储器单元群组，例如，各自连接到局部位线的存储器单元群组(其中每一局部位线通过分段元件连接到全局位线)、各自连接到局部字线的存储器单元群组(其中每一局部字线通过分段元件连接到全局字线)或各自连接到全局存取线的存储器单元群组。

可变电阻存储器单元的选择装置通常是二极管。由于存在众多类型的可变电阻式元件，因此在一些RRAM存储器中选择装置可是单向二极管，且在其它RRAM存储器中选择装置可是双向二极管。当使用双向二极管作为选择装置时，其可是对称或非对称的，也就是说，非对称双向二极管的正向及反向接通电压可是不同的。可编程元件的挑选通常指示选择装置的挑选。举例来说，相变存储器可使全部其电流沿一个方向流动，且因此使用单向选择装置。导电桥接器存储器可使用沿不同方向的电流来进行编程及擦除，且因此使用双向选择装置。

图3中展示根据本发明的实施例的存储器阵列300的一部分。阵列300包括由分段元件304划分的多个块302。分段元件304在一个实施例中包括二极管，且可相同于每一可变电阻存储器单元312的选择装置。全局位线306跨越多个块，且通过特定块的分段元件304连接到块302的局部位线308。可是局部字线或全局字线的字线310与局部位线308交叉，且可变电阻单元312连接于每一局部位线308与其交叉字线310之间。可变电阻单元包括与可编程元件串联的选择装置(例如，二极管)。

一对偏置线314及316也连接到局部位线308且在一个实施例中平行于字线310而延续。偏置线314、316中的每一者通过相应偏置装置318、320连接到局部位线308，所述相应偏置装置像存储器单元一样包括选择装置，但与存储器单元不同的是不包含可编程元件。偏置线314通过多个偏置装置318连接到多个局部位线308，每一偏置装置318沿一个方向连接于线314与局部位线308中的相应局部位线之间，且偏置线316通过多个偏置装置320连接到多个局部位线308，每一偏置装置320沿相反方向连接于线316与局部位线308中的相应局部位线之间。举例来说，如果偏置装置318及320是单向二极管，那么偏置装置318的电流从线314流动到局部位线308，且偏置装置320的电流从局部位线308流动到线316。所述偏置线可用于使局部位线正向或反向偏置以用于选择或不选择特定局部位线。

所述偏置装置及分段元件要使用阵列中的面积。然而，与分段晶体管的大小相比，对于每一全局位线来说，由经组合的偏置装置及分段元件使用的面积比由晶体管使用的面积小得多。此外，偏置装置及分段元件将随存储器单元按比例缩放，然而晶体管并不随存储器单元按比例缩放。

分段元件在一个实施例中是与可变电阻存储器单元的选择装置所使用相同的元件。与分段晶体管相比，分段元件304在大小上小得多，制作起来容易得多，且可随单元自身按比例缩放。也就是说，随着单元大小减小，分段元件大小也将减小，从而节省成本及裸片面积两者。由于字线及位线在RRAM中是可互换的，因此可在不背离本发明的范围的情况下对若干组位线及字线中的一者或两者执行阵列的分段。

虽然展示单个全局位线到局部位线分段，但应理解，可在不背离本发明的范围的情况下使用额外分段。举例来说，可使用从全局位线到区域位线且接着到局部位线的分段。相同子分段也可用于字线。

图4展示如图3中的阵列300，惟替代单个分段元件304在全局位线306与局部位线308之间使用并联的两个分段元件402除外。在一些应用中，与阵列中的选择装置相同大小的分段元件可不能够传导足够电流以操作单元串。应理解，在不背离本发明的范围的情况下并联放置于全局位线与局部位线之间的分段元件的数目可增加。

编程或擦除可变电阻存储器单元包括跨越其施加正向或反向偏置。读取操作、编程操作及擦除操作之间的差异由单元自身以及电压及/或电流量值、持续时间、偏置(反向或正向)、以及计时及/或波形确定。一些可变电阻存储器单元使用双向电流来进行操作，且一些可变电阻存储器单元使用单向电流。区分所述两种情形的是波形。对于单向单元来说，选择装置是单向的，且对于双向单元来说，选择装置是双向的。

图5到8中更详细地展示使单元正向及反向偏置以用于操作。图5及6展示使选定块及未选定块中的选定单元正向偏置，且图7及8展示使选定块及未选定块中的选定单元反向偏置。关于图9及10进一步描述方法。

适用于使单元正向及反向偏置的电压将取决于(例如)选择装置的接通电压、阵列的泄漏公差以及单元及选择装置的大小及特性而变化。然而，对于正向偏置，挑选足以接通选定单元的选择装置且减少泄漏或关断未选定单元及块的选择装置的电压。当将低于接通电压的偏置施加到二极管时二极管可泄漏电流。泄漏量取决于所施加的实际电压，且在一个实施例中电压经挑选以使未选定二极管保持关断或使泄漏保持低于可接受量，所述可接受量通过阵列的施加来确定。

在图5中，展示两个块，选定块502及未选定块504。单元506及508是选定单元。为使单元506及508正向偏置，在那些单元处相交的位线及字线具有足以使单元的选择装置正向偏置的施加到所述位线及字线的电压。对于选定块502，以足以接通分段元件及选择装置的位线选择电压Vblsel(Vf)使通过分段元件304₁及304₃连接到局部位线308₁及308₃的全局位线306₁及306₃偏置。以位线未选择电压Vblunsel使未选定位线306₂及306₄偏置。在一个实施例中Vblunsel经挑选以针对阵列的功能将泄漏减少到可接受水平，及/或减小对连接到未选定位线的分段元件的压力，及/或确保使连接到未选定位线的分段元件及/或选择装置反向偏置。以字线选择电压Vwlsel(在一个实施例中，参考电压(例如，0或接地))使选定字线310₂偏置，且以适合于关断未选定选择装置或使所述未选定选择装置反向偏置的字线未选择电压Vwlunsel使未选定字线偏置，所述字线未选择电压Vwlunsel是以与挑选位线未选择电压相同的方式挑选的。也用Vwlunsel使选定块502中的偏置线314及316偏置，使得选定块中的未选定单元的选择装置保持关断。

在未选定块504中，字线保持浮动，且正向偏置电压Vf施加到偏置线。此将Vf减去偏置装置318的阈值电压置于局部位线上，且使未选定块504的分段元件304保持关断。对于一些操作模式，可期望将块的局部位线降低到特定水平以下。此可在一个实施例中通过将施加到偏置线316的电压偏置降低到零伏以下(举例来说到-2.5伏)而实现。此将要将局部位线拖曳到-2.5以上的阈值电压。可见，偏置电压到偏置线的施加允许将局部位线的偏置向上拉动或向下拖曳到任何所要水平。图6中展示图5的电压对电流曲线。

在图7中，展示两个块，选定块702及未选定块704。单元706及708是选定单元。为使选定块702中的单元706及708反向偏置，可反转来自图5的正向偏置条件。在图5具有参考电压(例如，0或接地)的情况下，施加反向偏置电压Vr。在那些单元处相交的位线及字线具有足以使单元反向偏置的选择装置的施加到所述位线及字线的电压。对于选定块702，以足以使分段元件及选择装置反向偏置的参考电压(例如，0或接地)的位线选择电压Vblsel使通过分段元件304₁及304₃连接到局部位线308₁及308₃的全局位线306₁及306₃偏置。以位线未选择电压Vblunsel使未选定位线306₂及306₄偏置。在一个实施例中Vblunsel经挑选以针对阵列的功能将泄漏减少到可接受水平，及/或减小对连接到未选定位线的分段元件的压力，及/或确保使连接到未选定位线的分段元件及/或选择装置反向偏置。以字线选择电压Vwlsel(在一个实施例中，反向偏置电压Vr)使选定字线310₂偏置，且以适合于关断未选定选择装置或使所述未选定选择装置反向偏置的字线未选择电压Vwlunsel使未选定字线偏置，所述字线未选择电压Vwlunsel是以与挑选位线未选择电压相同的方式挑选的。也用Vwlunsel使选定块702中的偏置线314及316偏置，使得选定块中的未选定单元的选择装置保持关断。

在未选定块704中，足以使未选定块704中的分段元件304保持关断的字线未选择电压Vwlunsel施加到所有字线以及偏置线314及316。图8中展示图7的电压对电流曲线。

图9中以流程图形式展示操作存储器的方法900。方法900包括：在块902中，使存储器的选定块的选定单元的双端子分段元件偏置以接通所述分段元件；在块904中，使存储器的选定块的未选定单元的双端子分段元件偏置以关断所述分段元件；及在块906中，使存储器的未选定块的分段元件偏置以关断所述所述分段元件。在另外实施例中，阵列中的一对偏置线(如上文所描述)可经偏置以加使存储器的未选定单元的选择装置反向偏置，或可经偏置以将几乎任何偏置施加到存储器的未选定单元及存储器的局部存取线。在一个实施例中，使分段元件偏置包括使连接于存储器的全局存取线与存储器的局部存取线之间的二极管偏置。使存储器的未选定块的分段元件反向偏置在一个实施例中包括使多个二极管偏置，每一二极管连接于偏置线与相应局部存取线之间。

图10图解说明存储器1000的功能框图。存储器1000耦合到外部处理器1010。处理器1010可是微处理器或某一其它类型的控制器。存储器1000及处理器1010形成存储器系统1020的部分。存储器1000已经简化以着重于有助于理解本发明实施例的存储器的特征。

存储器1000包含例如图3及4的阵列的存储器装置阵列1030。存储器阵列1030可布置成字线行及位线列的库。在一个实施例中，存储器阵列1030的列包括存储器装置210的串联串。

将地址缓冲器电路1040提供到通过I/O电路1060提供的锁存器地址信号。地址信号由行解码器1044及列解码器1046接收及解码以存取存储器阵列1030。受益于本说明的所属领域的技术人员将了解，地址输入连接的数目取决于存储器阵列1030的密度及架构。也就是说，地址的数目随增加的存储器单元计数及增加的库及块计数两者而增加。

存储器1000通过使用感测放大器电路1050感测存储器阵列列中的电压或电流改变来读取存储器阵列1030中的数据。在一个实施例中，感测放大器电路1050经耦合以从存储器阵列1030读取及锁存一行数据。包含数据输入与输出缓冲器电路1060以用于经由多个数据连接1062与控制器1010进行双向数据通信以及地址通信。提供写入电路1055以将数据写入到存储器阵列。

存储器控制电路1070解码在控制连接1072上提供的来自处理器1010的信号。这些信号用于控制存储器阵列1030上的操作，包含数据读取、数据写入(编程)及擦除操作。存储器控制电路1070可是用以产生所述存储器控制信号的状态机、定序器或某一其它类型的控制器。在一个实施例中，存储器控制电路1070经配置以针对用于存储器单元的感测、编程及擦除的方法控制电压的计时及产生。

图10中所图解说明的存储器装置已经简化以促进对存储器的特征的基本理解。所属领域的技术人员已知电阻式存储器的内部电路及功能的更详细理解。

结论

总之，一或多个实施例提供具有分段的存储器阵列。分段元件随存储器单元按比例缩放，且可是单向或双向二极管。所述阵列中的偏置线允许用任何所要偏置使选定及未选定选择装置及分段元件偏置。

尽管本文中已图解说明及描述特定实施例，但所属领域的技术人员将了解，经计算以达成相同目的的任何布置均可替代所展示的特定实施例。所属领域的技术人员将明了本发明的许多改动。因此，本申请案打算涵盖本发明的任何改动或变化。

Claims

1.一种存储器装置，其包括：

存储器单元群组，每一单元串联连接于局部第一存取线与多个第二存取线中的相应一者之间；

分段元件，其连接于所述局部第一存取线与全局第一存取线之间；

第一偏置线；

第二偏置线；

第一偏置装置，其连接于所述第一偏置线与所述局部第一存取线之间；及

第二偏置装置，其连接于所述第二偏置线与所述局部第一存取线之间；

其中所述分段元件包括二极管；

其中所述第一偏置线及所述第二偏置线经配置以在存取操作期间接收相同电压，且其中所述第一偏置装置经配置以沿与所述第二偏置装置经配置以传导电流的方向相反的方向传导电流。

2.根据权利要求1所述的存储器装置，其中所述第一偏置装置和第二偏置装置是二极管。

3.根据权利要求1所述的存储器装置，其中所述分段元件包括第一分段元件，且所述存储器装置进一步包括与所述第一分段元件并联连接于所述局部第一存取线与所述全局第一存取线之间的第二分段元件。

4.根据权利要求3所述的存储器装置，其中所述分段元件包括并联连接于所述局部第一存取线与所述全局第一存取线之间的一对二极管。

5.根据权利要求1所述的存储器装置，其中所述分段元件是单向的。

6.根据权利要求1所述的存储器装置，其中所述分段元件是双向的。

7.根据权利要求1所述的存储器装置，其中所述分段元件包括第一分段元件，且其中所述多个第二存取线包括多个局部第二存取线，且所述存储器装置进一步包括多个全局第二存取线及多个第二分段元件，其中所述多个第二分段元件中的每一者连接于所述局部第二存取线中的相应一者与所述全局第二存取线中的相应一者之间。

8.一种操作存储器的方法，其包括：

使所述存储器的选定块的选定单元的双端子第一分段元件偏置以接通所述第一分段元件，其中所述第一分段元件连接于所述存储器的全局第一存取线和所述选定块的局部第一存取线之间，且所述选定块的所述选定单元连接于所述选定块的所述局部第一存取线和所述选定块的局部第二存取线之间；

使所述存储器的所述选定块的未选定单元的双端子第二分段元件偏置以关断所述第二分段元件，其中所述第二分段元件连接于所述存储器的全局第二存取线和所述选定块的局部第三存取线之间，且所述选定块的所述未选定单元连接于所述选定块的所述局部第三存取线和所述选定块的所述局部第二存取线之间；

偏置所述存储器的所述选定块的所述未选定单元的选择装置以关断所述选择装置；及

使所述存储器的未选定块的分段元件偏置以关断所述分段元件，其中所述未选定块的所述分段元件的第三分段元件连接于所述存储器的所述全局第一存取线和所述未选定块的局部第一存取线之间，且所述未选定块的所述分段元件的第四分段元件连接于所述存储器的所述全局第二存取线和所述未选定块的局部第二存取线之间；

其中偏置所述第一分段元件以接通所述第一分段元件且偏置所述第二分段元件以关断所述第二分段元件包括：

施加第一电压至所述全局第一存取线；

施加不同于所述第一电压的第二电压至所述全局第二存取线；

施加不同于所述第一电压的第三电压至所述选定块的所述局部第二存取线；

施加不同于所述第三电压的第四电压至第一偏置线；以及

施加所述第四电压至第二偏置线；

其中所述第一分段元件、第二分段元件、第三分段元件和第四分段元件中的每一者包括二极管；

其中所述第一偏置线通过第一偏置装置连接至所述选定块的所述局部第一存取线且通过第二偏置装置连接至所述选定块的所述局部第三存取线；

其中所述第二偏置线通过第三偏置装置连接至所述选定块的所述局部第一存取线且通过第四偏置装置连接至所述选定块的所述局部第三存取线；且

其中所述第一偏置装置和所述第二偏置装置经配置以沿与所述第三偏置装置和所述第四偏置装置经配置以传导电流的方向相反的方向传导电流。

9.根据权利要求8所述的方法，且其进一步包括：

使所述第一偏置线和所述第二偏置线偏置以使所述存储器的所述选定块的未选定单元的选择装置反向偏置。

10.根据权利要求8所述的方法，其中使所述存储器的所述选定块的所述选定单元的所述双端子第一分段元件偏置包括：使连接于所述存储器的所述全局第一存取线与所述存储器的所述选定块的所述局部第一存取线之间的二极管偏置。

11.根据权利要求8所述的方法，其中使所述存储器的所述未选定块的所述分段元件偏置包括使连接于所述未选定块的所述局部第一存取线与第三偏置线之间的第五偏置装置偏置，且使连接于所述未选定块的所述局部第二存取线与所述第三偏置线之间的第六偏置装置偏置。

12.一种存储器阵列，其包括：

可变电阻存储器单元块，其通过分段元件连接到全局存取线，且通过第一偏置装置连接到第一偏置线且通过第二偏置装置连接到第二偏置线；

其中所述分段元件包括二极管；

其中所述第一偏置线及所述第二偏置线经配置以在存取操作期间接收相同电压，

其中所述可变电阻存储器单元块进一步包括：

多个可变电阻存储器单元，其在局部存取线的相交点处，每一存储器单元包括串联连接于其相应局部存取线之间的可编程元件及选择装置，且

其中所述第一偏置装置连接在所述第一偏置线和所述局部存取线的第一局部存取线之间，所述第二偏置装置连接在所述第二偏置线和所述第一局部存取线之间，且所述第一偏置装置经配置以沿与所述第二偏置装置经配置以传导电流的方向相反的方向传导电流。