TWI516901B - 用於類比偏壓之快速喚醒的方法及裝置 - Google Patents

Description

用於類比偏壓之快速喚醒的方法及裝置 發明領域

本發明實施例大體上係有關處理器領域。尤其是，本發明實施例係有關用以改善類比偏壓信號之喚醒速度的方法及裝置。

發明背景

由於一處理器之電力消耗成為處理器性能之一重要論點，處理器中之不致動電路被關閉以節省處理器之電力消耗。不致動數位電路可藉由設定信號至此些電路之電晶體閘極至導致數位電路電晶體被關閉的位準而容易地被關閉。這些數位電路可藉由簡單地設定信號至此些電路之電晶體閘極至電晶體臨限電壓位準以上的位準而快速地被導通。

相反地，當類比電路不需要喚醒或在快速地操作狀態時，此些類比電路通常被關閉。導通一類比電路是長的過程，因為當比較於導通一數位電路，類比電路之類比偏壓信號需要較長的時間去安排它們所設計之偏壓位準。例如，數位電路可在數個微微秒(picoseconds)或較少之情勢中自不致動狀態(例如，斷電狀態)喚醒至致動狀態(例如，供電狀態)，而類比電路可能需要幾百個奈秒以自一不致動狀態(例如，斷電狀態)喚醒至一致動狀態(例如，供電狀態)。比較於數位信號，當類比電路不致動時，不論來自關閉類比電路所實現之電力節省如何，類比偏壓信號較長的喚醒時間可能降低整體的處理器性能。

本發明係有關一種裝置，其包括：一第一邏輯單元，其可操作以回應於一斷電事件而經由一第一預定信號以調整一閘控偏壓信號之一信號位準；一比較器，其可操作以比較該閘控偏壓信號與一非閘控偏壓信號，並且可操作以產生指示該比較結果之一輸出信號；以及一自我計時邏輯單元，其耦合至該比較器並且可操作以回應於該斷電事件之結束以及該輸出信號而產生一喚醒信號。

圖式簡單說明

本發明實施例將自下面給予的詳細說明以及自本發明各種實施例附圖而更完全地了解，但是，它們不應用以限定本發明於特定實施例，而僅是用於說明以及了解。

第1圖是依據本發明一實施例，說明喚醒一閘控類比偏壓信號之方塊位準裝置。

第2A圖是依據本發明一實施例，展示經由方塊位準裝置具有提昇電壓位準以匹配非閘控類比偏壓信號之電壓位準的閘控類比偏壓信號波形圖。

第2B圖是依據本發明一實施例，展示經由方塊位準裝置具有降低電壓位準以匹配非閘控類比偏壓信號之電壓位準的閘控類比偏壓信號波形圖。

第3圖是依據本發明一實施例，說明喚醒閘控類比偏壓信號之方塊位準裝置的詳細圖形。

第4圖是依據本發明一實施例，方塊位準裝置詳細圖形之信號時序圖。

第5圖是依據本發明一實施例，說明具有用於閘控類比偏壓信號之快速喚醒裝置之處理器。

第6圖是依據本發明一實施例，說明用於類比偏壓信號之快速喚醒的方法流程圖。

較佳實施例之詳細說明

本發明實施例係有關用於自一不致動狀態(例如，斷電狀態)至一致動狀態(例如，供電狀態)之類比偏壓信號快速喚醒的方法以及裝置。

於一實施例中，在接收閘控類比偏壓信號之類比電路正常操作期間，具有一閘控類比偏壓信號之一節點短路至具有一非閘控類比偏壓信號之一節點。於一實施例中，在一斷電事件期間，當處理器或類比電路被傳信以關閉(例如，不致動狀態)或以較低的電力消耗狀態操作時，閘控類比偏壓信號不再短路至非閘控類比偏壓信號。於此一實施例中，閘控類比偏壓信號停駐在一第一預定信號位準以導致接收閘控類比偏壓信號之類比電路關閉。

此處之專用名詞“停駐“係指將具有一信號之一節點設定至另一信號位準。例如，具有閘控類比偏壓信號之節點被停駐(亦即，設定)至第一預定信號位準及/或第二預定信號位準。

於一實施例中，在斷電事件結束時，當處理器或類比電路被傳信以導通(例如，致動狀態)並且正常地操作時，則閘控類比偏壓信號被拉升或拉降至一第二預定信號。於此一實施例中，當閘控類比偏壓信號是處於接近至非閘控類比偏壓信號位準時，具有閘控類比偏壓信號之節點被短路至具有非閘控類比偏壓信號之節點。

上面實施例允許以快速方式將閘控類比偏壓信號喚醒至非閘控類比偏壓信號之位準而導致快速地導通接收閘控偏壓信號之類比電路。例如，比較於不具有類比電路之快速喚醒的實施例之數微秒，類比電路經由此處討論之實施例，以較少於10奈秒(ns)甦醒。上面實施例之細節將參考第1-6圖而在下面說明。

於下面說明中，專用名詞“閘控類比偏壓信號”以及“非閘控類比偏壓信號”將簡單地被稱為閘控偏壓信號以及非閘控偏壓信號。非閘控偏壓信號利用一參考產生器(例如，帶隙電路、電阻分壓器、電流鏡、等等)被產生。

於下面說明中，許多細節被討論以提供本發明實施例更周密之說明。但是，熟習本技術者應明白，本發明實施例可被實施，而不必這些特定細節。為了避免混淆本發明實施例，於其他實例中，習知的結構以及裝置以方塊圖形式展示，不再詳細地說明。

應注意，實施例信號之對應圖形以線方式表示。一些線可能是較粗的，以指示更多構成的信號途徑，及/或在一個或多個末端具有箭號，以指示主要資訊的流程方向。此些指示並非有意地限定。反而，該等線被使用而關連一個或多個實施範例以方便對電路或邏輯單元之容易了解。任何表示信號，如設計需要或喜好，實際上可包括，藉由任何適當的信號結構型式被實作，例如，差分組對、單端等等而可於任一方向快速傳導之一個或多個信號。

第1圖展示依據本發明之一實施例，喚醒一閘控偏壓信號109之方塊位準的裝置100。於一實施例中，裝置100包括閘控邏輯單元102，其可操作以回應於一致動信號110而使具有閘控偏壓信號109之節點短路至具有非閘控偏壓信號106之節點。於一實施例中，閘控邏輯單元102包括傳通閘電晶體。於一實施例中，閘控偏壓信號109以及非閘控偏壓信號106被輸入至比較器104。於一實施例中，比較器104是可操作以依據閘控偏壓信號109與非閘控偏壓信號106之比較而產生一輸出信號107。當閘控偏壓信號109以及非閘控偏壓信號106之信號位準彼此相交或是大體上彼此相似之位準時，輸出信號107自邏輯低位準轉變至邏輯高位準或反之亦然。

此處之專用名詞“大體上相似”或專用名詞“接近”意謂著二個信號就信號位準而論彼此是在10%之內。於一些實施例中，二個信號可以是比一者較大10%，但是較小於另一者25%，並且仍然被考慮為彼此大體上相似及/或接近。

於一實施例中，當閘控偏壓信號109是較高於非閘控偏壓信號106時，來自比較器104之輸出信號107自低位準信號轉變至高位準信號。於另一實施例中，輸出信號107可不同地轉變以展示時域中彼此相交之閘控偏壓信號109和該非閘控偏壓信號106的位準。於一實施例中，比較器104是單級差分放大器。於其他實施例中，比較器104包括多級放大器。

於一實施例中，閘控偏壓信號109經由第一邏輯單元103被停駐(亦即，設定)在第一預定信號。於一實施例中，第一邏輯單元103是可操作以接收指示斷電事件之斷電信號111，並且接著將閘控偏壓信號109停駐在第一預定信號位準。斷電事件涉及一狀態，於其中處理器關閉其之多數電路的電力以節省電力消耗。同時斷電狀態也於此處被稱為不致動狀態。

於一實施例中，第一預定信號位準被設定為低電壓供應位準(VSS)。於另一實施例中，第一預定信號位準被設定為大體上相似於非閘控偏壓信號106位準之位準。於此一實施例中，因為閘控偏壓信號109不必要全然自VSS位準被提昇至非閘控偏壓信號106位準，閘控偏壓信號109可於短的時間週期中被提昇或被降低以在斷電事件結束時使接近(亦即，大體上相似)於非閘控偏壓信號106位準。如上所述，此處之專用名詞“大體上相似”，意謂著二個信號(亦即，閘控偏壓信號以及非閘控偏壓信號)就信號位準而論是彼此在10%之內。

於一實施例中，輸出信號107以及斷電信號111被輸入至自我計時邏輯單元105。於一實施例中，自我計時邏輯單元105是可操作以產生喚醒信號108而在斷電事件(利用斷電傳信號111被指示)結束之後喚醒閘控偏壓信號109。於一實施例中，自我計時邏輯單元105也可操作以產生致動信號110而使具有閘控偏壓信號109之節點與具有非閘控偏壓信號106之節點短路。

於一實施例中，喚醒信號108由第二邏輯單元101以及比較器104所接收。於一實施例中，喚醒信號108導致第二邏輯單元經由一第二預定信號以調整閘控偏壓信號109信號位準。於一實施例中，第二預定信號被設定為高電壓供應位準(VDD)。於另一實施例中，第二預定信號被設定為大體上相似於非閘控偏壓信號位準之位準。於此一實施例中，閘控偏壓信號可在短的時間週期中被提昇或被降低以在斷電事件結束時使接近(亦即，大體上相似)於非閘控偏壓信號106位準，因為閘控偏壓信號109不必要全然自VDD位準被降低至非閘控偏壓信號106位準。

於一實施例中，在自我計時邏輯105決定輸出信號107指示閘控偏壓信號109大體上是相似於非閘控偏壓信號106之後，喚醒信號108關閉比較器104。藉由關閉至比較器104之電力，由於裝置100所導致之另外的電力消耗被減低。

第2A圖是依據本發明一實施例之波形200，其展示具有經由第1圖之裝置100被提昇電壓位準以匹配非閘控偏壓信號106的電壓位準之閘控偏壓信號109。於這實施例中，閘控偏壓信號109在斷電事件期間利用第一邏輯單元103被停駐在第一預定信號位準。於此一實施例中，第一預定信號位準是VSS或大體上相似於非閘控偏壓信號106位準之位準。

於一實施例中，當斷電事件結束時，第一邏輯單元103被關閉並且不再是可操作以經由第一預定信號位準而調整閘控偏壓信號109信號位準。於這實施例中，在斷電事件結束時，閘控偏壓信號109利用第二邏輯單元101被提昇至第二預定信號位準。當閘控偏壓信號109達到大體上相似於非閘控偏壓信號106位準之位準時，自我計時邏輯單元105導致閘控邏輯單元102將具有閘控偏壓信號109之節點短路至具有非閘控偏壓信號106之節點。在上面實施例中，第二預定信號位準是在第一預定信號位準之上。在使具有閘控偏壓信號109的節點短路至具有非閘控偏壓信號106之節點之後，類比電路(參看，第5圖之503-506)是以正常模式操作。

第2B圖是依據本發明一實施例之波形210，其展示具有經由裝置100被降低電壓位準以匹配非閘控偏壓信號106之電壓位準的閘控偏壓信號109。於這實施例中，具有閘控偏壓信號109的節點在斷電事件期間利用第一邏輯單元103被停駐(亦即，被設定)於第一預定信號位準。於此一實施例中，第一預定信號位準是VDD或大體上相似於非閘控偏壓信號106位準之位準。

於一實施例中，當斷電事件結束時，第一邏輯單元103被關閉並且不再是可操作以經由第一預定信號位準而調整閘控偏壓信號109信號位準。於這實施例中，在斷電事件結束時，閘控偏壓信號109利用第二邏輯單元101被降低至第二預定信號位準。當閘控偏壓信號109達到大體上相似於非閘控偏壓信號106位準之位準時，自我計時邏輯單元105導致閘控邏輯單元102將具有閘控偏壓信號109之節點短路至具有非閘控偏壓信號106之節點。在上面實施例中，第二預定信號位準是在第一預定信號位準之下。當具有閘控偏壓信號109的節點短路至具有非閘控偏壓信號106之節點時，類比電路(參看，第5圖之503-506)是以正常模式操作。

第3圖說明依據本發明一實施例用以喚醒閘控偏壓信號109之裝置100的詳細裝置300。裝置300說明依據本發明一實施例之自我計時邏輯單元105的邏輯位準之細節。於一實施例中，自我計時邏輯單元105是可操作以接收偏壓致動信號301以設定用於喚醒電路300之啟始情況。於此一實施例中，偏壓致動信號301重置自我計時邏輯單元105以使具有閘控偏壓信號109之節點短路至具有非閘控偏壓信號106之節點。於一實施例中，偏壓致動信號301是處理器重置信號。

於一實施例中，第一邏輯單元103包括拉降傳通閘電晶體M2，其是可操作以依據斷電信號111而關閉及導通。第一邏輯單元103停駐(亦即，設定)具有閘控偏壓信號之節點至第一預定信號位準。於第3圖實施例中，第一預定信號是VSS。如上面之討論，於其他實施例中，第一預定信號被設定為除了VSS之外的信號位準。

於一實施例中，閘控邏輯單元102包括傳通閘電晶體M1，其是可經由致動信號110操作以使具有閘控偏壓信號109之節點短路至具有非閘控偏壓信號106之節點。於一實施例中，第二邏輯單元101包括拉升傳通閘電晶體M3，其是可經由pullup_b信號302操作以供應VDD至閘控偏壓信號109。於這實施例中，第二預定信號被設定為VDD。如上面之討論，於其他實施例中，第二預定信號可被設定為除了VDD之外的信號位準。喚醒電路300之操作將參考第4圖詳細被討論。

第4圖是依據本發明一實施例之關聯於第3圖的裝置300之信號時序圖400。參考號碼1-7說明關聯於依據本發明一實施例之第3圖裝置的信號之時間事件順序。本發明實施例是不受限定於上面之事件順序。可以快速方式達成喚醒偏壓信號的相同目的之其他實施例亦可使用第4圖所列出之相似信號而以不同於下面所討論的順序而操作。

於一實施例中，在參考號碼1，偏壓致動信號301自邏輯低數值轉變至邏輯高數值而導致第3圖的裝置300啟始化。該啟始化處理程序導致致動信號110(被展示如反相信號110_b)使具有閘控偏壓信號109之節點與具有非閘控偏壓信號106之節點短路。在那期間，pullup_b信號302被設定為邏輯高數值而導致第二邏輯單元101關閉。具有閘控偏壓信號109之節點至具有非閘控偏壓信號106之節點的短路導致兩信號是相同或大體上彼此相似(亦即，彼此在10%之內)。

於一實施例中，在參考號碼2是斷電事件開始，其利用自邏輯低位準轉變至邏輯高位準的斷電信號111所展示。斷電信號111之轉變導致自我計時邏輯單元105經由致動信號110而關閉閘控邏輯單元102。拉降信號111同時也導致第一邏輯單元103將具有閘控偏壓信號109之節點停駐在第一預定信號401之位準。

於一實施例中，在參考號碼3是斷電事件結束，其利用斷電信號111之轉變所展示。斷電事件結束導致自我計時邏輯單元105藉由第二邏輯單元101經由第二預定信號位準而調整閘控偏壓信號109之信號位準。

於一實施例中，在參考號碼4，閘控偏壓信號109位準利用第二預定信號402被提昇直到閘控偏壓信號109位準達到大體上相似(亦即，在10%之內)於非閘控偏壓信號106之位準為止。

於一實施例中，在參考號碼5，比較器104產生指示閘控偏壓信號109是大體上相似於非閘控偏壓信號106之輸出信號107。於一實施例中，在參考號碼6，輸出信號107導致自我計時邏輯單元105經由致動信號110而致動(亦即，導通)閘控邏輯單元102。致動的閘控邏輯單元102導致將具有閘控偏壓信號109之節點短路至具有非閘控偏壓信號106之節點。

於一實施例中，在參考號碼7，自我計時邏輯單元105更新喚醒信號(pullup_b 302)，其接著導致第二邏輯單元101關閉。在當時，比較器104也被關閉以節省電力消耗。閘控偏壓信號109接著導致下游類比電路(參看，第5圖之503-506)甦醒並且正常操作。

第5圖是依據本發明一實施例而具有用以快速喚醒閘控偏壓信號109之裝置100(快速喚醒單元)的處理器500。於這實施例中，主延遲鎖定迴路(DLL)是用以產生非閘控偏壓信號106的主電路501。雖然實施例討論主DLL作為主電路501，但其他偏壓產生器也可被使用以產生非閘控偏壓信號106。

於一實施例中，非閘控偏壓信號106被提供至類比電路502-506。於一實施例中，類比電路502是相位插補器，當處理器500是在斷電狀態時，其不能被關閉。這是因為即使當處理器500是在斷電狀態(不致動狀態)時，某些類比電路亦需要保持操作，因而處理器可適當地甦醒並且起作用而無任何有關處理器斷電問題。

於一實施例中，快速喚醒單元100是可操作以產生供用於包含一附屬延遲線、相位插補器、以及放大器之下游類比電路503-506的閘控偏壓信號109。這些下游類比電路是可操作以當處理器500是在斷電狀態時則關閉。但是，當處理器自斷電狀態甦醒時，快速喚醒電路100是可操作以提供大體上是相同於非閘控偏壓信號106位準之閘控偏壓信號109的位準。於一實施例中，快速喚醒電路100是可操作以在1ns時間週期之內提供大體上是相同於非閘控偏壓信號106位準之閘控偏壓信號109位準。

第6圖是依據本發明一實施例用於類比偏壓信號快速喚醒之方法的流程圖600。流程圖600參看第1-5圖被說明。在區塊601，第一邏輯單元103回應於斷電事件經由一第一預定信號401而調整閘控偏壓信號109之信號位準。在區塊602，比較器104在斷電事件結束時比較非閘控偏壓信號106與閘控偏壓信號109，以產生指示比較結果之輸出信號107。在區塊603，第二邏輯單元101回應於斷電事件結束以及輸出信號107，經由第二預定信號402而調整閘控偏壓信號109信號位準。

在區塊604，自我計時邏輯單元105回應於來自比較器104之輸出信號107而使第二邏輯單元101不致動。在區塊605，回應於該不致動，自我計時邏輯單元105導致閘控邏輯單元102將具有非閘控偏壓信號106之節點短路至具有利用第二預定信號被調整的閘控偏壓信號109之節點，其中將具有非閘控偏壓信號106之節點至具有閘控偏壓信號109之節點的短路是回應於該來自比較器104之輸出信號107(其指示第二預定信號402所提供的閘控偏壓信號109大體上是等於非閘控偏壓信號106)的轉變。

實施例之元件也被提供作為用以儲存電腦可執行指令之機器可讀取儲存媒體。例如，如在第6圖討論，於斷電事件結束之後用以產生閘控偏壓信號的方法是可經由被儲存在機器可讀取媒體上之電腦可執行指令而規劃程序。於一實施例中，該機器可讀取儲存媒體可包含，但是不受限定於，快閃記憶體、光學碟片、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁性或光學卡、或適用於儲存電子式或電腦可執行指令之其他型式的機器可讀取儲存媒體。例如，本發明實施例可被下載作為電腦程式，其可自遠端電腦(例如，伺服器)經由通訊鏈路(例如，數據機或網路連接)藉由資料信號被轉移至一要求的電腦(例如，客戶)。

說明書中有關“一實施例”、“一個實施例”、“一些實施例”或“其他實施例”，意謂著有關實施例中所說明之一特定特點、結構、或特徵被包含於至少一些實施例中，但不必定得是所有的實施例。“一實施例”、“一個實施例”、或“一些實施例”之各像貌不必定均是指示相同實施例。如果說明書中敘述一構件、特點、結構或特徵“可”、“可以”或“可能”被包含，則該等特定構件、特點、結構或特徵不必定需要被包含。如果說明書中或申請專利範圍中提及“一”或“一個”元件，其並不表示僅有一個元件。如果說明書中或申請專利範圍中提及“一另外的元件”，並不排除有多於一個的另外元件。

雖然本發明已以相關之特定實施例被說明，但熟習本技術者應明白，依據先前的說明，本發明之此些實施例仍可有許多的選擇、修改以及變化。例如，自我計時邏輯單元105可利用比第3圖所展示之較少或更多的邏輯閘被實作，以達成第5-6圖所討論之方法的功能。同樣地，第3圖之傳通閘M1-M3可以PMOS為基礎傳通閘或NMOS以及PMOS為基礎傳通閘之組合被取代。

於一實施例中，一延遲斷電信號111被輸入至第一邏輯單元103以提供自我計時邏輯單元105有足夠的時間，以產生致動信號110而關閉閘控邏輯單元102。“足夠時間”用語是指示一時間延遲，其是長的足以在第一邏輯單元103被導通之前關閉閘控邏輯單元102，而將具有閘控偏壓信號109之節點停駐(亦即，設定)在第一預定信號位準。於一另外的實施例中，自我計時邏輯單元105是可操作以產生斷電信號111之延遲形式，而導致致動信號110在斷電信號111導通第一邏輯單元103之前抵達。

同樣地，於一實施例中，閘控偏壓信號經由一單位增益運算放大器(OPAMP)，而非閘控邏輯單元，使用非閘控偏壓信號被產生。該單位增益OPAMP是可操作以接收非閘控偏壓信號以及閘控偏壓信號作為輸入，其中該閘控偏壓信號是OPAMP之輸出。於此一實施例中，單位增益OPAMP在斷電事件期間不被引動並且具有閘控偏壓信號之節點利用第一邏輯單元103被停駐(亦即，被設定)在第一預定信號401。在供電期間，單位增益OPAMP被導通。通常，該單位增益OPMAP在數個微秒內甦醒。於一實施例中，為克服單位增益OPAMP之緩慢甦醒，具有閘控偏壓信號之節點經由傳通閘電晶體被短路至具有非閘控偏壓信號之節點，直到OPAMP完全甦醒為止。於此一實施例中，下游類比電路503-506可經由具有被短路的閘控偏壓信號之節點開始操作直到OPMAP完全甦醒為止以提供更精確的閘控偏壓信號。

本發明實施例是欲包含落在附加之申請專利範圍廣泛範疇之內的所有此等選擇、修改、以及變化。

100．．．喚醒裝置

101．．．第二邏輯單元

102．．．閘控邏輯單元

103．．．第一邏輯單元

104．．．比較器

105．．．自我計時邏輯單元

106．．．非閘控偏壓信號

107．．．輸出信號

108．．．喚醒信號

109．．．閘控偏壓信號

110．．．致動信號

111．．．斷電信號

200、210．．．波形

300．．．喚醒電路

301．．．偏壓致動信號

302．．．pullup_b信號

M1、M2、M3．．．傳通閘電晶體

400．．．信號時序圖

401．．．第一預定信號

402．．．第二預定信號

500．．．處理器

501．．．主延遲鎖定迴路

502-506．．．類比電路

600．．．類比偏壓信號快速喚醒方法流程圖

601-604．．．類比偏壓信號快速喚醒方法流程步驟

第1圖是依據本發明一實施例，說明喚醒一閘控類比偏壓信號之方塊位準裝置。

第2A圖是依據本發明一實施例，展示經由方塊位準裝置具有提昇電壓位準以匹配非閘控類比偏壓信號之電壓位準的閘控類比偏壓信號波形圖。

第2B圖是依據本發明一實施例，展示經由方塊位準裝置具有降低電壓位準以匹配非閘控類比偏壓信號之電壓位準的閘控類比偏壓信號波形圖。

第3圖是依據本發明一實施例，說明喚醒閘控類比偏壓信號之方塊位準裝置的詳細圖形。

第4圖是依據本發明一實施例，方塊位準裝置詳細圖形之信號時序圖。

第5圖是依據本發明一實施例，說明具有用於閘控類比偏壓信號之快速喚醒裝置之處理器。

第6圖是依據本發明一實施例，說明用於類比偏壓信號之快速喚醒的方法流程圖。

100．．．喚醒裝置

101．．．第二邏輯單元

102．．．閘控邏輯單元

103．．．第一邏輯單元

104．．．比較器

105．．．自我計時邏輯單元

106．．．非閘控偏壓信號

107．．．輸出信號

108．．．喚醒信號

109．．．閘控偏壓信號

110．．．致動信號

111．．．斷電信號

Claims (17)

1. 一種用於類比偏壓之快速喚醒的裝置，其包括：一第一邏輯單元，其可操作以回應於一斷電事件而經由一第一預定信號以調整一閘控偏壓信號之一信號位準；一比較器，其可操作以比較該閘控偏壓信號與一非閘控偏壓信號，並且可操作以產生指示該比較結果之一輸出信號；一自我計時邏輯單元，其耦合至該比較器並且可操作以回應於該斷電事件之結束以及該輸出信號而產生一喚醒信號；以及一第二邏輯單元，其可操作以回應於該喚醒信號而經由一第二預定信號以調整該閘控偏壓信號之信號位準。
2. 如申請專利範圍第1項之裝置，其中該自我計時邏輯單元是可操作以在該斷電事件結束之後並且回應於該輸出信號而關閉該第二邏輯單元，該輸出信號指示該閘控偏壓信號是實質等於該非閘控偏壓信號。
3. 如申請專利範圍第1項之裝置，其中該第一預定信號具有實質等於一接地信號位準之一第一信號位準，並且其中該第二預定信號具有實質等於一供應信號位準之一第二信號位準。
4. 如申請專利範圍第1項之裝置，其中該第一以及該第二預定信號具有實質等於該非閘控偏壓信號之一信號位 準的信號位準。
5. 如申請專利範圍第1項之裝置，其進一步包括一閘控邏輯單元，該閘控邏輯單元耦合至該比較器並且可操作以在該斷電事件結束時經由該自我計時邏輯單元使具有該非閘控偏壓信號之一第一節點短路至具有該閘控偏壓信號之一第二節點。
6. 如申請專利範圍第5項之裝置，其中該自我計時邏輯單元是可操作以回應於該斷電事件以及來自該比較器之該輸出信號而關閉該閘控邏輯單元。
7. 如申請專利範圍第1項之裝置，其中該自我計時邏輯單元是可操作以回應於指示該閘控偏壓信號是實質等於該非閘控偏壓信號之該輸出信號而關閉該比較器。
8. 如申請專利範圍第1項之裝置，其中該第一邏輯單元包括可操作以接收指示該斷電事件之一信號的一傳通閘(pass-gate)電晶體，並且其中該第一邏輯單元是可操作以經由指示該斷電事件結束之一信號而關閉。
9. 一種用於類比偏壓之快速喚醒的方法，其包括下列步驟：藉由一第一邏輯單元以回應於一斷電事件而經由一第一預定信號以調整一閘控偏壓信號之一信號位準；在該斷電事件結束時，經由一比較器，比較一非閘控偏壓信號與該閘控偏壓信號以產生指示該比較結果之一輸出信號；回應於該斷電事件之結束以及該輸出信號，藉由一 第二邏輯單元以經由一第二預定信號而調整該閘控偏壓信號之信號位準；回應於來自該比較器之該輸出信號，使該第二邏輯單元失能；並且回應於該失能，使具有該非閘控偏壓信號之一第一節點短路至具有經由該第二預定信號調整的該閘控偏壓信號之一第二節點。
10. 如申請專利範圍第9項之方法，其中使該第二邏輯單元失能包括下列步驟：決定來自該比較器之該輸出信號的一轉變，該輸出信號的該轉變指示利用該第二預定信號所調整的該閘控偏壓信號實質等於該非閘控偏壓信號；並且回應於該決定而關閉該比較器。
11. 如申請專利範圍第9項之方法，其中使具有該非閘控偏壓信號之該第一節點短路至具有該閘控偏壓信號之該第二節點是回應於來自該比較器之該輸出信號的該轉變，該輸出信號的該轉變指示藉由該第二預定信號所調整的該閘控偏壓信號實質等於該非閘控偏壓信號。
12. 如申請專利範圍第9項之方法，其中該第一預定信號具有實質等於一接地信號位準之一第一信號位準，並且其中該第二預定信號具有實質等於一供應信號位準之一第二信號位準。
13. 一種處理器，其包括：一第一電路，其可操作以產生一非閘控偏壓信號； 以及一第二電路，其耦合至該第一電路並且可操作以產生一閘控偏壓信號，該第二電路包括：一第一邏輯單元，其可操作以回應於一斷電事件而經由一第一預定信號以調整該閘控偏壓信號之一信號位準；一比較器，其可操作以比較該閘控偏壓信號與該非閘控偏壓信號，並且可操作以產生指示該比較結果之一輸出信號；一自我計時邏輯單元，其耦合至該比較器並且可操作以回應於該斷電事件之結束以及該輸出信號而產生一喚醒信號；以及一第二邏輯單元，其可操作以回應於該喚醒信號而經由一第二預定信號以調整該閘控偏壓信號之信號位準。
14. 如申請專利範圍第13項之處理器，其中該第一預定信號具有實質等於一接地信號位準之一第一信號位準，並且其中該第二預定信號具有實質等於一供應信號位準之一第二信號位準。
15. 如申請專利範圍第13項之處理器，其中該第二電路進一步包括一閘控邏輯單元，該閘控邏輯單元耦合至該比較器並且可操作以在該斷電事件結束時經由該自我計時邏輯單元使具有該非閘控偏壓信號之一第一節點短路至具有該閘控偏壓信號之一第二節點。
16. 如申請專利範圍第13項之處理器，其中該自我計時邏輯單元是可操作以回應於該斷電事件以及來自該比較器之該輸出信號而關閉該閘控邏輯單元。
17. 如申請專利範圍第13項之處理器，其中該第一電路是一主延遲鎖定迴路電路，該處理器進一步包括一可操作以接收來自該第二電路之該閘控偏壓信號之第三電路。