KR20130041238A - 아날로그 바이어스들의 고속 웨이크-업을 위한 방법 및 장치 - Google Patents

아날로그 바이어스들의 고속 웨이크-업을 위한 방법 및 장치 Download PDF

Info

Publication number
KR20130041238A
KR20130041238A KR1020137004323A KR20137004323A KR20130041238A KR 20130041238 A KR20130041238 A KR 20130041238A KR 1020137004323 A KR1020137004323 A KR 1020137004323A KR 20137004323 A KR20137004323 A KR 20137004323A KR 20130041238 A KR20130041238 A KR 20130041238A
Authority
KR
South Korea
Prior art keywords
signal
logic unit
bias signal
gated
operable
Prior art date
Application number
KR1020137004323A
Other languages
English (en)
Other versions
KR101471313B1 (ko
Inventor
프라빈 모살리칸티
하리샨카르 스리드하란
제이콥 슈나이더
푸쉬카르 고루르
나세르 에이 쿠르드
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20130041238A publication Critical patent/KR20130041238A/ko
Application granted granted Critical
Publication of KR101471313B1 publication Critical patent/KR101471313B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

본원에서는 아날로그 바이어스 신호들을 최소 지연으로 웨이크-업하는 방법 및 장치가 개시된다. 상기 장치는 파워-다운 이벤트에 응답하여 제 1 사전결정된 신호를 통해 게이팅된 바이어스 신호의 신호 레벨을 조정하도록 동작 가능한 제 1 논리 유닛; 게이팅된 바이어스 신호를 게이팅되지 않은 바이어스 신호와 비교하도록 동작 가능하고 비교 결과를 표시하는 출력 신호를 생성하도록 동작 가능한 비교기; 및 비교기와 결합되고 전력-다운 이벤트의 종료 및 출력 신호에 응답하여 웨이크-업 신호를 생성하도록 동작 가능한 자체-타이밍형 논리 유닛을 포함한다.

Description

아날로그 바이어스들의 고속 웨이크-업을 위한 방법 및 장치{A METHOD AND APPARATUS FOR FAST WAKE-UP OF ANALOG BIASES}
본 발명의 실시예들은 일반적으로 프로세서들의 분야에 관한 것이다. 더욱 상세하게, 본 발명의 실시예들은 아날로그 바이어스 신호들의 웨이크-업(wake-up)의 속도를 개선하는 방법 및 장치에 관한 것이다.
프로세서의 전력 소모가 점차 프로세서 성능의 중요한 측면이 되어감에 따라, 프로세서 내의 비활성 회로들은 프로세서의 전력 소모를 절약하기 위해서 턴-오프된다. 비활성 디지털 회로들은 그와 같은 회로들의 트랜지스터 게이트들로의 신호들을, 디지털 회로들의 트랜지스터들을 오프하는 레벨들로 세팅함으로써 용이하게 턴-오프될 수 있다. 이 디지털 회로들은 그와 같은 회로들의 트랜지스터 게이트들로의 신호들을 트랜지스터 임계 전압 레벨들 위의 레벨들로 간단하게 세팅함으로써 신속하게 턴-온될 수 있다.
역으로, 아날로그 회로들은 일반적으로 그와 같은 아날로그 회로들이 웨이크-업하거나 신속하게 동작 상태에 들어갈 필요가 없을 때 턴-오프된다. 아날로그 회로를 턴-온하는 것은 긴 과정인데 왜냐하면 아날로그 회로의 아날로그 바이어스 신호들은 디지털 회로를 턴-온하는 것에 비해 설계된 바이어스 레벨들로 셋업(setup)하는데 더 오랜 시간이 걸리기 때문이다. 예를 들어, 디지털 회로들은 비활성 상태(예를 들어 파워-다운(power-down) 상태)에서 활성 상태(예를 들어, 파워-업(power-up) 상태)로 대략 수 피코초 이내로 웨이크-업하는데 반해, 아날로그 회로들은 비활성 상태(예를 들어 파워-다운 상태)에서 활성 상태(예를 들어, 파워-업 상태)로 웨이크-업하는데 수백 나노초가 걸린다. 아날로그 바이어스 신호들의 웨이크-업이 디지털 신호들에 비해 더 길기 때문에 아날로그 회로가 비활성화되어 있을 때 아날로그 회로를 턴-오프하여 실현되는 전력 절약에도 불구하고 전체 프로세서 성능은 감소될 수 있다.
본 발명의 실시예들은 아래 제공된 상세한 설명으로부터 그리고 본 발명의 다양한 실시예들의 첨부 도면들로부터 더 완전하게 이해될 것이지만, 이들은 본 발명을 특정한 실시예들로 제한하는 것으로 고려되지 않아야 하며 단지 설명 및 이해를 위한 것이다.
도 1은 본 발명의 하나의 실시예에 따라, 게이팅된 아날로그 바이어스 신호를 웨이크-업하는 블록 레벨 장치를 도시하는 도면.
도 2(a)는 본 발명의 하나의 실시예에 따라, 블록 레벨 장치를 통해 게이팅되지 않은 아날로그 바이어스 신호의 전압 레벨과 정합하도록 상승되어 있는 전압 레벨로 게이팅된 아날로그 바이어스 신호를 도시하는 파형도.
도 2(b)는 본 발명의 하나의 실시예에 따라, 블록 레벨 장치를 통해 게이팅되지 않은 아날로그 바이어스 신호의 전압 레벨과 정합하도록 하강되어 있는 전압 레벨로 게이팅된 아날로그 바이어스 신호를 도시하는 파형도.
도 3은 본 발명의 하나의 실시예에 따라, 게이팅된 아날로그 바이어스 신호를 웨이크-업하는 블록 레벨 장치를 도시하는 상세도.
도 4는 본 발명의 하나의 실시예에 따라, 블록 레벨 장치의 상세도의 신호들의 타이밍도.
도 5는 본 발명의 하나의 실시예에 따라, 게이팅된 아날로그 바이어스 신호의 고속 웨이크-업을 위한 장치를 구비하는 프로세서를 도시하는 도면.
도 6은 본 발명의 하나의 실시예에 따라, 아날로그 바이어스 신호의 고속 웨이크-업을 위한 방법의 흐름도.
본 발명의 실시예들은 아날로그 바이어스 신호들의 비활성 상태(예를 들어 파워-다운 상태)로부터 활성 상태(예를 들어 파워-업 상태)로의 고속 웨이크-업을 위한 방법 및 장치에 관한 것이다.
하나의 실시예에서, 게이팅된 아날로그 바이어스 신호를 가지는 노드는 게이팅된 아날로그 바이어스 신호를 수신하는 아날로그-회로가 정상적으로 동작하는 동안 게이팅되지 않은 아날로그 바이어스 신호를 가지는 노드로 단락(short)된다. 하나의 실시예에서, 파워-다운 이벤트 동안, 프로세서 또는 아날로그 회로가 턴-오프(예를 들어 비활성 상태)하거나 더 낮은 전력 소모 상태로 동작하라는 신호를 수신하면, 게이팅된 아날로그 바이어스 신호는 더 이상 게이팅되지 않은 아날로그 바이어스 신호로 단락되지 않는다. 그와 같은 실시예에서, 게이팅된 아날로그 바이어스 신호는, 게이팅된 아날로그 바이어스 신호를 수신하는 아날로그 회로가 턴-오프되도록 하는 제 1 사전결정된 신호 레벨로 파킹(parking)된다.
본원에서 용어 ‘파킹(parking)하다’는 신호를 가지는 노드를 다른 신호 레벨로 세팅하는 것을 칭한다. 예를 들어, 게이팅된 아날로그 바이어스 신호를 가지는 노드는 제 1 사전결정된 신호 레벨 및/또는 제 2 사전결정된 신호 레벨로 파킹(즉, 세팅)된다.
하나의 실시예에서, 파워-다운 이벤트의 종료 시에, 프로세서 또는 아날로그 회로가 턴-온(예를 들어 활성 상태)하거나 정상적으로 동작하라는 신호를 받으면, 게이팅된 아날로그 바이어스 신호는 제 2 사전결정된 신호로 풀-업(pull-up)되거나 풀-다운(pull-down)된다. 그와 같은 실시예에서, 게이팅된 아날로그 바이어스 신호가 게이팅되지 않은 아날로그 바이어스 신호의 레벨에 가까이 가게 되면, 게이팅된 아날로그 바이어스 신호를 가지는 노드는 게이팅되지 않은 아날로그 바이어스 신호를 가지는 노드로 단락된다.
상기 실시예들은 게이팅된 아날로그 바이어스 신호가 게이팅되지 않은 아날로그 바이어스 신호의 레벨로 신속하게 웨이크-업하도록 하여 게이팅된 바이어스 신호를 수신하는 아날로그 회로를 신속하게 턴-온시킨다. 예를 들어, 아날로그 회로들은 본원에서 논의되는 실시예들을 통해서는 10ns 미만으로 웨이크-업하지만 그에 비해 아날로그 회로들의 고속 웨이크-업을 위한 그러한 실시예들 없이는 수 마이크로초로 웨이크-업한다. 상기 실시예들의 세부사항들은 도 1 내지 도 6을 참조하여 후술된다.
아래의 설명에서, 용어들 ‘게이팅된 아날로그 바이어스 신호들’ 및 ‘게이팅되지 않은 아날로그 바이어스 신호들’은 간소하게 게이팅된 바이어스 신호들 및 게이팅되지 않은 바이어스 신호들로 언급된다. 게이팅되지 않은 바이어스 신호는 기준 발생기, 예를 들어 대역-갭 회로, 저항 분리기, 전류 밀러 등에 의해 생성된다.
다음의 설명에서, 본 발명의 실시예들에 대한 더욱 철저한 설명을 제공하도록 많은 세부사항들이 논의된다. 그러나, 당업자에게는 본 발명의 실시예가 이들 특정한 세부사항들 없이도 실행될 수 있음이 분명할 것이다. 다른 경우들에서, 널리 공지되어 있는 구조들 및 디바이스들은 본 발명의 실시예들을 모호하게 하는 것을 방지하기 위해, 상세하게 도시되기 보다는 블록도 형태로 도시된다.
실시예들의 대응하는 도면들에서, 신호들은 선들로 표현되는 것에 주의하라. 일부 선들은 더 많은 구성 신호 경로들을 표시하기 위해 더 두꺼울 수 있고/있거나 주 정보 플로우 방향을 표시하기 위해 하나 이상의 말단들에서 화살표들을 가질 수 있다. 그와 같은 표시들은 제한하는 것으로 의도되지 않는다. 오히려, 선들은 하나 이상의 예시적인 실시예들과 함께 이용되어 회로 및 논리 유닛의 이해를 더욱 쉽게 촉진한다. 설계 요구들 또는 선호들에 의해 지시되는 바대로 표현되는 임의의 신호는 실제로 어느 방향으로도 이동할 수 있는 하나 이상의 신호들을 포함하고, 이 신호들은 임의의 적절한 유형들의 신호 방식, 예를 들면 차동 쌍(differential pair), 단일 단(single-ended) 등으로 구현될 수 있다.
도 1은 본 발명의 하나의 실시예에 따라, 게이팅된 바이어스 신호(109)를 웨이크-업하는 블록 레벨 장치(100)를 도시하는 도면이다. 하나의 실시예에서, 장치(100)는 인에이블 신호(enable signal)(110)에 응답하여 게이팅된 바이어스 신호(109)를 가지는 노드를 게이팅되지 않은 바이어스 신호(106)로 단락시키도록 동작 가능한 게이팅 논리 유닛(102)을 포함한다. 하나의 실시예에서, 게이팅 논리 유닛(102)은 패스-게이트 트랜지스터(pass-gate transistor)를 포함한다. 하나의 실시예에서, 게이팅된 바이어스 신호(109) 및 게이팅되지 않은 바이어스 신호(106)는 비교기(104)로 입력된다. 하나의 실시예에서, 비교기(104)는 게이팅된 바이어스 신호(109) 및 게이팅되지 않은 바이어스 신호(106)의 비교에 기초하여 출력 신호(107)를 생성하도록 동작 가능하다. 출력 신호(107)는 게이팅된 바이어스 신호(109) 및 게이팅되지 않은 바이어스 신호(106)의 신호 레벨들이 서로를 교차하거나 실질적으로 서로 유사한 레벨들이 될 때 낮은 논리 레벨로부터 높은 논리 레벨로, 또는 그 역으로 천이된다.
용어 ‘실질적으로 유사한’ 또는 ‘가까이’는 본원에서 두 신호들이 신호 레벨들에 있어서 서로 10% 이내에 있음을 의미한다. 일부 실시예들에서, 두 신호들은 서로 10%보다는 더 크지만 서로 25% 미만일 수 있고 계속해서 실질적으로 유사하다고/하거나 서로 가깝다고 간주될 수 있다.
하나의 실시예에서, 비교기(104)로부터의 출력 신호(107)는 게이팅된 바이어스 신호(109)가 게이팅되지 않은 바이어스 신호(106)보다 더 높을 때 저 레벨 신호로부터 고 레벨 신호로 천이된다. 다른 실시예에서, 출력 신호(107)는 상이하게 천이되어 게이팅된 바이어스 신호(109) 및 게이팅되지 않은 바이어스 신호(106)의 레벨들이 시간 도메인에서 서로 교차하는 것을 나타낼 수 있다. 하나의 실시예에서, 비교기(104)는 단일 단 차동 증폭기(single stage differential amplifier)이다. 다른 실시예에서, 비교기(104)는 다단 증폭기들을 포함한다.
하나의 실시예에서, 게이팅된 바이어스 신호(109)는 제 1 논리 유닛(103)을 통해 제 1 사전결정된 신호로 파킹(즉, 세팅)된다. 하나의 실시예에서, 제 1 논리 유닛(103)은 파워-다운 이벤트를 표시하는 파워-다운 신호(111)를 수신하고 나서 게이팅된 바이어스 신호(109)를 제 1 사전결정된 신호 레벨로 파킹하도록 동작 가능하다. 파워-다운 이벤트는 프로세서가 전력 소모를 절약하기 위해 자신의 회로들 대부분의 전력을 턴-오프한 상태를 칭한다. 파워-다운 상태는 또한 본원에서 비활성 상태를 칭한다.
하나의 실시예에서, 제 1 사전결정된 신호 레벨은 낮은 전압 공급 레벨(voltage supply level)(VSS)로 세팅된다. 다른 실시예에서, 제 1 사전결정된 신호 레벨은 게이팅되지 않은 바이어스 신호(106)의 레벨과 실질적으로 유사한 레벨로 세팅된다. 그와 같은 실시예에서, 게이팅된 바이어스 신호(109)는 파워-다운 이벤트의 종료 시에 게이팅되지 않은 바이어스 신호(106)에 가까이(실질적으로 유사하게) 도달하도록 짧은 시간 기간 동안 높아지거나 낮아질 수 있는데 왜냐하면 게이팅된 바이어스 신호(109)는 VSS 레벨로부터 항상 게이팅되지 않은 바이어스 신호(106) 레벨로 증가될 필요가 없기 때문이다. 상술한 바와 같이, 용어 ‘실질적으로 유사한’은 본원에서 두 신호들(즉, 게이팅된 바이어스 신호 및 게이팅되지 않은 바이어스 신호)이 신호 레벨들에 있어서 서로에 대해 10% 내에 있음을 의미한다.
하나의 실시예에서, 출력 신호(107) 및 파워-다운 신호(111)는 자체-타이밍형 논리 유닛(105)에 입력된다. 하나의 실시예에서, 자체-타이밍형 논리 유닛(105)은 파워-다운 이벤트의 종료 이후(파워-다운 신호(111)에 의해 표시된다) 게이팅된 바이어스 신호(109)를 웨이크-업하기 위해 웨이크-업 신호(108)를 생성하도록 동작 가능하다. 하나의 실시예에서, 자체-타이밍형 논리 유닛(105)은 또한 게이팅된 바이어스 신호(109)를 가지는 노드를 게이팅되지 않은 바이어스 신호(106)를 가지는 노드와 단락시키기 위해 인에이블 신호(110)를 생성하도록 동작 가능하다.
하나의 실시예에서, 웨이크-업 신호(108)는 제 2 논리 유닛(101) 및 비교기(104)에 의해 수신된다. 하나의 실시예에서, 웨이크-업 신호(108)에 의해 제 2 논리 유닛은 게이팅된 바이어스 신호(109)의 신호 레벨을 제 2 사전결정된 신호를 통해 조정하게 된다. 하나의 실시예에서, 제 2 사전결정된 신호 레벨은 높은 전압 공급 레벨(VDD)로 세팅된다. 다른 실시예에서, 제 2 사전결정된 신호 레벨은 게이팅되지 않은 바이어스 신호의 레벨과 실질적으로 유사한 레벨로 세팅된다. 그와 같은 실시예에서, 게이팅된 바이어스 신호는 파워-다운 이벤트의 종료 시에 게이팅되지 않은 바이어스 신호(106)에 가까이(실질적으로 유사하게) 도달하도록 짧은 시간 기간 동안 높아지거나 낮아질 수 있는데 왜냐하면 게이팅된 바이어스 신호(109)는 VDD 레벨로부터 항상 게이팅되지 않은 바이어스 신호(106) 레벨로 낮아질 필요가 없기 때문이다.
하나의 실시예에서, 게이팅된 바이어스 신호(109)가 게이팅되지 않은 바이어스 신호(106)에 실질적으로 유사하다고 출력 신호(107)가 표시하고 있음을 자체-타이밍형 논리 유닛(105)이 결정한 후에 웨이크-업 신호(108)가 비교기(104)를 턴-오프한다. 비교기(104)로의 전력을 턴-오프함으로써, 장치(100)에 의해 발생되는 추가적인 전력 소모가 감소된다.
도 2(a)는 본 발명의 하나의 실시예에 따라, 도 1의 장치(100)를 통해 게이팅되지 않은 바이어스 신호(106)의 전압 레벨과 정합하도록 상승되어 있는 전압 레벨로 게이팅된 바이어스 신호(109)를 도시하는 파형도(200)이다. 이 실시예에서, 게이팅된 바이어스 신호(109)는 파워-다운 이벤트 동안 제 1 논리 유닛(103)에 의해 제 1 사전결정된 신호 레벨로 파킹된다. 그와 같은 실시예에서, 제 1 사전결정된 신호 레벨은 VSS이거나 게이팅되지 않은 바이어스 신호(106)의 레벨과 실질적으로 유사한 레벨이다.
하나의 실시예에서, 파워-다운 이벤트가 종료하면, 제 1 논리 유닛(103)은 턴-오프되어서 제 1 사전결정된 신호 레벨을 통해 게이팅된 바이어스 신호(109)의 신호 레벨을 조정하도록 더 이상 동작 가능하지 않다. 이 실시예에서, 파워-다운 이벤트의 종료 시에, 게이팅된 바이어스 신호(109)는 제 2 논리 유닛(101)에 의해 제 2 사전결정된 신호 레벨로 상승된다. 게이팅된 바이어스 신호(109)가 게이팅되지 않은 바이어스 신호(106)의 레벨에 실질적으로 유사한 레벨에 도달하면, 자체-타이밍형 논리 유닛(105)에 의해 게이팅 논리 유닛(102)은 게이팅된 바이어스 신호(109)를 가지는 노드를 게이팅되지 않은 바이어스 신호(106)를 가지는 노드로 단락시키게 된다. 상기 실시예에서, 제 2 사전결정된 신호 레벨은 제 1 사전결정된 신호 레벨을 초과한다. 게이팅된 바이어스 신호(109)를 가지는 노드가 게이팅되지 않은 바이어스 신호(106)를 가지는 노드에 단락된 후에, 아날로그 회로들(도 5의 503 내지 506을 참조하라)은 정상 모드에서 동작한다.
도 2(b)는 본 발명의 하나의 실시예에 따라, 장치(100)를 통해 게이팅되지 않은 바이어스 신호(106)의 전압 레벨과 정합하도록 낮아져 있는 전압 레벨로 게이팅된 바이어스 신호(109)를 도시하는 파형도(210)이다. 이 실시예에서, 게이팅된 바이어스 신호(109)를 가지는 노드는 파워-다운 이벤트 동안 제 1 논리 유닛(103)에 의해 제 1 사전결정된 신호 레벨로 파킹(즉, 세팅)된다. 그와 같은 실시예에서, 제 1 사전결정된 신호 레벨은 VDD이거나 게이팅되지 않은 바이어스 신호(106)의 레벨과 실질적으로 유사한 레벨이다.
하나의 실시예에서, 파워-다운 이벤트가 종료하면, 제 1 논리 유닛(103)은 턴-오프되어서 제 1 사전결정된 신호 레벨을 통해 게이팅된 바이어스 신호(109)의 신호 레벨을 조정하도록 더 이상 동작 가능하지 않다. 이 실시예에서, 파워-다운 이벤트의 종료 시에, 게이팅된 바이어스 신호(109)는 제 2 논리 유닛(101)에 의해 제 2 사전결정된 신호 레벨로 낮아진다. 게이팅된 바이어스 신호(109)가 게이팅되지 않은 바이어스 신호(106)의 레벨에 실질적으로 유사한 레벨에 도달하면, 자체-타이밍형 논리 유닛(105)에 의해 게이팅 논리 유닛(102)은 게이팅된 바이어스 신호(109)를 가지는 노드를 게이팅되지 않은 바이어스 신호(106)를 가지는 노드로 단락시키게 된다. 상기 실시예에서, 제 2 사전결정된 신호 레벨은 제 1 사전결정된 신호 레벨 미만이다. 게이팅된 바이어스 신호(109)를 가지는 노드가 게이팅되지 않은 바이어스 신호(106)를 가지는 노드에 단락될 때, 아날로그 회로들(도 5의 503 내지 506을 참조하라)은 정상 모드에서 동작한다.
도 3은 본 발명의 하나의 실시예에 따라, 게이팅된 바이어스 신호(109)를 웨이크-업하는 장치(100)의 세부적인 장치(300)를 도시한다. 장치(300)는 본 발명의 하나의 실시예에 따라, 자체-타이밍형 논리 유닛(105)의 논리 레벨 세부사항들을 도시한다. 하나의 실시예에서, 자체-타이밍형 논리 유닛(105)은 웨이크-업 회로(300)에 대한 초기 조건들을 셋업하기 위해 바이어스 인에이블 신호(301)를 수신하도록 동작 가능하다. 그와 같은 실시예에서, 바이어스 인에이블 신호(301)는 게이팅된 바이어스 신호(109)를 가지는 노드를 게이팅되지 않은 바이어스 신호(106)를 가지는 노드로 단락하기 위해서 자체-타이밍형 논리 유닛(105)을 리셋한다. 하나의 실시예에서, 바이어스 인에이블 신호(301)는 프로세서 리셋 신호이다.
하나의 실시예에서, 제 1 논리 유닛(103)은 파워-다운 신호(111)에 기초하여 턴-오프 및 턴-온되도록 동작 가능한 풀-다운 패스-게이트 트랜지스터(M2)를 포함한다. 제 1 논리 유닛(103)은 게이팅된 바이어스 신호를 가지는 노드를 제 1 사전결정된 신호 레벨로 파킹(세팅)한다. 도 3의 실시예에서, 제 1 사전결정된 신호는 VSS이다. 상술한 바와 같이, 다른 실시예들에서, 제 1 사전결정된 신호는 VSS 이외의 신호 레벨들로 세팅된다.
하나의 실시예에서, 게이팅 논리 유닛(102)은 게이팅된 바이어스 신호(109)를 가지는 노드를 게이팅되지 않은 바이어스 신호(106)를 가지는 노드와 단락시키기 위해 인에이블 신호(110)를 통해 동작 가능한 패스-게이트 트랜지스터(MI)를 포함한다. 하나의 실시예에서, 제 2 논리 유닛(101)은 VDD를 게이팅된 바이어스 신호(109)로 공급하기 위해 pullup_b 신호(302)를 통해 동작 가능한 풀-업 패스-게이트 트랜지스터(M3)를 포함한다. 이 실시예에서, 제 2 사전결정된 신호는 VDD로 세팅된다. 상술한 바와 같이, 다른 실시예들에서, 제 2 사전결정된 신호는 VDD 이외의 신호 레벨들로 세팅될 수 있다. 웨이크-업 회로(300)의 동작은 도 4를 참조하여 상세하게 논의된다.
도 4는 본 발명의 하나의 실시예에 따라, 도 3의 장치(300)와 연관되는 신호들의 타이밍도(400)이다. 참조 번호들(1 내지 7)은 본 발명의 하나의 실시예에 따라, 도 3의 장치의 신호들과 연관되는 시간에 따라 이벤트들의 시퀀스를 도시한다. 본 발명의 실시예들은 상기 이벤트들의 시퀀스로 제한되지 않는다. 바이어스 신호들을 고속으로 웨이크-업하는 동일한 목적을 성취하는 다른 실시예들은 후술되는 시퀀스와 상이한 시퀀스로 동작하도록 도 4에 기재된 유사한 신호들을 이용할 수 있다.
하나의 실시예에서, 참조 번호(1)에서, 바이어스 인에이블 신호(301)는 낮은 논리 값으로부터 높은 논리 값으로 천이하여 도 3의 장치(300)가 초기화되도록 한다. 이 초기화 프로세스로 인해 인에이블 신호(110)(반전 신호(110_b)로 도시됨)는 게이팅된 바이어스 신호(109)를 가지는 노드가 게이팅되지 않은 바이어스 신호(106)를 가지는 노드와 단락하게 된다. 그 시간 동안, pullup_b 신호(302)는 높은 논리 값으로 세팅되어 제 2 논리 유닛(101)이 턴-오프되도록 한다. 게이팅된 바이어스 신호(109)를 가지는 노드가 게이팅되지 않은 바이어스 신호(106)로 단락된 결과로서 양 신호들은 서로 동일하거나 실질적으로 유사해진다(즉, 서로에 대해 10% 내).
하나의 실시예에서, 참조 번호(2)에서 파워-다운 신호(111)의 낮은 논리 레벨로부터 높은 논리 레벨로의 천이에 의해 도시되는 파워-다운 이벤트가 시작된다. 파워-다운 신호(111)의 천이로 인해 자체-타이밍형 논리 유닛(105)은 인에이블 신호(110)를 통해 게이팅 논리 유닛(102)을 턴-오프하게 된다. 풀-다운 신호(111)로 인해 또한 제 1 논리 유닛(103)은 게이팅된 바이어스 신호(109)를 가지는 노드를 제 1 사전결정된 신호 레벨(401)로 파킹하게 된다.
하나의 실시예에서, 참조 번호(3)에서 파워-다운 신호(111)의 천이에 의해 도시되는 파워-다운 이벤트가 종료된다. 파워-다운 이벤트가 종료하면 자체-타이밍형 논리 유닛(105)은 제 2 논리 유닛(101)에 의한 제 2 사전결정된 신호 레벨을 통해 게이팅된 바이어스 신호(109)의 신호 레벨을 조정하게 된다.
하나의 실시예에서, 참조 번호 4에서 게이팅된 바이어스 신호(109)의 레벨은 게이팅된 바이어스 신호(109)가 게이팅되지 않은 바이어스 신호(106)의 레벨에 실질적으로 유사한(즉, 10% 내) 레벨에 도달할 때까지 제 2 사전결정된 신호(402)에 의해 상승된다.
하나의 실시예에서, 참조 번호(5)에서, 비교기(104)는 게이팅된 바이어스 신호(109)가 게이팅되지 않은 바이어스 신호(106)과 실질적으로 유사하다는 것을 표시하는 출력 신호(107)를 생성한다. 하나의 실시예에서, 참조 번호(6)에서, 출력 신호(107)에 의해 자체-타이밍형 논리 유닛(105)은 게이팅 논리 유닛(102)를 인에이블 신호(110)를 통해 인에이블(즉, 턴-온)하게 된다. 인에이블된 게이팅 논리 유닛(102)은 게이팅된 바이어스 신호(109)를 가지는 노드가 게이팅되지 않은 바이어스 신호(106)를 가지는 노드로 단락시키도록 한다.
하나의 실시예에서, 참조 번호(7)에서, 자체-타이밍형 논리 유닛(105)은 웨이크-업 신호(pullup_b(302))를 갱신하고, 갱신된 웨이크-업 신호는 차례로 제 2 논리 유닛(101)을 턴-오프시킨다. 이 때, 비교기(104)는 전력 소모를 절약하기 위해 또한 턴-오프된다. 게이팅된 바이어스 신호(109)는 그 후에 하류의 아날로그 회로들(도 5의 503 및 506을 참조하라)을 웨이크-업시켜서 정상적으로 동작하게 한다.
도 5는 본 발명의 하나의 실시예에 따라, 게이팅된 바이어스 신호(109)의 고속 웨이크-업을 위한 장치(100)(고속 웨이크-업 유닛)를 구비하는 프로세서(500)이다. 이 실시예에서, 마스터 지연 고정 루프(master delay locked loop; DLL)는 게이팅되지 않은 바이어스 신호(106)를 생성하기 위한 1차 회로(501)이다. 본 실시예가 1차 회로(501)로서 마스터 DLL을 논의할지라도, 게이팅되지 않은 바이어스 신호(106)를 생성하기 위해 다른 바이어스 생성기들이 이용될 수 있다.
하나의 실시예에서, 게이팅되지 않은 바이어스 신호(106)는 아날로그 회로들(502 내지 506)로 공급된다. 하나의 실시예에서, 아날로그 회로(502)는 프로세서(500)가 파워-다운 상태로 될 때 턴-오프될 수 없는 위상 보간기이다. 이의 원인은, 프로세서가 프로세서의 파워-다운과 관련된 문제들 없이 적절히 웨이크-업되고 기능할 수 있도록 어떤 아날로그 회로들은 심지어 프로세서(500)가 파워-다운 상태(비활성 상태)로 들어갈 때조차도 동작 상태를 유지할 필요가 있기 때문이다.
하나의 실시예에서, 고속 웨이크-업 유닛(100)은 슬레이브 지연 라인, 위상 보간기들, 및 증폭기들을 포함하는 하류의 아날로그 회로들(503 내지 506)에 대해 게이팅된 바이어스 신호(109)를 생성하도록 동작 가능하다. 이 하류의 아날로그 회로들은 프로세서(500)가 파워-다운 상태로 들어갈 때 턴-오프되도록 동작 가능하다. 그러나, 프로세서가 파워-다운 상태로부터 웨이크-업되면, 고속 웨이크-업 회로(100)는 게이팅되지 않은 바이어스 신호 레벨(106)과 실질적으로 동일한 레벨의 게이팅된 바이어스 신호(109)를 제공하도록 동작 가능하다. 하나의 실시예에서, 고속 웨이크-업 회로(100)는 1ns의 시간 내에 게이팅되지 않은 바이어스 신호(106)의 레벨과 실질적으로 동일한 레벨의 게이팅된 바이어스 신호(109)를 제공하도록 동작 가능하다.
도 6은 본 발명의 하나의 실시예에 따라, 아날로그 바이어스 신호의 고속 웨이크-업을 위한 방법의 흐름도(600)이다. 흐름도(600)는 도 1 내지 도 5를 참조하여 기술된다. 블록 601에서, 제 1 논리 유닛(103)은 파워-다운 이벤트에 응답하여 제 1 사전결정된 신호(401)를 통해 게이팅된 바이어스 신호(109)의 신호 레벨을 조정한다. 블록 602에서, 비교기(104)는 파워-다운 이벤트의 종료 시에, 게이팅되지 않은 바이어스 신호(106)를 게이팅된 바이어스 신호(109)와 비교하여 비교 결과를 표시하는 출력 신호(107)를 생성한다. 블록 603에서, 제 2 논리 유닛(101)은 파워-다운 이벤트의 종료 및 출력 신호(107)에 응답하여 제 2 사전결정된 신호(402)를 통해 게이팅된 바이어스 신호(109)의 신호 레벨을 조정한다.
블록 604에서, 자체-타이밍형 논리 유닛(105)은 비교기(104)로부터의 출력 신호(107)에 응답하여 제 2 논리 유닛(101)을 불능화한다. 블록 605에서, 자체-타이밍형 논리 유닛(105)에 의해 게이팅 논리 유닛(102)은 상기 불능화에 응답하여 게이팅되지 않은 바이어스 신호(106)를 가지는 노드를 제 2 사전결정된 신호에 의해 조정되는 게이팅된 바이어스 신호(109)를 가지는 노드로 단락시키게 되고, 여기서 게이팅되지 않은 바이어스 신호(106)를 가지는 노드를 게이팅된 바이어스 신호(109)를 가지는 노드로 단락시키는 것은 제 2 사전결정된 신호(402)에 의해 공급되는 게이팅된 바이어스 신호(109)가 게이팅되지 않은 바이어스 신호(106)와 실질적으로 동일하다는 것을 표시하는 비교기(104)로부터의 출력 신호(107)의 천이에 응답하는 것이다.
실시예들의 요소들은 또한 컴퓨터 수행 가능 명령들을 저장하기 위해 기계 판독 가능 저장 매체로서 제공된다. 예를 들어, 도 6에 논의되는 바와 같이 파워-다운 이벤트가 종료된 후에 게이팅된 바이어스 신호를 생성하는 방법은 기계 판독 가능 매체 상에 저장된 컴퓨터 수행 가능 명령들을 통해 프로그램 가능하다. 하나의 실시예에서, 기계 판독 가능 저장 매체는 플래시 메모리, 광 디스크들, CD-ROM들, DVD-ROM들, RAM들, EPROM들, EEPROM들, 자기 또는 광학 카드들, 또는 전자 또는 컴퓨터 수행 가능 명령들을 저장하는데 적합한 다른 유형의 기계 판독 가능 저장 매체를 포함할 수 있으나, 이로 제한되는 것은 아니다. 예를 들어, 본 발명의 실시예들은 통신 링크(예를 들어 모뎀 또는 네트워크 접속)를 통해 원격 컴퓨터(예를 들어, 서버)로부터 요청하는 컴퓨터(예를 들어 클라이언트)로 데이터 신호들로 전송될 수 있는 컴퓨터 프로그램으로서 다운로드될 수 있다.
본 발명의 명세서에서 “실시예”, “하나의 실시예”, “일부 실시예들”, 또는 “다른 실시예들”이라는 언급은 실시예들과 관련되어 기술되는 특정한 특징, 구조 또는 특성이 적어도 일부 실시예들에 포함되는 것을 의미하지, 반드시 모든 실시예들에 포함되는 것을 의미하지 않는다. “실시예”, “하나의 실시예”, 또는 “일부 실시예들”이 다양하게 등장하는 것이 반드시 모두 동일한 실시예들을 언급하는 것은 아니다. 명세서가 “may”, “might”, 또는 “could”가 포함되어야 하는 구성요소, 특징, 구조 또는 특성을 진술할지라도, 그러한 특정한 구성요소, 특징, 구조, 또는 특성이 포함될 필요는 없다. 명세서 또는 청구항이 “하나” 또는 “하나의” 요소라 언급할지라도, 이것은 단 하나의 요소만이 있음을 의미하는 것은 아니다. 명세서 또는 청구항들이 “추가적인” 요소를 언급할지라도, 이것은 하나 이상의 추가적인 요소가 있음을 배제하지 않는다.
본 발명이 본 발명의 특정한 실시예들과 함께 기술되었을지라도, 상기 설명을 고려하면 당업자에게는 그러한 실시예들의 많은 대안들, 수정들, 및 변형들이 자명할 것이다. 예를 들어, 자체-타이밍형 논리 유닛(105)은 도 5 및 도 6에서 논의된 방법의 기능을 달성하기 위해 도 3에 도시된 것보다 더 적거나 더 많은 논리 게이트들로 구현될 수 있다. 유사하게, 도 3에서의 패스-게이트들(M1 내지 M3)은 PMOS 기반 패스-게이트들 또는 NMOS 및 PMOS 기반 패스-게이트들의 결합체로 대체될 수 있다.
하나의 실시예에서, 지연 파워-다운 신호(111)는 인에이블 신호(110)를 생성하여 게이팅 논리 유닛(102)를 턴-오프시키기 위해 제 1 논리 유닛(103)에 입력되어 자체-타이밍형 논리 회로(105)에 충분한 시간을 제공한다. 용어 ‘충분한 시간’은 제 1 논리 유닛(103)이 턴-온되어 게이팅된 바이어스 신호(109)를 가지는 노드를 제 1 사전결정된 신호 레벨로 파킹(즉, 세팅)하기 전에 게이팅 논리 유닛(102)을 턴-오프하는데 충분히 긴 시간 지연을 칭한다. 대안의 실시예에서, 자체-타이밍형 논리 유닛(105)은 인에이블 신호(110)로 하여금 파워-다운 신호(111)가 제 1 논리 유닛(103)를 턴-온하기 전에 도달하도록 하기 위해 파워-다운 신호(111)의 지연 버전을 생성하도록 동작 가능하다.
마찬가지로, 하나의 실시예에서, 게이팅된 바이어스 신호는 게이팅 논리 유닛 대신 단일 이득 연산 증폭기(operational amplifier; OP AMP)를 통해 게이팅되지 않은 바이어스 신호를 이용하여 생성된다. 단일 이득 OP AMP는 게이팅되지 않은 바이어스 신호 및 게이팅된 바이어스 신호를 입력들로 수신하도록 동작할 수 있고 여기서 게이팅된 바이어스 신호는 OP AMP의 출력이다. 그와 같은 실시예에서, 단위 이득 OP AMP는 파워-다운 이벤트 동안 불능화되고 게이팅된 바이어스 신호를 가지는 노드는 제 1 논리 유닛(103)에 의해 제 1 사전결정된 신호(401)로 파킹(세팅)된다. 파워-업 동안, 단일 이득 OP AMP가 턴-온된다. 일반적으로, 단일 이득 OP AMP는 수 마이크로초로 웨이크-업된다. 하나의 실시예에서, 단위 이득 OP AMP의 느린 웨이크-업을 극복하기 위해, 게이팅된 바이어스 신호를 가지는 노드는 OP AMP가 완전히 웨이크-업될 때까지 패스-게이트 트랜지스터를 통해 게이팅되지 않은 바이어스 신호를 가지는 노드로 단락된다. 그와 같은 실시예에서, 하류의 아날로그 회로들(503 내지 506)은 OP AMP가 완전히 웨이크-업될 때까지 단락된 게이팅된 바이어스 신호를 가지는 노드를 통해 동작하기 시작하여 더 정확한 게이팅된 바이어스 신호를 제공한다.
본 발명의 실시예들은 부가된 청구항들의 광의의 범위 내에 해당하는 모든 그러한 대안들, 수정들, 및 변형들을 포함하도록 의도된다.

Claims (20)

  1. 파워-다운 이벤트에 응답하여 제 1 사전결정된(predetermined) 신호를 통해 게이팅된 바이어스 신호의 신호 레벨을 조정하도록 동작 가능한 제 1 논리 유닛과,
    상기 게이팅된 바이어스 신호를 게이팅되지 않은 바이어스 신호와 비교하도록 동작 가능하고, 비교 결과를 나타내는 출력 신호를 생성하도록 동작 가능한 비교기와,
    상기 비교기와 결합되고 상기 파워-다운 이벤트의 종료 및 상기 출력 신호에 응답하여 웨이크-업 신호를 생성하도록 동작 가능한 자체-타이밍형 논리 유닛(a self-timed logic unit)을 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 웨이크-업 신호에 응답하여 제 2 사전결정된 신호를 통해 상기 게이팅된 바이어스 신호의 신호 레벨을 조정하도록 동작 가능한 제 2 논리 유닛을 더 포함하는
    장치.

  3. 제 2 항에 있어서,
    상기 자체-타이밍형 논리 유닛은 상기 파워-다운 이벤트의 종료 이후에 그리고 상기 게이팅된 바이어스 신호가 상기 게이팅되지 않은 바이어스 신호와 실질적으로 동일함을 표시하는 출력 신호에 응답하여 상기 제 2 논리 유닛을 턴-오프하도록 동작 가능한
    장치.
  4. 제 2 항에 있어서,
    상기 제 1 사전결정된 신호는 접지 신호 레벨과 실질적으로 동일한 제 1 신호 레벨을 가지고, 상기 제 2 사전결정된 신호는 공급 신호 레벨과 실질적으로 동일한 제 2 신호 레벨을 가지는
    장치.
  5. 제 2 항에 있어서,
    상기 제 1 사전결정된 신호 및 상기 제 2 사전결정된 신호는 상기 게이팅되지 않은 바이어스 신호의 신호 레벨과 실질적으로 동일한 신호 레벨들을 가지는
    장치.
  6. 제 1 항에 있어서,
    상기 비교기에 결합되고 상기 파워-다운 이벤트의 종료 시에 상기 자체-타이밍형 논리 유닛을 통해 상기 게이팅되지 않은 바이어스 신호를 가지는 제 1 노드를 상기 게이팅된 바이어스 신호를 가지는 제 2 노드에 단락(short)시키도록 동작 가능한 게이팅 논리 유닛을 더 포함하는
    장치.
  7. 제 6 항에 있어서,
    상기 자체-타이밍형 논리 유닛은 상기 파워-다운 이벤트 및 상기 비교기로부터의 출력 신호에 응답하여 상기 게이팅 논리 유닛을 턴-오프하도록 동작 가능한
    장치.
  8. 제 1 항에 있어서,
    상기 자체-타이밍형 논리 유닛은 상기 게이팅된 바이어스 신호가 상기 게이팅되지 않은 바이어스 신호와 실질적으로 동일하다고 표시하는 출력 신호에 응답하여 상기 비교기를 턴-오프하도록 동작 가능한
    장치.
  9. 제 1 항에 있어서,
    상기 제 1 논리 유닛은 상기 파워-다운 이벤트를 표시하는 신호를 수신하도록 동작 가능한 패스-게이트 트랜지스터(a pass-gate transistor)를 포함하고, 상기 제 1 논리 유닛은 상기 파워-다운 이벤트의 종료를 표시하는 신호를 통해 턴-오프되도록 동작 가능한
    장치.
  10. 제 1 논리 유닛에 의해, 파워-다운 이벤트에 응답하여 제 1 사전결정된 신호를 통해, 게이팅된 바이어스 신호의 신호 레벨을 조정하는 단계와,
    상기 파워-다운 이벤트의 종료 시에 비교기를 통해, 게이팅되지 않은 바이어스 신호를 상기 게이팅된 바이어스 신호와 비교하여 비교 결과를 표시하는 출력 신호를 생성하는 단계를 포함하는
    방법.
  11. 제 10 항에 있어서,
    제 2 논리 유닛에 의해, 상기 파워-다운 이벤트의 종료 및 상기 출력 신호에 응답하여 제 2 사전결정된 신호를 통해, 상기 게이팅된 바이어스 신호의 신호 레벨을 조정하는 단계와,
    상기 비교기로부터의 출력 신호에 응답하여 상기 제 2 논리 유닛을 불능화하는 단계와,
    상기 불능화에 응답하여, 상기 제 2 사전결정된 신호를 통해, 상기 게이팅되지 않은 바이어스 신호를 가지는 제 1 노드를 조정된 상기 게이팅된 바이어스 신호를 가지는 제 2 노드로 단락시키는 단계를 더 포함하는
    방법.
  12. 제 11 항에 있어서,
    상기 제 2 논리 유닛을 불능화하는 단계는,
    상기 제 2 사전결정된 신호에 의해 조정된 상기 게이팅된 바이어스 신호가 상기 게이팅되지 않은 바이어스 신호와 실질적으로 동일하다고 표시하는 상기 비교기로부터의 출력 신호의 천이를 결정하는 단계와,
    상기 결정에 응답하여 상기 비교기를 턴-오프하는 단계를 더 포함하는
    방법.
  13. 제 11 항에 있어서,
    상기 게이팅되지 않은 바이어스 신호를 가지는 제 1 노드를 상기 게이팅된 바이어스 신호를 가지는 제 2 노드로 단락시키는 단계는 상기 제 2 사전결정된 신호에 의해 조정된 상기 게이팅된 바이어스 신호가 상기 게이팅되지 않은 바이어스 신호와 실질적으로 동일하다고 표시하는 상기 비교기로부터의 출력 신호의 천이에 응답하는 것인
    방법.
  14. 제 11 항에 있어서,
    상기 제 1 사전결정된 신호는 접지 신호 레벨과 실질적으로 동일한 제 1 신호 레벨을 가지고, 상기 제 2 사전결정된 신호는 공급 신호 레벨과 실질적으로 동일한 제 2 신호 레벨을 가지는
    방법.
  15. 게이팅되지 않은 바이어스 신호를 생성하도록 동작 가능한 제 1 회로와,
    상기 제 1 회로와 결합되고 게이팅된 바이어스 신호를 생성하도록 동작 가능한 제 2 회로를 포함하되, 상기 제 2 회로는,
    파워-다운 이벤트에 응답하여 제 1 사전결정된 신호를 통해 상기 게이팅된 바이어스 신호의 신호 레벨을 조정하도록 동작 가능한 제 1 논리 유닛과,
    상기 게이팅된 바이어스 신호를 상기 게이팅되지 않은 바이어스 신호와 비교하도록 동작 가능하고, 비교 결과를 나타내는 출력 신호를 생성하도록 동작 가능한 비교기와,
    상기 비교기와 결합되고 상기 파워-다운 이벤트의 종료 및 상기 출력 신호에 응답하여 웨이크-업 신호를 생성하도록 동작 가능한 자체-타이밍형 논리 유닛을 포함하는
    프로세서.
  16. 제 15 항에 있어서,
    상기 제 2 회로는 상기 웨이크-업 신호에 응답하여 제 2 사전결정된 신호를 통해 상기 게이팅된 바이어스 신호의 신호 레벨을 조정하도록 동작 가능한 제 2 논리 유닛을 더 포함하는
    프로세서.
  17. 제 16 항에 있어서,
    상기 제 1 사전결정된 신호는 접지 신호 레벨과 실질적으로 동일한 제 1 신호 레벨을 가지고, 상기 제 2 사전결정된 신호는 공급 신호 레벨과 실질적으로 동일한 제 2 신호 레벨을 가지는
    프로세서.
  18. 제 15 항에 있어서,
    상기 제 2 회로는, 상기 비교기에 결합되고 상기 파워-다운 이벤트의 종료 시에 상기 자체-타이밍형 논리 유닛을 통해 상기 게이팅되지 않은 바이어스 신호를 가지는 제 1 노드를 상기 게이팅된 바이어스 신호를 가지는 제 2 노드로 단락시키도록 동작 가능한 게이팅 논리 유닛을 더 포함하는
    프로세서.
  19. 제 15 항에 있어서,
    상기 자체-타이밍형 논리 유닛은 상기 파워-다운 이벤트 및 상기 비교기로부터의 출력 신호에 응답하여 상기 게이팅 논리 유닛을 턴-오프하도록 동작 가능한
    프로세서.
  20. 제 15 항에 있어서,
    상기 제 1 회로는 마스터 지연 고정 루프 회로(a master delay-locked-loop circuit)이고, 상기 프로세서는 상기 제 2 회로로부터 상기 게이팅된 바이어스 신호를 수신하도록 동작 가능한 제 3 회로를 더 포함하는
    프로세서.
KR1020137004323A 2010-07-21 2011-07-11 아날로그 바이어스들의 고속 웨이크-업을 위한 방법 및 장치 KR101471313B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/840,691 2010-07-21
US12/840,691 US8350610B2 (en) 2010-07-21 2010-07-21 Method and apparatus for fast wake-up of analog biases
PCT/US2011/043514 WO2012012211A2 (en) 2010-07-21 2011-07-11 A method and apparatus for fast wake-up of analog biases

Publications (2)

Publication Number Publication Date
KR20130041238A true KR20130041238A (ko) 2013-04-24
KR101471313B1 KR101471313B1 (ko) 2014-12-10

Family

ID=45493110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137004323A KR101471313B1 (ko) 2010-07-21 2011-07-11 아날로그 바이어스들의 고속 웨이크-업을 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US8350610B2 (ko)
KR (1) KR101471313B1 (ko)
CN (3) CN106027007B (ko)
DE (1) DE112011102403B4 (ko)
TW (1) TWI516901B (ko)
WO (1) WO2012012211A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI568182B (zh) * 2012-03-09 2017-01-21 鈺創科技股份有限公司 輸入接收電路及其操作方法
CN104539272A (zh) * 2014-11-27 2015-04-22 英业达科技有限公司 具有唤醒电路的计算器系统
CN108811047A (zh) * 2017-04-26 2018-11-13 华为技术有限公司 无线接入点、终端设备及无线接入点唤醒终端设备的方法
TWI740764B (zh) * 2020-12-31 2021-09-21 新唐科技股份有限公司 信號產生電路及操作系統

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581206A (en) * 1995-07-28 1996-12-03 Micron Quantum Devices, Inc. Power level detection circuit
US5892381A (en) 1997-06-03 1999-04-06 Motorola, Inc. Fast start-up circuit
US6081558A (en) * 1997-08-20 2000-06-27 Integration Associates, Inc. Apparatus and method for low power operation with high sensitivity in a communications receiver
US5914681A (en) 1997-10-02 1999-06-22 Burr-Brown Corporation Fast wakeup biasing circuit for analog-to-digital converter
US6459306B1 (en) * 1999-07-22 2002-10-01 Lucent Technologies Inc. Low power differential comparator with stable hysteresis
JP4310026B2 (ja) * 2000-05-22 2009-08-05 Ｏｋｉセミコンダクタ株式会社 比較回路及び復調回路
CN2526917Y (zh) * 2001-10-09 2002-12-18 友碁科技股份有限公司 具有睡眠/唤醒功能的无线鼠标指标器
US20040212421A1 (en) 2003-02-25 2004-10-28 Junichi Naka Standard voltage generation circuit
US7184799B1 (en) 2003-05-14 2007-02-27 Marvell International Ltd. Method and apparatus for reducing wake up time of a powered down device
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
US7577053B2 (en) * 2006-11-13 2009-08-18 Qimonda North America Corp. Memory including deep power down mode
US7932641B2 (en) * 2007-06-11 2011-04-26 International Business Machines Corporation Low voltage head room detection for reliable start-up of self-biased analog circuits
US7795935B2 (en) 2007-09-29 2010-09-14 Intel Corporation Bias signal delivery
US7746135B2 (en) * 2007-09-29 2010-06-29 Intel Corporation Wake-up circuit
US7714618B2 (en) * 2007-12-13 2010-05-11 Macronix International Co. Ltd Output driver circuit with output preset circuit and controlling method thereof having lower power consumption
CN101470501B (zh) * 2007-12-26 2010-12-15 珠海中慧微电子有限公司 一种延时复位控制电路及方法
CN201142006Y (zh) * 2008-01-08 2008-10-29 硕呈科技股份有限公司 待命模式的电源变动唤醒装置

Also Published As

Publication number Publication date
DE112011102403B4 (de) 2016-01-21
CN103004090A (zh) 2013-03-27
CN106027007B (zh) 2019-12-13
US8350610B2 (en) 2013-01-08
US20120019285A1 (en) 2012-01-26
KR101471313B1 (ko) 2014-12-10
DE112011102403T5 (de) 2013-07-25
CN106027007A (zh) 2016-10-12
TW201214092A (en) 2012-04-01
TWI516901B (zh) 2016-01-11
CN202351785U (zh) 2012-07-25
WO2012012211A2 (en) 2012-01-26
WO2012012211A3 (en) 2012-04-05
CN103004090B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
KR101364795B1 (ko) 저전력 슬립 모드 동작을 갖는 파워 업 회로
US9270270B2 (en) Clock gating circuit for reducing dynamic power
KR100487536B1 (ko) 파워-온 리셋 회로
US8476930B2 (en) Level shifter with embedded logic and low minimum voltage
US11567516B2 (en) Power management circuit and method for integrated circuit having multiple power domains
US20160191041A1 (en) Circuit and Method for Power-On Reset of an Integrated Circuit
JP2015133756A (ja) 遅延ロックループ及び位相ロックループに関する方法及び装置
KR101471313B1 (ko) 아날로그 바이어스들의 고속 웨이크-업을 위한 방법 및 장치
US12088300B2 (en) Duty-cycle correction and related devices, apparatuses, and methods
US6411152B1 (en) Conditional clock buffer circuit
US7142024B2 (en) Power on reset circuit
US8514645B2 (en) Current-mode sense amplifier for high-speed sensing
US6941526B2 (en) Low power buffer implementation
US9479151B2 (en) Apparatuses and methods for controlling delay circuits during an idle state to reduce degradation of an electrical characteristic
US6781428B2 (en) Input circuit with switched reference signals
CN111092613A (zh) 上电重置电路与相关的重置方法
JP3501278B2 (ja) 半導体記憶装置
US20160134264A1 (en) Meta-stability prevention for oscillators
JPH1075169A (ja) 低消費電流プルアップ／プルダウン回路
KR20070101049A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20130220

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140424

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181129

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200914