CN202351785U - 用于偏压信号的快速唤醒的装置和处理器 - Google Patents

用于偏压信号的快速唤醒的装置和处理器 Download PDF

Info

Publication number
CN202351785U
CN202351785U CN2011202596228U CN201120259622U CN202351785U CN 202351785 U CN202351785 U CN 202351785U CN 2011202596228 U CN2011202596228 U CN 2011202596228U CN 201120259622 U CN201120259622 U CN 201120259622U CN 202351785 U CN202351785 U CN 202351785U
Authority
CN
China
Prior art keywords
bias voltage
signal
voltage signal
gating
logical block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011202596228U
Other languages
English (en)
Inventor
P·莫萨利坎蒂
H·斯里达拉恩
J·施奈德
P·格吕尔
N·A·库尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of CN202351785U publication Critical patent/CN202351785U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本文描述了用于偏压信号的快速唤醒的装置和处理器。该装置包括第一逻辑单元，用于响应于下电事件，而通过第一预定信号来调节选通偏压信号的信号电平；比较器，用于将所述选通偏压信号与非选通偏压信号进行比较，并且用于产生指示比较结果的输出信号；以及自计时逻辑单元，其耦合到所述比较器，并且用于响应于所述下电事件结束和所述输出信号而产生唤醒信号。

Description

用于偏压信号的快速唤醒的装置和处理器
技术领域
本发明的实施例总体上涉及处理器领域。更具体地，本发明的实施例涉及用于提高模拟偏压信号的唤醒速度的方法和装置。 
背景技术
随着处理器的功耗正成为处理器性能的重要方面，处理器中的非激活电路被关闭以便节约处理器的功耗。通过将去往非激活数字电路的晶体管门的信号设置为使得这些数字电路的晶体管断开的电平，可以容易地关闭这种电路。通过简单地将去往这种电路的晶体管门的信号设置为高于晶体管阈值电压电平的电平，可以快速地打开这些数字电路。 
相反地，当模拟电路不需要被快速唤醒或处于工作状态时，通常关闭这种模拟电路。与打开数字电路相比，由于模拟电路的模拟偏压信号需用较长时间设置到其被设计的偏压电平，所以打开模拟电路是很长的过程。例如可以在约数皮秒或更短时间内将数字电路从非激活状态(例如下电状态)唤醒到激活状态(例如上电状态)，而模拟电路可能需用几百纳秒从非激活状态(例如下电状态)唤醒到激活状态(例如上电状态)。尽管当模拟电路为非激活时关闭模拟电路而实现电力节约，但模拟偏压信号与数字信号相比的较长唤醒时间仍可能降低总体的处理器性能。 
实用新型内容
与数字电路相比，以偏压信号工作的模拟电路要用较长时间从非激活状态(例如下电状态)唤醒到激活状态(例如上电状态)，因此降低了具有这种模拟电路的处理器或系统的总体性能。 
本文中的实施例解决了上述技术问题。因此，本文描述了一种用于偏压信号的快速唤醒的装置，包括：第一逻辑单元，用于响应于下电事件，而通过第一预定信号来调节选通偏压信号的信号电平；比较器，用于将所 述选通偏压信号与非选通偏压信号进行比较，并且用于产生指示比较结果的输出信号；以及自计时逻辑单元，其耦合到所述比较器，并且用于响应于所述下电事件结束和所述输出信号而产生唤醒信号。 
本文还描述了一种用于偏压信号的快速唤醒的处理器，包括：第一电路，用于产生非选通偏压信号；以及第二电路，其耦合到所述第一电路并且用于产生选通偏压信号，所述第二电路包括：第一逻辑单元，用于响应于下电事件，而通过第一预定信号来调节所述选通偏压信号的信号电平；比较器，用于将所述选通偏压信号与所述非选通偏压信号进行比较，并且用于产生指示比较结果的输出信号；以及自计时逻辑单元，其耦合到所述比较器，并且用于响应于所述下电事件结束和所述输出信号而产生唤醒信号。 
上述装置和处理器通过以最小延迟唤醒所述模拟电路使用的偏压信号来加快所述模拟电路的唤醒时间，由此提高了具有所述处理器的系统的总体性能。 
附图说明
根据下文给出的详细描述并且根据本发明的各个实施例的附图，将更完整地理解本发明的实施例，然而，所述详细描述和附图不应当被视为将本发明限制于特定实施例，而是仅用于解释和理解。 
图1示出根据本发明一个实施例的用于唤醒选通模拟偏压信号的块级装置。 
图2A是示出根据本发明一个实施例的选通模拟偏压信号的波形，其中所述选通模拟偏压信号的电压电平通过所述块级装置被升高以匹配非选通模拟偏压信号的电压电平。 
图2B是示出根据本发明一个实施例的选通模拟偏压信号的波形，其中所述选通模拟偏压信号的电压电平通过所述块级装置被降低以匹配非选通模拟偏压信号的电压电平。 
图3示出根据本发明一个实施例的用于唤醒选通模拟偏压信号的块级装置的详细示图。 
图4是根据本发明一个实施例的块级装置详细示图的信号时序图。 
图5是根据本发明一个实施例的、具有用于选通模拟偏压信号快速唤醒的装置的处理器。 
图6是根据本发明一个实施例的用于模拟偏压信号快速唤醒的方法的流程图。 
具体实施方式
本发明的实施例涉及用于模拟偏压信号从非激活状态(例如下电状态)到激活状态(例如上电状态)的快速唤醒的方法和装置。 
在一个实施例中，在接收选通模拟偏压信号的模拟电路正常工作期间，将具有选通模拟偏压信号的节点短接到具有非选通模拟偏压信号的节点。在一个实施例中，在下电事件期间，当处理器或模拟电路被信号通知关闭(例如非激活状态)或在低功耗状态工作时，选通模拟偏压信号不再短接到非选通模拟偏压信号。在这种实施例中，选通模拟偏压信号停驻(park)为第一预定信号电平以使得接收选通模拟偏压信号的模拟电路关闭。 
此处的术语停驻是指将具有信号的节点设置成另一信号电平。例如，将具有选通模拟偏压信号的节点停驻(即设置)为第一预定信号电平和/或第二预定信号电平。 
在一个实施例中，在下电事件结束后，当处理器或模拟电路被信号通知打开(例如激活状态)且正常工作时，选通模拟偏压信号上拉或下拉到第二预定信号。在这种实施例中，当选通模拟偏压信号接近非选通模拟偏压信号的电平时，具有选通模拟偏压信号的节点短接到具有非选通模拟偏压信号的节点。 
以上的实施例允许选通模拟偏压信号以快速的方式唤醒到非选通模拟偏压信号的电平，以使得快速地打开接收选通偏压信号的模拟电路。例如，与不用这种模拟电路快速唤醒的实施例情况下的几微秒相比，模拟电路通过本文讨论的实施例在少于10纳秒内唤醒。下面参考图1-6，描述以上实施例的细节。 
在以下的描述中，将术语选通模拟偏压信号和非选通模拟偏压信号简称为选通偏压信号和非选通偏压信号。通过诸如带隙电路、电阻分压器、电流镜等的参考信号发生器来产生非选通偏压信号。 
在以下的描述中，讨论诸多细节以提供对本发明实施例的更全面的解释。然而，对于本领域技术人员将显而易见的是，本发明的实施例可以在没有这些具体细节的情况下实行。在其它示例中，以框图形式而不是细节形式示出众所周知的结构和设备，以免模糊使本发明的实施例。 
注意，在实施例的对应附图中，用线表示信号。一些线可以较粗，用来指示有较多的组成信号路径，和/或在一个或多个末端具有箭头，用来指示主要信息流方向。这些指示并不意图是限制性的。相反，可以结合一个或多个示例性实施例使用这些线，以便于更容易理解电路或逻辑单元。按照设计需要或偏好所规定的任何表示的信号线，都可以实际地包括可以在任一方向流动的一个或多个信号，并且都可以用诸如差分对、单端等的任何合适类型的信号方案来实现。 
图1示出根据本发明一个实施例的用于唤醒选通偏压信号109的块级装置100。在一个实施例中，装置100包括选通逻辑单元102，用于响应于使能信号110而将具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点。在一个实施例中，选通逻辑单元102包括旁路闸门(pass-gate)晶体管。在一个实施例中，选通偏压信号109和非选通偏压信号106被输入到比较器104。在一个实施例中，比较器104用于根据选通偏压信号109与非选通偏压信号106的比较来产生输出信号107。当选通偏压信号109和非选通偏压信号106的信号电平相互交叉或具有彼此基本相似的电平时，输出信号107从逻辑低电平转变到逻辑高电平或者反之从逻辑高电平转变到逻辑低电平。 
此处的措辞基本相似或措辞接近表示在信号电平方面两个信号彼此相差在10％以内。在一些实施例中，两个信号彼此相差可以大于10％而小于25％，并仍然被认为彼此基本相似和/或接近。 
在一个实施例中，当选通偏压信号109高于非选通偏压信号106时，来自比较器104的输出信号107从低电平信号转变到高电平信号。在另一个实施例中，输出信号107可以不同地转变以示出选通偏压信号109和非选通偏压信号106的电平在时域相互交叉。在一个实施例中，比较器104是单级差分放大器。在其它实施例中，比较器104包括多级放大器。 
在一个实施例中，选通偏压信号109通过第一逻辑单元103被停驻(即 设置)为第一预定信号。在一个实施例中，第一逻辑单元103用于接收指示下电事件的下电信号111，然后将选通偏压信号109停驻为第一预定信号电平。下电事件是指处理器关闭对其大多数电路的电力以节约功耗的状态。下电状态在此处也称为非激活状态。 
在一个实施例中，将第一预定信号电平设置为低电压供电电平(VSS)。在另一个实施例中，将第一预定信号电平设置为与非选通偏压信号106的电平基本相似的电平。在这种实施例中，由于选通偏压信号109不必从VSS电平一直升高到非选通偏压信号106的电平，所以选通偏压信号109可以在下电事件结束时在短时间段内升高或降低为接近(即基本相似于)非选通偏压信号106的电平。如上文所提及的，此处的措辞基本相似表示两个信号(即选通偏压信号和非选通偏压信号)在信号电平方面彼此相差在10％以内。 
在一个实施例中，输出信号107和下电信号111被输入到自计时逻辑单元105。在一个实施例中，自计时逻辑单元105用于产生唤醒信号108以在(由下电信号111指示的)下电事件结束后唤醒选通偏压信号109。在一个实施例中，自计时逻辑单元105还用于产生使能信号110，以将具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点。 
在一个实施例中，唤醒信号108被第二逻辑单元101和比较器104接收。在一个实施例中，唤醒信号108使得第二逻辑单元通过第二预定信号来调节选通偏压信号109的信号电平。在一个实施例中，第二预定信号被设置为高电压供电电平(VDD)。在另一个实施例中，第二预定信号被设置为与非选通偏压信号的电平基本相似的电平。在这种实施例中，由于选通偏压信号109不必从VDD电平一直降低到非选通偏压信号106的电平，所以选通偏压信号可以在下电事件结束时在短时间段内升高或降低到接近(即基本相似于)非选通偏压信号106的电平。 
在一个实施例中，在自计时逻辑105确定输出信号107指示选通偏压信号109与非选通偏压信号106基本相似之后，唤醒信号108关闭比较器104。通过关闭对比较器104的电力，降低了由装置100引起的额外功耗。 
图2A是示出根据本发明一个实施例的选通偏压信号109的波形200，其中选通偏压信号109的电压电平通过图1的装置100被升高以匹配非选 通偏压信号106的电压电平。在该实施例中，在下电事件期间，通过第一逻辑单元103将选通偏压信号109停驻为第一预定信号电平。在这种实施例中，第一预定信号电平为VSS或与非选通偏压信号106的电平基本相似的电平。 
在一个实施例中，当下电事件结束时，第一逻辑单元103关闭并且不再用于通过第一预定信号电平来调节选通偏压信号109的信号电平。在该实施例中，在下电事件结束时，通过第二逻辑单元101将选通偏压信号109升高到第二预定信号电平。当选通偏压信号109达到与非选通偏压信号106的电平基本相似的电平时，自计时逻辑单元105使得选通逻辑单元102将具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点。在以上的实施例中，第二预定信号电平高于第一预定信号电平。在具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点之后，模拟电路(参见图5的503至506)工作在正常模式。 
图2B是示出根据本发明一个实施例的选通偏压信号109的波形210，其中选通偏压信号109的电压电平通过装置100被降低以匹配非选通偏压信号106的电压电平。在该实施例中，在下电事件期间，通过第一逻辑单元103将具有选通偏压信号109的节点停驻(即设置)为第一预定信号电平。在这种实施例中，第一预定信号电平是VDD或与非选通偏压信号106的电平基本相似的电平。 
在一个实施例中，当下电事件结束时，第一逻辑单元103关闭且不再用于通过第一预定信号电平来调节选通偏压信号109的信号电平。在该实施例中，在下电事件结束时，通过第二逻辑单元101将选通电压信号109降低到第二预定信号电平。当选通偏压信号109达到与非选通偏压信号106的电平基本相似的电平时，自计时逻辑单元105使得选通逻辑单元102将具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点。在以上的实施例中，第二预定信号电平低于第一预定信号电平。当具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点时，模拟电路(参见图5的503-506)工作在正常模式。 
图3示出根据本发明一个实施例的用于唤醒选通偏压信号109的装置100的详细装置300。装置300示出根据本发明一个实施例的自计时逻辑单 元105的逻辑级细节。在一个实施例中，自计时逻辑单元105用于接收偏压使能信号301以设置针对唤醒电路300的初始条件。在这种实施例中，偏压使能信号301将自计时逻辑单元105复位，以将具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点。在一个实施例中，偏压使能信号301是处理器复位信号。 
在一个实施例中，第一逻辑单元103包括用于根据下电信号111而关闭和打开的下拉旁通闸门晶体管M2。第一逻辑单元103将具有选通偏压信号的节点停驻(即设置)为第一预定信号电平。在图3的实施例中，第一预定信号是VSS。如以上所讨论的，在其它实施例中，第一预定信号被设置为不同于VSS的信号电平。 
在一个实施例中，选通逻辑单元102包括旁通闸门晶体管M1，该旁通闸门晶体管M1通过使能信号110用于将具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点。在一个实施例中，第二逻辑单元101包括上拉旁通闸门晶体管M3，该上拉旁通闸门晶体管M3通过pullup_b信号302用于将VDD提供给选通偏压信号109。在该实施例中，第二预定信号设置为VDD。如以上所讨论的，在其它实施例中，第二预定信号可以设置为不同于VDD的信号电平。参考图4详细地讨论唤醒电路300的工作。 
图4是根据本发明一个实施例的、与图3的装置300相关联的信号的时序图400。标号1-7示出根据本发明一个实施例的、与图3装置的信号相关联的按时间的事件序列。本发明的实施例不限于以上的事件序列。以快速方式达到唤醒偏压信号的同样目的的其它实施例可以使用图4中列出的相似信号来以与下文讨论的顺序不同的顺序工作。 
在一个实施例中，在标号1，偏压使能信号301从逻辑低值转变到逻辑高值，以使得图3的装置300初始化。初始化过程使得使能信号110(如反相信号110_b所示)引起将具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点。在该时间期间，pullup_b信号302被设置为逻辑高值以使得第二逻辑单元101关闭。具有选通偏压信号109的节点与具有非选通偏压信号106的节点的短接导致两个信号彼此相等或基本相似(即彼此相差在10％以内)。 
在一个实施例中，在标号2，下电事件开始，这通过下电信号111从逻辑低电平到逻辑高电平的转变而示出。下电信号111的转变使得自计时逻辑单元105通过使能信号110关闭选通逻辑单元102。下拉信号111还使得第一逻辑单元103将具有选通偏压信号109的节点停驻为第一预定信号电平401。 
在一个实施例中，在标号3，下电事件结束，这通过下电信号111的转变而示出。下电事件的结束使得自计时逻辑单元105通过第二逻辑单元101经由第二预定信号电平来调节选通偏压信号109的信号电平。 
在一个实施例中，在标号4，通过第二预定信号402升高选通偏压信号109的电平，直到选通偏压信号109达到与非选通偏压信号106的电平基本相似(即10％之内)的电平。 
在一个实施例中，在标号5，比较器104产生输出信号107，该输出信号107指示选通偏压信号109与非选通偏压信号106基本相似。在一个实施例中，在标号6，输出信号107使得自计时逻辑单元105通过使能信号110来使能(即打开)选通逻辑单元102。使能后的选通逻辑单元102使得具有选通偏压信号109的节点短接到具有非选通偏压信号106的节点。 
在一个实施例中，在标号7，自计时逻辑单元105更新唤醒信号(pullup_b 302)，该唤醒信号继而使得第二逻辑单元101关闭。此时，比较器104也关闭以便节省功耗。选通偏压信号109随后使得下游模拟电路(参见图5的503-506)唤醒且正常工作。 
图5是根据本发明一个实施例的、具有用于选通偏压信号109快速唤醒的装置100(快速唤醒单元)的处理器500。在该示例中，主延迟锁定环(DLL)是用于产生非选通偏压信号106的主要电路501。尽管本实施例讨论将主DLL作为主要电路501，但是其它偏压发生器也可以用于产生非选通偏压信号106。 
在一个实施例中，非选通偏压信号106被提供给模拟电路502-506。在一个实施例中，模拟电路502是相位插值器，当处理器500进入下电状态时，所述相位插值器不能关闭。这是由于即使当处理器500进入下电状态(非激活状态)时，某些模拟电路需要保持是可工作的，以使得处理器可以适当地唤醒且起作用，而不会有任何与处理器下电有关的问题。 
在一个实施例中，快速唤醒单元100操作来产生用于下游模拟电路503-506的选通偏压信号109，下游模拟电路503-506包括从延迟线、相位插值器和放大器。当处理器500进入下电状态时，这些下游模拟电路操作来关闭。然而，当处理器从下电状态唤醒时，快速唤醒电路100用于提供电平与非选通偏压信号106的电平基本相同的选通偏压信号109。在一个实施例中，快速唤醒电路100用于在1纳秒时间段以内提供电平与非选通偏压信号106的电平基本相同的选通偏压信号109。 
图6是根据本发明一个实施例的用于模拟偏压信号快速唤醒的方法的流程图600。参考图1-5描述流程图600。在框601，第一逻辑单元103响应于下电事件，而通过第一预定信号401来调节选通偏压信号109的信号电平。在框602，比较器104在下电事件结束时将非选通偏压信号106与选通偏压信号109进行比较，以产生指示比较结果的输出信号107。在框603，第二逻辑单元101响应于下电事件结束和输出信号107，通过第二预定信号402来调节选通偏压信号109的信号电平。 
在框604，自计时逻辑单元105响应于来自比较器104的输出信号107而禁用第二逻辑单元101。在框605，自计时逻辑单元105使得选通逻辑单元102响应于所述禁用将具有非选通偏压信号106的节点短接到具有通过第二预定信号调节的选通偏压信号109的节点，其中将具有非选通偏压信号106的节点短接到具有选通偏压信号109的节点是响应于来自比较器104的输出信号107的转变而进行的，该转变指示通过第二预定信号402提供的选通偏压信号109基本等于非选通偏压信号106。 
实施例的元件也提供为用于存储计算机可执行指令的机器可读存储介质。例如，如在图6中讨论的用于在下电事件结束后产生选通偏压信号的方法是通过存储在机器可读介质上的计算机可执行指令而可编程的。在一个实施例中，机器可读存储介质可以包括但不限于闪存、光学盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡，或其它类型的适于存储电子或计算机可执行指令的机器可读存储介质。例如，本发明的实施例可以作为计算机程序被下载，其中，所述计算机程序可以经由通信链路(例如，调制解调器或网络连接)通过数据信号的方式从远程计算机(例如，服务器)被传送到请求计算机(例如，客户端)。 
在本说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用表示结合这些实施例描述的特定特征、结构或特性被包括在至少一些实施例中，但是不必然被包括在所有的实施例中。在各处出现的“实施例”、“一个实施例”或“一些实施例”不必然都指的是相同的实施例。如果说明书声明“可以”、“可能”或“可”包括一组件、特征、结构或特性，那么该特定组件、特征、结构或特性不必一定被包括其中。如果说明书或权利要求提及“一个(“a”或“an”)”元件，这并不意味着仅有一个该元件。如果说明书或权利要求提及“一个附加的”元件，这并不排除有一个以上的所述附加元件。 
尽管已经结合本发明的特定实施例描述了本发明，但是根据之前的描述，这些实施例的许多替代、改变和变型对本领域技术人员将是显而易见的。例如，为了获得图5-6中讨论的方法的功能，可以用比图3中所示更少或更多的逻辑门来实现自计时逻辑单元105。类似地，可以用基于PMOS的旁通闸门或基于NOMS和PMOS的旁通闸门的组合来代替图3中的旁通闸门M1-M3。 
在一个实施例中，延迟的下电信号111被输入到第一逻辑单元103，以为自计时逻辑单元105提供足够的时间来产生使能信号110以关闭选通逻辑单元102。措辞足够的时间是指这样的时间延迟，该时间延迟足够长，从而在第一逻辑单元103打开以将具有选通偏压信号109的节点停驻(即设置)为第一预定信号电平之前，关闭选通逻辑单元102。在可代替的实施例中，自计时逻辑单元105用于产生下电信号111的延迟版本，以使得使能信号110在下电信号111打开第一逻辑单元103之前到达。 
同样地，在一个实施例中，通过单位增益运算放大器(OPAMP)而非选通逻辑单元使用非选通偏压信号来产生选通偏压信号。单位增益OPAMP用于接收非选通偏压信号和选通偏压信号作为输入，其中选通偏压信号是OPAMP的输出。在这种实施例中，单位增益OPMAP在下电事件期间被禁用，且具有选通偏压信号的节点通过第一逻辑单元103停驻(即设置)为第一预定信号401。在上电期间，单位增益OPAMP打开。通常，单位增益OPAMP在几微秒之内唤醒。在一个实施例中，为了克服单位增益OPAMP的缓慢唤醒，通过旁通闸门晶体管将具有选通偏压信号的节点短 接到具有非选通偏压信号的节点，直到OPAMP完全唤醒。在这种实施例中，在OPMAP完全唤醒以提供更精确的选通偏压信号之前，下游模拟电路503-506可以开始通过具有短接的选通偏压信号的节点而工作。 
本发明的实施例意图包括落入所附权利要求的宽泛范围内的所有此类替代、改变和变型。 

Claims (15)

1.一种用于偏压信号的快速唤醒的装置，包括：
第一逻辑单元，用于响应于下电事件，而通过第一预定信号来调节选通偏压信号的信号电平；
比较器，用于将所述选通偏压信号与非选通偏压信号进行比较，并且用于产生指示比较结果的输出信号；以及
自计时逻辑单元，其耦合到所述比较器，并且用于响应于所述下电事件结束和所述输出信号而产生唤醒信号。
2.根据权利要求1所述的装置，还包括第二逻辑单元，所述第二逻辑单元用于响应于所述唤醒信号，而通过第二预定信号来调节所述选通偏压信号的信号电平。
3.根据权利要求2所述的装置，其中，所述自计时逻辑单元用于在所述下电事件结束之后并且响应于指示所述选通偏压信号基本等于所述非选通偏压信号的所述输出信号，而关闭所述第二逻辑单元。
4.根据权利要求2所述的装置，其中，所述第一预定信号具有基本等于接地信号电平的第一信号电平，并且其中所述第二预定信号具有基本等于供电信号电平的第二信号电平。
5.根据权利要求2所述的装置，其中所述第一预定信号和所述第二预定信号具有基本等于所述非选通偏压信号的信号电平的信号电平。
6.根据权利要求1所述的装置，还包括选通逻辑单元，所述选通逻辑单元耦合到所述比较器，并且用于在所述下电事件结束时通过所述自计时逻辑单元将具有所述非选通偏压信号的第一节点短接到具有所述选通偏压信号的第二节点。 
7.根据权利要求6所述的装置，其中，所述自计时逻辑单元用于响应于所述下电事件和来自所述比较器的所述输出信号，而关闭所述选通逻辑单元。
8.根据权利要求1所述的装置，其中，所述自计时逻辑单元用于响应于指示所述选通偏压信号基本等于所述非选通偏压信号的所述输出信号，而关闭所述比较器。
9.根据权利要求1所述的装置，其中，所述第一逻辑单元包括旁通闸门晶体管，所述旁通闸门晶体管用于接收指示所述下电事件的信号，并且其中，所述第一逻辑单元操作来通过指示所述下电事件结束的信号而关闭。
10.一种用于偏压信号的快速唤醒的处理器，包括：
第一电路，用于产生非选通偏压信号；以及
第二电路，其耦合到所述第一电路并且用于产生选通偏压信号，所述第二电路包括：
第一逻辑单元，用于响应于下电事件，而通过第一预定信号来调节所述选通偏压信号的信号电平；
比较器，用于将所述选通偏压信号与所述非选通偏压信号进行比较，并且用于产生指示比较结果的输出信号；以及
自计时逻辑单元，其耦合到所述比较器，并且用于响应于所述下电事件结束和所述输出信号而产生唤醒信号。
11.根据权利要求10所述的处理器，其中，所述第二电路还包括第二逻辑单元，所述第二逻辑单元用于响应于所述唤醒信号，而通过第二预定信号来调节所述选通偏压信号的信号电平。
12.根据权利要求11所述的处理器，其中，所述第一预定信号具有基本等于接地信号电平的第一信号电平，并且其中，所述第二预定信号具有基本等于供电信号电平的第二信号电平。 
13.根据权利要求10所述的处理器，其中，所述第二电路还包括选通逻辑单元，所述选通逻辑单元耦合到所述比较器，并且用于在所述下电事件结束时通过所述自计时逻辑单元将具有所述非选通偏压信号的第一节点短接到具有所述选通偏压信号的第二节点。
14.根据权利要求10所述的处理器，其中，所述自计时逻辑单元用于响应于所述下电事件和来自所述比较器的所述输出信号，而关闭所述选通逻辑单元。
15.根据权利要求10所述的处理器，其中，所述第一电路是主延迟锁定环电路，所述处理器还包括第三电路，所述第三电路用于从所述第二电路接收所述选通偏压信号。 
CN2011202596228U 2010-07-21 2011-07-21 用于偏压信号的快速唤醒的装置和处理器 Expired - Fee Related CN202351785U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/840,691 US8350610B2 (en) 2010-07-21 2010-07-21 Method and apparatus for fast wake-up of analog biases
US12/840,691 2010-07-21

Publications (1)

Publication Number Publication Date
CN202351785U true CN202351785U (zh) 2012-07-25

Family

ID=45493110

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201610302644.5A Active CN106027007B (zh) 2010-07-21 2011-07-11 用于模拟偏压的快速唤醒的方法和装置
CN201180035577.0A Active CN103004090B (zh) 2010-07-21 2011-07-11 用于模拟偏压的快速唤醒的方法和装置
CN2011202596228U Expired - Fee Related CN202351785U (zh) 2010-07-21 2011-07-21 用于偏压信号的快速唤醒的装置和处理器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201610302644.5A Active CN106027007B (zh) 2010-07-21 2011-07-11 用于模拟偏压的快速唤醒的方法和装置
CN201180035577.0A Active CN103004090B (zh) 2010-07-21 2011-07-11 用于模拟偏压的快速唤醒的方法和装置

Country Status (6)

Country Link
US (1) US8350610B2 (zh)
KR (1) KR101471313B1 (zh)
CN (3) CN106027007B (zh)
DE (1) DE112011102403B4 (zh)
TW (1) TWI516901B (zh)
WO (1) WO2012012211A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103259525A (zh) * 2012-03-09 2013-08-21 钰创科技股份有限公司 输入接收电路及其操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104539272A (zh) * 2014-11-27 2015-04-22 英业达科技有限公司 具有唤醒电路的计算器系统
CN108811047A (zh) * 2017-04-26 2018-11-13 华为技术有限公司 无线接入点、终端设备及无线接入点唤醒终端设备的方法
TWI740764B (zh) * 2020-12-31 2021-09-21 新唐科技股份有限公司 信號產生電路及操作系統

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581206A (en) * 1995-07-28 1996-12-03 Micron Quantum Devices, Inc. Power level detection circuit
US5892381A (en) 1997-06-03 1999-04-06 Motorola, Inc. Fast start-up circuit
US6081558A (en) * 1997-08-20 2000-06-27 Integration Associates, Inc. Apparatus and method for low power operation with high sensitivity in a communications receiver
US5914681A (en) 1997-10-02 1999-06-22 Burr-Brown Corporation Fast wakeup biasing circuit for analog-to-digital converter
US6459306B1 (en) * 1999-07-22 2002-10-01 Lucent Technologies Inc. Low power differential comparator with stable hysteresis
JP4310026B2 (ja) * 2000-05-22 2009-08-05 Ｏｋｉセミコンダクタ株式会社 比較回路及び復調回路
CN2526917Y (zh) * 2001-10-09 2002-12-18 友碁科技股份有限公司 具有睡眠/唤醒功能的无线鼠标指标器
US20040212421A1 (en) 2003-02-25 2004-10-28 Junichi Naka Standard voltage generation circuit
US7184799B1 (en) 2003-05-14 2007-02-27 Marvell International Ltd. Method and apparatus for reducing wake up time of a powered down device
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
US7577053B2 (en) * 2006-11-13 2009-08-18 Qimonda North America Corp. Memory including deep power down mode
US7932641B2 (en) * 2007-06-11 2011-04-26 International Business Machines Corporation Low voltage head room detection for reliable start-up of self-biased analog circuits
US7746135B2 (en) * 2007-09-29 2010-06-29 Intel Corporation Wake-up circuit
US7795935B2 (en) 2007-09-29 2010-09-14 Intel Corporation Bias signal delivery
US7714618B2 (en) * 2007-12-13 2010-05-11 Macronix International Co. Ltd Output driver circuit with output preset circuit and controlling method thereof having lower power consumption
CN101470501B (zh) * 2007-12-26 2010-12-15 珠海中慧微电子有限公司 一种延时复位控制电路及方法
CN201142006Y (zh) * 2008-01-08 2008-10-29 硕呈科技股份有限公司 待命模式的电源变动唤醒装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103259525A (zh) * 2012-03-09 2013-08-21 钰创科技股份有限公司 输入接收电路及其操作方法
CN103259525B (zh) * 2012-03-09 2017-03-01 钰创科技股份有限公司 输入接收电路及其操作方法

Also Published As

Publication number Publication date
CN106027007A (zh) 2016-10-12
KR20130041238A (ko) 2013-04-24
WO2012012211A3 (en) 2012-04-05
CN106027007B (zh) 2019-12-13
TWI516901B (zh) 2016-01-11
TW201214092A (en) 2012-04-01
KR101471313B1 (ko) 2014-12-10
DE112011102403B4 (de) 2016-01-21
CN103004090B (zh) 2016-06-08
WO2012012211A2 (en) 2012-01-26
US8350610B2 (en) 2013-01-08
CN103004090A (zh) 2013-03-27
DE112011102403T5 (de) 2013-07-25
US20120019285A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
JP7316327B2 (ja) 低ドロップアウトレギュレータ
CN202351785U (zh) 用于偏压信号的快速唤醒的装置和处理器
CN101836351B (zh) 具有脉动补偿的电压调节器
US20060017496A1 (en) Step-down power supply
CN102289246B (zh) 用于延迟锁定环和锁相环的方法和装置
CN107066069A (zh) 多电压识别（vid）功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置
CN202978865U (zh) 比较装置
CN112714897A (zh) 具有多个电源电压的ldo的调节/旁路自动化
CN102930891B (zh) 读出电路
US8203370B2 (en) Schmitt trigger with gated transition level control
KR20030058287A (ko) 반도체메모리장치의 비트라인프리차지 회로 및 방법
US20160147246A1 (en) Fast Bias Current Startup with Feedback
CN106464133A (zh) 前馈偏置电路
DE112019002495T5 (de) Transmitterschaltung mit pull-up-n-transistor und niedrigem ausgangsspannungshub
CN103378722B (zh) 用以低电压电源域进行充电的系统与方法
US20190245499A1 (en) Fast startup bias current generator
JP2000306385A (ja) 半導体メモリ装置の相補型差動入力バッファ
CN112290923B (zh) 基于偏置电路的低功耗上电复位电路和方法
CN105515555B (zh) 采用脉冲触发方式实现主电路上电的启动电路
CN107592098A (zh) 用于将数据信号寄存到时钟域的数据同步器
US9459638B2 (en) Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal
US9208855B2 (en) Weak bit compensation for static random access memory
US9819189B2 (en) Area and power efficient switchable supply network for powering multiple digital islands
CN212909481U (zh) 一种振荡器及芯片
CN103178827A (zh) 防死锁电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20180721

CF01 Termination of patent right due to non-payment of annual fee