CN103259525B - 输入接收电路及其操作方法 - Google Patents
输入接收电路及其操作方法 Download PDFInfo
- Publication number
- CN103259525B CN103259525B CN201310072338.3A CN201310072338A CN103259525B CN 103259525 B CN103259525 B CN 103259525B CN 201310072338 A CN201310072338 A CN 201310072338A CN 103259525 B CN103259525 B CN 103259525B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- signal
- type mos
- order
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims description 42
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 7
- 241000208340 Araliaceae Species 0.000 claims description 3
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 3
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 3
- 235000008434 ginseng Nutrition 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 21
- 230000001360 synchronised effect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910001922 gold oxide Inorganic materials 0.000 description 7
- 230000005611 electricity Effects 0.000 description 5
- 230000036039 immunity Effects 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000002618 waking effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种输入接收电路包含一第一输入接收单元、一第二输入接收单元、一延迟单元及一第一逻辑单元。该第一输入接收单元接收一反相唤醒信号、一外部致能信号、一第一电压及一参考信号，并根据该外部致能信号和该参考信号，产生并输出一第一致能信号；该第二输入接收单元接收该外部致能信号、该第一电压及一反相致能电压，并根据该外部致能信号，产生并输出一第二致能信号；该延迟单元根据该第二致能信号，产生一唤醒信号；该第一逻辑单元接收该第一致能信号与该唤醒信号，并根据该第一致能信号与该唤醒信号，产生一内部致能信号。
Description
技术领域
本发明是有关于一种输入接收电路及其操作方法，尤指一种在进入省电模式时，具有较小功耗，以及在进入或离开省电模式时，具有良好的设定时间与维持时间、快速的反应时间与较佳的噪声免疫能力的输入接收电路及其操作方法。
背景技术
请参照图1，图1是为说明用以接收一外部致能信号XCKE的输入接受电路102和致能缓存器104的示意图。如图1所示，当外部致能信号XCKE从外部致能信号XCKE的高电位变化至外部致能信号XCKE的低电位时，输入接受电路102输出的一内部致能信号ICKE亦立刻从内部致能信号ICKE的高电位变化至内部致能信号ICKE的低电位，且致能缓存器104可根据一内部频率ICLK，将所输出的闩锁频率致能信号LCKE闩锁在闩锁频率致能信号LCKE的低电位，导致接收闩锁频率致能信号LCKE的系统缓冲器(例如动态随机存取内存的频率缓冲器、位置缓冲器、指令缓冲器或数据缓冲器)被关闭，亦即系统进入省电模式(power downmode)。
另外，当外部致能信号从外部致能信号的低电位变化至外部致能信号的高电位时，输入接受电路102输出的内部致能信号ICKE亦立刻从内部致能信号ICKE的低电位变化至内部致能信号ICKE的高电位，且致能缓存器104可根据内部频率ICLK，将所输出的闩锁频率致能信号LCKE闩锁在闩锁频率致能信号LCKE的高电位，导致接收闩锁频率致能信号LCKE的系统缓冲器(例如动态随机存取内存的频率缓冲器、位置缓冲器、指令缓冲器或数据缓冲器)被开启，亦即系统离开省电模式。
在现有技术中，输入接受电路102不是耗电大，就是噪声免疫能力(noiseimmunity)差。因此，如何设计一个较佳的输入接受电路成为一集成电路设计者的重要课题。
发明内容
本发明的一实施例提供一种输入接收电路。该输入接收电路包含一第一输入接收单元、一第二输入接收单元、一延迟单元及一第一逻辑单元。该第一输入接收单元是用以接收一反相唤醒信号、一外部致能信号、一第一电压及一参考信号，以及根据该外部致能信号和该参考信号，产生并输出一第一致能信号；该第二输入接收单元是用以接收该外部致能信号、该第一电压及一反相致能电压，以及根据该外部致能信号，产生并输出一第二致能信号；该延迟单元是耦接于该第二输入接收单元，用以根据该第二致能信号，产生一唤醒信号；该第一逻辑单元是耦接于该第一输入接收单元与该延迟单元，用以接收该第一致能信号与该唤醒信号，并根据该第一致能信号与该唤醒信号，产生一内部致能信号。
本发明的另一实施例提供一种输入接收电路的操作方法，该输入接收电路包含一第一输入接收单元、一第二输入接收单元、一延迟单元及一第一逻辑单元，该操作方法包含该第一输入接收单元接收一低电位的反相唤醒信号、一外部致能信号、一第一电压及一参考信号；该第一输入接收单元根据该低电位的反相唤醒信号开启，并根据该外部致能信号和该参考信号，产生并输出一第一致能信号；该第二输入接收单元接收该外部致能信号、该第一电压及一反相致能电压；该第二输入接收单元根据该外部致能信号，产生并输出一第二致能信号；该延迟单元根据该第二致能信号，产生一唤醒信号；该第一逻辑单元接收该第一致能信号与该唤醒信号；该第一逻辑单元根据该第一致能信号与该唤醒信号，产生一内部致能信号；传送该内部致能信号至一致能缓存器。
本发明的另一实施例提供一种输入接收电路的操作方法，该输入接收电路包含一第一输入接收单元、一第二输入接收单元、一延迟单元及一第一逻辑单元，该操作方法包含该第一输入接收单元根据一高电位的反相唤醒信号关闭；该第二输入接收单元接收一外部致能信号、一第一电压及一反相致能电压；该第二输入接收单元根据该外部致能信号，产生并输出一第二致能信号；该延迟单元根据该第二致能信号，产生一唤醒信号；该第一逻辑单元接收该唤醒信号；该第一逻辑单元根据该唤醒信号，产生一内部致能信号；传送该内部致能信号至一致能缓存器。
本发明提供一种输入接收电路及其操作方法。本发明具有下列优点：第一、本发明在进入一省电模式时，因为一第一输入接收单元和一内部频率产生器可被关闭，以及一第二输入接收单元的低功耗，所以相较于现有技术，本发明的功耗较小；第二、本发明在进入该省电模式后，因为一第一致能信号被维持在该第一致能信号的高电位，所以本发明所输出的一内部致能信号具有良好的一设定时间(setup time)与一维持时间(hold time)；第三、本发明在离开该省电模式时，因为该第一输入接收单元会快速地由关闭到开启，所以本发明所输出的该内部致能信号具有快速的反应时间与较佳的噪声免疫能力。
附图说明
图1是为说明用以接收外部致能信号的输入接受电路和致能缓存器的示意图；
图2是为本发明的一实施例说明一种输入接收电路的示意图；
图3是为说明第一输入接收单元的示意图；
图4是为说明第二输入接收单元的示意图；
图5是为说明延迟单元的示意图；
图6是为本发明的另一实施例说明第一输入接收单元的示意图；
图7是为本发明的另一实施例说明第一输入接收单元的示意图；
图8是为本发明的另一实施例说明第二输入接收单元的示意图；
图9是为本发明的另一实施例说明第二输入接收单元的示意图；
图10是为本发明的另一实施例说明延迟单元的示意图；
图11是为本发明的另一实施例说明延迟单元的示意图；
图12是为本发明的另一实施例说明一种输入接收电路的操作方法的流程图。
【符号说明】
102、200输入接受电路
104致能缓存器
202、600、700第一输入接收单元
204、800、900第二输入接收单元
206、1000、1100延迟单元
208第一逻辑单元
210致能缓存器
212第二逻辑单元
214第三逻辑单元
216内部频率产生器
2022、2042、2064、602、702、802、902、1002、1102第一P型金氧半晶体管
2024、2044、2066、604、704、804、904、1004、1104第二P型金氧半晶体管
2026、612、712、810、910、1006、1106第三P型金氧半晶体管
2028、2046、606、706、806、906、1008、1108第一N型金氧半晶体管
2030、2048、608、708、808、908第二N型金氧半晶体管
2032、2050、610、710、912第三N型金氧半晶体管
2034、2052、614、714、812、916内部逻辑单元
2082与非门
2084、914反相器
20342、20522、2062、1010第一反相器
20344、20524、2068第二反相器
20346、20526第三反相器
EV致能电压
EVB反相致能电压
FES第一致能信号
FS第一信号
GND地端
ICKE内部致能信号
ICLK内部频率
LCKE闩锁频率致能信号
P节点
SES第二致能信号
SS第二信号
TS第三信号
VDD第一电压
VREF参考信号
VBIAS偏压
WU唤醒信号
WUB反相唤醒信号
XCKE外部致能信号
1200-1228步骤
具体实施方式
请参照图2，图2是为本发明的一实施例说明一种输入接收电路200的示意图。输入接收电路200包含一第一输入接收单元202、一第二输入接收单元204、一延迟单元206及一第一逻辑单元208。第一输入接收单元202是用以接收一反相唤醒信号WUB、一外部致能信号XCKE、一第一电压VDD及一参考信号VREF，以及根据外部致能信号XCKE和参考信号VREF，产生并输出一第一致能信号FES；第二输入接收单元204是用以接收外部致能信号XCKE、第一电压VDD及一反相致能电压EVB，以及根据外部致能信号XCKE，产生并输出一第二致能信号SES；延迟单元206是耦接于第二输入接收单元204，用以根据第二致能信号SES，产生一唤醒信号WU；第一逻辑单元208是耦接于第一输入接收单元202与延迟单元206，用以接收第一致能信号FES与唤醒信号WU，并根据第一致能信号FES与唤醒信号WU，产生一内部致能信号ICKE。如图2所示，第一逻辑单元208包含一与非门2082和一反相器2084。与非门2082具有一第一端，耦接于第一输入接收单元202，用以接收第一致能信号FES，一第二端，耦接于延迟单元206，用以接收唤醒信号WU，及一第三端；反相器2084具有一第一端，耦接于与非门2082的第三端，及一第二端，用以输出内部致能信号ICKE。但本发明并不受限于第一逻辑单元208是包含与非门2082和反相器2084。另外，如图2所示，内部致能信号ICKE是用以传送至一致能缓存器210。另外，反相唤醒信号WUB是唤醒信号WU通过一第二逻辑单元212(例如一反相器)所产生，以及反相致能电压EVB是一致能电压EV通过一第三逻辑单元214(例如一反相器)所产生。
请参照图3、图4和图5，图3是为说明第一输入接收单元202的示意图，图4是为说明第二输入接收单元204的示意图，和图5是为说明延迟单元206的示意图。如图3所示，第一输入接收单元202包含一第一P型金氧半晶体管2022、一第二P型金氧半晶体管2024、一第三P型金氧半晶体管2026、一第一N型金氧半晶体管2028、一第二N型金氧半晶体管2030、一第三N型金氧半晶体管2032及一内部逻辑单元2034。第一P型金氧半晶体管2022具有一第一端，用以接收第一电压VDD，一第二端，用以接收反相唤醒信号WUB，及一第三端；第二P型金氧半晶体管2024具有一第一端，耦接于第一P型金氧半晶体管2022的第三端，一第二端，及一第三端，耦接于第二P型金氧半晶体管2024的第二端；第三P型金氧半晶体管2026具有一第一端，耦接于第一P型金氧半晶体管2022的第三端，一第二端，耦接于第二P型金氧半晶体管2024的第二端，及一第三端，用以输出一第一信号FS；第一N型金氧半晶体管2028具有一第一端，耦接于第二P型金氧半晶体管2024的第三端，一第二端，用以接收参考信号VREF，及一第三端，耦接于一地端GND；第二N型金氧半晶体管2030具有一第一端，耦接于第三P型金氧半晶体管2026的第三端，一第二端，用以接收外部致能信号XCKE，及一第三端，耦接于地端GND；第三N型金氧半晶体管2032具有一第一端，耦接于第三P型金氧半晶体管2026的第三端，一第二端，用以接收反相唤醒信号WUB，及一第三端，耦接于地端GND；内部逻辑单元2034包含一第一反相器20342、一第二反相器20344及一第三反相器20346。第一反相器20342具有一第一端，耦接于第三P型金氧半晶体管2026的第三端，用以接收第一信号FS，及一第二端；第二反相器20344具有一第一端，耦接于第一反相器20342的第二端，及一第二端；第三反相器20346具有一第一端，耦接于第二反相器20344的第二端，及一第二端，用以输出第一致能信号FES。亦即内部逻辑单元2034是用以反相第一信号FS，以产生并输出第一致能信号FES。如图3所示，因为第一N型金氧半晶体管2028和第二N型金氧半晶体管2030是做为一差动对，所以当反相唤醒信号WUB是为反相唤醒信号WUB的低电位时，第一输入接收单元202可使第一致能信号FES跟随外部致能信号XCKE变化。亦即当反相唤醒信号WUB是为反相唤醒信号WUB的低电位，且外部致能信号XCKE是为外部致能信号XCKE的高电位时，第一致能信号FES是为第一致能信号FES的高电位；当反相唤醒信号WUB是为反相唤醒信号WUB的低电位，且外部致能信号XCKE是为外部致能信号XCKE的低电位时，第一致能信号FES是为第一致能信号FES的低电位。另外，当反相唤醒信号WUB是为反相唤醒信号WUB的高电位时，第一N型金氧半晶体管2028和第二N型金氧半晶体管2030所组成的差动对关闭，且第三N型金氧半晶体管2032开启，导致第一信号FS被下拉至地端GND的电位。此时，第一输入接收单元202可使第一致能信号FES保持在第一致能信号FES的高电位。
如图4所示，第二输入接收单元204包含一第一P型金氧半晶体管2042、一第二P型金氧半晶体管2044、一第一N型金氧半晶体管2046、一第二N型金氧半晶体管2048、一第三N型金氧半晶体管2050及一内部逻辑单元2052。第一P型金氧半晶体管2042具有一第一端，用以接收第一电压VDD，一第二端，用以接收反相致能电压EVB，及一第三端；第二P型金氧半晶体管2044具有一第一端，耦接于第一P型金氧半晶体管2042的第三端，一第二端，用以接收外部致能信号XCKE，及一第三端，用以输出一第二信号SS；第一N型金氧半晶体管2046具有一第一端，耦接于第二P型金氧半晶体管2044的第三端，一第二端，用以接收外部致能信号XCKE，及一第三端，耦接于地端GND；第二N型金氧半晶体管2048具有一第一端，耦接于第二P型金氧半晶体管2044的第三端，一第二端，用以接收外部致能信号XCKE，及一第三端，耦接于地端GND；第三N型金氧半晶体管2050具有一第一端，耦接于第二P型金氧半晶体管2044的第三端，一第二端，用以接收反相致能电压EVB，及一第三端，耦接于地端GND；内部逻辑单元2052包含一第一反相器20522、一第二反相器20524及一第三反相器20526。第一反相器20522具有一第一端，用以接收第二信号SS，及一第二端；第二反相器20524具有一第一端，耦接于第一反相器20522的第二端，及一第二端；第三反相器20526具有一第一端，耦接于第二反相器20524的第二端，及一第二端，用以输出第二致能信号SES。亦即内部逻辑单元2052是用以反相第二信号SS，以产生并输出第二致能信号SES。如图4所示，因为第二P型金氧半晶体管2044、第一N型金氧半晶体管2046和第二N型金氧半晶体管2048是做为一反相器，所以当反相致能电压EVB是为反相致能电压EVB的低电位时，第二输入接收单元204可使第二致能信号SES跟随外部致能信号XCKE变化。亦即当反相致能电压EVB是为反相致能电压EVB的低电位，且外部致能信号XCKE是为外部致能信号XCKE的高电位时，第二致能信号SES是为第二致能信号SES的高电位；当反相致能电压EVB是为反相致能电压EVB的低电位，且外部致能信号XCKE是为外部致能信号XCKE的低电位时，第二致能信号SES是为第二致能信号SES的低电位。另外，当反相致能电压EVB是为反相致能电压EVB的高电位时，第二P型金氧半晶体管2044、第一N型金氧半晶体管2046和第二N型金氧半晶体管2048所组成的反相器关闭，且第三N型金氧半晶体管2050开启，导致第二信号SS被下拉至地端GND的电位。此时，第二输入接收单元204可使第二致能信号SES保持在第二致能信号SES的高电位。另外，因为致能电压EV是要使第二输入接收单元204总是维持开启，所以在本发明的另一实施例中，致能电压EV亦可为第一电压VDD。
如图5所示，延迟单元206包含一第一反相器2062、一第一P型金氧半晶体管2064、一第二P型金氧半晶体管2066及一第二反相器2068，其中第一P型金氧半晶体管2064和第二P型金氧半晶体管2066是作为延迟电容。但本发明并不受限于延迟单元206包含第一P型金氧半晶体管2064和第二P型金氧半晶体管2066，亦即延迟单元206可包含至少一P型金氧半晶体管。第一反相器2062具有一第一端，耦接于第二输入接收单元204，用以接收第二致能信号SES，及一第二端；第一P型金氧半晶体管2064具有一第一端，用以接收第一电压VDD，一第二端，耦接于第一反相器2062的第二端，及一第三端，耦接于第一P型金氧半晶体管2064的第一端；第二P型金氧半晶体管2066具有一第一端，用以接收第一电压VDD，一第二端，耦接于第一反相器2062的第二端，及一第三端，耦接于第二P型金氧半晶体管2066的第一端；第二反相器2068具有一第一端，耦接于第一反相器2062的第二端，及一第二端，用以输出唤醒信号WU。如图5所示，当第二致能信号SES是从第二致能信号SES的高电位变化至第二致能信号SES的低电位时，一第三信号TS是从第三信号TS的低电位变化至第三信号TS的高电位，所以在第三信号TS由第三信号TS的低电位变化至第三信号TS的高电位的过程中，第一P型金氧半晶体管2064和第二P型金氧半晶体管2066是从开启变化至关闭(亦即延迟电容从开启变化至关闭)，导致唤醒信号WU的变化是落后第二致能信号SES的变化一预定时间，亦即唤醒信号WU的变化亦落后第一致能信号FES的变化预定时间。当第二致能信号SES是从第二致能信号SES的低电位变化至第二致能信号SES的高电位时，第三信号TS是从第三信号TS的高电位变化至第三信号TS的低电位，所以在第三信号TS由第三信号TS的高电位变化至第三信号TS的低电位的过程中，第一P型金氧半晶体管2064和第二P型金氧半晶体管2066是从关闭变化至开启，导致唤醒信号WU的变化是同步于第二致能信号SES的变化，亦即唤醒信号WU的变化亦同步于第一致能信号FES的变化。
如图2、图3、图4和图5所示，当外部致能信号XCKE从外部致能信号XCKE的低电位变化至外部致能信号XCKE的高电位且致能电压EV是为致能电压EV的高电位时，第二致能信号SES是为第二致能信号SES的高电位。因为第二致能信号SES是从第二致能信号SES的低电位变化至第二致能信号SES的高电位，所以延迟单元206产生的唤醒信号WU是同步于第二致能信号SES的变化，亦即唤醒信号WU亦是从唤醒信号WU的低电位变化至唤醒信号WU的高电位，导致第一输入接收单元202被唤醒。因此，第一致能信号FES亦从第一致能信号FES的低电位变化至第一致能信号FES的高电位。但是第一致能信号FES的变化是落后于第二致能信号SES的变化。因此，第一逻辑单元208即可先根据唤醒信号WU的高电位，产生并输出具有高电位的内部致能信号ICKE至致能缓存器210。因此，致能缓存器210即可根据一内部频率ICLK，将所输出的一闩锁频率致能信号LCKE闩锁在闩锁频率致能信号LCKE的高电位，导致接收闩锁频率致能信号LCKE的系统缓冲器(例如动态随机存取内存的频率缓冲器、位置缓冲器、指令缓冲器或数据缓冲器)被开启，亦即系统离开省电模式，其中内部频率ICLK是由内部频率产生器216所产生。另外，唤醒信号WU从唤醒信号WU的低电位变化至唤醒信号WU的高电位后，第一输入接收单元202可被开启而正常操作。
当外部致能信号XCKE是从外部致能信号XCKE的高电位变化至外部致能信号XCKE的低电位且致能电压EV是为致能电压EV的高电位时，第一致能信号FES是从第一致能信号FES的高电位变化至第一致能信号FES的低电位。因为第二致能信号SES是从第二致能信号SES的高电位变化至第二致能信号SES的低电位，所以延迟单元206产生的唤醒信号WU的变化是落后于第二致能信号SES的变化，亦即唤醒信号WU从唤醒信号WU的高电位变化至唤醒信号WU的低电位会落后第一致能信号FES从第一致能信号FES的高电位变化至第一致能信号FES的低电位。如此，第一逻辑单元208既不会产生误动作，且可立即根据第一致能信号FES的低电位，产生并输出具有低电位的内部致能信号ICKE至致能缓存器210。因此，致能缓存器210即可根据内部频率ICLK，将所输出的闩锁频率致能信号LCKE闩锁在闩锁频率致能信号LCKE的低电位，导致接收闩锁频率致能信号LCKE的系统缓冲器(例如动态随机存取内存的频率缓冲器、位置缓冲器、指令缓冲器或数据缓冲器)被关闭，亦即系统进入省电模式。另外，因为唤醒信号WU从唤醒信号WU的高电位变化至唤醒信号WU的低电位会落后第一致能信号FES从第一致能信号FES的高电位变化至第一致能信号FES的低电位，所以致能缓存器210将所输出的闩锁频率致能信号LCKE闩锁在闩锁频率致能信号LCKE的低电位后，唤醒信号WU的低电位会关闭第一输入接收单元202以及内部频率产生器216。因此，系统可以更省电。另外，如图3所示，当唤醒信号WU是为唤醒信号WU的低电位后，第三N型金氧半晶体管2032开启，导致第一致能信号FES被维持在第一致能信号FES的高电位。如此，当外部致能信号XCKE是从外部致能信号XCKE的低电位变化至外部致能信号XCKE的高电位时，第一逻辑单元208可立即根据第一致能信号FES的高电位和唤醒信号WU的高电位，产生并输出具有高电位的内部致能信号ICKE至致能缓存器210，以使系统迅速离开省电模式。
请参照图6至图11，图6是为本发明的另一实施例说明第一输入接收单元600的示意图，图7是为本发明的另一实施例说明第一输入接收单元700的示意图，图8是为本发明的另一实施例说明第二输入接收单元800的示意图，图9是为本发明的另一实施例说明第二输入接收单元900的示意图，图10是为本发明的另一实施例说明延迟单元1000的示意图，和图11是为本发明的另一实施例说明延迟单元1100的示意图。
如图6所示，第一输入接收单元600包含一第一P型金氧半晶体管602、一第二P型金氧半晶体管604、一第一N型金氧半晶体管606、一第二N型金氧半晶体管608、一第三N型金氧半晶体管610、一第三P型金氧半晶体管612及一内部逻辑单元614。如图6所示，因为第一P型金氧半晶体管602和第二P型金氧半晶体管604做为一差动对，所以当唤醒信号WU是为唤醒信号WU的高电位时，第一输入接收单元600可使第一致能信号FES跟随外部致能信号XCKE变化。亦即当唤醒信号WU是为唤醒信号WU的高电位，且外部致能信号XCKE是为外部致能信号XCKE的高电位时，第一致能信号FES是为第一致能信号FES的高电位；当唤醒信号WU是为唤醒信号WU的高电位，且外部致能信号XCKE是为外部致能信号XCKE的低电位时，第一致能信号FES是为第一致能信号FES的低电位。另外，当唤醒信号WU是为唤醒信号WU的低电位时，第一P型金氧半晶体管602和第二P型金氧半晶体管604所组成的差动对关闭，且第三P型金氧半晶体管612开启，导致第一信号FS被上拉至第一电压VDD。此时，第一输入接收单元600可使第一致能信号FES保持在第一致能信号FES的低电位。另外，内部逻辑单元614和内部逻辑单元2034相同，在此不再赘述。
如图7所示，第一输入接收单元700包含一第一P型金氧半晶体管702、一第二P型金氧半晶体管704、一第一N型金氧半晶体管706、一第二N型金氧半晶体管708、一第三N型金氧半晶体管710、一第三P型金氧半晶体管712及一内部逻辑单元714。如图7所示，因为第一N型金氧半晶体管706和第二N型金氧半晶体管708做为一差动对，所以当唤醒信号WU是为唤醒信号WU的高电位时，第一输入接收单元700可使第一致能信号FES跟随外部致能信号XCKE变化。另外，当唤醒信号WU是为唤醒信号WU的低电位时，第一N型金氧半晶体管706和第二N型金氧半晶体管708所组成的差动对关闭，且第三P型金氧半晶体管712开启，导致第一信号FS被上拉至第一电压VDD。此时，第一输入接收单元700可使第一致能信号FES保持在第一致能信号FES的低电位。另外，内部逻辑单元714和内部逻辑单元2034相同，在此不再赘述。
如图8所示，第二输入接收单元800包含一第一P型金氧半晶体管802、一第二P型金氧半晶体管804、一第一N型金氧半晶体管806、一第二N型金氧半晶体管808、一第三P型金氧半晶体管810及一内部逻辑单元812。如图8所示，因为第一P型金氧半晶体管802、第二P型金氧半晶体管804和第一N型金氧半晶体管806是做为一反相器，所以当致能电压EV是为致能电压EV的高电位时，第二输入接收单元800可使第二致能信号SES跟随外部致能信号XCKE变化。亦即当致能电压EV是为致能电压EV的高电位，且外部致能信号XCKE是为外部致能信号XCKE的高电位时，第二致能信号SES是为第二致能信号SES的高电位；当致能电压EV是为致能电压EV的高电位，且外部致能信号XCKE是为外部致能信号XCKE的低电位时，第二致能信号SES是为第二致能信号SES的低电位。另外，当致能电压EV是为致能电压EV低电位时，第一P型金氧半晶体管802、第二P型金氧半晶体管804和第一N型金氧半晶体管806所组成的反相器关闭，且第三P型金氧半晶体管810开启，导致第二信号SS被上拉至第一电压VDD。此时，第二输入接收单元800可使第二致能信号SES保持在第二致能信号SES的低电位。另外，因为致能电压EV是要使第二输入接收单元800总是维持开启，所以在本发明的另一实施例中，致能电压EV亦可为第一电压VDD。另外，内部逻辑单元812和内部逻辑单元2034相同，在此不再赘述。
如图9所示，第二输入接收单元900包含一第一P型金氧半晶体管902、一第二P型金氧半晶体管904、一第一N型金氧半晶体管906、一第二N型金氧半晶体管908、一第三P型金氧半晶体管910、一第三N型金氧半晶体管912、一反相器914及一内部逻辑单元916。如图9所示，因为第二P型金氧半晶体管904和第一N型金氧半晶体管906是做为一反相器，所以当致能电压EV是为致能电压EV的高电位时，第二输入接收单元900可使第二致能信号SES跟随外部致能信号XCKE变化。另外，当致能电压EV是为致能电压EV的低电位时，第二P型金氧半晶体管904和第一N型金氧半晶体管906所组成的反相器关闭。此时，第三P型金氧半晶体管910和内部逻辑单元916可使第二致能信号SES保持在第二致能信号SES的前一次状态。另外，因为致能电压EV是要使第二输入接收单元900总是维持开启，所以在本发明的另一实施例中，致能电压EV亦可为第一电压VDD。
如图10所示，延迟单元1000包含一第一P型金氧半晶体管1002、一第二P型金氧半晶体管1004、一第三P型金氧半晶体管1006、一第一N型金氧半晶体管1008及一第一反相器1010。第一P型金氧半晶体管1002具有一第一端，用以接收第一电压VDD，一第二端，用以接收一偏压VBIAS，及一第三端；第二P型金氧半晶体管1004具有一第一端，耦接于第一P型金氧半晶体管1002的第三端，一第二端，用以接收偏压VBIAS，及一第三端；第三P型金氧半晶体管1006具有一第一端，耦接于第二P型金氧半晶体管1004的第三端，一第二端，用以接收第二致能信号SES，及一第三端，用以输出第三信号TS；第一N型金氧半晶体管1008具有一第一端，耦接于第三P型金氧半晶体管1006的第三端，一第二端，用以接收第二致能信号SES，及一第三端，耦接于地端GND；第一反相器1010具有一第一端，耦接于第三P型金氧半晶体管1006的第三端，及一第二端，用以输出唤醒信号WU。如图10所示，偏压VBIAS是用以维持第一P型金氧半晶体管1002和第二P型金氧半晶体管1004开启。当第二致能信号SES是从第二致能信号SES的高电位变化至第二致能信号SES的低电位时，第三P型金氧半晶体管1006逐渐开启和第一N型金氧半晶体管1008逐渐关闭，导致第三信号TS逐渐从第三信号TS的低电位充电至第三信号TS的高电位；当第二致能信号SES是从第二致能信号SES的低电位变化至第二致能信号SES的高电位时，第一N型金氧半晶体管1008逐渐开启和第三P型金氧半晶体管1006逐渐关闭，导致第三信号TS逐渐从第三信号TS的高电位放电至第三信号TS的低电位。因为第一N型金氧半晶体管1008的放电能力较第三P型金氧半晶体管1006强，所以在第三信号TS由第三信号TS的低电位变化至第三信号TS的高电位的时间比第三信号TS由第三信号TS的高电位变化至第三信号TS的低电位的时间长。亦即当第二致能信号SES是从第二致能信号SES的高电位变化至第二致能信号SES的低电位时，唤醒信号WU的变化是落后第二致能信号SES的变化一预定时间，亦即唤醒信号WU的变化亦落后第一致能信号FES的变化预定时间。当第二致能信号SES是从第二致能信号SES的低电位变化至第二致能信号SES的高电位时，唤醒信号WU的变化是同步于第二致能信号SES的变化，亦即唤醒信号WU的变化亦同步于第一致能信号FES的变化。
如图11所示，延迟单元1100包含一第一P型金氧半晶体管1102、一第二P型金氧半晶体管1104、一第三P型金氧半晶体管1106、一第一N型金氧半晶体管1108及一第一反相器1110。第一P型金氧半晶体管1102具有一第一端，用以接收第一电压VDD，一第二端，用以接收第二致能信号SES，及一第三端；第二P型金氧半晶体管1104具有一第一端，耦接于第一P型金氧半晶体管1102的第三端，一第二端，用以接收第二致能信号SES，及一第三端，用以输出第三信号TS；第三P型金氧半晶体管1106具有一第一端，耦接于第一P型金氧半晶体管1102的第三端，一第二端，耦接于第二P型金氧半晶体管1104的第三端，及一第三端，耦接于地端GND；第一N型金氧半晶体管1108具有一第一端，耦接于第二P型金氧半晶体管1104的第三端，一第二端，用以接收第二致能信号SES，及一第三端，耦接于地端GND；第一反相器1110具有一第一端，耦接于第二P型金氧半晶体管1104的第三端，及一第二端，用以输出唤醒信号WU。如图11所示，当第二致能信号SES是从第二致能信号SES的高电位变化至第二致能信号SES的低电位时，一节点P的电位是从节点P的低电位变化至节点P的高电位且第三信号TS逐渐从第三信号TS的低电位充电至第三信号TS的高电位。因此，第三P型金氧半晶体管1106会开启一小段时间，使得第三信号TS的变化是落后第二致能信号SES的变化一预定时间，亦即唤醒信号WU的变化是落后第二致能信号SES的变化预定时间。当第二致能信号SES是从第二致能信号SES的低电位变化至第二致能信号SES的高电位时，节点P的电位是从节点P的高电位变化至节点P的低电位且第三信号TS逐渐从第三信号TS的高电位放电至第三信号TS的低电位。因此，第三P型金氧半晶体管1106不会开启，使得第三信号TS的变化是同步于第二致能信号SES的变化，亦即唤醒信号WU的变化是同步于第二致能信号SES的变化。
请参照图12、图2、图3、图4和图5，图12是为本发明的另一实施例说明一种输入接收电路的操作方法的流程图。图12的方法系利用图2的输入接收电路200说明，详细步骤如下：
步骤1200：开始；
步骤1202：当外部致能信号XCKE是为外部致能信号XCKE的高电位时，且反相唤醒信号WUB是为反相唤醒信号WUB的低电位，进行步骤1204和步骤1208；当反相唤醒信号WUB是为反相唤醒信号WUB的高电位时，进行步骤1218和步骤1220；
步骤1204：第一输入接收单元202接收外部致能信号XCKE、一第一电压VDD及一参考信号VREF，进行步骤1206；
步骤1206：第一输入接收单元202根据低电位的反相唤醒信号WUB开启，并根据外部致能信号XCKE和参考信号VREF，产生并输出一第一致能信号FES，进行步骤1214；
步骤1208：第二输入接收单元204接收外部致能信号XCKE、第一电压VDD及一反相致能电压EVB，进行步骤1210；
步骤1210：第二输入接收单元204根据外部致能信号XCKE，产生并输出一第二致能信号SES，进行步骤1212；
步骤1212：延迟单元206根据第二致能信号SES，产生一唤醒信号WU，进行步骤1214；
步骤1214：第一逻辑单元208接收第一致能信号FES与唤醒信号WU，进行步骤1216；
步骤1216：第一逻辑单元208根据第一致能信号FES与唤醒信号WU，产生一内部致能信号ICKE并传送内部致能信号ICKE至致能缓存器210，接着唤醒信号WU会将第一输入接收单元202关闭，以进入省电模式，跳回步骤1202；
步骤1218：第一输入接收单元202和内部频率产生器216根据高电位的反相唤醒信号WUB关闭；
步骤1220：第二输入接收单元204接收外部致能信号XCKE、第一电压VDD及反相致能电压EVB，进行步骤1222；
步骤1222：第二输入接收单元204根据外部致能信号XCKE，产生并输出第二致能信号SES，进行步骤1224；
步骤1224：延迟单元206根据第二致能信号SES，产生唤醒信号WU，进行步骤1226；
步骤1226：第一逻辑单元208接收唤醒信号WU，进行步骤1228；
步骤1228：第一逻辑单元208根据唤醒信号WU，产生内部致能信号ICKE并传送内部致能信号ICKE至致能缓存器210，并且开启第一输入接收单元202，跳回步骤1202。
在步骤1206中，如图3所示，因为第一N型金氧半晶体管2028和第二N型金氧半晶体管2030是做为差动对，所以当反相唤醒信号WUB是为反相唤醒信号WUB的低电位时，第一输入接收单元202可产生并输出跟随外部致能信号XCKE变化的第一致能信号FES。此时，第一致能信号FES是为第一致能信号FES的高电位。在步骤1208中，因为致能电压EV是要使第二输入接收单元204总是维持开启，所以在本发明的另一实施例中，致能电压EV亦可为第一电压VDD。在步骤1210中，如图4所示，因为第二P型金氧半晶体管2044、第一N型金氧半晶体管2046和第二N型金氧半晶体管2048是做为反相器，所以当反相致能电压EVB是为反相致能电压EVB的低电位时，第二输入接收单元204可产生并输出跟随外部致能信号XCKE变化的第二致能信号SES。此时，第二致能信号SES是为第二致能信号SES的高电位。在步骤1212和步骤1224中，如图5所示，延迟单元206只有当第二致能信号SES是从第二致能信号SES的高电位变化至第二致能信号SES的低电位时，延迟单元206所输出的唤醒信号WU的变化才会落后第二致能信号SES的变化预定时间，亦即唤醒信号WU的变化亦落后第一致能信号FES的变化预定时间。延迟单元206在第二致能信号SES的其它变化时，延迟单元206所输出的唤醒信号WU的变化是同步于第二致能信号SES的变化，亦即唤醒信号WU的变化亦同步于第一致能信号FES的变化。在步骤1216中，如图2所示，第一逻辑单元208即可根据唤醒信号WU的高电位和第一致能信号FES的高电位，产生并输出具有高电位的内部致能信号ICKE至致能缓存器210。因此，致能缓存器210即可根据一内部频率ICLK，将所输出的一闩锁频率致能信号LCKE闩锁在闩锁频率致能信号LCKE的低电位，导致接收闩锁频率致能信号LCKE的系统缓冲器(例如动态随机存取内存的频率缓冲器、位置缓冲器、指令缓冲器或数据缓冲器)被关闭，亦即系统进入省电模式。在步骤1218中，唤醒信号WU的低电位会关闭第一输入接收单元202以及内部频率产生器216。因此，系统可以更省电。此时，第一致能信号FES是为第一致能信号FES的高电位。在步骤1222中，如图4所示，因为反相致能电压EVB是为反相致能电压EVB的低电位，所以第二输入接收单元204可产生并输出跟随外部致能信号XCKE变化的第二致能信号SES。此时，第二致能信号SES是为第二致能信号SES的高电位。在步骤1224中，延迟单元206可根据的高电位的第二致能信号SES，产生高电位的唤醒信号WU。在步骤1228中，第一逻辑单元208即可根据唤醒信号WU的高电位，产生并输出具有高电位的内部致能信号ICKE至致能缓存器210。因此，致能缓存器210即可根据内部频率ICLK，将所输出的闩锁频率致能信号LCKE闩锁在闩锁频率致能信号LCKE的高电位，导致接收闩锁频率致能信号LCKE的系统缓冲器被开启，亦即系统离开省电模式。
综上所述，本发明所提供的输入接收电路及其操作方法具有下列优点：第一、本发明在进入省电模式时，因为第一输入接收单元和内部频率产生器可被关闭，以及第二输入接收单元的低功耗，所以相较于现有技术，本发明的功耗较小；第二、本发明在进入省电模式时，因为第一致能信号被维持在第一致能信号的高电位，所以本发明所输出的内部致能信号具有良好的设定时间(setup time)与维持时间(hold time)；第三、本发明在离开省电模式时，因为第一输入接收单元会快速地由关闭到开启，所以本发明所输出的内部致能信号具有快速的反应时间与较佳的噪声免疫能力。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (23)
1.一种输入接收电路，其特征在于，包含：
一第一输入接收单元，用以接收一反相唤醒信号、一外部致能信号、一第一电压及一参考信号，以及根据该外部致能信号和该参考信号，产生并输出一第一致能信号；
一第二输入接收单元，用以接收该外部致能信号、该第一电压及一反相致能电压，以及根据该外部致能信号，产生并输出一第二致能信号；
一延迟单元，耦接于该第二输入接收单元，用以根据该第二致能信号，产生一唤醒信号；及
一第一逻辑单元，耦接于该第一输入接收单元与该延迟单元，用以接收该第一致能信号与该唤醒信号，并根据该第一致能信号与该唤醒信号，产生一内部致能信号；
其中，当该外部致能信号是为该外部致能信号的低电位时，该唤醒信号是用以关闭一内部频率产生器，且该反相唤醒信号是用以关闭该第一输入接收单元。
2.如权利要求1所述的输入接收电路，其特征在于，当该第二致能信号是从该第二致能信号的高电位变化至该第二致能信号的低电位时，该唤醒信号的变化是落后该第一致能信号的变化一预定时间；当该第二致能信号是从该第二致能信号的低电位变化至该第二致能信号的高电位时，该唤醒信号的变化是同歩于该第一致能信号的变化。
3.如权利要求1所述的输入接收电路，其特征在于，该反相唤醒信号是该唤醒信号通过一第二逻辑单元所产生。
4.如权利要求1所述的输入接收电路，其特征在于，该内部致能信号是用以传送至一致能缓存器，以及该内部频率产生器所产生的内部频率亦传送至该致能缓存器。
5.如权利要求1所述的输入接收电路，其特征在于，该第一输入接收单元包含：
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该反相唤醒信号，及一第三端；
一第二P型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，及一第三端，耦接于该第二P型金氧半晶体管的第二端；
一第三P型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，耦接于该第二P型金氧半晶体管的第二端，及一第三端，用以输出一第一信号；
一第一N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该参考信号，及一第三端，耦接于一地端；
一第二N型金氧半晶体管，具有一第一端，耦接于该第三P型金氧半晶体管的第三端，一第二端，用以接收该外部致能信号，及一第三端，耦接于该地端；
一第三N型金氧半晶体管，具有一第一端，耦接于该第三P型金氧半晶体管的第三端，一第二端，用以接收该反相唤醒信号，及一第三端，耦接于该地端；及
一内部逻辑单元，具有一第一端，耦接于该第三P型金氧半晶体管的第三端，用以接收该第一信号，及一第二端，用以输出该第一致能信号，其中该内部逻辑单元是用以反相该第一信号，以产生并输出该第一致能信号。
6.如权利要求1所述的输入接收电路，其特征在于，该第一输入接收单元包含：
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该参考信号，及一第三端；
一第二P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该外部致能信号，及一第三端，用以输出一第一信号；
一第一N型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，耦接于该第一N型金氧半晶体管的第一端，及一第三端；
一第二N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，耦接于该第一N型金氧半晶体管的第二端，及一第三端，耦接于该第一N型金氧半晶体管的第三端；
一第三N型金氧半晶体管，具有一第一端，耦接于该第一N型金氧半晶体管的第三端，一第二端，用以接收该唤醒信号，及一第三端，耦接于一地端；
一第三P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该唤醒信号，及一第三端，耦接于该第二P型金氧半晶体管的第三端；及
一内部逻辑单元，具有一第一端，耦接于该第三P型金氧半晶体管的第三端，用以接收该第一信号，及一第二端，用以输出该第一致能信号，其中该内部逻辑单元是用以反相该第一信号，以产生并输出该第一致能信号。
7.如权利要求1所述的输入接收电路，其特征在于，该第一输入接收单元包含：
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，及一第三端；
一第二P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该第一P型金氧半晶体管的第三端，及一第三端，耦接于该第一P型金氧半晶体管的第二端，用以输出一第一信号；
一第一N型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，用以接收该参考信号，及一第三端；
一第二N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该外部致能信号，及一第三端，耦接于该第一N型金氧半晶体管的第三端；
一第三N型金氧半晶体管，具有一第一端，耦接于该第一N型金氧半晶体管的第三端，一第二端，用以接收该唤醒信号，及一第三端，耦接于一地端；
一第三P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该唤醒信号，及一第三端，耦接于该第二P型金氧半晶体管的第三端；及
一内部逻辑单元，具有一第一端，耦接于该第三P型金氧半晶体管的第三端，用以接收该第一信号，及一第二端，用以输出该第一致能信号，其中该内部逻辑单元是用以反相该第一信号，以产生并输出该第一致能信号。
8.如权利要求5、6或7所述的输入接收电路，其特征在于，该内部逻辑单元包含：
一第一反相器，具有一第一端，耦接于该第三P型金氧半晶体管的第三端，用以接收该第一信号，及一第二端；
一第二反相器，具有一第一端，耦接于该第一反相器的第二端，及一第二端；及
一第三反相器，具有一第一端，耦接于该第二反相器的第二端，及一第二端，用以输出该第一致能信号。
9.如权利要求1所述的输入接收电路，其特征在于，该第二输入接收单元包含：
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该反相致能电压，及一第三端；
一第二P型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，用以接收该外部致能信号，及一第三端，用以输出一第二信号；
一第一N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该外部致能信号，及一第三端，耦接于一地端；
一第二N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该外部致能信号，及一第三端，耦接于该地端；
一第三N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该反相致能电压，及一第三端，耦接于该地端；及
一内部逻辑单元，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，用以接收该第二信号，及一第二端，用以输出该第二致能信号，其中该内部逻辑单元是用以反相该第二信号，以产生并输出该第二致能信号。
10.如权利要求1所述的输入接收电路，其特征在于，该第二输入接收单元包含：
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该外部致能信号，及一第三端；
一第二P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该外部致能信号，及一第三端，耦接于该第一P型金氧半晶体管的第三端，用以输出一第二信号；
一第一N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该外部致能信号，及一第三端；
一第二N型金氧半晶体管，具有一第一端，耦接于该第一N型金氧半晶体管的第三端，一第二端，用以接收该致能电压，及一第三端，耦接于一地端；
一第三P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该致能电压，及一第三端，耦接于该第二P型金氧半晶体管的第三端；及
一内部逻辑单元，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，用以接收该第二信号，及一第二端，用以输出该第二致能信号，其中该内部逻辑单元是用以反相该第二信号，以产生并输出该第二致能信号。
11.如权利要求1所述的输入接收电路，其特征在于，该第二输入接收单元包含：
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该反相致能电压，及一第三端；
一第二P型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，用以接收该外部致能信号，及一第三端，用以输出一第二信号；
一第一N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该外部致能信号，及一第三端；
一第二N型金氧半晶体管，具有一第一端，耦接于该第一N型金氧半晶体管的第三端，一第二端，用以接收该致能电压，及一第三端，耦接于一地端；
一第三P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该致能电压，及一第三端，耦接于一反相器；
一第三N型金氧半晶体管，具有一第一端，耦接于该反相器，一第二端，用以接收该反相致能电压，及一第三端，耦接于该地端；及
一内部逻辑单元，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，用以接收该第二信号，及一第二端，用以输出该第二致能信号，其中该内部逻辑单元是用以反相该第二信号，以产生并输出该第二致能信号；
其中该反相器另耦接于该第二P型金氧半晶体管的第三端与该内部逻辑单元。
12.如权利要求10或11所述的输入接收电路，其特征在于，该内部逻辑单元包含：
一第一反相器，具有一第一端，用以接收该第二信号，及一第二端；
一第二反相器，具有一第一端，耦接于该第一反相器的第二端，及一第二端；及
一第三反相器，具有一第一端，耦接于该第二反相器的第二端，及一第二端，用以输出该第二致能信号。
13.如权利要求1所述的输入接收电路，其特征在于，该延迟单元包含：
一第一反相器，具有一第一端，耦接于该第二输入接收单元，用以接收该第二致能信号，及一第二端；
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该第一反相器的第二端，及一第三端，耦接于该第一P型金氧半晶体管的第一端；
一第二P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该第一反相器的第二端，及一第三端，耦接于该第二P型金氧半晶体管的第一端；及
一第二反相器，具有一第一端，耦接于该第一反相器的第二端，及一第二端，用以输出该唤醒信号。
14.如权利要求1所述的输入接收电路，其特征在于，该延迟单元包含：
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收一偏压，及一第三端；
一第二P型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，用以接收该偏压，及一第三端；
一第三P型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该第二致能信号，及一第三端；
一第一N型金氧半晶体管，具有一第一端，耦接于该第三P型金氧半晶体管的第三端，一第二端，用以接收该第二致能信号，及一第三端，耦接于一地端；及
一第一反相器，具有一第一端，耦接于该第三P型金氧半晶体管的第三端，及一第二端，用以输出该唤醒信号。
15.如权利要求1所述的输入接收电路，其特征在于，该延迟单元包含：
一第一P型金氧半晶体管，具有一第一端，用以接收该第一电压，一第二端，用以接收该第二致能信号，及一第三端；
一第二P型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，用以接收该第二致能信号，及一第三端；
一第三P型金氧半晶体管，具有一第一端，耦接于该第一P型金氧半晶体管的第三端，一第二端，耦接于该第二P型金氧半晶体管的第三端，及一第三端，耦接于一地端；
一第一N型金氧半晶体管，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，一第二端，用以接收该第二致能信号，及一第三端，耦接于该地端；及
一第一反相器，具有一第一端，耦接于该第二P型金氧半晶体管的第三端，及一第二端，用以输出该唤醒信号。
16.如权利要求1所述的输入接收电路，其特征在于，该反相致能电压是一致能电压通过一第三逻辑单元所产生。
17.如权利要求1所述的输入接收电路，其特征在于，该第一逻辑单元包含：
一与非门，具有一第一端，耦接于该第一输入接收单元，用以接收该第一致能信号，一第二端，耦接于该延迟单元，用以接收该唤醒信号，及一第三端；及
一反相器，具有一第一端，耦接于该与非门的第三端，及一第二端，用以输出该内部致能信号。
18.一种输入接收电路的操作方法，该输入接收电路包含一第一输入接收单元、一第二输入接收单元、一延迟单元及一第一逻辑单元，其特征在于，该操作方法包含：
该第一输入接收单元接收一低电位的反相唤醒信号、一外部致能信号、一第一电压及一参考信号；
该第一输入接收单元根据该低电位的反相唤醒信号开启，并根据该外部致能信号和该参考信号，产生并输出一第一致能信号；
该第二输入接收单元接收该外部致能信号、该第一电压及一反相致能电压；
该第二输入接收单元根据该外部致能信号，产生并输出一第二致能信号；
该延迟单元根据该第二致能信号，产生一唤醒信号；
该第一逻辑单元接收该第一致能信号与该唤醒信号；及
该第一逻辑单元根据该第一致能信号与该唤醒信号，产生一内部致能信号；
传送该内部致能信号至一致能缓存器。
19.如权利要求18的操作方法，其特征在于，该外部致能信号是为一由高电位转变为低电位的外部致能信号。
20.如权利要求18的操作方法，其特征在于，另包含：
一第二逻辑单元反相该唤醒信号，以产生该反相唤醒信号。
21.如权利要求18的操作方法，其特征在于，该反相致能电压是一致能电压通过一第三逻辑单元所产生。
22.一种输入接收电路的操作方法，该输入接收电路包含一第一输入接收单元、一第二输入接收单元、一延迟单元及一第一逻辑单元，其特征在于，该操作方法包含：
该第一输入接收单元根据一高电位的反相唤醒信号关闭；
该第二输入接收单元接收一外部致能信号、一第一电压及一反相致能电压；
该第二输入接收单元根据该外部致能信号，产生并输出一第二致能信号；
该延迟单元根据该第二致能信号，产生一唤醒信号；
该第一逻辑单元接收该唤醒信号；及
该第一逻辑单元根据该唤醒信号，产生一内部致能信号；
传送该内部致能信号至一致能缓存器。
23.如权利要求22的操作方法，其特征在于，另包含：
该唤醒信号开启一内部频率产生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261608661P | 2012-03-09 | 2012-03-09 | |
| US61/608,661 | 2012-03-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103259525A CN103259525A (zh) | 2013-08-21 |
| CN103259525B true CN103259525B (zh) | 2017-03-01 |
Family
ID=48963263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310072338.3A Active CN103259525B (zh) | 2012-03-09 | 2013-03-07 | 输入接收电路及其操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8773179B2 (zh) |
| CN (1) | CN103259525B (zh) |
| TW (1) | TWI568182B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8942056B2 (en) | 2011-02-23 | 2015-01-27 | Rambus Inc. | Protocol for memory power-mode control |
| JP6978549B1 (ja) | 2020-06-23 | 2021-12-08 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 入力レシーバ |
| JP6970244B1 (ja) | 2020-06-23 | 2021-11-24 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | メモリコントローラ |
| TWI749979B (zh) * | 2020-12-31 | 2021-12-11 | 新唐科技股份有限公司 | 控制電路及操作系統 |
| US11784635B1 (en) | 2022-08-23 | 2023-10-10 | Nuvoton Technology Corporation | Control circuit and operation system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6941526B2 (en) * | 2002-06-21 | 2005-09-06 | Micron Technology, Inc. | Low power buffer implementation |
| CN102110468A (zh) * | 2009-12-24 | 2011-06-29 | 海力士半导体有限公司 | 内部命令产生器件 |
| CN202351785U (zh) * | 2010-07-21 | 2012-07-25 | 英特尔公司 | 用于偏压信号的快速唤醒的装置和处理器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100597635B1 (ko) * | 2004-05-20 | 2006-07-05 | 삼성전자주식회사 | 반도체 메모리에서의 내부 초기화 신호 발생기 |
| US7602222B2 (en) * | 2005-09-30 | 2009-10-13 | Mosaid Technologies Incorporated | Power up circuit with low power sleep mode operation |
| JP5662701B2 (ja) * | 2010-05-26 | 2015-02-04 | キヤノン株式会社 | クロック供給装置 |
-
2013
- 2013-03-01 TW TW102107268A patent/TWI568182B/zh not_active IP Right Cessation
- 2013-03-07 CN CN201310072338.3A patent/CN103259525B/zh active Active
- 2013-03-08 US US13/789,691 patent/US8773179B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6941526B2 (en) * | 2002-06-21 | 2005-09-06 | Micron Technology, Inc. | Low power buffer implementation |
| CN102110468A (zh) * | 2009-12-24 | 2011-06-29 | 海力士半导体有限公司 | 内部命令产生器件 |
| CN202351785U (zh) * | 2010-07-21 | 2012-07-25 | 英特尔公司 | 用于偏压信号的快速唤醒的装置和处理器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8773179B2 (en) | 2014-07-08 |
| TW201338417A (zh) | 2013-09-16 |
| TWI568182B (zh) | 2017-01-21 |
| CN103259525A (zh) | 2013-08-21 |
| US20130234766A1 (en) | 2013-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103259525B (zh) | 输入接收电路及其操作方法 | |
| CN101388658A (zh) | 具有保持功能的mtcmos触发器 | |
| CN104104377B (zh) | 时钟门控电路 | |
| AU2003268059A8 (en) | Event driven dynamic logic for reducing power consumption | |
| CN101150313B (zh) | 半导体集成电路装置及电子装置 | |
| CN105162441A (zh) | 一种高速低功耗动态比较器 | |
| CN109557861A (zh) | 跨电压域的电源管理电路 | |
| CN106033960A (zh) | 一种低功耗上电复位电路 | |
| CN103856192A (zh) | 一种嵌入式脉冲时序电路系统 | |
| US20200042289A1 (en) | True random number generator with stable node voltage | |
| CN103532526B (zh) | 电压转换电路及电压转换方法 | |
| CN103248223A (zh) | 时钟电路以及升压稳压器 | |
| CN105954670A (zh) | 集成电路esd失效预警电路 | |
| CN107565953A (zh) | 一种跳变检测器及时钟频率调节系统的控制电路 | |
| CN109547191B (zh) | 双轨预充电逻辑装置 | |
| Lin et al. | Fine-grained power gating for leakage and short-circuit power reduction by using asynchronous-logic | |
| CN204465490U (zh) | 一种低功耗上电复位电路 | |
| CN109783061A (zh) | 一种利用振荡器采样的真随机数发生器 | |
| CN105720948B (zh) | 一种基于FinFET器件的时钟控制触发器 | |
| CN109217860A (zh) | 具有电力门控方案的半导体器件 | |
| CN206323170U (zh) | 一种用于车载终端的智能供电电路 | |
| CN102420586A (zh) | 时钟门控制电路及触发器 | |
| CN106134084A (zh) | 电流模式时钟分配 | |
| CN1808904B (zh) | 一种新型的抗噪声高速多米诺电路 | |
| CN107733402A (zh) | 面向近阈值低电压的时序监测单元及监测系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |