CN212909481U - 一种振荡器及芯片 - Google Patents

Abstract

本实用新型提供一种振荡器及芯片，通过电源电压检测电路实时检测电源电压的高低，根据电源电压的高低控制NMOS的偏置电压和PMOS的偏置电压的高低，使环形振荡器的振荡频率不随电源电压的高低而变化，保证芯片的正常运行。

Description

一种振荡器及芯片

技术领域

本实用新型涉及模拟电路技术领域，尤其涉及的是一种振荡器及芯片。

背景技术

图1为传统的振荡器架构，由偏置电压产生电路和振荡器电路组成。由偏置电压产生电路产生一个NMOS的偏置电压和一个PMOS的偏置电压；振荡器电路的环形振荡器通过NMOS的偏置电压和PMOS的偏置电压控制振荡器的频率。

传统电路的缺点为：当电源电压变化时，NMOS的偏置电压和PMOS的偏置电压也会随之变化；当NMOS的偏置电压升高或PMOS的偏置电压下降，环形振荡器内的电流变大，充放电时间变短，即环形振荡器的周期变短；当NMOS的偏置电压下降或PMOS的偏置电压升高，环形振荡器内的电流变小，充放电时间变长，即环形振荡器的周期变长。这种振荡器架构应用在宽压的条件下，缺点会特别的明显，当电源电压波动较大时，芯片内部的振荡器周期也会发生相应的变化，这可能会导致芯片的时序发生异常。当低压时的时序满足时，高压下由于周期变短，时序可能不满足，芯片无法正常工作；当高压时的时序满足时，低压下由于周期变长，时序出现冗余，可能会导致功耗等增加。

因此，现有技术还有待改进。

发明内容

本实用新型的目的在于提供一种振荡器及芯片，旨在解决现有的振荡器的NMOS的偏置电压和PMOS的偏置电压随电源电压变化而变化，影响芯片正常运行的问题。

本实用新型的技术方案如下：一种振荡器，其中，包括：

偏置电压产生电路，用于产生NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS；

振荡器电路，包括环形振荡器，所述环形振荡器根据NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS控制自身的振荡频率；

电源电压检测电路，实时检测电源电压的高低，根据电源电压的高低控制NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS的高低，使环形振荡器的振荡频率不随电源电压的高低而变化；

所述电源电压检测电路与偏置电压产生电路连接，偏置电压产生电路与电源电压检测电路连接。

所述的振荡器，其中，所述电源电压检测电路包括第一电阻R1、第二电阻R2和放大器U1，所述第一电阻R1的一端连接零电位参考点，第一电阻R1的另一端与第二电阻R2一端连接，第二电阻R2另一端接地，第一电阻R1另一端和第二电阻R2一端连接后与放大器U1的正输入端连接，放大器U1的负输入端与偏置电压产生电路连接，放大器U1的输出端与偏置电压产生电路连接。

所述的振荡器，其中，所述振荡器电路包括第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2、第四PMOS管PM3、第五PMOS管PM4、第六PMOS管PM5、第一NMOS管NM0、第二NMOS管NM1、第三NMOS管NM2、第四NMOS管NM3、第五NMOS管NM4和第六NMOS管NM5，所述第一PMOS管PM0的漏极连接零电位参考点，第一PMOS管PM0的源极与第二PMOS管PM1的漏极连接，第一PMOS管PM0的栅极连接偏置电压产生电路；第二PMOS管PM1的源极与第一NMOS管NM0的漏极连接，第一NMOS管NM0的栅极与第二PMOS管PM1的栅极连接，第一NMOS管NM0的源极与第二NMOS管NM1的漏极连接，第二NMOS管NM1的源极接地，第二NMOS管NM1的栅极连接偏置电压产生电路；第三PMOS管PM2的漏极连接零电位参考点，第三PMOS管PM2的源极与第四PMOS管PM3的漏极连接，第四PMOS管PM3的源极与第三NMOS管NM2的漏极连接，第三NMOS管NM2的栅极与第四PMOS管PM3的栅极连接，第三NMOS管NM2的源极与第四NMOS管NM3的漏极连接，第四NMOS管NM3的源极接地；第五PMOS管PM4的漏极连接零电位参考点，第五PMOS管PM4的源极与第六PMOS管PM5的漏极连接，第六PMOS管PM5的栅极与第五NMOS管NM4的栅极连接，第六PMOS管PM5的源极与第五NMOS管NM4漏极连接，第五NMOS管NM4的源极与第六NMOS管NM5的漏极连接，第六NMOS管NM5的漏极接地；第二PMOS管PM1的栅极和第一NMOS管NM0的栅极连接在一起后与振荡器OSC连接，第五PMOS管PM4的源极和第六PMOS管PM5的漏极连接在一起后与振荡器OSC连接；第一PMOS管PM0的栅极、第三PMOS管PM2的栅极和第五PMOS管PM4的栅极连接在一起；第二NMOS管NM1的栅极、第四NMOS管NM3的栅极、和第六NMOS管NM5的栅极连接在一起；第二PMOS管PM1的源极和第一NMOS管NM0的漏极连接在一起后与第四PMOS管PM3的栅极与第三NMOS管NM2的栅极的连接点连接在一起，第四PMOS管PM3的源极和第三NMOS管NM2的漏极连接与第六PMOS管PM5的栅极与第五NMOS管NM4的栅极连接点连接在一起。

所述的振荡器，其中，所述偏置电压产生电路包括用于产生基准电压的带隙基准电路、第九PMOS管PM8、第九NMOS管NM8、镜像电流模块、第十PMOS管PM9和第十NMOS管NM9，所述带隙基准电路与第九PMOS管PM8的栅极连接，第九PMOS管PM8的漏极连接零电位参考点，第九PMOS管PM8的源极与第九PMOS管PM8的漏极连接，第九PMOS管PM8的源极接地，第九PMOS管PM8的源极与第九PMOS管PM8的栅极连接，第九PMOS管PM8的源极与镜像电流模块连接，第九NMOS管NM8的栅极与振荡器电路连接；第十PMOS管PM9的漏极连接零电位参考点，第十PMOS管PM9的源极与第十NMOS管NM9的漏极连接，第十NMOS管NM9的源极接地，第十NMOS管NM9的栅极与第九NMOS管NM8的栅极连接在一起；第十PMOS管PM9的栅极与源极连接在一起后与振荡器电路连接；镜像电流模块与电源电压检测电路连接。

所述的振荡器，其中，所述带隙基准电路包括第七PMOS管PM6、第八PMOS管PM7、第七NMOS管NM6和第八NMOS管NM7，所述第七PMOS管PM6的漏极连接零电位参考点，第七PMOS管PM6的源极与第七NMOS管NM6的漏极连接，第七NMOS管NM6的源极接地，第七PMOS管PM6的栅极与第八PMOS管PM7的栅极连接，第七PMOS管PM6的源极与第七NMOS管NM6的栅极连接在一起后与第八NMOS管NM7的栅极连接；第八PMOS管PM7的漏极连接零电位参考点，第八PMOS管PM7的源极与第八NMOS管NM7的漏极连接，第八NMOS管NM7的源极接地，第八PMOS管PM7的栅极与第八PMOS管PM7的源极连接在一起；第八PMOS管PM7的源极与电源电压检测电路连接，第八PMOS管PM7的栅极与第九PMOS管PM8的栅极连接。

所述的振荡器，其中，所述镜像电流模块包括第十一PMOS管PM10-1和第十二PMOS管PM11-1，所述第十二PMOS管PM11-1的漏极连接零电位参考点，第十二PMOS管PM11-1的源极与第十一PMOS管PM10-1的漏极连接，第十一PMOS管PM10-1的源极与第九PMOS管PM8的源极连接，第十一PMOS管PM10-1的栅极与第九PMOS管PM8的栅极连接，第十二PMOS管PM11-1的栅极与电源电压检测电路连接。

所述的振荡器，其中，所述镜像电流模块包括第十三PMOS管PM11-2和第十四PMOS管PM10-2，所述第十四PMOS管PM10-2的漏极连接零电位参考点，第十四PMOS管PM10-2的源极与第十三PMOS管PM11-2的漏极连接，第十三PMOS管PM11-2的源极与第九PMOS管PM8的源极连接，第十三PMOS管PM11-2的栅极与电源电压检测电路连接，第十四PMOS管PM10-2的栅极与第九PMOS管PM8的栅极连接。

所述的振荡器，其中，所述第十二PMOS管PM11-1替换成NMOS管。

所述的振荡器，其中，所述第十三PMOS管PM11-2替换成NMOS管。

一种芯片，其中，包括如上述任一项所述的振荡器。

本实用新型的有益效果：本实用新型通过提供一种振荡器及芯片，通过电源电压检测电路实时检测电源电压的高低，根据电源电压的高低控制NMOS的偏置电压和PMOS的偏置电压的高低，使环形振荡器的振荡频率不随电源电压的高低而变化，保证芯片的正常运行。

附图说明

图1是现有技术中振荡器架构示意图。

图2是本实用新型中振荡器的示意图。

图3是本实用新型中电源电压检测电路的示意图。

图4是本实用新型中振荡器电路的示意图。

图5是本实用新型中偏置电压产生电路的其中一种实施例示意图。

图6是本实用新型中偏置电压产生电路的另一种实施例示意图。

图7是本实用新型中设置多路电源电压检测电路的示意图。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图2所示，一种振荡器，包括：

偏置电压产生电路3，用于产生NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS；

振荡器电路2，包括环形振荡器，所述环形振荡器根据NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS控制自身的振荡频率；

电源电压检测电路1，实时检测电源电压的高低，根据电源电压的高低控制NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS的高低，使环形振荡器的振荡频率不随电源电压的高低而变化；

所述电源电压检测电路1与偏置电压产生电路3连接，偏置电压产生电路3与电源电压检测电路1连接。

在某些具体实施例中，如图3所示，所述电源电压检测电路1包括第一电阻R1、第二电阻R2和放大器U1，所述第一电阻R1的一端连接零电位参考点，第一电阻R1的另一端与第二电阻R2一端连接，第二电阻R2另一端接地，第一电阻R1另一端和第二电阻R2一端连接后与放大器U1的正输入端连接，放大器U1的负输入端与偏置电压产生电路3连接，放大器U1的输出端与偏置电压产生电路3连接。

在某些具体实施例中，如图4所示，所述振荡器电路2包括第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2、第四PMOS管PM3、第五PMOS管PM4、第六PMOS管PM5、第一NMOS管NM0、第二NMOS管NM1、第三NMOS管NM2、第四NMOS管NM3、第五NMOS管NM4和第六NMOS管NM5，所述第一PMOS管PM0的漏极连接零电位参考点，第一PMOS管PM0的源极与第二PMOS管PM1的漏极连接，第一PMOS管PM0的栅极连接偏置电压产生电路3；第二PMOS管PM1的源极与第一NMOS管NM0的漏极连接，第一NMOS管NM0的栅极与第二PMOS管PM1的栅极连接，第一NMOS管NM0的源极与第二NMOS管NM1的漏极连接，第二NMOS管NM1的源极接地，第二NMOS管NM1的栅极连接偏置电压产生电路3；第三PMOS管PM2的漏极连接零电位参考点，第三PMOS管PM2的源极与第四PMOS管PM3的漏极连接，第四PMOS管PM3的源极与第三NMOS管NM2的漏极连接，第三NMOS管NM2的栅极与第四PMOS管PM3的栅极连接，第三NMOS管NM2的源极与第四NMOS管NM3的漏极连接，第四NMOS管NM3的源极接地；第五PMOS管PM4的漏极连接零电位参考点，第五PMOS管PM4的源极与第六PMOS管PM5的漏极连接，第六PMOS管PM5的栅极与第五NMOS管NM4的栅极连接，第六PMOS管PM5的源极与第五NMOS管NM4漏极连接，第五NMOS管NM4的源极与第六NMOS管NM5的漏极连接，第六NMOS管NM5的漏极接地；第二PMOS管PM1的栅极和第一NMOS管NM0的栅极连接在一起后与振荡器OSC连接，第五PMOS管PM4的源极和第六PMOS管PM5的漏极连接在一起后与振荡器OSC连接；第一PMOS管PM0的栅极、第三PMOS管PM2的栅极和第五PMOS管PM4的栅极连接在一起；第二NMOS管NM1的栅极、第四NMOS管NM3的栅极、和第六NMOS管NM5的栅极连接在一起；第二PMOS管PM1的源极和第一NMOS管NM0的漏极连接在一起后与第四PMOS管PM3的栅极与第三NMOS管NM2的栅极的连接点连接在一起，第四PMOS管PM3的源极和第三NMOS管NM2的漏极连接与第六PMOS管PM5的栅极与第五NMOS管NM4的栅极连接点连接在一起。

在某些具体实施例中，如图5所示，所述偏置电压产生电路3包括用于产生基准电压的带隙基准电路31、第九PMOS管PM8、第九NMOS管NM8、镜像电流模块32、第十PMOS管PM9和第十NMOS管NM9，所述带隙基准电路31与第九PMOS管PM8的栅极连接，第九PMOS管PM8的漏极连接零电位参考点，第九PMOS管PM8的源极与第九PMOS管PM8的漏极连接，第九PMOS管PM8的源极接地，第九PMOS管PM8的源极与第九PMOS管PM8的栅极连接，第九PMOS管PM8的源极与镜像电流模块32连接，第九NMOS管NM8的栅极与振荡器电路2（即第二NMOS管NM1的栅极）连接；第十PMOS管PM9的漏极连接零电位参考点，第十PMOS管PM9的源极与第十NMOS管NM9的漏极连接，第十NMOS管NM9的源极接地，第十NMOS管NM9的栅极与第九NMOS管NM8的栅极连接在一起；第十PMOS管PM9的栅极与源极连接在一起后与振荡器电路2（即第一PMOS管PM0的栅极）连接；镜像电流模块32与电源电压检测电路1连接。

在某些具体实施例中，所述带隙基准电路31包括第七PMOS管PM6、第八PMOS管PM7、第七NMOS管NM6和第八NMOS管NM7，所述第七PMOS管PM6的漏极连接零电位参考点，第七PMOS管PM6的源极与第七NMOS管NM6的漏极连接，第七NMOS管NM6的源极接地，第七PMOS管PM6的栅极与第八PMOS管PM7的栅极连接，第七PMOS管PM6的源极与第七NMOS管NM6的栅极连接在一起后与第八NMOS管NM7的栅极连接；第八PMOS管PM7的漏极连接零电位参考点，第八PMOS管PM7的源极与第八NMOS管NM7的漏极连接，第八NMOS管NM7的源极接地，第八PMOS管PM7的栅极与第八PMOS管PM7的源极连接在一起；第八PMOS管PM7的源极与电源电压检测电路1（即放大器U1的负输入端）连接，第八PMOS管PM7的栅极与第九PMOS管PM8的栅极连接。

在某些具体实施例中，如图5所示，所述镜像电流模块32包括第十一PMOS管PM10-1和第十二PMOS管PM11-1，所述第十二PMOS管PM11-1的漏极连接零电位参考点，第十二PMOS管PM11-1的源极与第十一PMOS管PM10-1的漏极连接，第十一PMOS管PM10-1的源极与第九PMOS管PM8的源极连接，第十一PMOS管PM10-1的栅极与第九PMOS管PM8的栅极连接，第十二PMOS管PM11-1的栅极与电源电压检测电路1（即放大器U1的输出端）连接。

其中，本振荡器的运作过程如下：

其中流经第八PMOS管PM7的电流为i1，其中第七PMOS管PM6、第八PMOS管PM7、第九NMOS管NM8和第十二PMOS管PM11-1的栅极连接在一起，通过设置第七PMOS管PM6、第八PMOS管PM7、第九NMOS管NM8和第十二PMOS管PM11-1的尺寸，可以得到相应的电流，如图5所示，流经第九NMOS管NM8的电流为m*i1，流经第十二PMOS管PM11-1的电流为n*i1，所以流经第九NMOS管NM8的电流为（m*i1+ n*i1）。

其中第十二PMOS管PM11-1的栅极连接到VDD_DET信号，其作用为控制第十一PMOS管PM10-1支路是否开启。若第十二PMOS管PM11-1导通，此时流经第九NMOS管NM8的电流为（m*i1+ n*i1），若第十二PMOS管PM11-1关闭，此时流经第九NMOS管NM8的电流为m*i1。因此第九NMOS管NM8的电流大小受控于PM5的开启与否。

从PMOS的特性可知，若第十二PMOS管PM11-1的栅极电压VDD_DET为高，第十二PMOS管PM11-1关闭，反之则开启。

若电源电压偏高，VDD_DET电压为高电平，则镜像的电流变小，N_BIAS的电压降低，P_BIAS电压升高，环形振荡器内的电流变小，充放电时间变长，即环形振荡器的周期变长；

若电源电压偏低，VDD_DET电压为低电平，则镜像的电流变大，N_BIAS的电压升高，P_BIAS电压降低，环形振荡器内的电流变大，充放电时间变短，即环形振荡器的周期变短。

在某些具体实施例中，如图6所示，所述镜像电流模块32包括第十三PMOS管PM11-2和第十四PMOS管PM10-2，所述第十四PMOS管PM10-2的漏极连接零电位参考点，第十四PMOS管PM10-2的源极与第十三PMOS管PM11-2的漏极连接，第十三PMOS管PM11-2的源极与第九PMOS管PM8的源极连接，第十三PMOS管PM11-2的栅极与电源电压检测电路1（即放大器U1的输出端）连接，第十四PMOS管PM10-2的栅极与第九PMOS管PM8的栅极连接。

为了使电源电压检测电路1对NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS的控制调节更加细致，如图7所示，所述镜像电流模块32设置至少两路，电源电压检测电路1设置的数量与镜像电流模块32设置的数量一致且一一对应连接，每路镜像电流模块32连接一路电源电压检测电路1。通过多路电源电压检测电路1控制多路镜像电流模块32的启闭，从而对环形振荡器的振荡频率调节更加细致。

本实施例中，所述镜像电流模块32设置两路，第一路镜像电流模块32包括第十五PMOS管PM10-3和第十六PMOS管PM11-3，第二路镜像电流模块32包括第十七PMOS管PM10-4和第十八PMOS管PM11-4，第十五PMOS管PM10-3的漏极连接零电位参考点，第十五PMOS管PM10-3的源极与第十六PMOS管PM11-3的漏极连接，第十六PMOS管PM11-3的源极与第九PMOS管PM10-3的源极连接，第十六PMOS管PM11-3的栅极与第十六PMOS管PM11-3的源极连接，第十五PMOS管PM10-3的栅极与电源电压检测电路1（即放大器U1的输出端）连接；第十七PMOS管PM10-4的漏极连接零电位参考点，第十七PMOS管PM10-4的源极与第十八PMOS管PM11-4的漏极连接，第十八PMOS管PM11-4的源极与第九PMOS管PM10-3的源极连接，第十八PMOS管PM11-4的栅极与第十八PMOS管PM11-4的源极连接，第十七PMOS管PM10-4的栅极与电源电压检测电路1（即放大器U1的输出端）连接。

在某些具体实施例中，所述第十二PMOS管PM11-1、第十三PMOS管PM11-2、第十六PMOS管PM11-3和第十八PMOS管PM11-4可以替换成NMOS管（通过设置反相器，或者通过设置比较器将结果取反），控制调节效果与PMOS管一致。

本技术方案还保护一种芯片，包括如上述所述的振荡器。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种振荡器，其特征在于，包括：

偏置电压产生电路，用于产生NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS；

振荡器电路，包括环形振荡器，所述环形振荡器根据NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS控制自身的振荡频率；

电源电压检测电路，实时检测电源电压的高低，根据电源电压的高低控制NMOS的偏置电压N_BIAS和PMOS的偏置电压P_BIAS的高低，使环形振荡器的振荡频率不随电源电压的高低而变化；

所述电源电压检测电路与偏置电压产生电路连接，偏置电压产生电路与电源电压检测电路连接。

2.根据权利要求1所述的振荡器，其特征在于，所述电源电压检测电路包括第一电阻R1、第二电阻R2和放大器U1，所述第一电阻R1的一端连接零电位参考点，第一电阻R1的另一端与第二电阻R2一端连接，第二电阻R2另一端接地，第一电阻R1另一端和第二电阻R2一端连接后与放大器U1的正输入端连接，放大器U1的负输入端与偏置电压产生电路连接，放大器U1的输出端与偏置电压产生电路连接。

3.根据权利要求1所述的振荡器，其特征在于，所述振荡器电路包括第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2、第四PMOS管PM3、第五PMOS管PM4、第六PMOS管PM5、第一NMOS管NM0、第二NMOS管NM1、第三NMOS管NM2、第四NMOS管NM3、第五NMOS管NM4和第六NMOS管NM5，所述第一PMOS管PM0的漏极连接零电位参考点，第一PMOS管PM0的源极与第二PMOS管PM1的漏极连接，第一PMOS管PM0的栅极连接偏置电压产生电路；第二PMOS管PM1的源极与第一NMOS管NM0的漏极连接，第一NMOS管NM0的栅极与第二PMOS管PM1的栅极连接，第一NMOS管NM0的源极与第二NMOS管NM1的漏极连接，第二NMOS管NM1的源极接地，第二NMOS管NM1的栅极连接偏置电压产生电路；第三PMOS管PM2的漏极连接零电位参考点，第三PMOS管PM2的源极与第四PMOS管PM3的漏极连接，第四PMOS管PM3的源极与第三NMOS管NM2的漏极连接，第三NMOS管NM2的栅极与第四PMOS管PM3的栅极连接，第三NMOS管NM2的源极与第四NMOS管NM3的漏极连接，第四NMOS管NM3的源极接地；第五PMOS管PM4的漏极连接零电位参考点，第五PMOS管PM4的源极与第六PMOS管PM5的漏极连接，第六PMOS管PM5的栅极与第五NMOS管NM4的栅极连接，第六PMOS管PM5的源极与第五NMOS管NM4漏极连接，第五NMOS管NM4的源极与第六NMOS管NM5的漏极连接，第六NMOS管NM5的漏极接地；第二PMOS管PM1的栅极和第一NMOS管NM0的栅极连接在一起后与振荡器OSC连接，第五PMOS管PM4的源极和第六PMOS管PM5的漏极连接在一起后与振荡器OSC连接；第一PMOS管PM0的栅极、第三PMOS管PM2的栅极和第五PMOS管PM4的栅极连接在一起；第二NMOS管NM1的栅极、第四NMOS管NM3的栅极、和第六NMOS管NM5的栅极连接在一起；第二PMOS管PM1的源极和第一NMOS管NM0的漏极连接在一起后与第四PMOS管PM3的栅极与第三NMOS管NM2的栅极的连接点连接在一起，第四PMOS管PM3的源极和第三NMOS管NM2的漏极连接与第六PMOS管PM5的栅极与第五NMOS管NM4的栅极连接点连接在一起。

4.根据权利要求1所述的振荡器，其特征在于，所述偏置电压产生电路包括用于产生基准电压的带隙基准电路、第九PMOS管PM8、第九NMOS管NM8、镜像电流模块、第十PMOS管PM9和第十NMOS管NM9，所述带隙基准电路与第九PMOS管PM8的栅极连接，第九PMOS管PM8的漏极连接零电位参考点，第九PMOS管PM8的源极与第九PMOS管PM8的漏极连接，第九PMOS管PM8的源极接地，第九PMOS管PM8的源极与第九PMOS管PM8的栅极连接，第九PMOS管PM8的源极与镜像电流模块连接，第九NMOS管NM8的栅极与振荡器电路连接；第十PMOS管PM9的漏极连接零电位参考点，第十PMOS管PM9的源极与第十NMOS管NM9的漏极连接，第十NMOS管NM9的源极接地，第十NMOS管NM9的栅极与第九NMOS管NM8的栅极连接在一起；第十PMOS管PM9的栅极与源极连接在一起后与振荡器电路连接；镜像电流模块与电源电压检测电路连接。

5.根据权利要求4所述的振荡器，其特征在于，所述带隙基准电路包括第七PMOS管PM6、第八PMOS管PM7、第七NMOS管NM6和第八NMOS管NM7，所述第七PMOS管PM6的漏极连接零电位参考点，第七PMOS管PM6的源极与第七NMOS管NM6的漏极连接，第七NMOS管NM6的源极接地，第七PMOS管PM6的栅极与第八PMOS管PM7的栅极连接，第七PMOS管PM6的源极与第七NMOS管NM6的栅极连接在一起后与第八NMOS管NM7的栅极连接；第八PMOS管PM7的漏极连接零电位参考点，第八PMOS管PM7的源极与第八NMOS管NM7的漏极连接，第八NMOS管NM7的源极接地，第八PMOS管PM7的栅极与第八PMOS管PM7的源极连接在一起；第八PMOS管PM7的源极与电源电压检测电路连接，第八PMOS管PM7的栅极与第九PMOS管PM8的栅极连接。

6.根据权利要求4所述的振荡器，其特征在于，所述镜像电流模块包括第十一PMOS管PM10-1和第十二PMOS管PM11-1，所述第十二PMOS管PM11-1的漏极连接零电位参考点，第十二PMOS管PM11-1的源极与第十一PMOS管PM10-1的漏极连接，第十一PMOS管PM10-1的源极与第九PMOS管PM8的源极连接，第十一PMOS管PM10-1的栅极与第九PMOS管PM8的栅极连接，第十二PMOS管PM11-1的栅极与电源电压检测电路连接。

7.根据权利要求4所述的振荡器，其特征在于，所述镜像电流模块包括第十三PMOS管PM11-2和第十四PMOS管PM10-2，所述第十四PMOS管PM10-2的漏极连接零电位参考点，第十四PMOS管PM10-2的源极与第十三PMOS管PM11-2的漏极连接，第十三PMOS管PM11-2的源极与第九PMOS管PM8的源极连接，第十三PMOS管PM11-2的栅极与电源电压检测电路连接，第十四PMOS管PM10-2的栅极与第九PMOS管PM8的栅极连接。

8.根据权利要求6所述的振荡器，其特征在于，所述第十二PMOS管PM11-1替换成NMOS管。

9.根据权利要求7所述的振荡器，其特征在于，所述第十三PMOS管PM11-2替换成NMOS管。

10.一种芯片，其特征在于，包括如权利要求1至9任一项所述的振荡器。

Images