KR20110073325A

KR20110073325A - 반도체 소자에서 전류 누설 감소 방법

Info

Publication number: KR20110073325A
Application number: KR1020100131317A
Authority: KR
Inventors: 거스 융; 헤만지 우마칸트 가제워
Original assignee: 에이알엠 리미티드
Priority date: 2009-12-21
Filing date: 2010-12-21
Publication date: 2011-06-29
Also published as: KR101740223B1; US20110187438A1; US8456199B2; TWI511153B; TW201145298A

Abstract

집적 회로, 반도체 소자로 공급되는 전력의 제어 방법, 집적 회로 설계 방법 및 컴퓨터 프로그램 제품이 개시된다. 집적 회로는: 데이터 처리를 위한 반도체 소자와; 상기 반도체 소자에 전력을 공급하고, 고전압 레벨을 공급하는 고전압 소스와 저전압 레벨을 공급하는 저전압 소스를 갖는 2개의 전압 소스를 포함하는 전원과; 상기 2개의 전압 소스 중 적어도 하나와 상기 반도체 소자 사이에 배열된 복수의 스위칭 소자를 포함한다. 제1 세트의 상기 복수의 스위칭 소자를 제어하여 상기 2개의 전압 소스 중 하나의 전압 소스를 상기 반도체 소자에 연결하고, 그리고 제2 세트의 상기 복수의 스위칭 소자를 제어하여 상기 2개의 전압 소스 중 상기 하나의 전압 소스를 상기 반도체 소자에 연결하는 제어 소자도 존재한다. 상기 제1 세트의 상기 복수의 스위칭 소자 중 적어도 일부는 폐쇄되어 연결을 제공시, 상기 제2 세트의 상기 복수의 스위칭 소자가 상기 반도체 소자를 상기 2개의 전압 소스 중 상기 하나의 전압 소스에 연결할 때보다 상기 제1 세트의 상기 복수의 스위칭 소자가 상기 반도체 소자를 상기 2개의 전압 소스 중 상기 하나의 전압 소스에 연결할 때 상기 반도체 소자가 더 낮은 성능으로 동작하도록, 상기 제2 세트의 상기 복수의 스위칭 소자 중 적어도 일부보다 높은 저항을 가진다.

Description

반도체 소자에서 전류 누설 감소 방법{REDUCING CURRENT LEAKAGE IN A SEMICONDUCTOR DEVICE}

본 발명의 분야는 반도체 데이터 처리 소자에 관한 것으로, 특히 이러한 소자의 전력 소비를 감소시키는 방법에 관한 것이다.

반도체 소자의 전력 소비를 줄이고 그 성능을 높이려는 점증하는 소망이 존재한다. 고성능의 제공을 위해서는 하한 전압이 소자를 보다 빨리 반응하도록 하므로 문턱 전압은 축소되어 왔다. 그러나, 하한 전압은 높은 누설 전류도 야기한다. 메모리와 같은 일부 소자에서 이러한 문턱 전압 이하의(sub-threshold) 누설은 메모리의 전체 전력 소비에서 지배적이다.

전력 소비를 줄이기 위해, 헤더나 푸터(footer)와 같은 스위칭 소자를 부가하여 회로가 비활성 모드로 들어갈 때 파워 레일로부터 회로를 분리시키도록 하는 파워 게이트 소자가 공지되어 있다. 이들 소자는 동작 모드에서 전류 흐름을 방해하지 않도록 큰 소자인 것이 필요하다. 이러한 시스템의 문제점은 이들 대형 소자가 회로의 파워 다운과 파워 업 모두의 경우에 상당한 시간 지연을 제공한다는 것이다. 또한, 파워 업의 경우의 지연은 러쉬 전류(inrush current)를 제어하기 위해 주의깊게 관리되어야 하고, 이러한 제어는 각성 시간(wakeup time)을 더욱 증가시킬 수 있다.

필요시 성능을 유지시키면서도 낮은 전력 소비을 갖는 반도체 시스템을 제공하는 것이 바람직할 수 있다.

본 발명의 목적은 필요시 성능을 유지시키면서도 낮은 전력 소비을 갖는 반도체 시스템을 제공하는 것이다.

본 발명의 제1 측면에 따라 제공되는 집적 회로는: 데이터 처리를 위한 반도체 소자와; 상기 반도체 소자에 전력을 공급하고, 고전압 레벨을 공급하는 고전압 소스와 저전압 레벨을 공급하는 저전압 소스를 갖는 2개의 전압 소스를 포함하는 전원과; 상기 2개의 전압 소스 중 적어도 하나와 상기 반도체 소자 사이에 배열된 복수의 스위칭 소자와; 제1 세트의 상기 복수의 스위칭 소자를 제어하여 상기 2개의 전압 소스 중 상기 하나의 전압 소스를 상기 반도체 소자에 연결하고, 그리고 제2 세트의 상기 복수의 스위칭 소자를 제어하여 상기 2개의 전압 소스 중 상기 하나의 전압 소스를 상기 반도체 소자에 연결하는 제어 소자를 포함하고; 상기 제1 세트의 상기 복수의 스위칭 소자 중 적어도 일부는 폐쇄되어 연결을 제공시, 상기 제2 세트의 상기 복수의 스위칭 소자가 상기 반도체 소자를 상기 2개의 전압 소스 중 상기 하나의 전압 소스에 연결할 때보다 상기 제1 세트의 상기 복수의 스위칭 소자가 상기 반도체 소자를 상기 2개의 전압 소스 중 상기 하나의 전압 소스에 연결할 때 상기 반도체 소자가 더 낮은 성능으로 동작하도록, 상기 제2 세트의 상기 복수의 스위칭 소자 중 적어도 일부보다 높은 저항을 가지는 것을 특징으로 한다.

본 발명은 낮은 문턱 전압 소자의 특히 누설 전류에 기인하여 증가된 전력 소비에 관한 문제점을 인식하고 있다. 본 발명은 또한 이러한 소자가 고성능 동작을 위해 필요하며, 이 활성 상태에서 이들 소자의 파워 게이팅에 의해 전력이 절감될 수 있을 지라고, 이러한 파워 게이팅은 파워 업 또는 파워 다운시 지연을 발생시켜서 비활성 상태의 짧은 시간 동안의 사용은 유용하지 않음을 인식하고 있다. 본 발명은 폐쇄시 하나가 다른 것보다 높은 저항을 갖는 2개 세트의 스위칭 소자를 제공하는 것에 의해 이러한 문제점들에 대처하고 있다. 높은 저항 소자는 전류 누설을 방해하고 전력 소비의 감소에 도움이 되지만, 이들 소자는 회로의 성능도 떨어뜨린다. 따라서, 고성능 모드의 동작이 필요시 일 세트의 스위칭 소자가 폐쇄될 수 있고, 다른 세트는 저성능 모드가 허용 가능할 때 폐쇄될 수 있다. 이렇게 회로의 파워 다운없이 전력 소비를 줄일 수 있다. 또한, 저성능 모드로부터 고성능 동작으로 다시 스위칭되는 것은 비활성 상태에서 고성능 모드로 스위칭시 생기는 것과 동일한 러쉬 전류의 문제점 없이 보다 빨리 행해질 수 있다.

제2 세트의 스위칭 소자와 비교하여 제1 세트의 스위칭 소자의 보다 높은 저항은 다양한 방법으로 얻어질 수 있지만, 일부 실시예에서 상기 제1 세트의 스위칭 소자는 적어도 일부가 제2 세트의 스위칭 소자의 스위칭 소자보다 높은 문턱 전압을 갖는 스위칭 소자를 포함한다.

다른 세트보다 더 높은 문턱 전압을 갖는 일 세트의 스위칭 소자를 제공하는 것은 폐쇄시 보다 높은 저항을 갖는 스위칭 소자의 세트를 제공하는 하나의 방법이고 따라서 스위칭 소자가 전류를 공급하는 소자의 누설 전류 및 성능 모두를 감소시킨다.

일부 실시예에서, 상기 복수의 스위칭 소자는 트랜지스터를 포함하고, 상기 제1 세트의 스위칭 소자의 상기 트랜지스터의 적어도 일부는 상기 제2 세트의 스위칭 소자의 상기 트랜지스터의 적어도 일부보다 낮은 게이트 폭을 가진다.

스위칭 소자를 제공하는 하나의 방법은 트랜지스터를 사용하는 것이다. 그러한 경우, 상이한 게이트 폭의 트랜지스터가 사용되어 상이한 성능을 만들어 낸다. 따라서, 낮은 게이트 폭의 트랜지스터는 저성능 모드 중의 연결을 제공하는데 사용될 수 있는 반면, 높은 게이트 폭의 트랜지스터는 고성능 모드 중의 연결을 제공하는데 사용될 수 있다.

일부 실시예에서, 상기 집적 회로는 상기 반도체 소자가 상기 전압 소스 중 적어도 하나로부터 분리되어 있는 비활성 모드, 상기 반도체 소자가 상기 제1 세트의 스위칭 소자에 의해 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결되는 저성능 모드 및 상기 반도체 소자가 적어도 상기 제2 세트의 스위칭 소자에 의해 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결되는 고성능 모드를 포함하는 3개의 모드 중 하나로 동작하도록 구성된다.

집적 회로는 스위칭 소자가 모두 개방시 집적 회로가 저전력 모드에 있고 전압 소스로부터 분리되도록 파워 게이팅 소자로서 작용하는 스위칭 소자에 의해 3가지 동작 모드로 동작할 수 있다.

고성능 모드에서 반도체 소자는 제2 세트의 스위칭 소자를 통해 전압 소스에 연결될 수 있지만, 제1 세트와 제2 세트의 스위칭 소자 모두에 의해 전압 소스에 연결될 수도 있음에 유의하여야 한다. 전류의 대부분이 제2 세트의 스위칭 소자를 통해 흐른다 하더라도, 제1 세트의 스위칭 소자는 추가의 링크를 제공할 것이고 또한 이들 스위칭 소자가 저성능으로부터 고성능 모드로 스위칭시 폐쇄 상태로 남겨지면, 전력이 절감되고 소자의 불필요한 스위칭이 방지된다.

일부 실시예에서, 상기 고성능 모드에서 상기 반도체 소자는 상기 저성능 모드에서보다 고주파수로 동작한다.

고성능 모드에서, 상기 소자는 고주파수로 동작하고, 신속한 수행이 중요한 일을 수행할 수 있다. 상기 소자가 아마도 임계 경로 상에 있지 않거나 임계 동작을 수행하고 있지 않은 저성능 모드에서, 소자는 저주파수로 보다 느리게 동작할 수 있고 따라서 전류 필요치는 높은 저항의 스위칭 소자에 의해 실현될 수 있다. 비록 반도체 소자가 다수의 소자일 수 있더라도, 일부 실시예에서 반도체 소자는 반도체 메모리 소자를 포함한다.

반도체 메모리 소자는 해당 소자가 저성능 모드로 동작하는 것이 허용되는 경우가 많고 또한 이들 소자에 관련된 누설 전류가 그 전력 소비의 상당 부분일 수 있으므로 상기 기술 덕분에 유용하다.

일부 실시예에서, 상기 집적 회로는 추가의 반도체 소자를 포함하며, 상기 추가의 반도체 소자는 제1 및 제2 세트를 포함하는 복수의 스위칭 소자에 의해 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결되고, 상기 추가의 반도체 소자는, 해당 추가의 반도체 소자가, 상기 복수의 스위칭 소자 모두가 개방되어 있고 상기 추가의 반도체 소자가 상기 고전압 또는 저전압 소스 중 상기 하나의 소스로부터 분리되어 있는 비활성 모드 또는 상기 제1 세트의 스위칭 소자가 상기 적어도 하나의 추가의 반도체 소자를 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결하고 있는 저성능 모드로 동작하도록 구성되게 상기 제2 세트의 스위칭 소자가 항상 개방되도록 구성된다.

고성능 레벨에서 동작하는 것이 필요하지 않아서 예컨대 임계 경로 상에 있지 않을 수 있음을 결정하는 이들 스위치에 의해 제어되는 반도체 소자가 존재할 수 있다. 이러한 경우, 제2 세트의 스위칭 소자는 이들이 절대 폐쇄되지 않아서 해당 소자가 모든 스위치에 의해 전압 소스로부터 분리되는 비활성 모드에 있도록 항상 개방되도록 구성될 수 있거나, 제1 세트의 스위칭 소자가 폐쇄되어 누설 전류가 제한되는 저성능 모드로 동작한다.

본 발명의 제2 측면에 따라 제공되는 집적 회로 설계 방법은: 고전압 소스와 저전압 소스에 의해 전력 공급될 데이터 처리용 반도체 소자를 적어도 하나 제공하는 단계와; 상기 고전압 또는 저전압 소스 중 적어도 하나와 상기 적어도 하나의 반도체 소자 사이에 복수의 스위칭 소자를 제공하는 단계와; 제1 세트의 상기 복수의 스위칭 소자를 제어하여 상기 고전압 또는 저전압 소스 중 상기 적어도 하나의 소스를 상기 적어도 하나의 반도체 소자에 연결하고 그리고 제2 세트의 상기 복수의 스위칭 소자를 제어하여 상기 고전압 또는 저전압 소스 중 상기 적어도 하나의 소스를 상기 적어도 하나의 반도체 소자에 연결하는 제어 소자를 제공하는 단계를 포함하고; 상기 제1 세트의 상기 복수의 스위칭 소자 중 적어도 일부는 폐쇄되어 연결을 제공시, 상기 제2 세트의 상기 복수의 스위칭 소자가 상기 적어도 하나의 반도체 소자를 상기 전압 소스 중 상기 하나의 전압 소스에 연결할 때보다 상기 제1 세트의 상기 복수의 스위칭 소자가 상기 반도체 소자를 상기 전압 소스 중 상기 하나의 전압 소스에 연결할 때 상기 적어도 하나의 반도체 소자가 더 낮은 성능으로 동작하도록, 상기 제2 세트의 상기 복수의 스위칭 소자 중 적어도 일부보다 높은 저항을 가지는 것을 특징으로 한다.

일부 실시예에서, 상기 방법은 상기 적어도 하나의 반도체 소자가 상기 집적 회로 내에서 임계 경로 상에 있지 않음을 결정하는 단계와, 상기 적어도 하나의 반도체 소자가 상기 고전압 또는 저전압 소스 중 상기 적어도 하나의 소스로부터 분리되는 비활성 모드 또는 상기 제1 세트의 스위치에 의해 상기 고전압 또는 저전압 소스 중 상기 적어도 하나의 소스에 연결되는 저성능 모드로 동작하게 구성되도록 상기 제2 세트의 스위치를 항상 개방되게 제어하도록 상기 제어 소자를 구성하는 단계를 더 포함한다.

집적 회로의 설계시, 반도체 소자가 임계 경로 상에 없음이 결정될 수 있고, 그에 따라 제2 세트의 스위치가 항상 개방되도록 구성될 수 있다. 이 방식으로, 단일 설계 방법을 사용하여 고성능 모드로 동작할 수 있는 반도체 소자와 그 모드로 결코 동작하지 않도록 구성되는 반도체 소자를 설계할 수 있다.

본 발명의 다른 측면에 따라 제공되는 컴퓨터 판독 가능한 매체를 보유한 컴퓨터 프로그램은 컴퓨터를 제어하여 컴퓨터가 본 발명의 제2 측면에 따른 방법을 수행하여 본 발명의 제1 측면에 따른 집적 회로를 형성하도록 구성된다.

반도체 소자는 컴퓨터 프로그램에 의해 형성될 수 있고, 그 경우 해당 프로그램은, 동일한 설계로부터, 3가지 모드로 동작할 수 있는 소자 또는 저성능 및 저전력 모드로 동작할 수 있는 소자 또는 고성능 및 저전력 모드로 동작할 수 있는 소자를 편리하게 형성할 수 있다.

본 발명의 제4 측면에 따라 제공되는 데이터 처리용 반도체 소자의 동작 모드의 제어 방법은: 상기 반도체 소자를 복수의 스위칭 소자를 통해 전압 소스에 연결하는 것에 의해 고성능 모드를 개시하는 단계와; 상기 반도체 소자를 서브 세트의 상기 복수의 스위칭 소자를 통해 상기 전압 소스에 연결시키는 것에 의해 저성능 모드를 개시하는 단계와; 상기 복수의 스위칭 소자에 의해 상기 반도체 소자를 상기 전압 소스로부터 분리하는 것에 의해 비활성 모드를 개시하는 단계를 포함하며, 상기 서브 세트는 턴 온시, 해당 서브 세트 내에 있지 않은 상기 복수의 스위칭 소자 중 적어도 일부보다 높은 저항을 갖는 스위칭 소자를 포함한다.

전술한 것을 포함하여 본 발명의 다른 목적, 특징 및 장점들은 첨부 도면을 참조로 읽을 수 있는 예시적인 실시예에 대한 하기의 상세한 설명으로부터 분명해질 것이다.

도 1 은 본 발명의 일 실시예에 따른 전력 제어 회로를 갖는 메모리 소자를 나타낸다.
도 2a는 동작의 다른 성능 모드에 있는 도 1의 메모리 회로의 동작을 나타내는 타이밍 다이어그램이다.
도 2b는 푸터 소자의 크기에 따른 각성 시간과 성능의 상충 관계를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 집적 회로를 나타낸다.
도 4는 본 발명의 추가의 실시예에 따른 집적 회로를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 집적 회로의 설계 방법의 단계를 나타내는 흐름도를 도시한다.
도 6은 본 발명의 일 실시예에 따른 집적 회로 내의 반도체 소자의 동작 모드를 선택하는 방법의 단계를 개략적으로 나타낸다.

도 1은 도시되지 않은 고전압 레일과 저전압 레일 가상 VSS 사이의 전압차에 의해 전력 공급되는 메모리 소자(10)를 나타낸다. 본 실시예에서 VSS는 그라운드 전압이다.

그라운드 전압 레일로부터의 전력 공급은 푸터(footer) 트랜지스터의 형태의 파워 게이팅 제어 회로(12)에 의해 제어된다. 파워 게이팅 제어 회로(12)는 제1 세트(13)와 제2 세트(16)를 포함하는 2세트의 스위칭 소자를 제어한다.

제1 세트(14)는 제어 신호 A에 의해 제어되고 X의 폭을 갖는 다른 트랜지스트보다 큰 폭의 W-X의 폭을 가진다. 따라서, 이들은 광폭의 트랜지스터이고 그에 따라 통과 전류 흐름이 상대적으로 비제한적이므로 고성능 모드 수행 중 연결 소자로서 적절하지만, 이들은 상대적으로 높은 누설 전류를 가진다. 이들 푸터는 최소의 성능 페널티로 부하를 구동시키도록 구성된다. 결국, 지연에 있어 큰 페널티가 존재하므로 이들 푸터를 셧 오프시킨다. 또한, 파워 다운 모드로부터의 각성은 긴 각성 시간을 야기할 수 있는 러쉬 전류(inrush current)의 제어를 위해 주의깊게 관리되는 것이 필요하다.

제2 세트의 푸터 소자(16)가 존재하며, 이 제2 세트의 푸터 소자는 소폭의 소자로 저성능 모드의 수행 중 사용된다. 이들 소자는 제어 신호 B에 의해 제어된다.

이들 축소된 크기의 스위칭 소자(16)는 저성능 모드의 수행중 메모리에 파워 연결을 제공하고, 이들 소자를 턴 온하는 것에 의해 비활성 모드로부터 저성능 모드로 스위칭하는 것은 그것들의 상대적으로 높은 저항에 기인하여 낮은 러쉬 전류를 야기한다.

그러나, 저성능 모드로부터 고성능 모드로의 스위칭은 보다 광폭의 소자(16)를 사용하여 상대적으로 신속하게 수행될 수 있고, 레일이 이미 VSS에 있으면 러쉬 전류는 문제가 되지 않는다.

파워 게이팅 제어 회로(12)는 저성능 또는 저전력 모드 핀인 LP 모드 핀에 응답적이다. 저성능 요청에 응답하여 제어 신호 B는 소폭의 푸터 소자(16)를 턴 온시키고, 제어 신호 A는 광폭의 푸터 소자(14)를 턴 오프시킨다. 이 구성에서, 메모리의 구동 용량은 감소될 것이고 낮은 동작 주파수를 갖는 저전력 모드로 들어가게 된다. 메모리(10)가 이 저성능 모드로부터 고성능 모드로 들어가면, 푸터 소자(14)는 턴 온되고 메모리는 그에 따라 고성능 모드로 동작될 수 있다. 서두에 언급한 바와 같이, 저성능 모드로부터 고성능 모드로의 스위칭은 가상 VSS가 이미 그라운드에 근접한 전압에 있으므로 매우 신속하게 수행될 수 있고, 따라서 소자(14)의 스위칭은 큰 러쉬 전류를 발생시키지 않게 되어 가상 VSS는 상대적으로 신속하게 그라운드에 가깝게 서서히 풀 다운(pulled down)될 수 있다.

메모리(10)가 비활성 모드로 들어가면, 양자의 세트의 트랜지스터는 턴 오프되고 가상 VSS 라인은 플로팅된다(floats).

도 2a는 도 1의 회로의 제어와 관련된 타이밍 다이어그램을 나타낸다. 처음에, 파워 모드 제어 신호 A는 낮게 인가되어 광폭 트랜지스터(14)를 턴 오프시킨다. 이 지점에서 저전력 모드 제어 신호 B는 높게 인가되어 소폭의 트랜지스터(16)가 턴 온되어 시스템은 cyc1과 cyc3으로 나타낸 저 주파수로 동작할 수 있다. 이후 시스템은 비활성 모드로 들어가고 CEN 신호에 응답하여 제어 신호 B가 낮게 설정되고 양자의 스위치(14, 16)는 스위치 오프되고 가상 VSS가 플로팅된다.

CEN 신호는 이후 낮아져서 비활성 상태가 활성화되는 것을 지시하고 시스템은 제어 신호 B를 하이(high)로 전송함으로써 1차적으로 저전력 모드로 스위칭된다. 이것은 소폭 스위치(16)를 스위치 온 시키고 이들 스위치가 상대적으로 높은 저항을 가질 때 러쉬 전류는 제한되고 메모리는 저성능 모드로 동작한다. 따라서, 비활성 모드로부터 저성능 모드로의 스위칭은 타이밍 제어를 할 필요가 없다. 이후 고출력 모드가 소정 모드(도시 생략)로 스위칭되면, 제어 신호 A는 하이(high)로 진입하고 광폭 트랜지스터(14)가 스위치 온 되어 메모리(10)에 저 저항 연결을 제공함으로써 다량의 전류가 흐르도록 하고 고주파수 동작이 수행되도록 한다. 저전력 모드로부터 고전력 모드로의 스위칭은 가상의 저전압 레일이 이미 VSS에 가깝기 때문에 큰 러쉬 전류를 생성하지 않는다.

클록 주파수는 저속인 저성능 모드의 클록 주파수가 존재함을 나타내고 있음의 주의하여야 한다. 고성능 모드는 보다 높은 클로킹 주파수를 가질 것이다.

X 폭의 소자(16)의 크기는 각성 시간과 성능 모두를 결정함에 유의하여야 한다. 도 2b는 그러한 상충 관계를 매우 개략적으로 나타낸다. 따라서, 일반적으로 푸터 크기가 증가함에 따라 실선으로 나타낸 바와 같이 메모리의 성능도 증가한다. 그러나, 푸터 크기가 증가함에 따라 점선으로 도시된 바와 같이 각성 시간은 감소한다. 도시되지는 않았지만 푸터 크기가 증가함에 따라 누설 전류도 증가된다. 저성능 모드에 소폭 소자를 사용하는 것은 그 소자의 낮은 성능과 각성 시간이 해당 모드에 허용 가능하고 그 감소된 누설 전류가 분명한 장점임을 의미한다.

도 3은 본 발명의 일 실시예에 따른 집적 회로(30)를 나타낸다. 집적 회로(30)는 고전압치 VDD와 저전압 레일 VSS 사이의 전압차에 의해 전력 공급받는 다수의 반도체 소자(40, 42, 44)를 구비한다. 반도체 소자(40)는 비활성 또는 저성능 상태로 들어갈 수 없지만, 단순히 저전력과 고전력 레일 사이에 연결되어 있어서 VDD와 VSS 사이의 전압차에 의해 항상 전력을 공급받게 된다.

그러나, 반도체 소자(42, 44)는 가상 전력 레일 VSS와 고전력 레일 VDD 사이에 배열된다. 이들 소자는 제어 신호 A에 의해 제어되는 제1 세트(14)와 제어 신호 B에 의해 제어되는 제2 세트(16)를 포함하는 2세트의 트랜지스터를 제어하는 파워 제어 회로(12)에 의해 제어된다. 제어 신호 A에 의해 제어되는 제1 세트의 트랜지스터는 낮은 문턱 전압의 트랜지스터이고, 제어 신호 B에 의해 제어되는 것은 보다 높은 문턱 전압의 트랜지스터이다. 따라서, 소자(42, 44)가 저성능 모드로 동작시 트랜지스터(14)는 스위치 오프되고 트랜지스터(16)는 스위치 온 된다. 이 모드에서, 소자(42, 44)는 낮은 동작 주파수로 동작되며 소자(16)의 높은 문턱 전압에 기인하여 감소된 누설 전압을 가진다. 소자(42, 44)가 고성능 모드로 들어가면, 제어 신호 A는 어써트(asserted)되어 낮은 문턱 전압의 트랜지스터(14)가 스위치 온 된다. 이들 소자는 보다 많은 전류를 제공할 수 있지만, 보다 높은 누설 전류의 흐름도 허용한다. 따라서, 이들 소자를 온 하는 것으로 소자(42, 44)의 동작 주파수는 증가할 수 있지만 누설 전류도 증가한다.

소자(42, 44)가 비활성 모드로 들어가면, 제어 신호 A, B 모두가 어써트되어 소자(42, 44)는 스위치 오프 된다. 이것은 가상 VSS 레일이 플로팅되도록 하여 소자(42, 44)는 더 이상 전력 공급받지 못한다.

도 4는 집적 회로(30)의 대안적인 실시예를 나타낸다. 본 실시예에서, 반도체 소자(44)는 도 3의 반도체 소자(44)처럼 제어 신호 A, B에 의해 제어된다. 그러나, 반도체 소자(46)는 제어 신호 B에 의해 간단히 제어된다. 반도체 소자(46)는 집적 회로(30) 내에서 임계 경로 상에 있지 않으며, 따라서 결코 고성능 모드로 동작할 필요가 없다. 따라서, 상기 소자에서 광폭 트랜지스터(14)는 오프 상태로 구속되어 결코 턴 온 될 수 없다. 따라서, 반도체 소자(46)는 제어 신호 B에 응답하여 파워 제어 회로(52)로부터 전력 공급받는다. 파워 제어 신호 B는 소자(46)가 온 되어야 할 때 어써트되고 비활성 모드로 들어갈 때 디-어써트된다(deasserted). 따라서, 상기 소자로의 전압 공급은 트랜지스터(16)와 영구 오프 상태인 트랜지스터(14)에 의해 간단히 제어된다.

도 5는 본 발명의 일 실시예에 따른 반도체 소자의 설계 방법의 단계들을 나타낸다. 우선, 데이터 처리용 반도체 소자가 적어도 하나 제공되고, 적어도 하나의 반도체 소자와 고전압 또는 저전압 소스 사이에 복수의 스위칭 소자가 제공된다. 제1 세트의 스위칭 소자는 높은 문턱 전압 소자이고 제2 세트의 스위칭 소자는 낮은 문턱 전압 소자이다. 스위칭 소자의 제어를 위한 제어 소자가 제공되고, 해당 소자가 임계 경로 상에 있는지가 결정된다. 해당 소자가 임계 경로 상에 있으면, 제어 소자는 제1 및 제2 세트의 스위칭 소자를 서로 독립적으로 제어하도록 구성된다. 이것은 임계 경로 상의 소자가 모든 스위치가 턴 온 되는 고성능 동작 모드, 모든 스위치가 오프되는 비활성 모드 및 높은 문턱 전압의 스위칭 소자만이 턴 온되는 저성능 모드로 들어갈 수 있도록 행해진다.

반도체 소자가 임계 경로 상에 있지 않은 것으로 결정되면, 제어 소자는 단지 제1 세트의 스위치를 제어하도록 구성되고 제2 세트의 스위치는 영구 개방 상태로 남는다. 이것은 상기 반도체 소자가 언제가 고성능 동작 모드에 있는 것을 방해하지만, 임계 경로 상에 있지 않을 때는 좋다.

이후, 본 발명의 방법은 집적 회로가 다른 하나의 반도체 소자가 필요한 지를 결정한다. 그렇다면, 상기 방법의 단계가 반복되고, 만일 그렇지 않으면 설계는 완료된다.

본 방법은 컴퓨터 프로그램에 의해 수행될 수 있으므로 이러한 시스템의 설계는 자동 수행될 수 있고 고성능 소자, 저성능 소자 또는 비활성 소자, 또는 이들의 서브 세트로서 동작할 수 있는 소자가 제공될 수 있음에 유의하여야 한다.

도 6은 본 발명의 일 실시예에 따른 반도체 소자의 동작의 성능 모드를 선택하는 방법을 나타낸다.

동작의 성능 모드는 선택될 수 있다. 선택되는 것이 고성능 모드인 경우, 모든 스위치가 스위치 온 된다.

저성능 모드인 경우, 스위치 중 제2 스위치가 스위치 오프되고 스위치 중 제1 세트가 스위치 온 되거나 스위치 온 상태로 유지된다. 이것은 소자로의 전류 흐름을 야기하고 누설 전류가 감소된다.

선택된 것이 비활성 모드이면, 제1 세트 및 제2 세트의 스위치 모두가 스위치 오프되어 소자는 더이상 전력 공급받지 못한다.

여기에서는 첨부 도면을 참조로 하여 본 발명의 예시적인 실시예들이 상세히 설명되었지만, 본 발명은 이들 세밀한 실시예에 한정되지 않으며, 첨부된 특허청구의 범위에 의해 정의되는 본 발명의 취지 및 범위로부터 벗어나지 않고 당업자에 의해 다양한 변경 및 변형을 구체화할 수 있음을 이해하여야 한다. 예를 들면, 본 발명의 범위를 벗어나지 않고 후속하는 종속 청구항의 특징들을 독립 청구항의 특징들과 다양하게 조합할 수 있다.

Claims

집적 회로로서:
데이터 처리를 위한 반도체 소자와;
상기 반도체 소자에 전력을 공급하고, 고전압 레벨을 공급하는 고전압 소스와 저전압 레벨을 공급하는 저전압 소스를 갖는 2개의 전압 소스를 포함하는 전원과;
상기 2개의 전압 소스 중 적어도 하나와 상기 반도체 소자 사이에 배열된 복수의 스위칭 소자와;
제1 세트의 상기 복수의 스위칭 소자를 제어하여 상기 2개의 전압 소스 중 하나의 전압 소스를 상기 반도체 소자에 연결하고, 그리고 제2 세트의 상기 복수의 스위칭 소자를 제어하여 상기 2개의 전압 소스 중 상기 하나의 전압 소스를 상기 반도체 소자에 연결하는 제어 소자를 포함하고;
상기 제1 세트의 상기 복수의 스위칭 소자 중 적어도 일부는 폐쇄되어 연결을 제공시, 상기 제2 세트의 상기 복수의 스위칭 소자가 상기 반도체 소자를 상기 2개의 전압 소스 중 상기 하나의 전압 소스에 연결할 때보다 상기 제1 세트의 상기 복수의 스위칭 소자가 상기 반도체 소자를 상기 2개의 전압 소스 중 상기 하나의 전압 소스에 연결할 때 상기 반도체 소자가 더 낮은 성능으로 동작하도록, 상기 제2 세트의 상기 복수의 스위칭 소자 중 적어도 일부보다 높은 저항을 가지는 것을 특징으로 하는 집적 회로.
제1항에 있어서,
상기 제1 세트의 스위칭 소자는 적어도 일부가 제2 세트의 스위칭 소자의 스위칭 소자보다 높은 문턱 전압을 갖는 스위칭 소자를 포함하는 집적 회로.
제1항에 있어서,
상기 복수의 스위칭 소자는 트랜지스터를 포함하고, 상기 제1 세트의 스위칭 소자의 상기 트랜지스터의 적어도 일부는 상기 제2 세트의 스위칭 소자의 상기 트랜지스터의 적어도 일부보다 낮은 게이트 폭을 가지는 집적 회로.
제1항에 있어서,
상기 집적 회로는 상기 반도체 소자가 상기 전압 소스 중 적어도 하나로부터 분리되어 있는 비활성 모드, 상기 반도체 소자가 상기 제1 세트의 스위칭 소자에 의해 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결되는 저성능 모드 및 상기 반도체 소자가 적어도 상기 제2 세트의 스위칭 소자에 의해 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결되는 고성능 모드를 포함하는 3개의 모드 중 하나로 동작하도록 구성된 집적 회로.
제4항에 있어서,
상기 고성능 모드에서 상기 반도체 소자는 상기 복수의 스위치 모두에 의해 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결된 집적 회로.
제4항에 있어서,
상기 고성능 모드에서 상기 반도체 소자는 상기 저성능 모드에서보다 고주파수로 동작하는 집적 회로.
제1항에 있어서,
상기 반도체 소자는 반도체 메모리 소자를 포함하는 집적 회로.
제1항에 있어서,
추가의 반도체 소자를 포함하며, 상기 추가의 반도체 소자는 제1 및 제2 세트를 포함하는 복수의 스위칭 소자에 의해 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결되고, 상기 추가의 반도체 소자는, 해당 추가의 반도체 소자가, 상기 복수의 스위칭 소자 모두가 개방되어 있고 상기 추가의 반도체 소자가 상기 고전압 또는 저전압 소스 중 상기 하나의 소스로부터 분리되어 있는 비활성 모드 또는 상기 제1 세트의 스위칭 소자가 상기 적어도 하나의 추가의 반도체 소자를 상기 고전압 또는 저전압 소스 중 상기 하나의 소스에 연결하고 있는 저성능 모드로 동작하도록 구성되게 상기 제2 세트의 스위칭 소자가 항상 개방되도록 구성된 집적 회로.
집적 회로 설계 방법으로서:
고전압 소스와 저전압 소스에 의해 전력 공급될 데이터 처리용 반도체 소자를 적어도 하나 제공하는 단계와;
상기 고전압 또는 저전압 소스 중 적어도 하나와 상기 적어도 하나의 반도체 소자 사이에 복수의 스위칭 소자를 제공하는 단계와;
제1 세트의 상기 복수의 스위칭 소자를 제어하여 상기 고전압 또는 저전압 소스 중 상기 적어도 하나의 소스를 상기 적어도 하나의 반도체 소자에 연결하고 그리고 제2 세트의 상기 복수의 스위칭 소자를 제어하여 상기 고전압 또는 저전압 소스 중 상기 적어도 하나의 소스를 상기 적어도 하나의 반도체 소자에 연결하는 제어 소자를 제공하는 단계를 포함하고;
상기 제1 세트의 상기 복수의 스위칭 소자 중 적어도 일부는 폐쇄되어 연결을 제공시, 상기 제2 세트의 상기 복수의 스위칭 소자가 상기 적어도 하나의 반도체 소자를 상기 전압 소스 중 상기 하나의 전압 소스에 연결할 때보다 상기 제1 세트의 상기 복수의 스위칭 소자가 상기 반도체 소자를 상기 전압 소스 중 상기 하나의 전압 소스에 연결할 때 상기 적어도 하나의 반도체 소자가 더 낮은 성능으로 동작하도록, 상기 제2 세트의 상기 복수의 스위칭 소자 중 적어도 일부보다 높은 저항을 가지는 것을 특징으로 하는 집적 회로 설계 방법.
제9항에 있어서,
상기 적어도 하나의 반도체 소자가 상기 집적 회로 내에서 임계 경로 상에 있지 않음을 결정하고, 상기 적어도 하나의 반도체 소자가 상기 고전압 또는 저전압 소스 중 상기 적어도 하나의 소스로부터 분리되는 비활성 모드 또는 상기 제1 세트의 스위치에 의해 상기 고전압 또는 저전압 소스 중 상기 적어도 하나의 소스에 연결되는 저성능 모드로 동작하게 구성되도록 상기 제2 세트의 스위치를 항상 개방되게 제어하도록 상기 제어 소자를 구성하는 단계를 더 포함하는 집적 회로 설계 방법.
제10항에 있어서,
상기 반도체 소자는 메모리 소자를 포함하는 집적 회로 설계 방법.
컴퓨터 판독 가능한 매체를 보유한 컴퓨터 프로그램으로서, 컴퓨터 시스템이제9항에 따른 방법을 수행하도록 하여 제1항에 따른 집적 회로의 구성을 형성하도록 구성된 것을 특징으로 하는 컴퓨터 프로그램.
데이터 처리용 반도체 소자의 동작 모드의 제어 방법으로서:
상기 반도체 소자를 복수의 스위칭 소자를 통해 전압 소스에 연결하는 것에 의해 고성능 모드를 개시하는 단계와;
상기 반도체 소자를 서브 세트의 상기 복수의 스위칭 소자를 통해 상기 전압 소스에 연결시키는 것에 의해 저성능 모드를 개시하는 단계와;
상기 복수의 스위칭 소자에 의해 상기 반도체 소자를 상기 전압 소스로부터 분리하는 것에 의해 비활성 모드를 개시하는 단계를 포함하며,
상기 서브 세트는 턴 온시, 해당 서브 세트 내에 있지 않은 상기 복수의 스위칭 소자 중 적어도 일부보다 높은 저항을 갖는 스위칭 소자를 포함하는 것을 특징으로 하는 데이터 처리용 반도체 소자의 동작 모드의 제어 방법.