TWI512980B - 半導體裝置和電子設備 - Google Patents

半導體裝置和電子設備 Download PDF

Info

Publication number
TWI512980B
TWI512980B TW100103961A TW100103961A TWI512980B TW I512980 B TWI512980 B TW I512980B TW 100103961 A TW100103961 A TW 100103961A TW 100103961 A TW100103961 A TW 100103961A TW I512980 B TWI512980 B TW I512980B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
oxide semiconductor
insulating layer
conductive
Prior art date
Application number
TW100103961A
Other languages
English (en)
Other versions
TW201140837A (en
Inventor
Shunpei Yamazaki
Hiromichi Godo
Hideomi Suzawa
Shinya Sasagawa
Motomu Kurata
Mayumi Mikami
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201140837A publication Critical patent/TW201140837A/zh
Application granted granted Critical
Publication of TWI512980B publication Critical patent/TWI512980B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24372—Particulate matter
    • Y10T428/24421—Silicon containing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置和電子設備
本發明的技術領域係關於一種半導體裝置。在此，半導體裝置是指藉由利用半導體特性工作的所有元件及裝置。
金屬氧化物的種類繁多且用途廣。例如，氧化銦是公知的材料，並已經被用作液晶顯示裝置等所需的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如可以舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知一種將這種金屬氧化物用作通道形成區的薄膜電晶體(例如，參照專利文獻1至專利文獻4、非專利文獻1等)。
另外，作為金屬氧化物，不僅已知一元氧化物，而且還已知多元氧化物。例如，作為具有In、Ga及Zn的多元氧化物半導體(也表示為In-Ga-Zn類氧化物)，具有同系物(homologous compound)的InGaO3 (ZnO)m (m為自然數)是周知的(例如，參照非專利文獻2至非專利文獻4等)。
並且，已經確認到可以將包括上述那樣的In-Ga-Zn類氧化物的氧化物半導體也應用於薄膜電晶體的通道形成區(例如，參照專利文獻5、非專利文獻5及非專利文獻6等)。
[專利文獻1]　日本專利申請公開昭60-198861號公報
[專利文獻2]　日本專利申請公開平8-264794號公報
[專利文獻3]　PCT國際申請日本公表平11-505377號公報
[專利文獻4]　日本專利申請公開第2000-150900號公報
[專利文獻5]　日本專利申請公開第2004-103957號公報
[非專利文獻1] M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,"A ferroelectric transparent thin-film transistor"(透明鐵電薄膜電晶體),Appl. Phys. Lett. ,17 June 1996,Vol. 68 p. 3650-3652
[非專利文獻2] M. Nakamura,N. Kimizuka,and T. Mohri,"The Phase Relations in the In2 O3 -Ga2 ZnO4 -ZnO System at 1350℃"(In2 O3 -Ga2 ZnO4 -ZnO類在1350℃時的相位關係),J. Solid State Chem. ,1991,Vol. 93,p. 298-315
[非專利文獻3]　N. Kimizuka,M. Isobe,and M. Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2 O3 (ZnO)m (m=3,4,and 5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m=7,8,9,and 16) in the In2 O3 -ZnGa2 O4 -ZnO System"(同系物的合成和單晶資料，In2 O3 -ZnGa2 O4 -ZnO類的In2 O3 (ZnO)m (m=3,4,and 5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m=7,8,9,and 16)),J. Solid State Chem. ,1995,Vol. 116,p. 170-178
[非專利文獻4]　M. Nakamura,N. Kimizuka,T. Mohri,and M. Isobe,"Syntheses and crystal structures of new homologous compounds,indium iron zinc oxides(InFeO3(ZnO)m)(m:natural number) and related compounds",KOTAI BUTSURI(同系物、銦鐵鋅氧化物(InFeO3 (ZnO) m )(m為自然數)及其同型化合物的合成以及結晶結構),固体物理(SOLID STATE PHYSICS) ,1993,Vol. 28,No. 5,p. 317-327
[非專利文獻5]　K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體),SCIENCE ,2003,Vol. 300,p. 1269-1272
[非專利文獻6]　K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(在室溫下製造使用非晶氧化物半導體的透明撓性薄膜電晶體),NATURE ,2004,Vol. 432 p. 488-492
為了實現電晶體的工作的高速化、電晶體的低耗電量化、低價格化等，必須要實現電晶體的微細化。
在使電晶體微細化時，在製造製程中產生的不良現象成為很大的問題。例如，源極電極及汲極電極與通道形成區電連接，但是起因於由微細化引起的覆蓋率的降低等會產生斷線、連接不良等。
另外，在使電晶體微細化時，也發生短通道效應的問題。短通道效應是指隨著電晶體的微細化(通道長度(L)的縮短)顯現出來的電特性的退化。短通道效應因汲極電極的電場的效果影響到源極電極而發生。作為短通道效應的具體例子，有臨界值電壓的降低、S值的增大、洩漏電流的增大等。已知在室溫下與使用矽形成的電晶體相比，尤其是使用氧化物半導體形成的電晶體的截止電流小，這可認為是因為因熱激發而產生的載子少，即載子密度小。使用載子密度小的材料的電晶體有容易顯現臨界值電壓的降低等的短通道效應的傾向。
所公開的發明的一個實施例的目的之一是提供抑制不良現象並實現微細化的半導體裝置。或者，所公開的發明的一個實施例的目的之一是提供維持良好的特性並實現微細化的半導體裝置。
本發明的一個實施例是一種半導體裝置，包括：氧化物半導體層；與氧化物半導體層接觸的源極電極及汲極電極；與氧化物半導體層重疊的閘極電極；以及設置在氧化物半導體層與閘極電極之間的閘極絕緣層，其中，源極電極或汲極電極包括第一導電層和具有從第一導電層的端面向通道長度方向延伸的區域的第二導電層，並且，在第二導電層的延伸區域上包括具有比所述延伸的區域的通道長度方向的長度小的通道長度方向的長度的底面的的側壁絕緣層。
在上述結構中，第一導電層及第二導電層可以具有錐形形狀。另外，第二導電層也可以是金屬的氮化物。另外，第二導電層的厚度最好為5nm以上且15nm以下。
在上述結構中，最好使所述源極電極或所述汲極電極的端面與所述氧化物半導體層接觸，並且，在所述源極電極或所述汲極電極和所述氧化物半導體層之間具有絕緣層。
在此，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置。例如，顯示裝置、儲存裝置、積體電路等都包括在半導體裝置的範疇內。
另外，在本說明書等中，術語“上”或“下”不侷限於構成要素的位置關係為“直接在…之上”或“直接在…之下”。例如，“閘極絕緣層上的閘極電極”包括在閘極絕緣層和閘極電極之間包含其他構成要素的情況。
另外，在本說明書等中，術語“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，術語“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體的情況等。
另外，在使用極性不同的電晶體的情況或在電路工作中電流方向變化的情況等下，“源極電極”和“汲極電極”的功能有時互相調換。因此，在本說明書中，“源極電極”和“汲極電極”可以互相調換。
另外，在本說明書等中，“電連接”包括隔著“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要能夠進行連接物件間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
根據所公開的發明的一個實施例，能夠得到以下所示的任一個或兩者的效果。
第一效果是：藉由作為源極電極或汲極電極採用第一導電層和第二導電層的疊層結構，在第二導電層中設置從第一導電層的端面向通道長度方向延伸的區域，可以提高在源極電極或汲極電極上形成半導體層時的覆蓋性。由此，可以抑制產生連接不良等。
第二效果是：藉由使源極電極或汲極電極中的與通道形成區接觸的區域附近為高電阻區域，可以使在源極電極和汲極電極之間電場緩和。由此，可以抑制臨界值電壓下降等的短通道效應。
藉由像這樣的效果，可以解決微細化所導致的問題，其結果是可以使電晶體的尺寸充分地縮小。藉由使電晶體的尺寸充分地縮小，半導體裝置所占的面積縮小，從一個基板製造的半導體裝置的個數增大。由此，可以抑制每半導體裝置的製造成本。另外，由於使半導體裝置小型化，所以可以實現幾乎相同的尺寸的其功能進一步得到提高的半導體裝置。另外，藉由通道長度的縮小可以得到工作的高速化、低耗電量化等的效果。換言之，藉由根據所公開的發明的一個實施例實現使用氧化物半導體的電晶體的微細化，可以得到微細化帶來的各種各樣的效果。
再者，側壁絕緣層的底面的通道長度方向的長度小於第二導電層中的從第一導電層的端面向通道長度方向延伸的區域的通道長度方向的長度。由此，由於第二導電層的上表面的一部分可以與氧化物半導體層接觸，所以可以抑制源極電極或汲極電極與氧化物半導體層的接觸不良。
像這樣，根據所公開的發明的一個實施例，可以提供抑制不良或維持良好的特性並實現微細化的半導體裝置。
下面，參照附圖說明本發明的實施例的一個例子。所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在以下實施例所記載的內容中。
注意，為了容易理解內容，附圖等所示出的各結構的位置、大小和範圍等有時不表示實際上的位置、大小和範圍等。因此，所公開的發明不一定侷限於附圖等所示出的位置、大小和範圍等。
另外，本說明書等中使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同而附加的，而不是為了限定數目而附加的。
實施例1
在本實施例中，參照圖1至圖3E說明根據所公開的發明的一個實施例的半導體裝置的結構及其製造製程的例子。
〈半導體裝置的結構例〉
在圖1中作為半導體裝置的例子示出電晶體的截面結構。在圖1中作為根據所公開的發明的一個實施例的電晶體示出頂閘型電晶體。
圖1所示的電晶體280在基板200上包括：依次層疊有第二導電層245a及第一導電層242a的源極電極；依次層疊有第二導電層245b及第一導電層242b的汲極電極；與源極電極接觸地設置的側壁絕緣層252c；與汲極電極接觸地設置的側壁絕緣層252d；設置在源極電極上的絕緣層243c；設置在汲極電極上的絕緣層243d；設置在絕緣層243c及絕緣層243d上的氧化物半導體層244；設置在氧化物半導體層244上的閘極絕緣層246；以及設置在閘極絕緣層246上的閘極電極248。
在圖1所示的電晶體280中，第二導電層245a具有從第一導電層242a的端面向通道長度方向延伸的區域，並且第二導電層245a至少與氧化物半導體層244的通道形成區接觸。另外，第二導電層245b具有從第一導電層242b的端面向通道長度方向延伸的區域，第二導電層245b至少與氧化物半導體層244的通道形成區接觸。
再者，圖1所示的電晶體280在第二導電層245a中的從第一導電層242a的端面向通道長度方向延伸的區域上具有側壁絕緣層252c，並且在第二導電層245b中的從第一導電層242b的端面向通道長度方向延伸的區域上具有側壁絕緣層252d。側壁絕緣層252c以與氧化物半導體層244、第二導電層245a、第一導電層242a以及絕緣層243c接觸的方式設置。另外，在側壁絕緣層252c中與氧化物半導體層244接觸的區域的至少一部分具有彎曲形狀。另外，側壁絕緣層252c的通道長度方向的長度小於第二導電層245a的延伸區域的通道長度方向的長度。側壁絕緣層252d以與氧化物半導體層244、第二導電層245b、第一導電層242b以及絕緣層243d接觸的方式設置。另外，在側壁絕緣層252d中與氧化物半導體層244接觸的區域的至少一部分具有彎曲形狀。另外，側壁絕緣層252d的通道長度方向的長度小於第二導電層245b的延伸的區域的通道長度方向的長度。
〈電晶體的製造製程的例子〉
以下參照圖2A至圖2D及圖3A至圖3E說明圖1所示的電晶體的製造製程的例子。
首先，在具有絕緣表面的基板200上形成第二導電膜245。接著，在第二導電膜245上形成第一導電膜242，並在該第一導電膜242上形成絕緣膜243(參照圖2A)。
雖然對可用於基板200的基板沒有很大的限制，但是至少需要具有能夠承受後面的加熱處理程度的耐熱性。例如，基板200可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，只要具有絕緣表面，就可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，在這些基板上設置有半導體元件即可。另外，在基板200上也可以設置有基底膜。
第二導電膜245的厚度為3nm以上且30nm以下，最好為5nm以上且15nm以下。第二導電膜245可以利用以濺射法為典型的PVD法或電漿CVD法等的CVD法形成。
作為第二導電膜245的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢中的元素、上述元素的氮化物或以上述元素為成分的合金等。也可以使用選自錳、鎂、鋯、鈹中的一種或多種的材料。另外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧中的一種或多種元素的材料。另外，可以採用氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦氧化錫合金(In2 O3 -SnO2 ，有時簡稱為ITO)、氧化銦氧化鋅合金(In2 O3 -ZnO)或者使這些金屬氧化物材料中含有矽或氧化矽的導電金屬氧化物。
第一導電膜242可以使用與第二導電膜245相同的材料及成膜方法形成。第一導電膜242的厚度例如為50nm以上且500nm以下。但是，使用能夠確保第一導電膜242與第二導電膜245之間的蝕刻選擇比的材料。
另外，第一導電膜242既可為單層結構，又可為兩層以上的疊層結構。例如，可以舉出鈦膜的單層結構、包含矽的鋁膜的單層結構、在鋁膜上層疊有鈦膜的兩層結構以及層疊鈦膜、鋁膜和鈦膜的三層結構等。
另外，藉由作為第二導電膜245使用其功函數比後面形成的氧化物半導體層大的金屬材料，可以提高第二導電膜245與氧化物半導體層的接觸介面的電阻，因此是較佳的。作為這種金屬材料，例如可以舉出金、鉑、氮化鎢、氧化銦氧化錫合金等。另外，當作為第二導電膜245的材料使用其電阻比第一導電膜242高的材料時，所製造的電晶體280的源極電極及汲極電極中的與氧化物半導體層的通道形成區接觸的區域的電阻比其他區域高，可以使在源極電極和汲極電極之間的電場緩和來抑制短通道效應，因此是較佳的。另外，由於第二導電膜245成為源極電極或汲極電極的一部分並與氧化物半導體層接觸，所以第二導電膜245最好使用不會藉由與氧化物半導體層的接觸發生化學反應的材料。
在本實施例中，作為第二導電膜245形成氮化鉬膜，並且作為第一導電膜242形成鈦膜。
以50nm以上且300nm以下的厚度，較佳的是以100nm以上且200nm以下的厚度形成絕緣膜243。在本實施例中，絕緣膜243使用氧化矽膜形成。另外，雖然不一定必須要形成絕緣膜243，但是當設置絕緣膜243時，容易控制後面形成的源極電極或汲極電極與氧化物半導體層的接觸區域(接觸面積等)。也就是說，容易控制源極電極或汲極電極的電阻，從而可以有效地抑制短通道效應。另外，藉由設置絕緣膜243，可以降低在後面形成的閘極電極和源極電極及汲極電極之間的寄生電容。
接著，在絕緣膜243上形成掩模，並使用該掩模對絕緣膜243進行蝕刻，形成絕緣層243a、243b。作為絕緣膜243的蝕刻可以使用濕蝕刻或乾蝕刻，也可以組合濕蝕刻和乾蝕刻使用。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以將絕緣膜243蝕刻成所希望的形狀。但是，為了對電晶體的通道長度(L)進行微細加工，最好使用乾蝕刻。作為用於乾蝕刻的蝕刻氣體，例如可以使用六氟化硫(SF6 )、三氟化氮(NF3 )、三氟甲烷(CHF3 )、八氟環丁烷(C4 F8 )等的含氟的氣體或四氟化碳(CF4 )和氫的混合氣體等，也可以添加稀有氣體(氦(He)、氬(Ar)、氙(Xe))、一氧化碳或二氧化碳等。
接著，藉由使用用於絕緣膜243的蝕刻的掩模對第一導電膜242進行蝕刻，形成第一導電層242a、242b(參照圖2B)。另外，在對第一導電膜242進行蝕刻時，使用能夠確保第一導電膜242與第二導電膜245之間的蝕刻選擇比的蝕刻材料。另外，也可以在對第一導電膜242進行蝕刻之前去除掩模，將絕緣層243a及絕緣層243b用作掩模對第一導電膜242進行蝕刻。
作為第一導電膜242的蝕刻可以使用濕蝕刻或乾蝕刻。另外，也可以組合使用濕蝕刻和乾蝕刻。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以將導電膜蝕刻成所希望的形狀。但是，為了對電晶體的通道長度(L)進行微細加工，最好使用乾蝕刻。在本實施例中，藉由將四氟化碳(CF4 )和氯(Cl2 )和氧(O2 )的混合氣體、四氟化碳(CF4 )和氧(O2 )的混合氣體、六氟化硫(SF6 )和氯(Cl2 )和氧(O2 )的混合氣體或者六氟化硫(SF6 )和氧(O2 )的混合氣體用作蝕刻氣體的乾蝕刻，對第一導電膜242進行加工。
接著，覆蓋絕緣層243a、243b及露出的第二導電膜245地形成絕緣膜252(參照圖2C)。絕緣膜252可以利用CVD法或濺射法形成。另外，絕緣膜252最好以包含氧化矽、氮化矽、氧氮化矽、氧化鋁等的方式形成。另外，絕緣膜252既可為單層結構，又可為疊層結構。
接著，在第二導電膜245上的第一導電層242a與第一導電層242b之間的區域形成側壁絕緣層252a、252b(參照圖2D)。對絕緣膜252進行各向異性高的蝕刻處理，以自對準的方式形成側壁絕緣層252a、252b。在此，作為各向異性高的蝕刻最好利用乾蝕刻，例如，作為蝕刻氣體，可以使用三氟甲烷(CHF3 )、八氟環丁烷(C4 F8 )等的含氟的氣體，也可以添加氦(He)或氬(Ar)等的稀有氣體。再者，作為乾蝕刻，最好使用對基板施加高頻電壓的反應性離子蝕刻法(RIE法)。
接著，將側壁絕緣層252a、252b用作掩模對第二導電膜245進行選擇性的蝕刻，以形成第二導電層245a、245b(參照圖3A)。藉由該蝕刻製程，形成層疊有第二導電層245a和第一導電層242a的源極電極以及層疊有第二導電層245b及第一導電層242b的汲極電極。
作為第二導電膜245的蝕刻可以使用濕蝕刻或乾蝕刻。另外，也可以組合使用濕蝕刻和乾蝕刻。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以將導電膜蝕刻成所希望的形狀。但是，為了對電晶體的通道長度(L)進行微細加工，最好使用乾蝕刻。在作為第二導電膜245的蝕刻使用乾蝕刻的情況下，作為蝕刻氣體，例如可以使用氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )四氟化碳(CF4 )、六氟化硫(SF6 )、三氟化氮(NF3 )等，也可以使用選自上述氣體中的多種的混合氣體。另外，也可以添加稀有氣體(氦(He)、氬(Ar))、氧等。
電晶體280的通道長度(L)由第二導電層245a的下端部與第二導電層245b的下端部之間的距離決定。通道長度(L)根據電晶體280的用途而不同，例如可以設定為10nm以上且1000nm以下，最好為20nm以上且400nm以下。
另外，在本實施例所示的電晶體的製造製程中，由於使用側壁絕緣層252a對第二導電膜245進行蝕刻，所以第二導電層245a中的從第一導電層242a的端面向通道長度方向延伸的區域的通道長度方向的長度(Ls )與側壁絕緣層252a的底面的通道長度方向的長度大致一致。同樣地，由於使用側壁絕緣層252b對第二導電膜245進行蝕刻，所以第二導電層245b中的從第一導電層242b的端面向通道長度方向延伸的區域的通道長度方向的長度(LD)與側壁絕緣層252b的底面的通道長度方向的長度大致一致。由於側壁絕緣層252a、252b藉由對絕緣膜252進行蝕刻以自對準的方式形成，所以上述(Ls)或(LD)由絕緣膜252的厚度決定。也就是說，藉由控制絕緣膜252的厚度，可以對電晶體280的通道長度(L)進行微細調整。例如，可以將電晶體280的通道長度(L)調整為比用來形成掩模的曝光裝置的最小加工尺寸更微細。由此，根據用於電晶體280所希望的通道長度(L)及第一導電層242a、242b的加工的曝光裝置的解析度等決定絕緣膜252的厚度即可。
接著，藉由蝕刻使側壁絕緣層252a及側壁絕緣層252b縮小，形成側壁絕緣層252c及側壁絕緣層252d(參照圖3B)。側壁絕緣層252a及側壁絕緣層252b的蝕刻最好應用各向異性高的蝕刻，但是即使使用各向異性低的蝕刻也沒有很大的問題。至少在如下條件下進行蝕刻：形成側壁絕緣層252c及側壁絕緣層252d，並且能夠取得側壁絕緣層252a、側壁絕緣層252b與第二導電層245a、第二導電層245b之間的蝕刻選擇比。當進行各向異性高的蝕刻時，例如可以應用與形成側壁絕緣層252a及側壁絕緣層252b的情況同樣的蝕刻。另外，在該蝕刻中，絕緣層243a及絕緣層243b也被蝕刻，而成為厚度減薄了的絕緣層243c及絕緣層243d。
藉由上述蝕刻，由側壁絕緣層252a覆蓋的第二導電層245a的一部分以及由側壁絕緣層252b覆蓋的第二導電層245b的一部分露出。也就是說，在第二導電層245a的上表面的從第一導電層242a的端面向通道長度方向延伸的區域的一部分露出。另外，在第二導電層245b的上表面的從第一導電層242b的端面向通道長度方向延伸的區域的一部分露出。由此，可以抑制第二導電層245a、第二導電層245b與後面形成的氧化物半導體層發生連接不良。另外，最好上述露出的區域的通道長度方向的長度大於第二導電層的厚度，例如可以為3nm以上。為了在抑制短通道效果的同時，充分地抑制接觸不良，最好將長度設定為20nm以上且100nm以下。
接著，覆蓋絕緣層243c、243d、側壁絕緣層252c、252d並以與第二導電層245a及第二導電層245b接觸的方式藉由濺射法形成氧化物半導體層244(參照圖3C)。
電晶體280的源極電極在第二導電層245a的端部與氧化物半導體層244接觸，明確地說該第二導電層245a的端部是從第一導電層242a的端面向通道長度方向延伸的區域的端面及第二導電層245a的上表面的不接觸於第一導電層242a或側壁絕緣層252c的區域。另外，汲極電極在第二導電層245b的端部與氧化物半導體層244接觸，明確地說該第二導電層245b的端部是從第一導電層242b的端面向通道長度方向延伸的區域的端面及第二導電層245b的上表面的不接觸於第一導電層242b或側壁絕緣層252d的區域。
像這樣，與源極電極或汲極電極的上表面也與氧化物半導體層244接觸的情況或第一導電層242a、242b的端部與氧化物半導體層244接觸的情況相比，藉由在第二導電層245a、245b的端部與氧化物半導體層244接觸，可以大幅度地減少源極電極或汲極電極與氧化物半導體層244的接觸面積。由此，可以使接觸介面的接觸電阻增大。而且，藉由使用電阻比第一導電層高的材料來製造第二導電層，可以更有效地提高接觸電阻，因此是較佳的。
另外，第二導電層245a中的從第一導電層242a的端面向通道長度方向延伸的區域(第二導電層的單層的區域)的電極的厚度小於其他區域(重疊第一導電層和第二導電層的區域)。換言之，垂直於電荷流向的截面的區域的面積小。由於電阻和截面積成反比，所以可以說第二導電層245a中的從第一導電層242a的端面向通道長度方向延伸的區域比其他區域的電阻高，即為高電阻區域(HRR：High-Resistance Region)。第二導電層245b也是同樣的。
在本實施例所示的電晶體280中，提高源極電極或汲極電極與氧化物半導體層244的接觸電阻並使源極電極或汲極電極中的與氧化物半導體層244的通道形成區接觸的區域附近成為高電阻區域，由此即使電晶體280的通道長度(L)變短，也可以緩和源極電極和汲極電極之間的電場並抑制短通道效果。
另外，如上所述那樣，藉由使側壁絕緣層252a或側壁絕緣層252b縮小，形成側壁絕緣層252c或側壁絕緣層252d，也可以使第二導電層245a或第二導電層245b的上表面的部分區域與氧化物半導體層244接觸。由此，可以抑制氧化物半導體層244與源極電極或汲極電極的接觸不良。
再者，藉由分別設置側壁絕緣層252c及側壁絕緣層252d，可以提高氧化物半導體層244、閘極絕緣層246的覆蓋性，並可以抑制連接不良等的發生。
氧化物半導體層244可以使用如下金屬氧化物形成：四元類金屬氧化物的In-Sn-Ga-Zn-O類、三元類金屬氧化物的In-Ga-Zn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、二元類金屬氧化物的In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、Zn-Mg-O類、Sn-Mg-O類、In-Mg-O類、以及In-O類、Sn-O類、Zn-O類等。
因為尤其是In-Ga-Zn-O類的氧化物半導體材料的無電場時的電阻充分高而可以使截止電流足夠小，並且，其電場效應遷移率也高，所以In-Ga-Zn-O類的氧化物半導體材料適合用作用於半導體裝置的半導體材料。
作為In-Ga-Zn-O類的氧化物半導體材料的典型例子，有表示為InGaO3 (ZnO)m (m>0)的氧化物半導體材料。此外，還有使用M代替Ga，且被表示為InMO3 (ZnO)m (m>0)的氧化物半導體材料。在此，M表示選自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)等中的一種金屬元素或者多種金屬元素。例如，作為M，可以應用Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co等。注意，上述組成根據結晶結構得出，只是結晶結構的一個例子而已。
作為藉由濺射法製造氧化物半導體層244的靶材，例如可以使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：2[摩爾數比]的組成比的氧化物半導體成膜用靶材等。另外，也可以使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：1[摩爾數比]的組成比的氧化物半導體成膜用靶材、具有In2 O3 ：Ga2 O3 ：ZnO=1：1：4[摩爾數比]的組成比的氧化物半導體成膜用靶材、具有In2 O3 ：Ga2 O3 ：ZnO=1：0：2[摩爾數比]的組成比的氧化物半導體成膜用靶材。
在本實施例中藉由使用In-Ga-Zn-O類的氧化物半導體成膜用靶材的濺射法形成非晶結構的氧化物半導體層244。
將氧化物半導體成膜用靶材中的金屬氧化物的相對密度設定為80%以上，最好為95%以上，更佳為99.9%以上。藉由使用相對密度高的氧化物半導體成膜用靶材，可以形成具有緻密的結構的氧化物半導體層244。
形成氧化物半導體層244的氣圍最好為稀有氣體(典型為氬)氣圍、氧氣圍或稀有氣體(典型為氬)和氧的混合氣圍。明確而言，例如，最好使用氫、水、羥基或氫化物等的雜質的濃度降低到1ppm以下(最好為10ppb以下)的高純度氣體氣圍。
當形成氧化物半導體層244時，例如在保持為減壓狀態的處理室內保持被處理物(在此，包括基板200的結構體)，並且以使被處理物的溫度為100℃以上且低於550℃，最好為200℃以上且400℃以下的方式對被處理物進行加熱。或者，形成氧化物半導體層244時的被處理物的溫度也可以是室溫。然後，邊去除處理室內的水分，邊引入去除了氫或水等的濺射氣體，使用上述靶材形成氧化物半導體層244。藉由邊對被處理物進行加熱邊形成氧化物半導體層244，可以減少包含在氧化物半導體層244中的雜質。另外，可以減輕由濺射導致的損傷。最好使用吸附型真空泵，以去除處理室內的水分。例如，可以使用低溫泵、離子泵或鈦昇華泵等。另外，也可以使用具有冷阱的渦輪分子泵。由於藉由使用低溫泵等排氣，可以從處理室去除氫或水等，所以可以降低氧化物半導體層244中的雜質濃度。
作為氧化物半導體層244的形成條件，例如，可以應用如下條件：被處理物和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電力為0.5kW，並且氣圍為氧(氧為100%)氣圍或氬(氬為100%)氣圍或氧和氬的混合氣圍。另外，藉由使用脈衝直流(DC)電源，可以減少塵屑(在進行成膜時產生的粉狀物質等)，並且膜厚分佈也變得均勻，所以這是較佳的。氧化物半導體層244的厚度例如設定為3nm以上且30nm以下，最好為5nm以上且15nm以下。藉由使用這樣的厚度的氧化物半導體層244，可以抑制因微細化導致的短通道效應。但是，因為氧化物半導體層的適當的厚度根據使用的氧化物半導體材料或半導體裝置的用途等而不同，所以可以根據使用的材料或用途等適當地選擇其厚度。
另外，最好在藉由濺射法形成氧化物半導體層244之前進行引入氬氣體來產生電漿的反濺射，以去除附著在形成表面(例如絕緣層243c、243d的表面)的附著物。在此，通常的濺射是指將離子碰撞到濺射靶材，而反濺射是指將離子碰撞到處理表面來改變其表面的性質。作為將離子碰撞到處理表面的方法，有在氬氣團下將高頻電壓施加到處理表面一側而在被處理物附近產生電漿的方法等。另外，也可以使用氮、氦、氧等代替氬氣圍。
然後，最好對氧化物半導體層244進行熱處理(第一熱處理)。藉由該第一熱處理可以去除在氧化物半導體層244中的過剩的氫(包含水或羥基)，調整氧化物半導體層的結構，降低能隙中的缺陷能級。第一熱處理的溫度例如設定為300℃以上且低於550℃，最好為400℃以上且500℃以下。
例如，將被處理物引入到使用電阻發熱體等的電爐中，在氮氣圍下且在450℃的溫度下進行1小時的熱處理。在該期間，不使氧化物半導體層244接觸大氣，而避免水或氫的再混入。
熱處理裝置不侷限於電爐，也可以為利用來自被進行了加熱的氣體等介質的熱傳達或熱輻射來對被處理物進行加熱的裝置。例如，可以使用GRTA(氣體快速熱退火)裝置或LRTA(燈快速熱退火)裝置等RTA(快速熱退火)裝置。LRTA裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為氣體，使用氬等稀有氣體或氮等即使藉由熱處理也不與被處理物起反應的惰性氣體。
例如，作為第一熱處理，也可以進行如下GRTA處理，即將被處理物引入到被加熱的惰性氣體氣圍中，進行加熱幾分鐘，然後從該惰性氣體氣圍中抽出被處理物。藉由使用GRTA處理，可以在短時間內進行高溫熱處理。另外，即使在超過被處理物的耐熱溫度的溫度條件下也可以使用GRTA處理。另外，在處理中，也可以將惰性氣體轉換為包含氧的氣體。這是因為藉由在包含氧的氣圍下進行第一熱處理，可以降低起因於氧缺陷的能隙中的缺陷能級。
另外，作為惰性氣體氣圍，最好應用以氮或稀有氣體(氦、氖或氬等)為主要成分且不包含水或氫等的氣圍。例如，最好將引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，最好設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，最好為0.1ppm以下)。
無論在任何情況下，藉由第一熱處理降低雜質，形成i型(本徵半導體)或無限趨近於i型的氧化物半導體層244，可以形成具有非常優良的特性的電晶體。
由於上述熱處理(第一熱處理)具有去除氫或水等的效果，所以可以將該熱處理也稱為脫水化處理、脫氫化處理等。該脫水化處理、脫氫化處理可以在如下時機進行：氧化物半導體層的形成後；閘極絕緣層的形成後；閘極電極的形成後等。另外，這樣的脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
接著，形成接觸於氧化物半導體層244的閘極絕緣層246(參照圖3D)。在此，由於在第二導電層245a、245b上分別具有側壁絕緣層252c、252d，可以緩和源極電極及汲極電極的端部的高低差，所以提高閘極絕緣層246的覆蓋性，並可以防止損壞。
閘極絕緣層246可以藉由CVD法或濺射法等形成。另外，閘極絕緣層246最好包含氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSix Oy (x>0、y>0))、添加有氮的矽酸鉿(HfSix Oy (x>0、y>0))、添加有氮的鋁酸鉿(HfAlx Oy (x>0、y>0))等形成。閘極絕緣層246可以為單層結構或者疊層結構。另外，對其厚度沒有特別的限制，但是當使半導體裝置微細化時，為了確保電晶體的工作最好將閘極絕緣層146形成得薄。例如，當使用氧化矽時，可以將其厚度設定為1nm以上且100nm以下，最好為10nm以上且50nm以下。
如上述那樣，若使閘極絕緣層減薄，則出現起因於隧道效應等的閘極洩露的問題。為了解決閘極洩露的問題，作為閘極絕緣層246，最好使用氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSix Oy (x>0、y>0))、添加有氮的矽酸鉿(HfSix Oy (x>0、y>0))、添加有氮的鋁酸鉿(HfAlx Oy (x>0、y>0))等高介電常數(high-k)材料。藉由將high-k材料用於閘極絕緣層246，可以確保電特性，並可以使其厚度增大以抑制閘極洩露。另外，也可以採用包含high-k材料的膜和包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁等的任一個的膜的疊層結構。
在形成閘極絕緣層246之後，最好在惰性氣體氣圍下或在氧氣圍下進行第二熱處理。熱處理的溫度設定為200℃以上且450℃以下，最好為250℃以上且350℃以下。例如，在氮氣圍下以250℃進行1小時的熱處理即可。藉由進行第二熱處理，可以減少電晶體的電特性的偏差。另外，當閘極絕緣層246包含氧時，對氧化物半導體層244供應氧，而補償該氧化物半導體層244的氧缺陷，從而可以形成i型(本徵半導體)或無限趨近於i型的氧化物半導體層。
另外，雖然在本實施例中在形成閘極絕緣層246之後進行第二熱處理，但是第二熱處理的時機不侷限於此。例如，也可以在形成閘極電極之後進行第二熱處理。另外，也可以在進行第一熱處理之後連續進行第二熱處理，也可以將第一熱處理兼作第二熱處理，並也可以將第二熱處理兼作第一熱處理。
如上述那樣，藉由應用第一熱處理和第二熱處理中的至少一個，可以使氧化物半導體層244儘量不包含其主要成分以外的雜質而高純度化。由此，可以使氧化物半導體層244中的氫濃度為5×1019 原子/cm3 以下，最好為5×1018 原子/cm3 以下，更佳為5×1017 原子/cm3 以下。另外，與一般的矽晶圓的載子密度(1×1014 /cm3 左右)相比，可以使氧化物半導體層244的載子密度為充分小的值(例如，小於1×1012 /cm3 ，更佳小於1.45×1010 /cm3 )。由此，其截止電流充分變小。例如，電晶體280的室溫下的截止電流(在此，每單位通道寬度(1μm)的值)為100zA(1zA(zeptoampere)是1×10-21 A)以下，最好為10zA以下。
接著，在閘極絕緣層246上的重疊於氧化物半導體層244的通道形成區的區域中形成閘極電極248(參照圖3E)。閘極電極248可以在閘極絕緣層246上形成導電膜之後對該導電膜選擇性地進行蝕刻來形成。成為閘極電極248的導電膜可以使用以濺射法為典型的PVD法或電漿CVD法等的CVD法而形成。詳細說明與源極電極或汲極電極等的情況相同，可以參考這些說明。但是，如果閘極電極248的材料的功函數與氧化物半導體層244的電子親和力相同或比該電子親和力更小，則當使電晶體微細化時，該臨界值電壓有時偏移負一側。由此，閘極電極248最好使用具有比氧化物半導體層244的電子親和力大的功函數的材料。作為這種材料例如有鎢、鉑、金、賦予p型的導電性的矽等。
藉由上述步驟，完成使用氧化物半導體層244的電晶體280。
本實施例所示的電晶體280的通道長度(L)可以根據用來形成側壁絕緣層252a、252b的絕緣膜252的厚度進行微細控制。因此，藉由適當地設定該絕緣膜252的厚度，可以使電晶體280的通道長度(L)縮小，並可以容易地實現半導體裝置的微細化。
本實施例所示的電晶體280藉由在第二導電層245a中的從第一導電層242a的端面向通道長度方向延伸的區域及第二導電層245b中的從第一導電層242b的端面向通道長度方向延伸的區域分別設置側壁絕緣層252c及側壁絕緣層252d，可以提高氧化物半導體層244、閘極絕緣層246的覆蓋性，並可以抑制連接不良等的發生。
另外，側壁絕緣層252c的底面的通道長度方向的長度小於第二導電層245a中的從第一導電層242a的端面向通道長度方向延伸的區域的通道長度方向的長度(LS )。同樣地，側壁絕緣層252d的底面的通道長度方向的長度小於第二導電層245b中的從第一導電層242b的端面向通道長度方向延伸的區域的通道長度方向的長度(LD )。由此，由於第二導電層245a或第二導電層245b的上表面的一部分可以與氧化物半導體層244接觸，所以可以抑制源極電極或汲極電極與氧化物半導體層244的接觸不良。
再者，在實施例所示的電晶體280中，藉由在第二導電層245a中設置從第一導電層242a的端面向通道長度方向延伸的區域，並且在第二導電層245b中設置從第一導電層242b的端面向通道長度方向延伸的區域，使與氧化物半導體層244的通道形成區接觸的區域附近成為高電阻區域，可以緩和源極電極和汲極電極之間的電場，並可以抑制臨界值電壓的下降等的短通道效果。
像這樣，在所公開的發明的一個實施例中，可以解決微細化所導致的問題，其結果是可以使電晶體的尺寸充分地縮小。藉由使電晶體的尺寸充分地縮小，半導體裝置所占的面積縮小，從一個基板製造的半導體裝置的個數增大。由此，可以抑制每半導體裝置的製造成本。另外，由於使半導體裝置小型化，所以可以實現幾乎相同的尺寸的其功能進一步得到提高的半導體裝置。另外，藉由通道長度的縮小也可以得到工作的高速化、低耗電量化等的效果。換言之，藉由根據所公開的發明的一個實施例實現使用氧化物半導體的電晶體的微細化，可以得到微細化帶來的各種各樣的效果。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例2
在本實施例中，參照圖4A-1及4A-2和4B說明根據所公開的發明的一個實施例的半導體裝置的應用例。這裏，說明儲存裝置的一個例子。另外，在電路圖中，有時追加OS的符號以表示使用氧化物半導體的電晶體。
在圖4A-1所示的半導體裝置中，第一佈線(1st Line)與電晶體300的源極電極電連接，第二佈線(2nd Line)與電晶體300的汲極電極電連接。另外，第三佈線(3rd Line)與電晶體310的源極電極和汲極電極中的一個電連接，第四佈線(4th Line)與電晶體310的閘極電極電連接。並且，電晶體300的閘極電極、電晶體310的源極電極和汲極電極中的另一個與電容元件320的電極中的一個電連接，第五佈線(5th Line)與電容元件320的電極中的另一個電連接。
這裏，將上述使用氧化物半導體的電晶體應用於電晶體310。使用氧化物半導體的電晶體具有截止電流極小的特徵。因此，藉由使電晶體310成為截止狀態，可以在極長時間內保持電晶體300的閘極電極的電位。另外，藉由具有電容元件320，可以容易保持施加到電晶體300的閘極電極的電荷，並容易讀出被保持的資訊。
另外，對電晶體300沒有特別的限制。從提高資訊的讀出速度的觀點來看，例如，最好應用使用單晶矽的電晶體等開關速度快的電晶體。
另外，如圖4B所示，也可以採用不設置電容元件320的結構。
在圖4A-1所示的半導體裝置中，藉由發揮可以保持電晶體300的閘極電極的電位的特徵，如下所述那樣可以進行資訊寫入、保持以及讀出。
首先，說明資訊的寫入及保持。首先，藉由將第四佈線的電位設定為使電晶體310成為導通狀態的電位，使電晶體310成為導通狀態。由此，將第三佈線的電位施加到電晶體300的閘極電極和電容元件320。就是說，將預定的電荷施加到電晶體300的閘極電極(寫入)。這裏，施加兩個不同的電位的電荷(以下，施加低電位的電荷稱為電荷QL ，而施加高電位的電荷稱為電荷QH )中的任何一種被施加。另外，也可以應用施加三個或三個以上不同的電位的電荷以提高儲存容量。然後，藉由將第四佈線的電位設定為使電晶體310成為截止狀態的電位，使電晶體310成為截止狀態，而保持施加到電晶體300的閘極電極的電荷(保持)。
因為電晶體310的截止電流極小，所以在長時間內保持電晶體300的閘極電極的電荷。
下面，說明資訊的讀出。藉由在對第一佈線施加了預定的電位(恒定電位)的狀態下將適當的電位(讀出電位)施加到第五佈線，第二佈線根據保持在電晶體300的閘極電極中的電荷量而取不同的電位。一般來說，這是因為如下緣故：在電晶體300為n通道型時，對電晶體300的閘極電極施加了QH 的情況下的表觀(apparent)臨界值電壓Vth_H 低於對電晶體300的閘極電極施加了QL 的情況下的表觀臨界值電壓Vth_L 。這裏，表觀臨界值電壓是指當使電晶體300成為“導通狀態”時需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H 與Vth_L 的中間的電位V0 ，可以辨別施加到電晶體300的閘極電極的電荷。例如，在寫入時施加了QH 的情況下，在第五佈線的電位成為V0 (>Vth_H )時，電晶體300成為“導通狀態”。在施加了QL 的情況下，即使在第五佈線的電位成為V0 (<Vth_L )時，電晶體300也處於“截止狀態”。因此，可以根據第二佈線的電位而讀出被保持的資訊。
另外，在將儲存單元配置為陣列狀的情況下，需要唯讀出所希望的儲存單元的資訊。像這樣，為了讀出預定的儲存單元的資訊，而不讀出除此以外的儲存單元的資訊的情況下，只要對讀出物件以外的儲存單元的第五佈線施加無論閘極電極的狀態如何都使電晶體300成為“截止狀態”的電位，即小於Vth_H 的電位，即可。或者，對第五佈線施加無論閘極電極的狀態如何都使電晶體300成為“導通狀態”的電位，即大於Vth_L 的電位，即可。
下面，說明資訊的重寫。與上述資訊的寫入及保持同樣，進行資訊的重寫。就是說，藉由將第四佈線的電位設定為使電晶體310成為導通狀態的電位，使電晶體310成為導通狀態。由此，將第三佈線的電位(根據新的資訊的電位)施加到電晶體300的閘極電極和電容元件320。然後，藉由將第四佈線的電位設定為使電晶體310成為截止狀態的電位，使電晶體310成為截止狀態，而使電晶體300的閘極電極成為被施加了根據新的資訊的電荷的狀態。
如上所述，根據所公開的發明的半導體裝置可以藉由再次進行資訊的寫入而直接重寫資訊。由此，不需要快閃記憶體等所需要的利用高電壓從浮動閘極抽出電荷的工作，而可以抑制起因於擦除工作的工作速度的降低。就是說，可以實現半導體裝置的高速工作。
另外，藉由將電晶體310的源極電極或汲極電極電連接於電晶體300的閘極電極，起到與用作非揮發性記憶元件的浮動閘極型電晶體的浮動閘極相同的作用。因此，在附圖中，有時將電晶體310的源極電極或汲極電極與電晶體300的閘極電極電連接的部分稱為浮動閘極部FG。在電晶體310處於截止時，該浮動閘極部FG被看作埋在絕緣體中，而在浮動閘極部FG中保持電荷。因為使用氧化物半導體的電晶體310的截止電流為由矽半導體等形成的電晶體的十萬分之一以下，所以可以忽視由電晶體310的洩漏導致的積聚在浮動閘極部FG中的電荷的消失。就是說，藉由利用使用氧化物半導體的電晶體310，可以實現即使沒有電力供給也能夠保持資訊的非揮發性儲存裝置。
例如，在電晶體310的室溫下的截止電流為10zA(1zA為1×10-21 A)以下，並且電容元件320的電容值為10fF左右的情況下，可以至少在104 秒以上保持資料。另外，當然，該保持時間根據電晶體特性或電容值而變動。
另外，在此情況下，不存在現有的浮動閘極型電晶體中被指出的閘極絕緣膜(隧道絕緣膜)的退化的問題。就是說，可以解決現有問題，即將電子注入到浮動閘極時閘極絕緣膜退化的問題。這意味著不存在原理上的寫入次數的限制。另外，不需要現有的浮動閘極型電晶體在寫入或擦除時所需要的高電壓。
包括在圖4A-1所示的半導體裝置中的電晶體等的要素可以認為圖4A-2所示那樣包括電阻器和電容器。就是說，在圖4A-2中，電晶體300和電容元件320分別包括電阻器和電容器。R1和C1分別為電容元件320的電阻值和電容值，其中電阻值R1相當於由構成電容元件320的絕緣層而起的電阻值。另外，R2和C2分別為電晶體300的電阻值和電容值，其中電阻值R2相當於由電晶體300處於導通狀態時的閘極絕緣層而起的電阻值，電容值C2相當於所謂的閘極電容(形成在閘極電極與源極電極或汲極電極之間的電容、形成在閘極電極與通道形成區域之間的電容)的電容值。
如果以電晶體310處於截止狀態時的源極電極與汲極電極之間的電阻值(也稱為有效電阻)為ROS，在電晶體310的閘極洩漏電流十分小的條件下，R1及R2滿足R1ROS(R1為ROS以上)、R2ROS(R2為ROS以上)，則電荷的保持期間(可以說是資訊的保持期間)主要取決於電晶體310的截止電流。
與此相反，在不滿足該條件的情況下，即使電晶體310的截止電流十分小，也難以確保充分的保持期間。這是因為電晶體310的截止電流以外的洩漏電流(例如，發生在源極電極與閘極電極之間的洩漏電流等)大的緣故。由此可知，本實施例所公開的半導體裝置最好滿足上述關係。
另一方面，C1和C2最好滿足C1C2(C1為C2以上)的關係。這是因為如下緣故：藉由增大C1，可以在由第五佈線控制浮動閘極部FG的電位時(例如，讀出時)抑制第五佈線的電位的變動。
藉由滿足上述關係，可以實現更合適的半導體裝置。另外，R1及R2由電晶體300的閘極絕緣層或電容元件320的絕緣層控制。C1及C2的情況與上述情況同樣。因此，最好適當地設定閘極絕緣層的材料或厚度等，而滿足上述關係。
在本實施例所示的半導體裝置中，浮動閘極部FG起到與快閃記憶體等的浮動閘極型電晶體的浮動閘極相等的作用，但是，本實施例的浮動閘極部FG具有與快閃記憶體等的浮動閘極本質上不同的特徵。因為在快閃記憶體中施加到控制閘極的電壓高，所以為了防止其電位影響到相鄰的單元的浮動閘極，需要保持各單元之間的一定程度的間隔。這是阻礙半導體裝置的高整合化的主要原因之一。該原因起因於施加高電場而發生隧道電流的快閃記憶體的根本原理。
另外，由快閃記憶體的上述原理導致絕緣膜的退化的進展，而還導致重寫次數的界限(104 至105 次左右)的另一問題。
根據所公開的發明的半導體裝置根據使用氧化物半導體的電晶體的開關而工作，而不根據如上所述的由隧道電流而起的電荷注入的原理而工作。就是說，不需要如快閃記憶體那樣的用來注入電荷的高電場。由此，因為不需要考慮到控制閘極帶給相鄰的單元的高電場的影響，所以容易實現高整合化。
另外，因為不利用由隧道電流而起的電荷的注入，所以不存在儲存單元的退化的原因。就是說，與快閃記憶體相比，具有高耐久性和高可靠性。
另外，不需要高電場、不需要大型週邊電路(升壓電路等)這一點也優越於快閃記憶體。
另外，在使構成電容元件320的絕緣層的相對介電常數εr1與構成電晶體300的絕緣層的相對介電常數εr2不同的情況下，在構成電容元件320的絕緣層的面積S1和在電晶體300中構成閘極電容的絕緣層的面積S2滿足2˙S2S1(最好為S2S1)的同時，容易實現C1C2。明確地說，例如，在構成電容元件320的絕緣層中，藉由採用由氧化鉿等high-k材料構成的膜或由氧化鉿等high-k材料構成的膜與由氧化物半導體構成的膜的疊層結構，可以將εr1設定為10以上，最好為15以上，在構成閘極電容的絕緣層中，藉由採用氧化矽，可以將εr2設定為3以上且4以下。
藉由追加這種結構，可以使根據所公開的發明的半導體裝置進一步高整合化。
另外，上述說明關於使用以電子為載子的n型電晶體(n通道型電晶體)的情況，但是，當然可以使用以電洞為多數載子的p型電晶體代替n型電晶體。
如上所述，所公開的發明的一個實施例的半導體裝置具有非揮發性儲存單元，該非揮發性儲存單元包括截止狀態下的源極電極與汲極電極之間的洩漏電流(截止電流)少的寫入用電晶體、使用與該寫入用電晶體不同的半導體材料的讀出用電晶體以及電容元件。
寫入用電晶體的截止電流在使用環境溫度(例如，25℃)下為100zA(1×10-19 A)以下，最好為10zA(1×10-20 A)以下，更佳為1zA(1×10-21 A)以下。在通常的矽半導體中難以得到如上所述的低截止電流，但是在以適當的條件加工氧化物半導體而得到的電晶體中能夠得到如上所述的低截止電流。因此，作為寫入用電晶體，最好使用包含氧化物半導體的電晶體。
再者，因為使用氧化物半導體的電晶體的亞臨界值擺幅值(S值)小，所以即使遷移率比較低，也可以使開關速度十分增高。因此，藉由將該電晶體用於寫入用電晶體，可以使施加到浮動閘極部FG的寫入脈衝的上升極為陡峭。另外，因為截止電流小，所以可以減少使浮動閘極部FG保持的電荷量。就是說，藉由將使用氧化物半導體的電晶體應用於寫入用電晶體，可以進行高速的資訊重寫。
雖然讀出用電晶體沒有對截止電流的限制，但是最好使用進行高速工作的電晶體，以提高讀出速度。例如，作為讀出用電晶體，最好使用開關速度為1奈秒以下的電晶體。
對儲存單元的資訊寫入使用如下方法：藉由使寫入用電晶體成為導通狀態，將電位提供給與寫入用電晶體的源極電極和汲極電極中的一個、電容元件的電極中的一個以及讀出用電晶體的閘極電極電連接的浮動閘極部FG，然後，藉由使寫入用電晶體成為截止狀態，使浮動閘極部FG保持預定量的電荷。這裏，因為寫入用電晶體的截止電流極小，所以在長時間內保持提供給浮動閘極部FG的電荷。例如，在截止電流實際上為0時，不需要進行現有的DRAM所需要的刷新工作，或者，可以將刷新工作的頻度降到極低(例如，一個月至一年中的一次左右)，而可以充分降低半導體裝置的耗電量。
另外，藉由對儲存單元再次寫入資訊，可以直接重寫資訊。由此，不需要快閃記憶體等所需要的擦除工作，而可以抑制起因於擦除工作的工作速度的降低。就是說，可以實現半導體裝置的高速工作。另外，因為不需要現有的浮動閘極型電晶體在寫入或擦除時需要的高電壓，所以可以進一步降低半導體裝置的耗電量。在寫入兩個步驟(1位元)的資訊的情況下，在一個儲存單元中，施加到根據本實施例的儲存單元的電壓(同時施加到儲存單元的各端子的電位中的最大的與最小的之間的差異)的最大值為5V以下，最好為3V以下。
配置在根據所公開的發明的半導體裝置中的儲存單元只要至少包括寫入用電晶體、讀出用電晶體以及電容元件，即可，另外，即使電容元件的面積小，也可以進行工作。因此，例如，與每個儲存單元需要六個電晶體的SRAM相比，可以十分減小每個儲存單元的面積，而可以在半導體裝置中以高密度配置儲存單元。
另外，在現有的浮動閘極型電晶體中，因為在寫入時電荷在閘極絕緣膜(隧道絕緣膜)中遷移，所以不可避免該閘極絕緣膜(隧道絕緣膜)的退化。但是，在根據本發明的一個實施例的儲存單元中，因為根據寫入用電晶體的開關工作而寫入資訊，所以不存在閘極絕緣膜的退化的問題。這意味著不存在原理上的寫入次數的限制，並且對重寫的耐性極高。例如，根據本發明的一個實施例的儲存單元即使在寫入1×109 次(10億次)以上之後，其電流-電壓特性也未退化。
再者，在將使用氧化物半導體的電晶體應用於儲存單元的寫入用電晶體的情況下，因為通常的氧化物半導體的能隙大(例如，In-Ga-Zn-O類氧化物半導體的能隙為3.0eV以上且3.5eV以下)，熱激發載子也極少，所以例如即使在150℃的高溫環境下，儲存單元的電流-電壓特性也不退化。
本發明人在進行深入研究後，發現使用氧化物半導體的電晶體具有如下優良特性：即使在150℃的高溫下其特性也不退化，並且截止電流極小，即100zA以下。在本實施例中，將具有該優良特性的電晶體應用於儲存單元的寫入用電晶體，而提供一種具有從來沒有的特徵的半導體裝置。
根據所公開的發明的一個實施例，在使用氧化物半導體的電晶體中，可以在抑制不良現象的同時或者在維持良好特性的同時，實現微細化。藉由使用這種電晶體，可以對上述優良的儲存裝置進行高度的整合化。
如上所述，本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例3
在本實施例中，參照圖5A和5B、圖6A至6C說明根據所公開的發明的一個實施例的半導體裝置的應用例。
圖5A和5B是使用圖4A-1所示的多個半導體裝置(以下，也稱為儲存單元400)而形成的半導體裝置的電路圖。圖5A是儲存單元400串聯連接的所謂的NAND型半導體裝置的電路圖，而圖5B是儲存單元400並聯連接的所謂的NOR型半導體裝置的電路圖。
在圖5A所示的半導體裝置中，源極電極線SL、位元線BL、第一信號線S1、多個第二信號線S2、多個字線WL以及多個儲存單元400。圖5A示出具有一個源極電極線SL及一個位元線BL的結構，但是本發明不侷限於此，也可以採用多個源極電極線SL及多個位元線BL的結構。
在各儲存單元400中，電晶體300的閘極電極與電晶體310的源極電極和汲極電極中的一個與電容元件320的電極中的一個彼此電連接。另外，第一信號線S1與電晶體310的源極電極和汲極電極中的另一個電連接，並且第二信號線S2與電晶體310的閘極電極電連接。另外，字線WL與電容元件320的電極中的另一個電連接。
另外，儲存單元400所具有的電晶體300的源極電極電連接於相鄰的儲存單元400所具有的電晶體300的汲極電極，而儲存單元400所具有的電晶體300的汲極電極電連接於相鄰的儲存單元400所具有的電晶體300的源極電極。另外，串聯連接的多個儲存單元中的設置在一端的儲存單元400所具有的電晶體300的汲極電極電連接於位元線。另外，串聯連接的多個儲存單元中的設置在另一端的儲存單元400所具有的電晶體300的源極電極電連接於源極電極線。
在圖5A所示的半導體裝置中，按每個行進行寫入工作及讀出工作。使用如下方法進行寫入工作。藉由將使電晶體310成為導通狀態的電位施加到被進行寫入的列的第二信號線S2，使被進行寫入的列的電晶體310成為導通狀態。由此，將第一信號線S1的電位施加到指定的列的電晶體300的閘極電極，而將預定的電荷施加到該閘極電極。像這樣，可以將資料寫入到指定的列的儲存單元。
另外，使用如下方法進行讀出工作。首先，藉由將無論施加到電晶體300的閘極電極的電荷如何都使電晶體300成為導通狀態的電位施加到被進行讀出的列以外的字線WL，使被進行讀出的列以外的電晶體300成為導通狀態。接著，將根據電晶體300的閘極電極所具有的電荷而選擇電晶體300的導通狀態或截止狀態的電位(讀出電位)施加到被進行讀出的列的字線WL。然後，將恒定電位施加到源極電極線SL，使連接於位元線BL的讀出電路(未圖示)成為工作狀態。這裏，因為源極電極線SL-位元線BL之間的多個電晶體300在被進行讀出的列中以外都處於導通狀態，所以源極電極線SL-位元線BL之間的導電率取決於被進行讀出的行的電晶體300的狀態(導通狀態或截止狀態)。因為電晶體的導電率根據被進行讀出的列的電晶體300的閘極電極所具有的電荷而不同，所以位元線BL的電位相應地取不同的數值。藉由由讀出電路讀出位元線的電位，可以從指定的列的儲存單元讀出資訊。
圖5B所示的半導體裝置分別具有多個源極電極線SL、多個位元線BL、多個第一信號線S1、多個第二信號線S2以及多個字線WL，並具有多個儲存單元400。各電晶體300的閘極電極、電晶體310的源極電極和汲極電極中的一個以及電容元件320的電極中的一個電連接。另外，源極電極線SL與電晶體300的源極電極電連接，並且位元線BL與電晶體300的汲極電極電連接。另外，第一信號線S1與電晶體310的源極電極和汲極電極中的另一個電連接，並且第二信號線S2與電晶體310的閘極電極電連接。另外，字線WL與電容元件320的電極中的另一個電連接。
在圖5B所示的半導體裝置中，按每個行進行寫入工作及讀出工作。使用與上述圖5A所示的半導體裝置同樣的方法進行寫入工作。另外，使用如下方法進行讀出工作。首先，藉由將無論施加到電晶體300的閘極電極的電荷如何都使電晶體300成為截止狀態的電位施加到被進行讀出的列以外的字線WL，使被進行讀出的列以外的電晶體300成為截止狀態。接著，將根據電晶體300的閘極電極所具有的電荷而選擇電晶體300的導通狀態或截止狀態的電位(讀出電位)施加到被進行讀出的列的字線WL。然後，將恒定電位施加到源極電極線SL，使連接於位元線BL的讀出電路(未圖示)成為工作狀態。這裏，因為源極電極線SL-位元線BL之間的導電率取決於被進行讀出的列的電晶體300的狀態(導通狀態或截止狀態)。就是說，位元線BL的電位根據被進行讀出的列的電晶體300的閘極電極所具有的電荷而取不同的數值。藉由由讀出電路讀出位元線的電位，可以從指定的列的儲存單元讀出資訊。
另外，在上述結構中，使各儲存單元400保持的資料量為1位元，但是，本實施例所示的儲存裝置的結構不侷限於此。也可以準備三個以上的施加到電晶體300的閘極電極的電位，以增加各儲存單元400所保持的資料量。例如，在施加到電晶體300的閘極電極的電位為四種的情況下，可以使各儲存單元保持2位元的資訊。
接著，參照圖6A至6C說明可以應用於圖5A和5B所示的半導體裝置等的讀出電路的一個例子。
圖6A示出讀出電路的概略。該讀出電路具有電晶體和讀出放大器電路。
在讀出資料時，將端子A連接於連接有被進行資料讀出的儲存單元的位元線。另外，將偏置電位Vbias施加到電晶體的閘極電極，而控制端子A的電位。
儲存單元400根據所儲存的資料而取不同的電阻值。明確地說，在所選擇的儲存單元400的電晶體300處於導通狀態時，儲存單元處於低電阻狀態，而在所選擇的儲存單元400的電晶體300處於截止狀態時，儲存單元處於高電阻狀態。
在儲存單元處於高電阻狀態的情況下，端子A的電位高於參考電位Vref，讀出放大器電路輸出對應於端子A的電位的電位。另一方面，在儲存單元處於低電阻狀態的情況下，端子A的電位低於參考電位Vref，讀出放大器電路輸出對應於端子A的電位的電位。
像這樣，藉由使用讀出電路，可以從儲存單元讀出資料。另外，本實施例的讀出電路只是一個例子。也可以使用其他電路。另外，讀出電路也可以具有預充電電路。也可以採用連接有參考用位元線代替參考電位Vref的結構。
圖6B示出讀出放大器電路的一個例子的差分型讀出放大器。差分型讀出放大器具有輸入端子Vin(+)、Vin(-)和輸出端子Vout，而放大Vin(+)和Vin(-)之間的差異。在Vin(+)>Vin(-)時，Vout大概成為High輸出，在Vin(+)<Vin(-)時，Vout大概成為Low輸出。在將該差分型讀出放大器應用於讀出電路的情況下，Vin(+)和Vin(-)中的一個連接於輸入端子A，對Vin(+)和Vin(-)中的另一個施加參考電位Vref。
圖6C示出讀出放大器電路的一個例子的鎖存型讀出放大器。鎖存型讀出放大器具有輸入輸出端子V1及V2、控制用信號Sp及Sn的輸入端子。首先，將信號Sp設定為High，將信號Sn設定為Low，遮斷電源電位(Vdd)。接著，將被進行比較的電位施加到V1及V2。然後，將信號Sp設定為Low，將信號Sn設定為High，提供電源電位(Vdd)，如果被進行比較的電位V1in和V2in的關係為V1in>V2in，則V1的輸出成為High，V2的輸出成為Low，如果被進行比較的電位V1in和V2in的關係為V1in<V2in，則V1的輸出成為Low,V2的輸出成為High。藉由利用這種關係，可以放大V1in和V2in之間的差異。在將該鎖存型讀出放大器應用於讀出電路的情況下，V1和V2中的一個隔著開關連接於端子A和輸出端子，對V1和V2中的另一個施加參考電位Vref。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例4
在本實施例中，參照圖7A至7F說明將上述實施例所示的半導體裝置應用於電子設備的情況。在本實施例中，說明將上述半導體裝置應用於如下電子設備的情況：電腦；行動電話機(也稱為行動電話、行動電話裝置)；個人數位助理(包括可攜式遊戲機、音頻再現裝置等)；數位相機；數位攝像機；電子紙；電視裝置(也稱為電視機或電視接收機)；等。
圖7A示出筆記本電腦，包括框體601、框體602、顯示部603以及鍵盤604等。在框體601和602內設置有上述實施例所示的被微細化的半導體裝置。因此，實現具備小型、高速工作以及低耗電量的特徵的筆記本電腦。
圖7B示出個人數字助理(PDA)，在主體611中設置有顯示部613、外部介面615以及操作按鈕614等。另外，還具備操作個人數位助理的觸屏筆612等。在主體611內設置有上述實施例所示的被微細化的半導體裝置。因此，實現具備小型、高速工作以及低耗電量的特徵的個人數位助理。
圖7C示出安裝有電子紙的電子書閱讀器620，其由兩個框體，即框體621及框體623構成。在框體621及框體623中分別設置有顯示部625及顯示部627。框體621及框體623由軸部637相連接，且可以以該軸部637為軸進行開閉動作。另外，框體621具備電源631、操作鍵633以及揚聲器635等。在框體621和框體623中的至少一個中設置有上述實施例所示的被微細化的半導體裝置。因此，實現具備小型、高速工作以及低耗電量的特徵的電子書閱讀器。
圖7D示出行動電話機，其由框體640和框體641的兩個框體構成。再者，框體640和框體641滑動而可以處於如圖7D那樣的展開狀態和重疊狀態，可以進行適於攜帶的小型化。另外，框體641具備顯示面板642、揚聲器643、麥克風644、定位裝置646、照相用透鏡647以及外部連接端子648等。此外，框體640具備對行動電話機進行充電的太陽能電池單元649和外部儲存槽650等。另外，將天線內置於框體641中。在框體640和框體641中的至少一個中設置有上述實施例所示的被微細化的半導體裝置。因此，實現具備小型、高速工作以及低耗電量的特徵的行動電話機。
圖7E示出數位相機，其由主體661、顯示部667、取景器663、操作開關664、顯示部665以及電池666等構成。在主體661內設置有上述實施例所示的被微細化的半導體裝置。因此，實現具備小型、高速工作以及低耗電量的特徵的數位相機。
圖7F示出電視裝置670，其由框體671、顯示部673以及支架675等構成。可以藉由利用框體671所具備的開關、遙控操作機680進行電視裝置670的操作。在框體671及遙控操作機680內設置有上述實施例所示的被微細化的半導體裝置。因此，實現具備高速工作和低耗電量的特徵的電視裝置。
如上所述，在本實施例所示的電子設備中安裝有根據上述實施例的半導體裝置。因此，實現具備小型、高速工作以及低耗電量的特徵的電子設備。
200．．．基板
242．．．第一導電膜
242a．．．第一導電層
242b．．．第一導電層
243．．．絕緣膜
243a．．．絕緣層
243b．．．絕緣層
243c．．．絕緣層
243d．．．絕緣層
244．．．氧化物半導體層
245．．．第二導電膜
245a．．．第二導電層
245b．．．第二導電層
246．．．閘極絕緣層
248．．．閘極電極
252．．．絕緣膜
252a．．．側壁絕緣層
252b．．．側壁絕緣層
252c．．．側壁絕緣層
252d．．．側壁絕緣層
280．．．電晶體
300．．．電晶體
310．．．電晶體
320．．．電容元件
400．．．儲存單元
601．．．框體
602．．．框體
603．．．顯示部
604．．．鍵盤
611．．．主體
612．．．觸屏筆
613．．．顯示部
614．．．操作按鈕
615．．．外部介面
620．．．電子書閱讀器
621．．．框體
623．．．框體
625．．．顯示部
627．．．顯示部
631．．．電源
633．．．操作鍵
635．．．揚聲器
637．．．軸部
640．．．框體
641．．．框體
642．．．顯示面板
643．．．揚聲器
644．．．麥克風
646．．．定位裝置
647．．．照相用透鏡
648．．．外部連接端子
649．．．太陽能電池單元
650．．．外部儲存槽
661．．．主體
663．．．取景器
664．．．操作開關
665．．．顯示部
666．．．電池
667．．．顯示部
670．．．電視裝置
671．．．框體
673．．．顯示部
675．．．支架
680．．．遙控操作機
在附圖中：
圖1是半導體裝置的截面圖；
圖2A至圖2D是有關半導體裝置的製造製程的截面圖；
圖3A至圖3E是有關半導體裝置的製造製程的截面圖；
圖4A-1、圖4A-2及圖4B是半導體裝置的電路圖的例子；
圖5A和圖5B是半導體裝置的電路圖的例子；
圖6A至圖6C是半導體裝置的電路圖的例子；以及
圖7A至圖7F是電子設備的例子。
245a、245b．．．第二導電層
242a、242b．．．第一導電層
243c、243d．．．絕緣層
244．．．氧化物半導體層
246．．．閘極絕緣層
252c、252d．．．側壁絕緣層
248．．．閘極電極
280．．．電晶體
200．．．基板

Claims (13)

  1. 一種半導體裝置，包含：氧化物半導體層；與該氧化物半導體層接觸的源極電極及汲極電極；在該氧化物半導體層下方的側壁絕緣層；與該氧化物半導體層重疊的閘極電極；以及在該氧化物半導體層與該閘極電極之間的閘極絕緣層，其中，該源極電極或該汲極電極包括第一導電層和第二導電層，第二導電層具有從該第一導電層的端面向通道長度方向延伸的區域，其中，在該側壁絕緣層的底面在該通道長度方向上的長度小於該第二導電層的該延伸的區域在該通道長度方向上的長度，以及其中，該側壁絕緣層設置在該第二導電層的該延伸的區域上。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第一導電層及該第二導電層的截面形狀為錐形。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第二導電層包含金屬氮化物。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第二導電層的厚度為大於或等於5nm且小於或等於15nm。
  5. 根據申請專利範圍第1項之半導體裝置，其中，該源極電極或該汲極電極的端面與該氧化物半 導體層接觸，以及其中，在該源極電極或汲極電極與該氧化物半導體層之間設置有絕緣層。
  6. 一種半導體裝置，包含：基板上的多個第一導電層；每個該第一導電層上的側壁絕緣層和第二導電層，該第二導電層上的絕緣層；該側壁絕緣層和該絕緣層上的氧化物半導體層；該氧化物半導體層上的閘極絕緣層；以及該閘極絕緣層上的閘極電極，其中，每個該第一導電層的端部由該氧化物半導體層覆蓋，該多個第一導電層之間夾有該氧化物半導體層的一部分，以及其中，該閘極電極重疊於該第二導電層和每個該第一導電層。
  7. 根據申請專利範圍第6項之半導體裝置，其中，每個該第一導電層的端部與該氧化物半導體層接觸，以及其中，在該第一導電層中的一個和該氧化物半導體層之間設置有該絕緣層。
  8. 一種半導體裝置，包含：基板上的多個第一導電層；每個該第一導電層上的側壁絕緣層和第二導電層，該第二導電層上的絕緣層； 該側壁絕緣層和該絕緣層上的氧化物半導體層；該氧化物半導體層上的閘極絕緣層；以及該閘極絕緣層上的閘極電極，其中，每個該第一導電層的端部由該氧化物半導體層覆蓋，該多個第一導電層之間夾有該氧化物半導體層的一部分，其中，該閘極電極重疊於該第二導電層和每個該第一導電層，其中，該側壁絕緣層的第一側面接觸於該氧化物半導體層，以及其中，該側壁絕緣層的第二側面接觸於該絕緣層。
  9. 根據申請專利範圍第6或8項之半導體裝置，其中該第一導電層中的一個及該第二導電層的截面形狀為錐形。
  10. 根據申請專利範圍第6或8項之半導體裝置，其中每個該第一導電層包含金屬氮化物。
  11. 根據申請專利範圍第6或8項之半導體裝置，其中每個該第一導電層的厚度為大於或等於5nm且小於或等於15nm。
  12. 根據申請專利範圍第8項之半導體裝置，其中該第一導電層中的一個接觸於該側壁絕緣層的底面。
  13. 一種電子設備，具有根據申請專利範圍第1、6、和8項中任一項之半導體裝置，其中該電子設備是選自電視裝置、行動電話機、個人數位助理、數位相機、筆記本電腦及電子書閱讀器所組成之群中的一種。
TW100103961A 2010-02-05 2011-02-01 半導體裝置和電子設備 TWI512980B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010023764 2010-02-05

Publications (2)

Publication Number Publication Date
TW201140837A TW201140837A (en) 2011-11-16
TWI512980B true TWI512980B (zh) 2015-12-11

Family

ID=44352972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100103961A TWI512980B (zh) 2010-02-05 2011-02-01 半導體裝置和電子設備

Country Status (4)

Country Link
US (1) US8436403B2 (zh)
JP (5) JP5740167B2 (zh)
TW (1) TWI512980B (zh)
WO (1) WO2011096455A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174859B1 (ko) * 2010-01-22 2020-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391209B2 (en) 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120117915A (ko) * 2010-02-05 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011105198A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011111522A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
EP2786404A4 (en) 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2013094547A1 (en) 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9312390B2 (en) * 2012-07-05 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Remote control system
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR102232133B1 (ko) * 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10985278B2 (en) * 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP7118973B2 (ja) 2017-08-04 2022-08-16 株式会社半導体エネルギー研究所 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108446A1 (en) * 2005-11-15 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070187760A1 (en) * 2006-02-02 2007-08-16 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US20070278490A1 (en) * 2006-06-02 2007-12-06 Kochi Industrial Promotion Center Semiconductor device including active layer of zinc oxide with controlled crystal lattice spacing and manufacturing method thereof
US20080142835A1 (en) * 2006-12-15 2008-06-19 Igor Peidous Stress enhanced transistor and methods for its fabrication

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190385A (ja) * 1987-02-02 1988-08-05 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3367108B2 (ja) * 1991-11-07 2003-01-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP3181692B2 (ja) * 1992-06-26 2001-07-03 富士通株式会社 薄膜トランジスタ及びその製造方法
JPH06209109A (ja) * 1993-01-08 1994-07-26 Nippon Steel Corp Ｓｏｉ構造ｍｏｓ電界効果型トランジスタ
JP3295188B2 (ja) * 1993-09-10 2002-06-24 新日本製鐵株式会社 Ｓｏｉ構造ｍｏｓトランジスタの製造方法
US5567958A (en) * 1995-05-31 1996-10-22 Motorola, Inc. High-performance thin-film transistor and SRAM memory cell
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6545287B2 (en) 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) * 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101116187B (zh) 2004-12-06 2010-05-26 株式会社半导体能源研究所 有机场效应晶体管及包含其的半导体装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
WO2006126363A1 (en) 2005-04-22 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Electrode for organic transistor, organic transistor, and semiconductor device
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
KR100695150B1 (ko) * 2005-05-12 2007-03-14 삼성전자주식회사 금속-절연체 변환 물질을 이용한 트랜지스터 및 그 제조방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5332091B2 (ja) * 2006-08-29 2013-11-06 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5413549B2 (ja) * 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
GB2448174B (en) * 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5309547B2 (ja) * 2007-12-13 2013-10-09 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5372776B2 (ja) * 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
TWI570937B (zh) * 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101238823B1 (ko) 2008-11-21 2013-03-04 한국전자통신연구원 박막 트랜지스터 및 그의 제조 방법
US8169024B2 (en) * 2009-08-18 2012-05-01 International Business Machines Corporation Method of forming extremely thin semiconductor on insulator (ETSOI) device without ion implantation
KR102174859B1 (ko) 2010-01-22 2020-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120117915A (ko) 2010-02-05 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011105198A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108446A1 (en) * 2005-11-15 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070187760A1 (en) * 2006-02-02 2007-08-16 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US20070278490A1 (en) * 2006-06-02 2007-12-06 Kochi Industrial Promotion Center Semiconductor device including active layer of zinc oxide with controlled crystal lattice spacing and manufacturing method thereof
US20080142835A1 (en) * 2006-12-15 2008-06-19 Igor Peidous Stress enhanced transistor and methods for its fabrication

Also Published As

Publication number Publication date
JP2015159319A (ja) 2015-09-03
TW201140837A (en) 2011-11-16
WO2011096455A1 (en) 2011-08-11
JP6433533B2 (ja) 2018-12-05
JP6663969B2 (ja) 2020-03-13
JP2020074493A (ja) 2020-05-14
JP5740167B2 (ja) 2015-06-24
JP2017126804A (ja) 2017-07-20
JP6910489B2 (ja) 2021-07-28
JP2019021942A (ja) 2019-02-07
US8436403B2 (en) 2013-05-07
JP2011181912A (ja) 2011-09-15
US20110193080A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
JP7170025B2 (ja) トランジスタ
JP6818917B2 (ja) 半導体装置
JP6910489B2 (ja) 半導体装置
TWI508291B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees