TWI503534B - A substrate processing device, a computer-readable memory medium, and a substrate handling method - Google Patents

A substrate processing device, a computer-readable memory medium, and a substrate handling method Download PDF

Info

Publication number
TWI503534B
TWI503534B TW100133779A TW100133779A TWI503534B TW I503534 B TWI503534 B TW I503534B TW 100133779 A TW100133779 A TW 100133779A TW 100133779 A TW100133779 A TW 100133779A TW I503534 B TWI503534 B TW I503534B
Authority
TW
Taiwan
Prior art keywords
substrate
processing
defect
processing unit
unit
Prior art date
Application number
TW100133779A
Other languages
English (en)
Other versions
TW201229498A (en
Inventor
Makoto Hayakawa
Hiroshi Tomita
Tatsuhei Yoshida
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201229498A publication Critical patent/TW201229498A/zh
Application granted granted Critical
Publication of TWI503534B publication Critical patent/TWI503534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

基板處理裝置，電腦可讀取之記憶媒體及基板之搬運方法
本發明係關於進行基板之處理的基板處理裝置、電腦可讀取之記憶媒體及基板之搬運方法。
例如，在半導體裝置之製造工程中之光微影工程中，依序進行在晶圓上塗佈光阻液而形成光阻膜之光阻塗佈處理、將光阻膜曝光成特定之圖案的曝光處理、將被曝光之光阻膜予以顯像之顯像處理等之一連串的處理，且在晶圓上形成特定之光阻圖案。該些之一連串之處理係以處理晶圓之各種處理部或搬運晶圓之搬運機構等之基板處理裝置的塗佈顯像處理裝置被進行。
然而，在上述之塗佈顯像處理裝置中，因多數片之晶圓連續性地被搬運處理，故於例如在該塗佈顯像處理裝置產生異常之時，必須要早期發現裝置異常。就以檢測出該裝置異常之檢查之一而言，有例如檢測出晶圓表面之缺陷的表面缺陷檢查。在專利文獻1中，提案有進行該表面缺陷檢查，搭載檢測出例如微缺陷等之表面缺陷檢查裝置的塗佈顯像處理裝置。
結束一連串處理之晶圓係在表面缺陷檢查裝置中被檢查，使用該檢查結果和當作被配置在塗佈顯像處理裝置之外部之記憶部的伺服器所具有之功能的異常要因分析功能而被評估。然後，於判斷成檢查結果為異常，即是在基板 產生缺陷之時，則以例如停止塗佈顯像處理裝置之運轉等來對應。
再者，於塗佈顯像處理裝置產生異常而使裝置停止之時，停止之時間越長生產性越下降。因此，從生產性之觀點來看，為了縮短塗佈顯像處理裝置之停止時間，以迅速特定異常產生之原因，除去其原因為理想。因此，在例如專利文獻2中，提案有合成無缺陷之教示用畫像和缺陷模板而作成缺陷模型，藉由比較該缺陷模型和所攝像之基板的缺陷的特徵，分類基板之缺陷而予以特定。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-64934號公報
[專利文獻2]日本特開2009-238992號公報
但是，為了進行上述之異常要因分析，需要經過複數批之檢查結果。因此，即使在收集經過複數批的檢查結果之期間產生異常，亦可以適當地進行在處理部是否產生異常之判斷。此時，持續進行晶圓處理至進行異常判斷為止，在此期間，則大量地生產不良品之晶圓。
本發明係鑒於如此之情形，以即時地判定處理部有無異常，且防止大量地生產不良品晶圓為目的。
為了達成上述目的，本發明之基板處理裝置具備：處理基板之複數之處理部；搬運基板之基板搬運機構；檢查基板處理結束之基板表面之缺陷的缺陷檢查部；及控制藉由上述基板搬運機構所進行之基板之搬運的搬運控制手段，該基板處理裝置之特徵為又具有：缺陷分類手段，其係根據缺陷檢查部之檢查結果而進行缺陷之分類；記憶手段，其係記憶藉由上述處理部進行基板處理之時藉由上述基板搬運機構所進行之基板之搬運順路；及缺陷處理特定手段，其係根據藉由上述缺陷分類手段而被分類之缺陷之種類，和被記憶於上述記憶手段之基板的搬運順路，特定成為該被分類之缺陷之發生原因的處理部，又判定該被特定之處理部有無異常，上述搬運控制手段係以迂迴藉由上述缺陷處理特定手段而判定成異常之處理部而搬運基板之方式，而進行上述基板搬運機構之控制。
若藉由本發明時，可以記憶進行完基板處理之時藉由基板搬運機構之晶圓W之搬運順路，根據該被記憶之搬運順路和藉由缺陷分類手段而被分類之缺陷之種類，而特定係在哪一處理部產生異常。然後，因迂迴被特定之處理部而搬運基板，故可以防止在之後之晶圓處理中大量地生產不良品。
上述缺陷處理特定手段係在成為缺陷之產生原因的處理部中連續產生缺陷之時，即使將成為該缺陷之產生原因的處理部判定成異常亦可。
即使上述缺陷處理特定手段係在成為缺陷之產生原因之處理部，產生缺陷之比例高於事先設定之比例時，將成為該缺陷之產生原因的處理部判定成異常亦可。
藉由另外之觀點的本發明之基板之搬運方法，係屬於基板處理裝置中之基板之搬運方法，該基板處理裝置具備有處理基板之複數的處理部；搬運基板的基板搬運機構；及檢查基板處理結束之基板表面有無缺陷的缺陷檢查部，該基板之搬運方法之特徵為：記憶藉由上述處理部進行基板處理之時藉由上述基板搬運機構所進行之基板之搬運順路，根據藉由上述缺陷檢測手段而被分類之缺陷之種類，和上述所被記憶之基板的搬運順路，特定成為該被分類之缺陷之發生原因的處理部，又判定該被特定之處理部有無異常，之後，以迂迴被判定成異常之處理部之方式，進行基板之搬運。
即使在特定成缺陷之產生原因的處理部中，於連續產生缺陷之時，將該處理部判定成異常亦可。
再者，即使在特定成缺陷之產生原因的處理部中，缺陷產生之比例為事先所設定之比例以上之時，將該處理部判定成異常亦可。
若藉由另外之觀點的本發明時，則提供一種為了藉由基板處理裝置使上述基板之搬運方法實行而在控制該基板處理裝置之控制裝置之電腦上執行動作的程式。
再者，若藉由依據另外之觀點的本發明，則提供一種儲存有上述程式之電腦可讀取之記憶媒體。
若藉由本發明時，可以即時地判斷處理部有無異常，並且防止不良品晶圓過量生產。
以下，針對本發明之實施型態而予以說明。第1圖為表示當作與本實施形態所涉及之基板處理裝置的塗佈顯像處理裝置1之內部構成之概略的說明圖。第2圖及第3圖為表示塗佈顯像處理裝置1之內部構成之概略的側面圖。
塗佈顯像處理裝置1係如第1圖所示般，例如在與外部之間，具有一體連接搬入搬出收容一批量之晶圓的卡匣C之卡匣站2、具備複數在光微影處理中作為葉片式地施予特定處理之處理部的各種處理單元之處理站3、在與處理站3鄰接之曝光裝置4之間進行晶圓W之收授的介面站5的構成。再者，塗佈顯像處理裝置1具有進行各種處理單元等之控制的控制部150。
卡匣站2被分成例如卡匣搬入搬出部10和晶圓搬運部11。例如卡匣搬入搬出部10係被設置在塗佈顯像處理裝置1之Y方向負方向(第1圖之左方向)側之端部。卡匣站搬入搬出部10設置有卡匣載置台12。在卡匣載置台12上設置有複數例如四個載置板13。載置板13係在水平方向之X方向(第1圖之上下方向)排列一列而設置。該些載置板13係於對塗佈顯像處理裝置1之外部搬入搬出卡匣C之時，可以載置卡匣C。
在晶圓搬運部11如第1圖所示般設置有在延伸於X方向之搬運路20上移動自如之晶圓搬運機構21。晶圓搬運機構21在上下方向及垂直軸周圍(θ)也移動自如，可以在各載置板13上之卡匣C和後述處理站3之第3區塊G3之收授裝置之間，搬運晶圓W。
鄰接於卡匣站2之處理站3設置有具備各種單元之複數例如四個區塊G1、G2、G3、G4。在處理站3之正面側(第1圖之X方向負方向側)設置第1區塊G1，在處理站3之背面側(第1圖之X方向正方向側)設置有第2區塊G2。再者，在處理站3之卡匣站2側(第1圖之Y方向負方向側)設置第3區塊G3，在處理站3之介面站5側(第1圖之Y方向正方向側)設置有第4區塊G4。
例如在第1區塊G1，如第2圖所示般，從下方依序疊層四段複數之液處理單元，例如對晶圓W進行顯像處理之顯像處理單元30、在晶圓W之光阻膜之下層形成反射防止膜(以下，稱為「下部射防止膜」)之下部反射防止膜形成單元31、在晶圓W塗佈光阻液而形成光阻膜之光阻塗佈單元32、在晶圓W之光阻膜之上層形成反射防止膜(以下，稱為「上部反射防止膜」)之上部反射防止膜形成單元33。
例如，第1區塊G1之各單元30～33係如第2圖所示般，從水平方向之左側朝右側依序具有收容晶圓W之例如三台的杯體F1、F2、F3，可以並行處理複數之晶圓W。
例如在第2區塊G2，如第3圖所示般，設置有進行如晶圓W之加熱及冷卻的熱處理的複數之熱處理單元40～46。各熱處理單元40～46從下依序疊層成熱處理單元40～46而設置。如第3圖所示般被疊層設置之熱處理單元40～46係在水平方向從左側至右側以該順序被分割成熱處理模組A、熱處理模組B、熱處理模組C及熱處理模組D，可以在各熱處理模組A～D獨立而進行熱處理。
例如，在第3區塊G3，從下方依序設置有複數之收授單元50、51、52、53、54、55、56。
例如，在第4區塊G4，從下方依序設置有複數之收授單元60、61、62及缺陷檢查部100、100。
如第1圖所示般，在被第1區塊G1～第4區塊G4包圍之區域上形成有晶圓搬運區域D。在晶圓搬運區域D，例如第3圖所示般，從下方依序設置有晶圓搬運機構70、71、72、73。晶圓搬運機構70、71、72、73係可以將晶圓W搬運至例如各區塊G1～G4之同程度之高度的特定單元。
再者，在晶圓搬運區域D，設置有在第3區塊G3和第4區塊G4之間直線性地搬運晶圓W之穿梭搬運裝置80。
穿梭搬運裝置80係在例如第3圖之Y方向直線性地移動自如。穿梭搬運裝置80係在支撐晶圓W之狀態下移動至Y方向，可以在第3區塊G3之收授單元52和第4區塊G4之收授單元62之間搬運晶圓W。
如第1圖所示般，在第3區塊G3之X方向正方向側，設置有晶圓搬運機構90。晶圓搬運機構90具有例如在前後方向、θ方向及上下方向移動自如之搬運臂。晶圓搬運機構90係在支撐晶圓W之狀態下上下移動，而可以將晶圓W搬運至第3區塊G3內之各收授單元。
在介面站5設置有晶圓搬運機構91。晶圓搬運機構91具有例如在前後方向、θ方向及上下方向移動自如之搬運臂。晶圓搬運機構91係將晶圓W支撐於例如搬運臂，而可以將晶圓W搬運至第4區塊G4內之各收授單元、曝光裝置4。
接著，針對缺陷檢查部100之構成予以說明。
缺陷檢查部100係如第4圖所示般，具有殼體101。在殼體101內，如第5圖所示般，設置有載置晶圓W之載置台120。該載置台120係藉由馬達等之旋轉驅動部121，旋轉、停止自如。在殼體101之底面，設置有從殼體101內之一端側(第5圖中之X方向負方向側)延伸至另一端側(第5圖中之X方向正方向側)之導軌122。載置台120和旋轉驅動部121係被設置在導軌122上，而可以藉由驅動裝置123沿著導軌122而移動。
在殼體101內之另一端側(第5圖之X方向正方向側)之側面，設置有攝像裝置130。攝像裝置130使用例如廣角型之CCD照相機。在殼體101之上部中央附近設置有半透鏡131。半透鏡131係被設置在與攝像裝置130對向之位置，從垂直方向傾斜45度而被設置。在半透鏡131之上方，設置照明裝置132，半透鏡131和照明裝置132係被固定在殼體101之上面。來自照明裝置132之照明係通過半透鏡131而朝向下方照射。因此，藉由位於照明裝置132之下方的物體而反射之光係在半透鏡131又反射，而被截取至攝像裝置130。即是，攝像裝置130係可以攝影位於藉由照明裝置132之照射區域的物體。然後，所攝像之晶圓W之檢查對象畫像被輸出至控制部150。
控制部150係如第6圖所示般，具有控制晶圓搬運機構之動作的搬運控制手段200、控制各種處理單元之動作的晶圓處理控制手段201、在各處理單元處理晶圓時，記憶藉由各晶圓搬運機構而搬運晶圓W之順路，換言之晶圓W藉由何種處理單元而被處理之履歷的記憶手段202、事先記憶晶圓W之缺陷模型，根據該缺陷模型和以缺陷檢查部100所攝像之晶圓W之檢查對象畫像之關係而進行缺陷分類的缺陷分類手段203，和特定成為缺陷產生之原因的處理單元的缺陷處理特定手段204。
在記憶手段202中，藉由塗佈顯像處理裝置1而被處理之晶圓W之搬運順路係以例第7圖所示之搬運順路表205而被記憶。在第7圖所示之搬運順路表205之橫之列，記載著從例如左側朝向右側進行晶圓W之處理的處理單元之種類，於縱之行以從上至下之順序記載著進行處理之晶圓W之號碼。並且，在第7圖所示之搬運順路表中，就以晶圓W之搬運順路而言，表記有以熱處理單元40、下部反射防止膜形成單元31、熱處理單元41、熱處理單元42、光阻塗佈單元32、熱處理單元43、熱處理單元44、上部反射防止膜形成單元33、熱處理單元45之順序進行搬運之情形，但是晶圓W之搬運順路並非限定於本實施型態之內容，可任意設定。
在搬運順路表205之每格之部分，表示在各處理單元中進行晶圓W之處理的模組。在此稱為模組係在例如顯像處理處理單元30中為各杯體F1～F3。再者，在熱處理單元40～45中，為各熱處理模組A～D。
在缺陷分類手段203，事先記憶有例如第8圖所示般，在晶圓W之外周緣部，放射狀地產生缺陷P之濺潑(第8圖(a))、僅在晶圓W之單側產生缺陷P之楔入(第8圖(b))，在晶圓W之外周緣部產生環狀之缺陷P的環形(第8圖(c))等之缺陷模型。該缺陷之模型係藉由合成模擬晶圓W之缺陷的模板之畫像和無缺陷之晶圓W之畫像而生成。缺陷分類手段203係進行該缺陷模型和以缺陷檢查部100所攝像之晶圓W之檢查對象畫像之比較。然後，與晶圓W之檢查對象畫像最類似之缺陷模型當作該晶圓W之缺陷被分類。於晶圓W之檢查對象畫像不與任一缺陷類似之時，則判斷在該晶圓W不產生缺陷。
當藉由缺陷分類手段203進行缺陷之分類時，藉由缺陷處理特定手段204而進行成為缺陷產生之原因的處理單元之特定。針對藉由缺陷處理特定手段204之處理單元的特定予以說明。
在缺陷處理特定手段204事先記憶有藉由缺陷分類手段203而被分類之缺陷和成為該缺陷之產生原因之處理單元被賦予關連之例如第9圖所示之缺陷分類表206。當以缺陷之種類為第8圖(a)所示之濺潑之時為例之時，成為該濺潑之原因的處理單元而言，可舉出下部反射防止膜形成單元31、光阻塗佈單元32及上部反射防止膜形成單元33。然後，在缺陷分類表中，該些處理單元係作為對應於濺潑之處理單元而是先被賦予關連。並且，在第9圖中，該些塗佈處理系統之單元一起以「COT」表示。再者，在第9圖中，將進行各種熱處理之熱處理單元40～46表示為「OVEN」，將進行顯像處理之顯像處理單元30表示為「DEV」。
在第9圖中，就以被記憶於缺陷分類表206之缺陷之分類而言，除了上述之濺潑、楔入及環形之外，也表示色彩不良、彗星、中心模式、塗佈不足、ERB移位、ERB切割寬度及WEE切割寬度，但也可任意追加「缺陷分類」及「缺陷產生單元」之項目。並且，色彩不良係指藉由何種理由而在晶圓W不被塗佈塗佈液之情形。彗星係指藉由異物等而無法塗佈塗佈膜之處的情形。中心模式係指晶圓W之中心部的塗佈液之塗佈量不均勻之情形。塗佈不足係指在晶圓W全體塗佈液之塗佈量不均勻之情形。EBR移位係指晶圓W外周緣部之膜除去寬度(EBR寬度)移位至任意之方向的情形。EBR切割寬度係指晶圓W外周緣部之膜除去寬度(EBR寬度)在晶圓W之全周異常之情形。WEE切割寬度係指晶圓W外周緣部之膜曝光寬度在晶圓W之全周異常之情形。再者，記載於第9圖之「EBR」係表示進行晶圓W之外周緣部之沖洗的邊緣沖洗單元，「WEE」係表示晶圓W之周緣曝光單元。
再者，缺陷處理特定手段204係根據藉由缺陷分類手段203之缺陷之分類結果、缺陷分類表206之資訊及搬運順路表205之資訊，而生成第10圖所示之異常模組判定表210。針對該異常模組判定表210之生成方法予以說明。
為了生成異常模組判定表210，首先針對在搬運順路表205記憶有搬運順路之各晶圓W，確認藉由缺陷分類手段203之缺陷分類。被分類成任一缺陷之時，在「合否判定」之欄表示NG，並且從缺陷分類表206讀出對應於缺陷之分類的處理單元之資訊。然後，在「NG判定工程」之欄表示成為該缺陷之原因的處理單元之種類。於無缺陷之時，在異常模組判定表210之「合否判定」之欄表示OK。在第10圖所示之例中，描畫晶圓號碼為第1號及第2號之晶圓W之處理及缺陷之分類完成之狀態，例如晶圓號碼為第1號之晶圓W無缺陷，第2號之晶圓有缺陷，於「NG判定工程」之欄，表示COT以作為成為該缺陷之原因的處理單元。
接著，缺陷處理特定手段204係從記憶手段202讀出搬運順路表205之資訊，例如第11圖所示般以例如斜線表示對應於COT之處理單元的下部反射防止膜形成單元31、光阻塗佈單元32及上部反射防止膜形成單元33之欄。然後，藉由針對各晶圓W依序進行該作業，依序生成異常模組判定表210。
當依序生成異常模組判定表210之時，缺陷處理特定手段204係以斜線表示之模組中對相同之模組以特定之次數連續表示斜線之時，則判定在該模組產生異常。具體而言，例如第12圖所示般，在下部反射防止膜形成單元31之杯體F1、光阻塗佈單元32之杯體F2及上部反射防止膜形成單元33之杯體F3中，例如3次連續產生缺陷之時，則判定成在該些模組產生何種異常。
並且，在本實施型態中之異常模組判定表210中，雖描畫形成上部反射防止膜形成後至進行熱處理為止之搬運順路之例，但是表示於異常模組判定表210之順路可任意設定。再者，在本實施型態中，例如於三次連續產生缺陷之時，雖進行模組之異常的判定，但是對於判定異常的缺陷產生次數則並不限定於本實施型態，可任意決定。
然後，當如上述般進行與異常的判定時，搬運控制手段201係以迂迴被判定成異常之模組，此時為下部反射防止膜形成單元31之杯體F1、光阻塗佈單元32之杯體F2及上部反射防止膜形成單元33之杯體F3而進行晶圓W之處理之方式，進行各晶圓搬運手段之控制。並且，於特定產生異常之模組之時，即使非進行藉由搬運控制手段201自動性地迂迴該被特定之模組之控制，而係例如發出警報而僅進行異常產生之通知亦可。如此之時，於作業員確認異常產生之後，進行如迂迴該模組而持續晶圓W之處理，或停止塗佈顯像處理裝置1而進行異常處之回復作業般之判斷。
並且，上述之控制部150係藉由具備有例如CPU或記憶體等之電腦而構成，依據實行被記憶於例如記憶體之程式，可以實現塗佈處理裝置1中之塗佈處理。並且，用以實現塗佈處理裝置1中之塗佈處理的各種程式係被記憶於使用例如電腦可讀取之硬碟(HD)、軟碟(FD)、光碟(CD)、光磁碟(MO)、記憶卡等之記憶媒體H者，從其記憶媒體H被安裝於控制部150者。
接著，針對以構成上述般之顯像塗佈處理裝置1所進行之晶圓W之搬運方法，與以塗佈顯像處理裝置1全體所進行之晶圓處理之製程同時予以說明。並且，在以下之說明中，以沿著第7圖所示之晶圓號碼為第1號之晶圓W之搬運順路而進行晶圓W之處理之情形為例而予以說明。
對於晶圓W之處理，首先收容有複數片之晶圓W之卡匣C被載置於卡匣站10之特定之卡匣載置板13。之後，藉由基板搬運裝置21順序取出卡匣C內之各晶圓W，而搬運至處理站11之第3處理裝置群G3之例如收授裝置53。
接著，晶圓W係藉由晶圓搬運機構71而被搬運至第2區塊G2之熱處理單元40，而被溫度調節處理。之後，晶圓W係藉由晶圓搬運機構71而被搬運至例如第1區塊G1之下部反射防止膜形成單元31，在晶圓W上形成下部反射防止膜。之後，晶圓W係被搬運至第2區塊G2之熱處理單元41，進行加熱處理。之後，晶圓W被搬運至第3區塊G3之收授單元53。
接著，晶圓W藉由晶圓搬運機構90同樣被搬運至第3區塊G3之收授單元54。之後，晶圓W係藉由晶圓搬運機構72而被搬運至第2區塊G2之熱處理單元42，而被溫度調節處理。之後，晶圓W係藉由晶圓搬運機構72而被搬運至第1區塊G1之光阻塗佈單元32，在晶圓W上形成光阻膜。之後，晶圓W藉由晶圓搬運機構72被搬運至熱處理單元43，被預烘烤。之後，晶圓W藉由晶圓搬運機構72被送回至第3區塊G3之收授單元55。
接著，晶圓W藉由晶圓搬運機構90同樣被搬運至第3區塊G3之收授單元54。之後，晶圓W係藉由晶圓搬運機構73而被搬運至第2區塊G2之熱處理單元44，而被溫度調節處理。之後，晶圓W係藉由晶圓搬運機構73而被搬運至第1區塊G1之上部反射防止膜形成裝置33，在晶圓W上形成上部反射防止膜。之後，晶圓W係被搬運至第2區塊G2之熱處理單元45，進行加熱處理。之後，晶圓W藉由晶圓搬運機構73被搬運至第3區塊G3之收授單元56。
接著，晶圓W係藉由晶圓搬運機構90而被搬運至收授單元52，依據穿梭搬運裝置80而被搬運至第4區塊G4之收授單元62。之後，晶圓W藉由介面站7之晶圓搬運機構91被搬運至曝光裝置6，被曝光處理。
接著，晶圓W藉由晶圓搬運機構91被搬運至第4區塊G4之收授單元60。之後，晶圓W藉由晶圓搬運機構70被搬運至熱處理單元46，被進行曝光後烘烤處理。接著，晶圓W係藉由熱處理單元45而被溫度調節處理，之後藉由晶圓搬運機構70而被搬運至顯像處理單元30，被顯像。於顯像結束後，晶圓W藉由晶圓搬運機構70被搬運至熱處理單元44，被後烘烤處理。之後，晶圓W係藉由熱處理單元43而被溫度調整，結束一連串之光微影工程。並且，在此期間藉由記憶手段202，該晶圓W之搬運順路在第7圖所示之搬運順路表205中，當作晶圓號碼為第1號之晶圓W之搬運順路而被記憶。
之後，晶圓W藉由晶圓搬運機構70被搬運至第4區塊G4之收授單元62。然後，晶圓W係藉由晶圓搬運機構91而被搬運至缺陷檢查部100，進行晶圓W之檢查。之後，晶圓W係藉由晶圓搬運機構91而被搬運至收授單元62，經晶圓搬運機構70、晶圓搬運機構21而被搬運至特定之卡匣載置板13的卡匣C。
然後，連續重複進行該一連串之光微影工程及藉由缺陷檢查部100之晶圓W之檢查。依此，依序更新異常模組判定表210。然後，例如第12圖所示般，至第10號之晶圓W為止依序進行晶圓處理及缺陷檢查，在該時點，判定下部反射防止膜形成單元31之杯體F1、光阻塗佈單元32之杯體F2及上部反射防止膜形成單元33之杯體F3中之任一者產生異常時，迂迴例如被判定成該異常之模組而繼續進行晶圓W之處理。
若藉由上述之實施型態時，記憶藉由各處理單元進行晶圓W之處理之時的藉由各晶圓搬運機構之晶圓W之搬運順路，根據該被記憶之搬運順路和藉由缺陷分類手段203而被分類之缺陷之種類，依據缺陷處理特定手段204而生成異常模組判定表210。然後，因使用該異常模組判定表210而特定產生異常之處理單元或模組，可以迂迴該被特定之模組而進行晶圓W之處理，故可以防止在之後之晶圓處理中生產多量不良品之情形。
再者，若藉由上述實施型態時，因根據異常模組判定表210可以簡單特定產生異常之模組，故可以以更短時間進行回復作業。
再者，產生異常之處理單元或模組之特定，係藉由被設置在塗佈顯像處理裝置1之內部的控制部150所具有之功能而被執行，故無須在外部設置專用之伺服器，故對於費用方面也有利。
並且，在以上之實施型態中，作成異常模組判定表210而在藉由特定之模組進行處理之晶圓W中連續產生缺陷之時，則將該模組判定成異常，但是該異常判定之方法並不限定於本實施型態。例如，即使藉由缺陷處理特定手段204算出各處理單元之各模組中之缺陷之產生之比例，於產生缺陷之比例高於事先設定之比例之時，判定成該模組為異常亦可。對於算出缺陷之產生之比例，即使將顯示於例如異常模組判定表210之所有晶圓當作比例算出之時的母數亦可。再者，即使設定特定之晶圓之數量，對該被設定之晶圓之數量的每個算出產生缺陷之比例亦可。再者，通過特定之模組而產生缺陷之晶圓W之累積數量高於事先設定之數量之時，即使推定成該模組異常亦可。
在以上之實施型態中，雖然通過特定之模組而根據產生缺陷之晶圓W之數量，進行異常判定，但即使不特定模組，於檢查過之晶圓W連續特定片數產生缺陷之時，即使判定成異常亦可。此時，因推測成與各模組之共有部分有關之異常原因，故藉由迂迴該共有部分而進行晶圓W之搬運，可以抑制不良品之產生。
再者，除了缺陷分類表206之外，根據晶圓W之檢查對象畫像之其他特徵量，而更詳細地特定異常模組亦可。例如根據檢查對象畫像之顏色資訊，可以判別異常模組為下部反射防止膜形成單元31，或者為上部反射防止膜形成單元33。
在以上之實施型態中，於作成異常模組判定表210之時，根據被表示於缺陷分類表206之所有缺陷之分類，特定「NG判定工程」，但是即使被表示於缺陷分類表206之缺陷的分類中，針對特定之分類，不使用於異常模組判定表210之作成亦可。如此一來，例如第13圖以「ON/OFF」所示般，對表示於缺陷分類表206之各缺陷之每個分類，設置設定是否使用於異常模組判定表210之作成的功能。
再者，即使可以選擇被推定異常模組之模組的迂迴，或進行警報之發報的功能有效、無效亦可。
以上，雖然一面參照附件圖面一面針對本發明之最佳實施形態予以說明，但是本發明並不限並於如此之例。若為本項技藝者在記載於申請專利範圍之思想範疇內應該能夠思及各種變更例或是修正例，針對該些變更例或修正例當然也屬於本發明之技術範圍。本發明並不限定於此例，可採用各種態樣。本發明亦可以適用於基板為晶圓以外之FPD(平面顯示器)、光罩用之光柵等之其他基板之時。
[產業上之利用可行性]
本發明於對例如半導體晶圓等之基板進行處理之時為有用。
1．．．塗佈顯像處理系統
2．．．卡匣站
3．．．處理站
4．．．曝光裝置
5．．．介面站
10．．．卡匣搬入部
11．．．晶圓搬運部
12．．．卡匣載置台
13．．．卡匣載置板
20．．．搬運路
21．．．晶圓搬運機構
30．．．顯像處理單元
31．．．下部反射防止膜形成單元
32．．．光阻塗佈單元
33．．．上部反射防止膜形成單元
40～46．．．熱處理單元
50～56．．．收授單元
60～62．．．收授單元
70～73．．．晶圓搬運機構
80‧‧‧穿梭搬運機構
90‧‧‧晶圓搬運機構
91‧‧‧晶圓搬運機構
100‧‧‧缺陷檢查部
101‧‧‧殼體
120‧‧‧載置台
121‧‧‧旋轉驅動部
122‧‧‧導軌
123‧‧‧驅動裝置
130‧‧‧攝像裝置
131‧‧‧半透鏡
132‧‧‧照明裝置
150‧‧‧控制部
200‧‧‧搬運控制手段
201‧‧‧晶圓處理控制手段
202‧‧‧記憶手段
203‧‧‧缺陷分類手段
204‧‧‧缺陷處理特定手段
205‧‧‧搬運順路表
206‧‧‧缺陷分類表
210‧‧‧異常模組判定表
W‧‧‧晶圓
F1~F3‧‧‧杯體
D‧‧‧晶圓搬運區域
C‧‧‧卡匣
第1圖為表示本實施形態所涉及之塗佈顯像處理裝置之內部構成之概略的平面圖。
第2圖為表示本實施形態所涉及之塗佈顯像處理裝置之內部構成之概略的側面圖。
第3圖為表示本實施形態所涉及之塗佈顯像處理裝置之內部構成之概略的側面圖。
第4圖為表示缺陷檢查裝置之構成之概略的橫剖面圖。
第5圖為表示缺陷檢查裝置之構成之概略的縱剖面圖。
第6圖為表示控制部150之構成之概略的說明圖。
第7圖為例示搬運順路表的說明圖。
第8圖為例示缺陷之分類的說明圖，(a)為表示產生濺潑之時，(b)為產生楔入之情形，(c)為表示產生環形之情形的說明圖。
第9圖為例示缺陷分類表的說明圖。
第10圖為例示異常模組判定表的說明圖。
第11圖為例示異常模組判定表的說明圖。
第12圖為例示異常模組判定表的說明圖。
第13圖為例示缺陷分類表的說明圖。

Claims (7)

  1. 一種基板處理裝置，具備：處理基板之複數之處理部，其包括相同種類之處理部以及不同種類之處理部；透過上述複數之處理部，沿著複數之不同搬運路徑的一個路徑搬運基板之基板搬運機構，其中上述複數之不同搬運路徑之各路徑包括上述相同種類之上述處理部之一個處理部以及不同種類之上述處理部之至少一個處理部；檢查基板處理結束之基板表面之缺陷的缺陷檢查部；及透過上述複數之處理部，沿著上述複數之不同搬運路徑的上述一個路徑控制藉由上述基板搬運機構所進行之基板之搬運的搬運控制手段，該基板處理裝置之特徵為又具有：缺陷分類手段，其係根據上述缺陷檢查部之檢查結果而進行上述基板表面之缺陷之分類；記憶手段，其係當上述複數之不同搬運路徑的上述一個路徑中的上述相同種類之上述一個處理部以及上述不同種類之上述至少一個處理部進行基板處理之時，用於記憶藉由上述基板搬運機構所進行之基板之搬運之所沿著的上述複數之不同搬運路徑的上述一個路徑；及缺陷處理特定手段，其係用於基板處理結束時，藉由上述缺陷檢查部檢查基板之後，生成使藉由上述缺陷分類手段而被分類之缺陷之 種類，和可能導致上述缺陷發生原因的處理部之種類係彼此相關聯的異常模組判定表，依據上述異常模組判定表以及被記憶在上述記憶手段中基板之搬運之所沿著的上述複數之不同搬運路徑的上述一個路徑，從可能導致上述缺陷發生原因的處理部之上述種類之中，特定導致上述缺陷發生原因的上述複數之處理部之一處理部，以及判定該被特定之處理部有無異常，其中(A)當該被特定之處理部被判定為有異常時，上述搬運控制手段控制上述基板搬運機構，以搬運已透過上述複數之處理部沿著上述複數之不同搬運路徑的上述一個路徑之正被搬運的基板，而對上述基板使用上述相同種類之另一個處理部作為該被特定之處理部，而不使用被特定為導致上述缺陷發生原因且被判定為具有異常的該被特定之處理部；以及(B)當該被特定之處理部被判定為無異常時，上述搬運控制手段控制上述基板搬運機構，以搬運已透過上述複數之處理部沿著上述複數之不同搬運路徑的上述一個路徑之正被搬運的上述基板，而在未迂迴該被特定之處理部情況下，對上述基板使用上述複數之不同搬運路徑的上述一個路徑。
  2. 如申請專利範圍第1項所記載之基板處理裝置，其中上述缺陷處理特定手段係在導致上述缺陷發生原因的 上述複數之處理部之各處理部連續產生缺陷之時，將導致上述缺陷發生原因的上述複數之處理部之各處理部判定成異常。
  3. 如申請專利範圍第1項所記載之基板處理裝置，其中上述缺陷處理特定手段係在導致上述缺陷發生原因的上述複數之處理部之各處理部中產生缺陷之比例高於事先設定之比例時，將導致上述缺陷發生原因的上述複數之處理部之各處理部判定成異常。
  4. 一種基板之搬運方法，係屬於基板處理裝置中的基板之搬運方法，該基板處理裝置具備：處理基板之相同種類之處理部以及不同種類之處理部的複數的處理部；透過上述複數之處理部，沿著複數之不同搬運路徑的一個路徑搬運基板的基板搬運機構，其中上述複數之不同搬運路徑之各路徑包括上述相同種類之上述處理部之一個處理部以及上述不同種類之上述處理部之至少一處理部；及檢查基板處理結束之基板表面有無缺陷的缺陷檢查部，該基板之搬運方法包含：透過上述複數之處理部，沿著上述複數之不同搬運路徑的上述一個路徑，控制藉由上述基板搬運機構所進行之基板之搬運；根據上述缺陷檢查部之檢查結果而進行上述基板表面 之缺陷之分類；當上述複數之不同搬運路徑的上述一個路徑中的上述相同種類之上述一個處理部以及上述不同種類之上述至少一個處理部進行基板處理之時，將藉由上述基板搬運機構所進行之基板之搬運之所沿著的上述複數之不同搬運路徑的上述一個路徑記憶於記憶手段中，基板處理結束時，藉由上述缺陷檢查部檢查基板之後，生成使被分類之缺陷之種類，和可能導致上述缺陷發生原因的處理部之種類係彼此相關聯的異常模組判定表，依據上述異常模組判定表以及被記憶在上述記憶手段中基板之搬運之所沿著的上述複數之不同搬運路徑的上述一個路徑，從可能導致上述缺陷發生原因的處理部之上述種類之中，特定導致上述缺陷發生原因的上述複數之處理部之一處理部，以及判定該被特定之處理部有無異常，以及之後，控制上述基板搬運機構以(A)當該被特定之處理部被判定為有異常時，搬運已透過上述複數之處理部沿著上述複數之不同搬運路徑的上述一個路徑之正被搬運的基板，而對上述基板使用上述相同種類之另一個處理部作為該被特定之處理部，而不使用被特定為導致上述缺陷發生原因且被判定為具有異常的該被特定之處理部，以及(B)當該被特定之處理部被判定為無異常時，搬運已透過上述複數之處理部沿著上述複數之不同搬運路徑的上述一個路徑之正被搬運的上述基板，而在未迂迴該被特定之處 理部情況下，對上述基板使用上述複數之不同搬運路徑的上述一個路徑。
  5. 如申請專利範圍第4項所記載之基板之搬運方法，其中在導致上述缺陷發生原因的上述複數之處理部之各處理部連續產生缺陷之時，則將導致上述缺陷發生原因的上述複數之處理部之各處理部判定成異常。
  6. 如申請專利範圍第4項所記載之基板之搬運方法，其中在導致上述缺陷發生原因的上述複數之處理部之各處理部中產生缺陷之比例為事先設定之比例以上時，則將導致上述缺陷發生原因的上述複數之處理部之各處理部判定成異常。
  7. 一種電腦可讀取之記憶媒體，儲存有於控制單元之電腦上執行之程式，該控制裝置係為了藉由基板處理裝置實行基板之搬運方法，進行該基板處理裝置之控制其特徵在於：該基板處理裝置包括處理基板之複數之相同種類之處理部以及不同種類之處理部；透過上述複數之處理部，沿著複數之不同搬運路徑的一個路徑搬運基板之基板搬運機構，其中上述複數之不同搬運路徑之各路徑包括上述相同種類之上述處理部之一個處理部以及不同種類之上述處理部之至少一個處理部；及檢查基板處理結束之基板表面之缺陷的缺陷檢查部， 搬運基板之方法包含：透過上述複數之處理部，沿著上述複數之不同搬運路徑的上述一個路徑控制藉由上述基板搬運機構所進行之基板之搬運；當上述複數之不同搬運路徑的上述一個路徑中的上述相同種類之上述一個處理部以及上述不同種類之上述至少一個處理部進行基板處理之時，將藉由上述基板搬運機構所進行之基板之搬運之所沿著的上述複數之不同搬運路徑的上述一個路徑記憶於記憶手段中；基板處理結束時，藉由上述缺陷檢查部檢查基板之後，生成使被分類之缺陷之種類，和可能導致上述缺陷發生原因的處理部之種類係彼此相關聯的異常模組判定表；依據上述異常模組判定表以及被記憶在上述記憶手段中基板之搬運之所沿著的上述複數之不同搬運路徑的上述一個路徑，從可能導致上述缺陷發生原因的處理部之上述種類之中，特定導致上述缺陷發生原因的上述複數之處理部之一處理部，判定該被特定之處理部有無異常，以及控制上述基板搬運機構以(A)當該被特定之處理部被判定為有異常時，搬運已透過上述複數之處理部沿著上述複數之不同搬運路徑的上述一個路徑之正被搬運的基板，而對上述基板使用上述相同種類之另一個處理部作為該被特定之處理部，而不使用被特定為導致上述缺陷發生原因且被判定為具有異常的該被特定之處理部，以及(B)當該 被特定之處理部被判定為無異常時，搬運已透過上述複數之處理部沿著上述複數之不同搬運路徑的上述一個路徑之正被搬運的上述基板，而在未迂迴該被特定之處理部情況下，對上述基板使用上述複數之不同搬運路徑的上述一個路徑。
TW100133779A 2010-11-09 2011-09-20 A substrate processing device, a computer-readable memory medium, and a substrate handling method TWI503534B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010250909A JP5566265B2 (ja) 2010-11-09 2010-11-09 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法

Publications (2)

Publication Number Publication Date
TW201229498A TW201229498A (en) 2012-07-16
TWI503534B true TWI503534B (zh) 2015-10-11

Family

ID=46020376

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133779A TWI503534B (zh) 2010-11-09 2011-09-20 A substrate processing device, a computer-readable memory medium, and a substrate handling method

Country Status (5)

Country Link
US (1) US9026240B2 (zh)
JP (1) JP5566265B2 (zh)
KR (1) KR101670940B1 (zh)
CN (1) CN102664158B (zh)
TW (1) TWI503534B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221461B2 (ja) * 2013-07-25 2017-11-01 大日本印刷株式会社 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム
JP6244329B2 (ja) 2015-05-12 2017-12-06 東京エレクトロン株式会社 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
JP6329923B2 (ja) * 2015-06-08 2018-05-23 東京エレクトロン株式会社 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
DE102018106751A1 (de) 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Co. Ltd. Automatisiertes inspektionswerkzeug
US10490463B2 (en) * 2017-07-31 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automated inspection tool
CN109685756A (zh) * 2017-10-16 2019-04-26 乐达创意科技有限公司 影像特征自动辨识装置、系统及方法
KR102267919B1 (ko) 2018-06-28 2021-06-23 주식회사 고영테크놀러지 기판에 실장된 부품의 실장 불량 원인을 결정하는 전자 장치 및 방법
WO2020005001A1 (ko) * 2018-06-28 2020-01-02 주식회사 고영테크놀러지 기판에 실장된 부품의 실장 불량 원인을 결정하는 전자 장치 및 방법
JP7308337B2 (ja) * 2018-08-17 2023-07-13 東京エレクトロン株式会社 異常判定方法及び基板処理システム
JP7105135B2 (ja) 2018-08-17 2022-07-22 東京エレクトロン株式会社 処理条件補正方法及び基板処理システム
WO2020111756A1 (ko) 2018-11-27 2020-06-04 주식회사 고영테크놀러지 기판에 대한 검사 결과를 표시하는 전자 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS3812185B1 (zh) * 1961-12-30 1963-07-15
US4644172A (en) * 1984-02-22 1987-02-17 Kla Instruments Corporation Electronic control of an automatic wafer inspection system
US5081965A (en) * 1990-08-15 1992-01-21 Warr Valves, Inc. Intake valve for internal combustion engine
TWI285045B (en) * 2002-11-01 2007-08-01 Photon Dynamics Inc Method and apparatus for flat patterned media inspection

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781117A (en) * 1972-03-31 1973-12-25 United States Steel Corp Apparatus for surface inspection of moving material
US4618938A (en) * 1984-02-22 1986-10-21 Kla Instruments Corporation Method and apparatus for automatic wafer inspection
US4771468A (en) * 1986-04-17 1988-09-13 International Business Machines Corporation System for automatic inspection of periodic patterns
US5086397A (en) * 1989-07-18 1992-02-04 Schuster Pamela K Method and apparatus for data collection of testing and inspection of products made on a production assembly line
JP2986868B2 (ja) * 1990-03-14 1999-12-06 株式会社日立製作所 外観検査方法及びその装置
JPH0480939A (ja) * 1990-07-24 1992-03-13 Hitachi Ltd 半導体集積回路装置の製造方法
JP3472600B2 (ja) * 1993-08-25 2003-12-02 株式会社日立製作所 半導体デバイスの製造方法
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
DE19502434A1 (de) * 1994-04-29 1995-11-02 Hewlett Packard Co System und Verfahren zur inkrementalen Herstellung von Schaltungsplatinen
US5539752A (en) * 1995-06-30 1996-07-23 Advanced Micro Devices, Inc. Method and system for automated analysis of semiconductor defect data
US6021512A (en) * 1996-11-27 2000-02-01 International Business Machines Corporation Data processing system having memory sub-array redundancy and method therefor
US5910895A (en) * 1997-06-13 1999-06-08 Teradyne, Inc. Low cost, easy to use automatic test system software
JP2000077609A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd 半導体集積回路装置
US6466314B1 (en) * 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
JP3812185B2 (ja) * 1998-12-01 2006-08-23 株式会社日立製作所 欠陥分類方法およびその装置
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6449749B1 (en) * 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
KR100341821B1 (ko) * 2000-02-02 2002-06-26 윤덕용 펄스형 반도체 광원 어레이를 이용한 저장형광스크린판독장치 및 방법
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
US6566017B1 (en) * 2000-08-14 2003-05-20 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor wafer imaging mask having uniform pattern features and method of making same
JP2002196469A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd デバイスの製造方法、それに用いるホトマスク、およびそのホトマスクの製造方法
WO2002056332A1 (fr) * 2001-01-10 2002-07-18 Ebara Corporation Appareil et procede d'inspection a faisceau d'electrons, et procede de fabrication de dispositif comportant l'appareil d'inspection
US20020147960A1 (en) * 2001-01-26 2002-10-10 Applied Materials, Inc. Method and apparatus for determining scheduling for wafer processing in cluster tools with integrated metrology and defect control
JP4770035B2 (ja) * 2001-02-23 2011-09-07 東京エレクトロン株式会社 処理システム及び処理システムの被処理体の搬送方法
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP3916468B2 (ja) * 2002-01-11 2007-05-16 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2003287875A (ja) * 2002-01-24 2003-10-10 Hitachi Ltd マスクの製造方法および半導体集積回路装置の製造方法
US6774990B2 (en) * 2002-08-23 2004-08-10 Intel Corporation Method to inspect patterns with high resolution photoemission
JP4357861B2 (ja) 2003-04-07 2009-11-04 大日本スクリーン製造株式会社 基板処理装置
KR100500526B1 (ko) * 2003-06-26 2005-07-12 삼성전자주식회사 반도체소자 검사장치
JP2005158780A (ja) * 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
JP2005217062A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd フォトリソプロセス装置および欠陥検査方法
US7099729B2 (en) * 2004-02-20 2006-08-29 Powerchip Semiconductor Corp. Semiconductor process and yield analysis integrated real-time management method
JP2006278619A (ja) * 2005-03-29 2006-10-12 Hitachi Kokusai Electric Inc 半導体製造装置
JP2006277298A (ja) * 2005-03-29 2006-10-12 Tokyo Electron Ltd 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
JP4596144B2 (ja) 2005-04-21 2010-12-08 株式会社東京精密 ウェーハ搬送方法及びウェーハ搬送装置
JP4716362B2 (ja) * 2005-06-07 2011-07-06 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP2007194262A (ja) * 2006-01-17 2007-08-02 Olympus Corp 欠陥判定システムおよび基板処理システム
CN101432863B (zh) * 2006-04-25 2010-06-09 夏普株式会社 故障源设备确定系统
US20090306922A1 (en) * 2006-04-27 2009-12-10 Sharp Kabushiki Kaisha Method and System for Classifying Defect Distribution, Method and System for Specifying Causative Equipment, Computer Program and Recording Medium
TWI431380B (zh) * 2006-05-12 2014-03-21 Photon Dynamics Inc 沉積修復設備及方法
JP4388563B2 (ja) * 2007-03-27 2009-12-24 東京エレクトロン株式会社 基板の処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
JP5002380B2 (ja) 2007-09-06 2012-08-15 東京エレクトロン株式会社 処理装置の異常検出方法、処理装置及びコンピュータ読み取り可能な記憶媒体
JP5344734B2 (ja) * 2007-12-28 2013-11-20 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5156452B2 (ja) 2008-03-27 2013-03-06 東京エレクトロン株式会社 欠陥分類方法、プログラム、コンピュータ記憶媒体及び欠陥分類装置
JP5099054B2 (ja) * 2009-03-13 2012-12-12 東京エレクトロン株式会社 基板処理装置、基板処理方法、塗布、現像装置、塗布、現像方法及び記憶媒体
JP5243335B2 (ja) * 2009-04-21 2013-07-24 東京エレクトロン株式会社 欠陥検査方法、欠陥検査装置、欠陥検査プログラム、及びそのプログラムを記録した記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS3812185B1 (zh) * 1961-12-30 1963-07-15
US4644172A (en) * 1984-02-22 1987-02-17 Kla Instruments Corporation Electronic control of an automatic wafer inspection system
US5081965A (en) * 1990-08-15 1992-01-21 Warr Valves, Inc. Intake valve for internal combustion engine
TWI285045B (en) * 2002-11-01 2007-08-01 Photon Dynamics Inc Method and apparatus for flat patterned media inspection

Also Published As

Publication number Publication date
US20120116567A1 (en) 2012-05-10
CN102664158A (zh) 2012-09-12
TW201229498A (en) 2012-07-16
KR20120049803A (ko) 2012-05-17
US9026240B2 (en) 2015-05-05
JP5566265B2 (ja) 2014-08-06
JP2012104593A (ja) 2012-05-31
CN102664158B (zh) 2015-12-16
KR101670940B1 (ko) 2016-10-31

Similar Documents

Publication Publication Date Title
TWI503534B (zh) A substrate processing device, a computer-readable memory medium, and a substrate handling method
JP6244329B2 (ja) 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
TWI647772B (zh) 基板之檢查方法、電腦記錄媒體及基板檢查裝置
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
US8941809B2 (en) Substrate processing apparatus and substrate processing method
TWI823942B (zh) 基板的缺陷檢測方法及基板的缺陷檢測裝置
TW201716886A (zh) 基板處理裝置、基板處理方法及記憶媒體
JP2011174757A (ja) 欠陥検査方法、プログラム、コンピュータ記憶媒体及び欠陥検査装置
JP5459279B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP4298238B2 (ja) 基板処理装置および基板処理システム
JP2010147361A (ja) 基板処理装置および基板処理方法
TWI579556B (zh) 基板之缺陷結構分析裝置、基板處理系統、基板之缺陷結構分析方法、程式及電腦記錄媒體
JP6423064B2 (ja) 基板処理システム
JP2009064934A (ja) 処理装置の異常検出方法、処理装置及びコンピュータ読み取り可能な記憶媒体
JP6524185B2 (ja) 基板処理システム
JP5371413B2 (ja) 基板処理装置および基板処理方法
JP6828329B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2017092306A (ja) 基板処理装置および基板処理方法
JP2020178135A (ja) 基板処理装置、基板処理方法及び記憶媒体