JP2012104593A - 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法 - Google Patents

基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法 Download PDF

Info

Publication number
JP2012104593A
JP2012104593A JP2010250909A JP2010250909A JP2012104593A JP 2012104593 A JP2012104593 A JP 2012104593A JP 2010250909 A JP2010250909 A JP 2010250909A JP 2010250909 A JP2010250909 A JP 2010250909A JP 2012104593 A JP2012104593 A JP 2012104593A
Authority
JP
Japan
Prior art keywords
defect
substrate
processing
wafer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010250909A
Other languages
English (en)
Other versions
JP5566265B2 (ja
JP2012104593A5 (ja
Inventor
Makoto Hayakawa
誠 早川
Hiroshi Tomita
浩 富田
Tappei Yoshida
達平 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010250909A priority Critical patent/JP5566265B2/ja
Priority to TW100133779A priority patent/TWI503534B/zh
Priority to KR1020110106852A priority patent/KR101670940B1/ko
Priority to US13/281,535 priority patent/US9026240B2/en
Priority to CN201110351996.7A priority patent/CN102664158B/zh
Publication of JP2012104593A publication Critical patent/JP2012104593A/ja
Publication of JP2012104593A5 publication Critical patent/JP2012104593A5/ja
Application granted granted Critical
Publication of JP5566265B2 publication Critical patent/JP5566265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】処理部の異常の有無をリアルタイムに判断し、且つ不良品ウェハが多量に生産されることを防止する。
【解決手段】塗布現像処理装置は、ウェハ搬送機構と、欠陥検査部と、ウェハの搬送を制御する搬送制御手段200と,欠陥の状態に基づいて当該欠陥の分類を行う欠陥分類手段203と、処理ユニットによりウェハが処理された際のウェハ搬送機構によるウェハの搬送順路を記憶する記憶手段202と、欠陥分類手段203により分類された欠陥の種類と、記憶手段202に記憶された基板の搬送順路に基づいて、当該分類された欠陥が発生した処理ユニットを特定する欠陥処理特定手段204と、欠陥が発生したと特定された処理部の異常の有無を判定する欠陥処理特定手段を有し、搬送制御手段200は、欠陥処理特定手段204により異常と判定された処理ユニットを迂回してウェハを搬送するようにウェハ搬送機構の制御を行う。
【選択図】図7

Description

本発明は、基板の処理を行う基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法に関する。
例えば半導体デバイスの製造工程におけるフォトリソグラフィー工程では、ウェハ上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、レジスト膜を所定のパターンに露光する露光処理、露光されたレジスト膜を現像する現像処理などの一連の処理が順次行われ、ウェハ上に所定のレジストパターンが形成されている。これらの一連の処理は、ウェハを処理する各種処理部やウェハを搬送する搬送機構などを搭載した基板処理装置である塗布現像処理装置で行われている。
ところで、上述の塗布現像処理装置では、多数枚のウェハが連続的に搬送されて処理されるため、例えば当該塗布現像処理装置に異常が発生した場合には、装置の異常を早期に発見する必要がある。この装置異常を検出する検査の一つとして、例えばウェハ表面の欠陥を検出する表面欠陥検査がある。特許文献1には、当該表面欠陥検査を行い、例えばマクロ欠陥などを検出する表面欠陥検査装置が搭載されている塗布現像処理装置が提案されている。
一連の処理の終了したウェハは、表面欠陥検査装置で検査され、当該検査結果と塗布現像処理装置の外部に設置された記憶部としてのサーバの有する機能である、異常要因分析機能を用いて評価される。そして、検査結果が異常、即ち基板に欠陥が発生していると判断された場合には、例えば塗布現像処理装置の稼動を停止するなどして対処していた。
また、塗布現像処理装置に異常が発生して装置を停止させた場合、停止させる時間が長いほど生産性が低下する。したがって、生産性の観点から塗布現像処理装置の停止時間を短くするには、異常発生の原因を迅速に特定し、その原因を取り除くことが好ましい。このため、例えば特許文献2には、欠陥のない教示用画像と欠陥テンプレートとを合成して欠陥モデルを作成し、当該欠陥モデルと撮像された基板の欠陥の特徴とを比較することで、基板の欠陥を分類して特定することが提案されている。
特開2009−64934号公報 特開2009−238992号公報
しかしながら、上述の異常要因分析を行うには、複数ロットにわたっての検査結果を要する。そのため、複数ロットにわたっての検査結果を収集する間に異常が発生しても、処理部に異常が発生しているか否かの判断を適切に行うことができなかった。この場合、異常の判断が行われるまではウェハ処理が継続して行われ、その間に不良品のウェハが多量に生産されることとなっていた。
本発明は、かかる点に鑑みてなされたものであり、処理部の異常の有無をリアルタイムに判定し、且つ不良品ウェハが多量に生産されることを防止することを目的としている。
前記の目的を達成するため、本発明は、基板を処理する複数の処理部と、基板を搬送する基板搬送機構と、基板処理が終了した基板表面の欠陥を検査する欠陥検査部と、前記基板搬送機構による基板の搬送を制御する搬送制御手段と,を備えた基板処理装置であって、欠陥検査部の検査結果に基づいて欠陥の分類を行う欠陥分類手段と、前記処理部により基板処理が行われる際の前記基板搬送機構による基板の搬送順路を記憶する記憶手段と、前記欠陥分類手段により分類された欠陥の種類と、前記記憶手段に記憶された基板の搬送順路に基づいて、当該分類された欠陥の発生原因となった処理部を特定し、さらに当該特定された処理部の異常の有無を判定する欠陥処理特定手段と、をさらに有し、前記搬送制御手段は、前記欠陥処理特定手段により異常と判定された処理部を迂回して基板を搬送するように前記基板搬送機構の制御を行うことを特徴としている。
本発明によれば、基板の処理が行われた際の、基板搬送機構によるウェハWの搬送順路を記憶し、この記憶された搬送順路と欠陥分類手段により分類された欠陥の種類に基づいて、どの処理部において異常が発生しているのかを特定することができる。そして、特定された処理部を迂回して基板を搬送するのでその後のウェハ処理において不良品が多量に生産されることを防止することができる。
前記欠陥処理特定手段は、欠陥の発生原因となった処理部において連続して欠陥が発生した場合に、当該欠陥の発生原因となった処理部を異常と判定してもよい。
前記欠陥処理特定手段は、欠陥の発生原因となった処理部において、欠陥の発生割合が予め設定された割合を上回った場合に、当該欠陥の発生原因となった処理部を異常と判定してもよい。
別な観点による本発明は、基板を処理する複数の処理部と、基板を搬送する基板搬送機構と、基板処理が終了した基板表面の欠陥の有無を検査する欠陥検査部と、を備えた基板処理装置における基板の搬送方法であって、前記処理部により基板処理が行われる際の前記基板搬送機構による基板の搬送順路を記憶し、前記欠陥検出手段により分類された欠陥の種類と、前記記憶された基板の搬送順路に基づいて、当該分類された欠陥の発生原因となった処理部を特定し、さらに当該特定された処理部の異常の有無を判定し、その後、異常と判定された処理部を迂回するように基板の搬送を行うことを特徴としている。
欠陥の発生原因と特定された処理部において、連続して欠陥が発生した場合に、当該処理部を異常と判定してもよい。
また、欠陥の発生原因と特定された処理部において、欠陥の発生の割合が予め設定された割合以上であった場合に当該処理部を異常と判定してもよい。
別な観点による本発明によれば、前記基板の搬送方法を基板処理装置によって実行させるために、当該基板処理装置を制御する制御装置のコンピュータ上で動作するプログラムが提供される。
また別な観点による本発明によれば、前記プログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。
本発明によれば、処理部の異常の有無をリアルタイムに判定し、且つ不良品ウェハが多量に生産されることを防止することができる。
本実施の形態にかかる塗布現像処理装置の内部構成の概略を示す平面図である。 本実施の形態にかかる塗布現像処理装置の内部構成の概略を示す側面図である。 本実施の形態にかかる塗布現像処理装置の内部構成の概略を示す側面図である。 欠陥検査装置の構成の概略を示す横断面図である。 欠陥検査装置の構成の概略を示す縦断面図である。 制御部150の構成の概略を示す説明図である。 搬送順路テーブルを例示した説明図である。 欠陥の分類を例示した説明図であり、(a)はスプラッタが生じた場合を、(b)はウェッジングが生じた場合を、(c)はリングスが生じた場合を示す説明図である。 欠陥分類テーブルを例示した説明図である。 異常モジュール判定テーブルを例示した説明図である。 異常モジュール判定テーブルを例示した説明図である。 異常モジュール判定テーブルを例示した説明図である。 欠陥分類テーブルを例示した説明図である。
以下、本発明の実施の形態について説明する。図1は、本実施の形態にかかる基板処理装置としての塗布現像処理装置1の内部構成の概略を示す説明図である。図2及び図3は、塗布現像処理装置1の内部構成の概略を示す側面図である。
塗布現像処理装置1は、図1に示すように例えば外部との間で、1ロットの複数枚のウェハが収容されたカセットCが搬入出されるカセットステーション2と、フォトリソグラフィー処理の中で枚葉式に所定の処理を施す処理部としての各種の処理ユニットを複数備えた処理ステーション3と、処理ステーション3に隣接する露光装置4との間でウェハWの受け渡しを行うインターフェイスステーション5とを一体に接続した構成を有している。また、塗布現像処理装置1は、各種処理ユニットなどの制御を行う制御部150を有している。
カセットステーション2は、例えばカセット搬入出部10とウェハ搬送部11に分かれている。例えばカセット搬入出部10は、塗布現像処理装置1のY方向負方向(図1の左方向)側の端部に設けられている。カセット搬入出部10には、カセット載置台12が設けられている。カセット載置台12上には、複数、例えば4つの載置板13が設けられている。載置板13は、水平方向のX方向(図1の上下方向)に一列に並べて設けられている。これらの載置板13には、塗布現像処理装置1の外部に対してカセットCを搬入出する際に、カセットCを載置することができる。
ウェハ搬送部11には、図1に示すようにX方向に延びる搬送路20上を移動自在なウェハ搬送機構21が設けられている。ウェハ搬送機構21は、上下方向及び鉛直軸周り(θ方向)にも移動自在であり、各載置板13上のカセットCと、後述する処理ステーション3の第3のブロックG3の受け渡し装置との間でウェハWを搬送できる。
カセットステーション2に隣接する処理ステーション3には、各種ユニットを備えた複数例えば4つのブロックG1、G2、G3、G4が設けられている。処理ステーション3の正面側(図1のX方向負方向側)には、第1のブロックG1が設けられ、処理ステーション3の背面側(図1のX方向正方向側)には、第2のブロックG2が設けられている。また、処理ステーション3のカセットステーション2側(図1のY方向負方向側)には、第3のブロックG3が設けられ、処理ステーション3のインターフェイスステーション5側(図1のY方向正方向側)には、第4のブロックG4が設けられている。
例えば第1のブロックG1には、図2に示すように複数の液処理ユニット、例えばウェハWを現像処理する現像処理ユニット30、ウェハWのレジスト膜の下層に反射防止膜(以下「下部反射防止膜」という)を形成する下部反射防止膜形成ユニット31、ウェハWにレジスト液を塗布してレジスト膜を形成するレジスト塗布ユニット32、ウェハWのレジスト膜の上層に反射防止膜(以下「上部反射防止膜」という)を形成する上部反射防止膜形成ユニット33が下から順に4段に重ねられている。
例えば第1のブロックG1の各ユニット30〜33は、図2に示すようにウェハWを収容する、例えば3台のカップF1、F2、F3を水平方向の左側から右側にこの順で有し、複数のウェハWを並行して処理することができる。
例えば第2のブロックG2には、図3に示すようにウェハWの加熱及び冷却といった熱処理を行う複数の熱処理ユニット40〜46が設けられている。各熱処理ユニット40〜46は、下から熱処理ユニット40〜46の順に積層して設けられている。図3に示すように積層して設けられた熱処理ユニット40〜46は、水平方向に左側から右側にこの順で熱処理モジュールA、熱処理モジュールB、熱処理モジュールC及び熱処理モジュールDに分割されており、各熱処理モジュールA〜Dにおいて独立して熱処理を行うことができる。
例えば第3のブロックG3には、複数の受け渡しユニット50、51、52、53、54、55、56が下から順に設けられている。
例えば第4のブロックG4には、複数の受け渡しユニット60、61、62及び欠陥検査部100、100が下から順に設けられている。
図1に示すように第1のブロックG1〜第4のブロックG4に囲まれた領域には、ウェハ搬送領域Dが形成されている。ウェハ搬送領域Dには、例えば図3に示すようにウェハ搬送機構70、71、72、73が下から順に設けられている。ウェハ搬送機構70、71、72、73は、例えば各ブロックG1〜G4の同程度の高さの所定のユニットにウェハWを搬送できる。
また、ウェハ搬送領域Dには、第3のブロックG3と第4のブロックG4との間で直線的にウェハWを搬送するシャトル搬送装置80が設けられている。
シャトル搬送装置80は、例えば図3のY方向に直線的に移動自在になっている。シャトル搬送装置80は、ウェハWを支持した状態でY方向に移動し、第3のブロックG3の受け渡しユニット52と第4のブロックG4の受け渡しユニット62との間でウェハWを搬送できる。
図1に示すように第3のブロックG3のX方向正方向側には、ウェハ搬送機構90が設けられている。ウェハ搬送機構90は、例えば前後方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送機構90は、ウェハWを支持した状態で上下に移動して、第3のブロックG3内の各受け渡しユニットにウェハWを搬送できる。
インターフェイスステーション5には、ウェハ搬送機構91が設けられている。ウェハ搬送機構91は、例えば前後方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送機構91は、例えば搬送アームにウェハWを支持して、第4のブロックG4内の各受け渡しユニット、露光装置4にウェハWを搬送できる。
次に、欠陥検査部100の構成について説明する。
欠陥検査部100は、図4に示すようにケーシング101を有している。ケーシング101内には、図5に示すようにウェハWを載置する載置台120が設けられている。この載置台120は、モータなどの回転駆動部121によって、回転、停止が自在である。ケーシング101の底面には、ケーシング101内の一端側(図5中のX方向負方向側)から他端側(図5中のX方向正方向側)まで延伸するガイドレール122が設けられている。載置台120と回転駆動部121は、ガイドレール122上に設けられ、駆動装置123によってガイドレール122に沿って移動できる。
ケーシング101内の他端側(図5のX方向正方向側)の側面には、撮像装置130が設けられている。撮像装置130には、例えば広角型のCCDカメラが用いられる。ケーシング101の上部中央付近には、ハーフミラー131が設けられている。ハーフミラー131は、撮像装置130と対向する位置に設けられ、鉛直方向から45度傾斜して設けられている。ハーフミラー131の上方には、照明装置132が設けられ、ハーフミラー131と照明装置132は、ケーシング101の上面に固定されている。照明装置132からの照明は、ハーフミラー131を通過して下方に向けて照らされる。したがって、照明装置132の下方にある物体によって反射した光は、ハーフミラー131でさらに反射して、撮像装置130に取り込まれる。すなわち、撮像装置130は、照明装置132による照射領域にある物体を撮像することができる。そして撮像したウェハWの検査対象画像は、制御部150に出力される。
制御部150は、図6に示すように、ウェハ搬送機構の動作を制御する搬送制御手段200と、各種処理ユニットの動作を制御するウェハ処理制御手段201と、各処理ユニットにおいてウェハが処理される際に、各ウェハ搬送機構によりウェハWが搬送された順路、換言すればウェハWがどの処理ユニットにより処理されたかの履歴を記憶する記憶手段202と、ウェハWの欠陥モデルが予め記憶され、当該欠陥モデルと欠陥検査部100で撮像されたウェハWの検査対象画像との関係に基づいて欠陥の分類を行う欠陥分類手段203と、欠陥発生の原因となった処理ユニットを特定する欠陥処理特定手段204を有している。
記憶手段202では、塗布現像処理装置1により処理されたウェハWの搬送順路が、例えば図7に示すような搬送順路テーブル205として記憶されている。図7に示す搬送順路テーブル205の横の列には、例えば左側から右側に向かってウェハWの処理を行った処理ユニットの種類が記載され、縦の行には処理を行ったウェハWの番号が上から下の順で記載されている。なお、図7に示す搬送順路テーブルにおいては、ウェハWの搬送順路として、熱処理ユニット40、下部反射防止膜形成ユニット31、熱処理ユニット41、熱処理ユニット42、レジスト塗布ユニット32、熱処理ユニット43、熱処理ユニット44、上部反射防止膜形成ユニット33、熱処理ユニット45の順序で搬送する場合を表記しているが、ウェハWの搬送順路は本実施の形態の内容に限定されるものではなく、任意に設定が可能である。
搬送順路テーブル205の各マス目の部分には、各処理ユニットにおいてウェハWの処理を行ったモジュールを表示している。ここでいうモジュールとは、例えば現像処理ユニット30においては、各カップF1〜F3である。また、熱処理ユニット40〜45においては、各熱処理モジュールA〜Dである。
欠陥分類手段203には、例えば図8に示すようにウェハWの外周縁部において放射状に欠陥Pが生じるスプラッタ(図8(a))、ウェハWの片側のみに欠陥Pが生じるウェッジング(図8(b))、ウェハWの外周縁部に環状の欠陥Pが生じるリングス(図8(c))等の欠陥モデルが予め記憶されている。この欠陥モデルは、ウェハWの欠陥を模したテンプレートの画像と欠陥のないウェハWの画像とを合成することにより生成されている。欠陥分類手段203は、当該欠陥モデルと欠陥検査部100で撮像されたウェハWの検査対象画像との比較を行う。そして、ウェハWの検査対象画像にもっとも類似する欠陥モデルが当該ウェハWの欠陥として分類される。ウェハWの検査対象画像がどの欠陥にも類似しない場合は、当該ウェハWには欠陥が発生していないと判断される。
欠陥分類手段203により欠陥の分類が行われると、欠陥処理特定手段204により欠陥発生の原因となった処理ユニットの特定が行われる。欠陥処理特定手段204による処理ユニットの特定について説明する。
欠陥処理特定手段204には、欠陥分類手段203によって分類された欠陥と当該欠陥の発生原因となりうる処理ユニットとが関連付けられた、例えば図9に示す欠陥分類テーブル206が予め記憶されている。欠陥の種類が図8(a)に示すスプラッタである場合を例にとると、当該スプラッタの原因となりうる処理ユニットとしては、下部反射防止膜形成ユニット31、レジスト塗布ユニット32及び上部反射防止膜形成ユニット33があげられる。そして、欠陥分類テーブルにおいては、これらの処理ユニットがスプラッタに対応する処理ユニットとして予め関連付けられている。なお、図9においては、これらの塗布処理系のユニットが一括して「COT」として表示されている。また、図9においては、各種熱処理を行う熱処理ユニット40〜46を「OVEN」と、現像処理を行う現像処理ユニット30が「DEV」と、それぞれ表示されている。
図9には、欠陥分類テーブル206に記憶されている欠陥の分類として、上述のスプラッタ、ウェッジング及びリングスのほかに、色彩不良、コメット、センターモード、塗布不足、ERBシフト、ERBカット幅、及びWEEカット幅を示しているが、「欠陥分類」及び「欠陥発生ユニット」の項目は任意に追加が可能である。なお、色彩不良とは、何らかの理由によりウェハWに塗布液が塗られていない場合を指す。コメットとは、異物等により塗布膜が塗布できていない箇所が発生した場合を指す。センターモードとは、ウェハWの中心部における塗布液の塗布量が不均一な場合を指す。塗布不足とは、ウェハW全体にわたって塗布液の塗布量が不均一な場合を指す。EBRシフトとは、ウェハW外周縁部の膜除去幅(EBR幅)が任意の方向へシフトした場合を指す。EBRカット幅とは、ウェハW外周縁部の膜除去幅(EBR幅)がウェハWの全周にわたって異常な場合を指す。WEEカット幅とは、ウェハW外周縁部の膜露光幅がウェハWの全周にわたって異常な場合を指す。また、図9に記載の「EBR」は、ウェハWの外周縁部のリンスを行うエッジリンスユニット、「WEE」はウェハWの周縁露光ユニットをそれぞれ表している。
また、欠陥処理特定手段204は、欠陥分類手段203による欠陥の分類結果、欠陥分類テーブル206の情報及び搬送順路テーブル205の情報に基づいて、図10に示す異常モジュール判定テーブル210を生成する。この異常モジュール判定テーブル210の生成方法について説明する。
異常モジュール判定テーブル210を生成するにあたっては、先ず、搬送順路テーブル205に搬送順路が記憶された各ウェハWについて、欠陥分類手段203による欠陥の分類が確認される。いずれかの欠陥に分類された場合は、「合否判定」の欄にNGと表示されると共に、欠陥分類テーブル206から欠陥の分類に対応する処理ユニットの情報が読み出される。そして、「NG判定工程」の欄に当該欠陥の原因となりうる処理ユニットの種類が表示される。欠陥なしの場合は、異常モジュール判定テーブル210の「合否判定」の欄にOKと表示される。図10に示す例においては、ウェハ番号が1番と2番のウェハWの処理及び欠陥の分類が完了した状態を描図しており、例えばウェハ番号が1番のウェハWは欠陥なし、2番のウェハは欠陥有りで、「NG判定工程」の欄には、当該欠陥の原因となりうる処理ユニットとしてCOTと表示されている。
次いで、欠陥処理特定手段204は、記憶手段202から搬送順路テーブル205の情報を読み出し、例えば図11に示すようにCOTに対応する処理ユニットである下部反射防止膜形成ユニット31、レジスト塗布ユニット32及び上部反射防止膜形成ユニット33の欄を例えば斜線で表示する。そして、各ウェハWについて順次この作業を進めることで異常モジュール判定テーブル210が順次生成される。
異常モジュール判定テーブル210が順次生成されると、欠陥処理特定手段204は斜線表示されたモジュールのうち同じモジュールに所定の回数連続して斜線が表示された場合に当該モジュールに異常が発生していると判定する。具体的には、例えば図12に示すように、下部反射防止膜形成ユニット31のカップF1、レジスト塗布ユニット32のカップF2、及び上部反射防止膜形成ユニット33のカップF3において、例えば3回連続して欠陥が発生した場合、これらのモジュールになんらかの異常が発生していると判定する。
なお、本実施の形態における異常モジュール判定テーブル210では、上部反射防止膜形成後に熱処理を行うまでの搬送順路を表示した例を描図しているが、異常モジュール判定テーブル210に表示する順路は任意に設定が可能である。また、本実施の形態においては、例えば3回連続して欠陥が発生した場合にモジュールの異常との判定を行ったが、異常と判定するにあたっての欠陥の発生回数は本実施の形態に限定されるものではなく、任意に決定が可能である。
そして、上述のように異常との判定が行われると、搬送制御手段201は異常と判定されたモジュール、この場合は下部反射防止膜形成ユニット31のカップF1、レジスト塗布ユニット32のカップF2、及び上部反射防止膜形成ユニット33のカップF3を迂回してウェハWの処理を行うように各ウェハ搬送手段の制御を行う。なお、異常が発生したモジュールが特定された場合、搬送制御手段201により自動的に当該特定されたモジュールを迂回する制御を行うのではなく、例えば警報を発報して異常発生の通知のみ行うようにしてもよい。かかる場合、作業員が異常発生を確認した後に、当該モジュールを迂回してウェハWの処理を継続するか、あるいは塗布現像処理装置1を停止して異常個所の復旧作業を行うか、といった判断が行われる。
なお上述の制御部150は、例えばCPUやメモリなどを備えたコンピュータにより構成され、例えばメモリに記憶されたプログラムを実行することによって、塗布処理装置1における塗布処理を実現できる。なお、塗布処理装置1における塗布処理を実現するための各種プログラムは、例えばコンピュータ読み取り可能なハードディスク(HD)、フレキシブルディスク(FD)、コンパクトディスク(CD)、マグネットオプティカルデスク(MO)、メモリーカードなどの記憶媒体Hに記憶されていたものであって、その記憶媒体Hから制御部150にインストールされたものが用いられている。
次に、以上のように構成された現像塗布処理装置1で行われるウェハWの搬送方法について、塗布現像処理装置1全体で行われるウェハ処理のプロセスと共に説明する。なお、以下の説明においては、図7に示すウェハ番号が1番のウェハWの搬送順路に沿ってウェハWの処理を行った場合を例にして説明する。
ウェハWの処理にあたっては、先ず、複数枚のウェハWを収容したカセットCがカセットステーション10の所定のカセット載置板13に載置される。その後、基板搬装置21によりカセットC内の各ウェハWが順次取り出され、処理ステーション11の第3の処理装置群G3の例えば受け渡し装置53に搬送される。
次にウェハWは、ウェハ搬送機構71によって第2のブロックG2の熱処理ユニット40に搬送され温度調節処理される。その後、ウェハWは、ウェハ搬送機構71によって例えば第1のブロックG1の下部反射防止膜形成ユニット31に搬送され、ウェハW上に下部反射防止膜が形成される。その後ウェハWは、第2のブロックG2の熱処理ユニット41に搬送され、加熱処理が行われる。その後、ウェハWは、第3のブロックG3の受け渡しユニット53に戻される。
次にウェハWは、ウェハ搬送機構90によって同じ第3のブロックG3の受け渡しユニット54に搬送される。その後ウェハWは、ウェハ搬送機構72によって第2のブロックG2の熱処理ユニット42に搬送され、温度調節処理される。その後、ウェハWはウェハ搬送機構72によって第1のブロックG1のレジスト塗布ユニット32に搬送され、ウェハW上にレジスト膜が形成される。その後ウェハWは、ウェハ搬送機構72によって熱処理ユニット43に搬送され、プリベーク処理される。その後、ウェハWは、ウェハ搬送機構72によって第3のブロックG3の受け渡しユニット55に戻される。
次にウェハWは、ウェハ搬送機構90によって同じ第3のブロックG3の受け渡しユニット54に搬送される。その後ウェハWはウェハ搬送機構73によって第2のブロックG2の熱処理ユニット44に搬送され、温度調節処理される。その後、ウェハWはウェハ搬送機構73によって第1のブロックG1の上部反射防止膜形成装置33に搬送され、ウェハW上に上部反射防止膜が形成される。その後、ウェハWは第2のブロックG2の熱処理ユニット45に搬送され、加熱処理が行われる。その後、ウェハWは、ウェハ搬送機構73によって第3のブロックG3の受け渡しユニット56に搬送される。
次にウェハWは、ウェハ搬送機構90によって受け渡しユニット52に搬送され、シャトル搬送装置80によって第4のブロックG4の受け渡しユニット62に搬送される。その後、ウェハWは、インターフェイスステーション7のウェハ搬送機構91によって露光装置6に搬送され、露光処理される。
次に、ウェハWは、ウェハ搬送機構91によって第4のブロックG4の受け渡しユニット60に搬送される。その後、ウェハWは、ウェハ搬送機構70によって熱処理ユニット46に搬送され、露光後ベーク処理される。次いで、ウェハWは熱処理ユニット45により温度調節処理され、その後、ウェハ搬送機構70によって現像処理ユニット30に搬送され、現像される。現像終了後、ウェハWは、ウェハ搬送機構70によって熱処理ユニット44に搬送され、ポストベーク処理される。その後、ウェハWは、熱処理ユニット43により温度調整され、一連のフォトリソグラフィー工程が完了する。なお、この間に記憶手段202により、当該ウェハWの搬送順路が図7に示す搬送順路テーブル205において、ウェハ番号が1番のウェハWの搬送順路として記憶される。
その後、ウェハWは、ウェハ搬送機構70によって第4のブロックG4の受け渡しユニット62に搬送される。そして、ウェハWはウェハ搬送機構91によって欠陥検査部100に搬送され、ウェハWの検査が行われる。その後、ウェハWはウェハ搬送機構91により受け渡しユニット62に搬送され、ウェハ搬送機構70、ウェハ搬送機構21を介して所定のカセット載置板13のカセットCに搬送される。
そして、この一連のフォトリソグラフィー工程、及び欠陥検査部100によるウェハWの検査が連続して繰り返し行われる。それにより、異常モジュール判定テーブル210が順次更新される。そして、例えば図12に示すように10番のウェハWまで順次ウェハ処理及び欠陥検査を行い、その時点で下部反射防止膜形成ユニット31のカップF1、レジスト塗布ユニット32のカップF2、及び上部反射防止膜形成ユニット33のカップF3のいずれかで異常が発生しているものと判定された場合、例えば当該異常と判定されたモジュールを迂回してウェハWの処理が継続して行われる。
以上の実施の形態によれば、各処理ユニットによりウェハWの処理が行われた際の、各ウェハ搬送機構によるウェハWの搬送順路を記憶し、この記憶された搬送順路と欠陥分類手段203により分類された欠陥の種類に基づいて欠陥処理特定手段204により異常モジュール判定テーブル210を生成する。そして、当該異常モジュール判定テーブル210を用いて異常が発生している処理ユニットやモジュールを特定し、当該特定されたモジュールを迂回してウェハWの処理を行うことができるので、その後のウェハ処理において不良品が多量に生産されることを防止することができる。
また、以上の実施の形態によれば、異常モジュール判定テーブル210に基づいて簡単に異常が発生したモジュールを特定することができるので、復旧作業をより短時間で行うことができる。
また、異常が発生した処理ユニットやモジュールの特定は、塗布現像処理装置1の内部に設けられた制御部150の有する機能により行われるので、外部に専用のサーバを設ける必要がないため、費用の面からも有利である。
なお、以上の実施の形態においては、異常モジュール判定テーブル210を作成して特定のモジュールにより処理したウェハWにおいて連続して欠陥が発生した場合に当該モジュールを異常と判定したが、当該異常判定の方法は本実施の形態に限定されるものではない。例えば各処理ユニットの各モジュールにおける欠陥の発生の割合を欠陥処理特定手段204により算出し、欠陥の発生する割合が予め設定された割合を上回った場合に当該モジュールが異常であると判定するようにしてもよい。欠陥の発生の割合を算出するにあたっては、例えば異常モジュール判定テーブル210に表示される全てのウェハを割合算出の際の母数として用いてもよい。また、所定のウェハの数を設定し、当該設定されたウェハの数ごとに欠陥発生の割合を算出してもよい。また、特定のモジュールを通過して欠陥が発生したウェハWの累積数が予め設定された数を上回った場合に、当該モジュールの異常を推定してもよい。
以上の実施の形態においては、特定のモジュールを通過して欠陥が発生したウェハWの数に基づき異常判定を行っていたが、モジュールを特定せず、検査したウェハWに所定の枚数連続して欠陥が発生した場合にも異常と判定してもよい。この場合には、各モジュールの共有部分に関する異常原因が推測されるため、当該共有部分を迂回してウェハWの搬送を行うことで不良品の発生を抑えることができる。
また、欠陥分類テーブル206に加えて、ウェハWの検査対象画像の他の特徴量に基づいて、より詳細に異常モジュールを特定してもよい。例えば検査対象画像の色情報に基づき、異常モジュールが下部反射防止膜形成ユニット31であるか、または上部反射防止膜形成ユニット33であるかを判別することができる。
以上の実施の形態においては、異常モジュール判定テーブル210を作成する際、欠陥分類テーブル206に表示される全ての欠陥の分類に基づいて「NG判定工程」を特定していたが、欠陥分類テーブル206に表示される欠陥の分類のうち、所定の分類については異常モジュール判定テーブル210の作成に用いないようにしてもよい。かかる場合、例えば図13に「ON/OFF」で示すように、欠陥分類テーブル206に表示される各欠陥の分類毎に、異常モジュール判定テーブル210の作成に用いるか否かを設定する機能が設けられる。
また、異常モジュールと推定されたモジュールの迂回や、警報の発報を行う機能そのものの有効、無効の選択ができるようにしてもよい。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のFPD(フラットパネルディスプレイ)、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。
本発明は、例えば半導体ウェハ等の基板に対して処理を行う際に有用である。
1 塗布現像処理システム
2 カセットステーション
3 処理ステーション
4 露光装置
5 インターフェイスステーション
10 カセット搬入部
11 ウェハ搬送部
12 カセット載置台
13 カセット載置板
20 搬送路
21 ウェハ搬送機構
30 現像処理ユニット
31 下部反射防止膜形成ユニット
32 レジスト塗布ユニット
33 上部反射防止膜形成ユニット
40〜46 熱処理ユニット
50〜56 受け渡しユニット
60〜62 受け渡しユニット
70〜73 ウェハ搬送機構
80 シャトル搬送機構
90 ウェハ搬送機構
91 ウェハ搬送機構
100 欠陥検査部
101 ケーシング
120 載置台
121 回転駆動部
122 ガイドレール
123 駆動装置
130 撮像装置
131 ハーフミラー
132 照明装置
150 制御部
200 搬送制御手段
201 ウェハ処理制御手段
202 記憶手段
203 欠陥分類手段
204 欠陥処理特定手段
205 搬送順路テーブル
206 欠陥分類テーブル
210 異常モジュール判定テーブル
W ウェハ
F1〜F3 カップ
D ウェハ搬送領域
C カセット

Claims (8)

  1. 基板を処理する複数の処理部と、基板を搬送する基板搬送機構と、基板処理が終了した基板表面の欠陥を検査する欠陥検査部と、前記基板搬送機構による基板の搬送を制御する搬送制御手段と,を備えた基板処理装置であって、
    欠陥検査部の検査結果に基づいて欠陥の分類を行う欠陥分類手段と、
    前記処理部により基板処理が行われる際の前記基板搬送機構による基板の搬送順路を記憶する記憶手段と、
    前記欠陥分類手段により分類された欠陥の種類と、前記記憶手段に記憶された基板の搬送順路に基づいて、当該分類された欠陥の発生原因となった処理部を特定し、さらに当該特定された処理部の異常の有無を判定する欠陥処理特定手段と、をさらに有し、
    前記搬送制御手段は、前記欠陥処理特定手段により異常と判定された処理部を迂回して基板を搬送するように前記基板搬送機構の制御を行うことを特徴とする、基板処理装置。
  2. 前記欠陥処理特定手段は、欠陥の発生原因となった処理部において連続して欠陥が発生した場合に、当該欠陥の発生原因となった処理部を異常と判定することを特徴とする、請求項1に記載の基板処理装置。
  3. 前記欠陥処理特定手段は、欠陥の発生原因となった処理部において、欠陥の発生割合が予め設定された割合を上回った場合に、当該欠陥の発生原因となった処理部を異常と判定することを特徴とする、請求項1に記載の基板処理装置。
  4. 基板を処理する複数の処理部と、基板を搬送する基板搬送機構と、基板処理が終了した基板表面の欠陥の有無を検査する欠陥検査部と、を備えた基板処理装置における基板の搬送方法であって、
    前記処理部により基板処理が行われる際の前記基板搬送機構による基板の搬送順路を記憶し、
    前記欠陥検出手段により分類された欠陥の種類と、前記記憶された基板の搬送順路に基づいて、当該分類された欠陥の発生原因となった処理部を特定し、さらに当該特定された処理部の異常の有無を判定し、
    その後、異常と判定された処理部を迂回するように基板の搬送を行うことを特徴とする、基板の搬送方法。
  5. 欠陥の発生原因と特定された処理部において、連続して欠陥が発生した場合に、当該処理部を異常と判定することを特徴とする、請求項4に記載の基板の搬送方法。
  6. 欠陥の発生原因と特定された処理部において、欠陥の発生の割合が予め設定された割合以上であった場合に当該処理部を異常と判定することを特徴とする、請求項4に記載の基板の搬送方法。
  7. 請求項4〜6のいずれか基板の搬送方法を基板処理装置によって実行させるために、当該基板処理装置を制御する制御装置のコンピュータ上で動作するプログラム。
  8. 請求項7に記載のプログラムを格納した読み取り可能なコンピュータ記憶媒体。
JP2010250909A 2010-11-09 2010-11-09 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法 Active JP5566265B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010250909A JP5566265B2 (ja) 2010-11-09 2010-11-09 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
TW100133779A TWI503534B (zh) 2010-11-09 2011-09-20 A substrate processing device, a computer-readable memory medium, and a substrate handling method
KR1020110106852A KR101670940B1 (ko) 2010-11-09 2011-10-19 기판 처리 장치, 기판의 반송 방법, 이상 처리부 판정 방법 및 컴퓨터 기억 매체
US13/281,535 US9026240B2 (en) 2010-11-09 2011-10-26 Substrate treatment apparatus, method of transferring substrate, and non-transitory computer storage medium
CN201110351996.7A CN102664158B (zh) 2010-11-09 2011-11-09 基板处理装置、程序、计算机存储介质和基板的输送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010250909A JP5566265B2 (ja) 2010-11-09 2010-11-09 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014124124A Division JP5837649B2 (ja) 2014-06-17 2014-06-17 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体

Publications (3)

Publication Number Publication Date
JP2012104593A true JP2012104593A (ja) 2012-05-31
JP2012104593A5 JP2012104593A5 (ja) 2012-11-22
JP5566265B2 JP5566265B2 (ja) 2014-08-06

Family

ID=46020376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010250909A Active JP5566265B2 (ja) 2010-11-09 2010-11-09 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法

Country Status (5)

Country Link
US (1) US9026240B2 (ja)
JP (1) JP5566265B2 (ja)
KR (1) KR101670940B1 (ja)
CN (1) CN102664158B (ja)
TW (1) TWI503534B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026671A (ja) * 2013-07-25 2015-02-05 大日本印刷株式会社 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム
JP2017003358A (ja) * 2015-06-08 2017-01-05 東京エレクトロン株式会社 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
KR20180004150A (ko) 2015-05-12 2018-01-10 도쿄엘렉트론가부시키가이샤 기판의 검사 방법, 기판 처리 시스템 및 컴퓨터 기억 매체
JP2020027915A (ja) * 2018-08-17 2020-02-20 東京エレクトロン株式会社 処理条件補正方法及び基板処理システム
JP2022160434A (ja) * 2018-08-17 2022-10-19 東京エレクトロン株式会社 異常判定方法及び基板処理システム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490463B2 (en) * 2017-07-31 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automated inspection tool
DE102018106751A1 (de) 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Co. Ltd. Automatisiertes inspektionswerkzeug
CN109685756A (zh) * 2017-10-16 2019-04-26 乐达创意科技有限公司 影像特征自动辨识装置、系统及方法
JP7087397B2 (ja) * 2018-01-17 2022-06-21 東京エレクトロン株式会社 基板の欠陥検査装置、基板の欠陥検査方法及び記憶媒体
CN110870401B (zh) * 2018-06-28 2022-02-11 株式会社高迎科技 确定贴装在基板部件的贴装不合格原因的电子装置及方法
KR102267919B1 (ko) 2018-06-28 2021-06-23 주식회사 고영테크놀러지 기판에 실장된 부품의 실장 불량 원인을 결정하는 전자 장치 및 방법
JP7133424B2 (ja) * 2018-10-05 2022-09-08 東京エレクトロン株式会社 基板処理装置、及び基板処理方法、及び記憶媒体
WO2020111756A1 (ko) 2018-11-27 2020-06-04 주식회사 고영테크놀러지 기판에 대한 검사 결과를 표시하는 전자 장치 및 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766255A (ja) * 1993-08-25 1995-03-10 Hitachi Ltd 半導体製造方法及び製造ライン
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
JP2003100825A (ja) * 2001-09-20 2003-04-04 Hitachi Ltd 半導体装置の製造方法並びに欠陥検査データ処理方法及びその装置
JP2003209154A (ja) * 2002-01-11 2003-07-25 Tokyo Electron Ltd 基板処理装置および基板処理方法
JP2005217062A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd フォトリソプロセス装置および欠陥検査方法
JP2006277298A (ja) * 2005-03-29 2006-10-12 Tokyo Electron Ltd 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
JP2006344658A (ja) * 2005-06-07 2006-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP2007194262A (ja) * 2006-01-17 2007-08-02 Olympus Corp 欠陥判定システムおよび基板処理システム
JP2008244072A (ja) * 2007-03-27 2008-10-09 Tokyo Electron Ltd 基板の処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
JP2009164256A (ja) * 2007-12-28 2009-07-23 Sokudo Co Ltd 基板処理装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS3812185B1 (ja) * 1961-12-30 1963-07-15
US3781117A (en) * 1972-03-31 1973-12-25 United States Steel Corp Apparatus for surface inspection of moving material
US4644172A (en) * 1984-02-22 1987-02-17 Kla Instruments Corporation Electronic control of an automatic wafer inspection system
US4618938A (en) * 1984-02-22 1986-10-21 Kla Instruments Corporation Method and apparatus for automatic wafer inspection
US4771468A (en) * 1986-04-17 1988-09-13 International Business Machines Corporation System for automatic inspection of periodic patterns
US5086397A (en) * 1989-07-18 1992-02-04 Schuster Pamela K Method and apparatus for data collection of testing and inspection of products made on a production assembly line
JP2986868B2 (ja) * 1990-03-14 1999-12-06 株式会社日立製作所 外観検査方法及びその装置
JPH0480939A (ja) * 1990-07-24 1992-03-13 Hitachi Ltd 半導体集積回路装置の製造方法
US5081965A (en) * 1990-08-15 1992-01-21 Warr Valves, Inc. Intake valve for internal combustion engine
DE19502434A1 (de) * 1994-04-29 1995-11-02 Hewlett Packard Co System und Verfahren zur inkrementalen Herstellung von Schaltungsplatinen
US5539752A (en) * 1995-06-30 1996-07-23 Advanced Micro Devices, Inc. Method and system for automated analysis of semiconductor defect data
US6021512A (en) * 1996-11-27 2000-02-01 International Business Machines Corporation Data processing system having memory sub-array redundancy and method therefor
US5910895A (en) * 1997-06-13 1999-06-08 Teradyne, Inc. Low cost, easy to use automatic test system software
JP2000077609A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd 半導体集積回路装置
US6466314B1 (en) * 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
JP3812185B2 (ja) * 1998-12-01 2006-08-23 株式会社日立製作所 欠陥分類方法およびその装置
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6449749B1 (en) * 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
KR100341821B1 (ko) * 2000-02-02 2002-06-26 윤덕용 펄스형 반도체 광원 어레이를 이용한 저장형광스크린판독장치 및 방법
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
US6566017B1 (en) * 2000-08-14 2003-05-20 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor wafer imaging mask having uniform pattern features and method of making same
JP2002196469A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd デバイスの製造方法、それに用いるホトマスク、およびそのホトマスクの製造方法
WO2002056332A1 (fr) * 2001-01-10 2002-07-18 Ebara Corporation Appareil et procede d'inspection a faisceau d'electrons, et procede de fabrication de dispositif comportant l'appareil d'inspection
US20020147960A1 (en) * 2001-01-26 2002-10-10 Applied Materials, Inc. Method and apparatus for determining scheduling for wafer processing in cluster tools with integrated metrology and defect control
JP4770035B2 (ja) * 2001-02-23 2011-09-07 東京エレクトロン株式会社 処理システム及び処理システムの被処理体の搬送方法
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
JP2003287875A (ja) * 2002-01-24 2003-10-10 Hitachi Ltd マスクの製造方法および半導体集積回路装置の製造方法
US6774990B2 (en) * 2002-08-23 2004-08-10 Intel Corporation Method to inspect patterns with high resolution photoemission
US20040086166A1 (en) * 2002-11-01 2004-05-06 Photon Dynamics, Inc. Method and apparatus for flat patterned media inspection
JP4357861B2 (ja) 2003-04-07 2009-11-04 大日本スクリーン製造株式会社 基板処理装置
KR100500526B1 (ko) * 2003-06-26 2005-07-12 삼성전자주식회사 반도체소자 검사장치
JP2005158780A (ja) * 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
US7099729B2 (en) * 2004-02-20 2006-08-29 Powerchip Semiconductor Corp. Semiconductor process and yield analysis integrated real-time management method
JP2006278619A (ja) * 2005-03-29 2006-10-12 Hitachi Kokusai Electric Inc 半導体製造装置
JP4596144B2 (ja) 2005-04-21 2010-12-08 株式会社東京精密 ウェーハ搬送方法及びウェーハ搬送装置
US8041100B2 (en) * 2006-04-25 2011-10-18 Sharp Kabushiki Kaisha System for specifying equipment causing failure
WO2007125941A1 (ja) * 2006-04-27 2007-11-08 Sharp Kabushiki Kaisha 欠陥分布分類方法およびシステム、原因設備特定方法およびシステム、コンピュータプログラム、並びに記録媒体
TWI431380B (zh) * 2006-05-12 2014-03-21 Photon Dynamics Inc 沉積修復設備及方法
JP5002380B2 (ja) 2007-09-06 2012-08-15 東京エレクトロン株式会社 処理装置の異常検出方法、処理装置及びコンピュータ読み取り可能な記憶媒体
JP5156452B2 (ja) 2008-03-27 2013-03-06 東京エレクトロン株式会社 欠陥分類方法、プログラム、コンピュータ記憶媒体及び欠陥分類装置
JP5099054B2 (ja) * 2009-03-13 2012-12-12 東京エレクトロン株式会社 基板処理装置、基板処理方法、塗布、現像装置、塗布、現像方法及び記憶媒体
JP5243335B2 (ja) * 2009-04-21 2013-07-24 東京エレクトロン株式会社 欠陥検査方法、欠陥検査装置、欠陥検査プログラム、及びそのプログラムを記録した記録媒体

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766255A (ja) * 1993-08-25 1995-03-10 Hitachi Ltd 半導体製造方法及び製造ライン
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
JP2003100825A (ja) * 2001-09-20 2003-04-04 Hitachi Ltd 半導体装置の製造方法並びに欠陥検査データ処理方法及びその装置
JP2003209154A (ja) * 2002-01-11 2003-07-25 Tokyo Electron Ltd 基板処理装置および基板処理方法
JP2005217062A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd フォトリソプロセス装置および欠陥検査方法
JP2006277298A (ja) * 2005-03-29 2006-10-12 Tokyo Electron Ltd 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
JP2006344658A (ja) * 2005-06-07 2006-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP2007194262A (ja) * 2006-01-17 2007-08-02 Olympus Corp 欠陥判定システムおよび基板処理システム
JP2008244072A (ja) * 2007-03-27 2008-10-09 Tokyo Electron Ltd 基板の処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
JP2009164256A (ja) * 2007-12-28 2009-07-23 Sokudo Co Ltd 基板処理装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026671A (ja) * 2013-07-25 2015-02-05 大日本印刷株式会社 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム
US11513081B2 (en) 2015-05-12 2022-11-29 Tokyo Electron Limited Substrate inspection method, substrate treatment system, and computer storage medium
KR20180004150A (ko) 2015-05-12 2018-01-10 도쿄엘렉트론가부시키가이샤 기판의 검사 방법, 기판 처리 시스템 및 컴퓨터 기억 매체
US10520450B2 (en) 2015-05-12 2019-12-31 Tokyo Electron Limited Substrate inspection method, substrate treatment system, and computer storage medium
CN111982927A (zh) * 2015-05-12 2020-11-24 东京毅力科创株式会社 基板处理系统
CN111982927B (zh) * 2015-05-12 2023-12-15 东京毅力科创株式会社 基板处理系统
KR20230111273A (ko) 2015-05-12 2023-07-25 도쿄엘렉트론가부시키가이샤 기판의 검사 방법, 기판 처리 시스템 및 컴퓨터 기억매체
JP2017003358A (ja) * 2015-06-08 2017-01-05 東京エレクトロン株式会社 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
KR20180015652A (ko) 2015-06-08 2018-02-13 도쿄엘렉트론가부시키가이샤 기판의 검사 방법, 컴퓨터 기억 매체 및 기판 검사 장치
US10539514B2 (en) 2015-06-08 2020-01-21 Tokyo Electron Limited Substrate inspection method, computer storage medium and substrate inspection apparatus
JP2020027915A (ja) * 2018-08-17 2020-02-20 東京エレクトロン株式会社 処理条件補正方法及び基板処理システム
JP7308337B2 (ja) 2018-08-17 2023-07-13 東京エレクトロン株式会社 異常判定方法及び基板処理システム
JP2022160434A (ja) * 2018-08-17 2022-10-19 東京エレクトロン株式会社 異常判定方法及び基板処理システム
JP7105135B2 (ja) 2018-08-17 2022-07-22 東京エレクトロン株式会社 処理条件補正方法及び基板処理システム

Also Published As

Publication number Publication date
KR20120049803A (ko) 2012-05-17
TW201229498A (en) 2012-07-16
KR101670940B1 (ko) 2016-10-31
JP5566265B2 (ja) 2014-08-06
TWI503534B (zh) 2015-10-11
US9026240B2 (en) 2015-05-05
CN102664158B (zh) 2015-12-16
US20120116567A1 (en) 2012-05-10
CN102664158A (zh) 2012-09-12

Similar Documents

Publication Publication Date Title
JP5566265B2 (ja) 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
US11513081B2 (en) Substrate inspection method, substrate treatment system, and computer storage medium
JP6329923B2 (ja) 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
KR101396907B1 (ko) 결함 분류 방법, 컴퓨터 기억 매체 및 결함 분류 장치
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
US8941809B2 (en) Substrate processing apparatus and substrate processing method
JP2011174757A (ja) 欠陥検査方法、プログラム、コンピュータ記憶媒体及び欠陥検査装置
JP2007194262A (ja) 欠陥判定システムおよび基板処理システム
TW201716886A (zh) 基板處理裝置、基板處理方法及記憶媒體
JP5459279B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
TWI579556B (zh) 基板之缺陷結構分析裝置、基板處理系統、基板之缺陷結構分析方法、程式及電腦記錄媒體
JP2014109436A (ja) 基板の欠陥検査方法、基板の欠陥検査装置、プログラム及びコンピュータ記憶媒体
JP6423064B2 (ja) 基板処理システム
JP6524185B2 (ja) 基板処理システム
JP6828329B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2017092306A (ja) 基板処理装置および基板処理方法
JP2022189284A (ja) 基板検査装置、基板検査方法及び記憶媒体
JP2005209886A (ja) 基板処理システムにおける基板処理の管理方法及び基板処理システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5566265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250