TWI498457B - A low-reactivity electrolytic copper foil, a wiring board using the electrolytic copper foil, and a flexible wiring board - Google Patents

A low-reactivity electrolytic copper foil, a wiring board using the electrolytic copper foil, and a flexible wiring board Download PDF

Info

Publication number
TWI498457B
TWI498457B TW102148620A TW102148620A TWI498457B TW I498457 B TWI498457 B TW I498457B TW 102148620 A TW102148620 A TW 102148620A TW 102148620 A TW102148620 A TW 102148620A TW I498457 B TWI498457 B TW I498457B
Authority
TW
Taiwan
Prior art keywords
copper foil
electrolytic copper
less
wiring board
electrolytic
Prior art date
Application number
TW102148620A
Other languages
English (en)
Other versions
TW201439379A (zh
Inventor
Takahiro Saito
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of TW201439379A publication Critical patent/TW201439379A/zh
Application granted granted Critical
Publication of TWI498457B publication Critical patent/TWI498457B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing & Machinery (AREA)

Description

低反彈性電解銅箔、使用該電解銅箔之配線板及撓性配線板
本發明尤其關於一種具有優異低反彈性及精密圖案性之電解銅箔。更具體而言,本發明關於一種適合撓性配線板使用之電解銅箔,其於製造撓性配線板時,可抑制貼膜製程之熱處理中過度結晶粗大化,具有優異低反彈性及精密圖案性。
另外,本說明書中作如下定義。
「電解銅箔」係指電解銅箔與電解銅合金箔之兩者或其中任一者。
「未處理」狀態係指制箔後、或制箔後經表面防銹處理、或根據需要施以粗化處理等密合性改善處理之狀態,表示尚未實施加熱處理之狀態。
「低反彈性」係指以較小負載便可彎曲且容易進行塑性變形之特性。
各種電子設備類產品中,會使用配線板作為矽晶片及電容器類元件之基板或連接材料,配線板之導電層通常使用銅箔。
上述配線板之銅箔通常以壓延銅箔或電解銅箔之 形態供應,其中,生產性高且容易實現薄層化之電解銅箔受到廣泛利用。
目前,資訊設備終端等高性能電子設備之小型化不斷發展,如何縮小設備內部體積成為課題所在。因此,該用途中,於空間小、效率高、且可順利安裝之低反彈性配線板(以下稱撓性配線板)上,作為導電層之銅箔亦需要低反彈性。
通常,銅箔在加工成上述撓性配線板時,於貼膜製程等過程中,會有300℃左右之受熱歷程。因此,經過受熱歷程之銅箔需要具有上述低反彈性,該特性之控制十分重要。
以較小負載便可彎曲且容易進行塑性變形,即「低反彈性」,係一種在經過貼膜製程之後所需之特性。貼膜製程之前便具有該特性之銅箔,通常容易產生皺褶,在製造和加工生產線上難以操控。此外,與之相反,貼膜製程之前便具備過大反彈性之銅箔,亦在製造和加工生產線上容易發生銅箔破裂,難以操控。
而且,當銅箔用於撓性配線板時,還需要能夠形成可支援配線高密度化之精密圖案回路,因此銅箔必須為低粗糙度。此外,銅箔中結晶粒組織還需要一定程度之微細度,由於上述加熱處理,結晶粒組織過度粗大之銅箔將對精密圖案性造成不良影響。
進而,為提高精密圖案性,銅箔之薄化亦必不可少。即,以往撓性配線板中使用之銅箔厚度主要為18μm或12μm,現在則要求12μm或更薄之銅箔。另外,厚度18μm以下之壓延銅箔,其製造成本高出電解銅箔約2倍。
專利文獻1(日本專利第4357548號公報)中揭示一種壓延銅合金箔,其作為連接器、引線框等電氣和電子零部件用途,藉由結晶方位等控制,具有優異彎曲加工性。然而,該壓延銅合金箔之特徵為彎曲加工後不返回(不回彈),而在彎曲加工階段則強度高,故反彈力大,呈現一種與本發明需要之低反彈性不同之特性。
專利文獻2(日本專利特開2009-242846號公報)中揭示一種壓延銅合金箔,其作為撓性配線板用途,藉由箔厚、表面粗糙度、結晶方位等控制,降低彎曲時之反彈力。然而,壓延銅箔或壓延銅合金箔與本發明電解銅箔之製造方法完全不同,所需結晶組織控制之方法和構成要素亦不同。
專利文獻3(日本專利特開2007-320083號公報)中揭示一種覆銅疊層板(CCL),其作為撓性配線板用途,藉由聚醯亞胺組成控制、銅箔層厚度控制,抑制回彈力。然而,該覆銅疊層板之銅箔層僅僅將厚度限為較薄,並未對作為其結晶組織之反彈性本身進行改善,因此有別於藉由銅箔層自身之結晶組織控制而實現低反彈性之本發明。
專利文獻4(日本專利第4712759號公報)中揭示一種電解銅箔,其作為回路基板用途,藉由將粗糙面(M面)之表面粗糙度Rz控制在1.0μm以下、Ra控制在0.2μm以下,具有優異精密圖案性。然而,該電解銅箔之特徵為優異表面平滑性,其目的並非本發明需要之低反彈性。
專利文獻5(日本專利第4827952號公報)中揭示一種電解銅箔,其作為CCL(覆銅疊層板)用途,藉由將銅箔 中雜質濃度控制為較低,具有優異彎曲性。然而,該電解銅箔雖可較小負載便彎曲,但具有需要大彈性變形區域之高彎曲性,因此容易想像,其不易產生塑性變形,且彎曲加工後回彈量大,因此不具有本發明需要之低反彈性。
【現有技術文獻】 【專利文獻】
【專利文獻1】日本專利第4357548號公報
【專利文獻2】日本專利特開2009-242846號公報
【專利文獻3】日本專利特開2007-320083號公報
【專利文獻4】日本專利第4712759號公報
【專利文獻5】日本專利第4827952號公報
本發明提供一種電解銅箔,其於製造和加工生產線上容易操控,在貼膜製程之熱處理中可發揮低反彈性或維持低反彈性,可支援電氣設備之小型化,且能夠抑制結晶粒組織過度粗大化,並具有優異之精密圖案性。
本發明電解銅箔之特徵在於,根據300℃×1小時熱處理後常溫測量之0.2%變形應力X1(Mpa),公式1中所示,表示剛性之數值y1不足800,並且,根據所述應力X1(Mpa)和0.4%變形應力X2(Mpa),公式2中所示,表示伴隨彎曲之剛性變化程度之數值y2為1.5以上。
[公式1]y1=(X1/0.2)<800
[公式2]y2=(X1/0.2)/(X2/0.4)1.5
關於所述電解銅箔,根據熱處理前(未處理)0.2%變形時應力X3(Mpa),公式3中所示,表示剛性之數值y3優選為600以上且不足1000。
[公式3]600y3=(X3/0.2)<1000
關於所述電解銅箔,優選300℃×1小時熱處理後,常溫觀察之300μm見方中粒徑不足2μm之結晶粒個數為5,000個以上。
關於所述電解銅箔,優選粗糙面(M面)之表面粗糙度Rz不足3.0μm,且光澤面(S面)之表面粗糙度Rz不足3.0μm。
本發明之所述電解銅箔可適當用作配線板,尤其適用於撓性配線板。
本發明電解銅箔可提供一種如下所述之電解銅箔:於配線板之製造和加工生產線上容易操控,貼膜製程之熱處理後具有優異低反彈性,可支援電氣設備之小型化,且雙面均為低粗糙度,可抑制結晶粒組織過度粗大化,因此亦具有優異之精密圖案性。
1‧‧‧陽極
2‧‧‧陰極
3‧‧‧電解液
4‧‧‧未處理電解銅箔
5‧‧‧銅箔
6‧‧‧電子天平
7‧‧‧壓潰距離
圖1係表示鼓式制箔裝置之說明圖。
圖2係表示反彈性測量中測量器具之說明圖。
本發明電解銅箔之特徵在於,根據300℃×1小時熱處理後常溫測量之0.2%變形應力X1(Mpa),公式1中所示,表示剛性之數值y1不足800,並且,根據所述應力X1(Mpa)和0.4%變形應力X2(Mpa),公式2中所示,表示伴隨彎曲之剛性變化程度之數值y2為1.5以上。
[公式1]y1=(X1/0.2)<800
[公式2]y2=(X1/0.2)/(X2/0.4)1.5
數值y1不足800時,剛性小,因此可在較小負載下彎曲。而大於800時,剛性變大,因此難以在較小負載下彎曲。
數值y2代表伴隨彎曲之剛性變化程度,數值y2越大,則表示越容易由彎曲產生塑性變形,彎曲加工後回彈量越小。數值y2不足1.5時,難以由彎曲產生塑性變形,彎曲加工後回彈量增大。
另外,上述數值y2不足1.5時,雖然只要應力X1、應力X2小,則似乎低反彈性並無問題,但由於難以產生塑性變形,且彎曲加工後回彈量增大,因此無法獲得所需要之低反彈性。
本發明電解銅箔之特徵在於,根據熱處理前(未處理)0.2%變形時應力X3(Mpa),公式3中所示,表示剛性 之數值y3優選為600以上且不足1000。
[公式3]600y3=(X3/0.2)<1000
表示剛性之數值y3為600以上且不足1000時,剛性適度,可確保良好操控性。而數值y3不足600時,剛性過弱,在製造和加工生產線上容易產生皺褶,因此難以操控。此外,數值y3大於1000時,剛性過強,在製造和加工生產線上容易發生銅箔破裂,因此亦難以操控。
本發明電解銅箔之特徵在於,300℃×1小時熱處理後,常溫觀察之300μm見方中粒徑不足2μm之結晶粒個數為5,000個以上。
結晶粒個數為5,000個以上時,結晶組織精細,可確保良好之精密圖案性。
而300μm見方中粒徑不足2μm之結晶粒個數不足5,000個時,結晶粒組織粗大,會對精密圖案性產生不良影響。
本發明電解銅箔之特徵在於,M面之表面粗糙度Rz不足3.0μm,且S面之表面粗糙度Rz不足3.0μm。
Rz不足3.0μm時,表面凹凸較小,可確保良好之精密圖案性。
而Rz大於3.0μm時,表面凹凸大,會對精密圖案性產生不良影響。
以下,詳細說明本發明之一個實施方式。
通常,電解銅箔利用例如圖1所示之電解制箔裝置進行制箔。電解制箔裝置具備可旋轉之鼓狀陰極2(表面為 SUS或鈦製)、以及相對於該陰極2以同心圓狀配置之陽極1(鉛電極或被覆貴金屬氧化物之鈦電極),在向該制箔裝置供應電解液3之同時,將電流通過兩極之間,使銅在陰極2表面以規定厚度電解沉積,然後從陰極2表面剝取銅箔。此外,未處理(電解處理前)電解銅箔4中,與電解液3接觸之面為粗糙面(M面),與鼓狀陰極2接觸之面為光澤面(S面)。
另外,雖然以上說明乃針對採用鼓狀陰極2之制箔裝置,但亦可採用板狀陰極之制箔裝置製造銅箔。
利用圖1所示裝置製造電解銅箔時,使用硫酸銅電鍍液作為電解液3。硫酸銅電鍍液之硫酸濃度優選為20~150g/L,尤其優選為30~100g/L。硫酸濃度不足20g/L時,電流難以通過,因此實際操作困難,進而電鍍均勻性、附著性亦差。硫酸濃度超過150g/L時,銅溶解度會降低,因此將無法獲得足夠之銅濃度,實際操作困難。此外,亦會加快設備腐蝕。
銅濃度優選為40~150g/L,尤其優選為60~100g/L。銅濃度不足40g/L時,電解銅箔之製造中,難以確保可實際操作之電流密度。銅濃度高於150g/L則需要很高溫,並不實際。
硫酸銅電鍍液中,添加有機添加物和氯。硫酸銅電鍍浴中添加之有機添加物,係具有硫基之化合物以及高分子多糖類這兩種有機添加劑。具有硫基之化合物具有促進銅電解沉積之效果,高分子多糖類具有抑制銅電解沉積之效果。藉由適當發揮二者之促進和抑制效果,制箔過程中可促進銅在凹部電解沉積,並抑制銅在凸部電解沉積,從而最終獲得析出表面 平滑之效果。
此外,以最佳濃度添加2種有機添加劑,可發揮控制結晶組織之效果,由此,容易實施本發明之特徵,即以較小負載進行塑性變形,可獲得操控性優異、熱處理後結晶粒組織過度粗大化得以抑制、且低粗糙度之電解銅箔。
所添加之氯,具有類似觸媒之作用,可有效發揮上述2種有機添加劑之效果。
具有硫基之化合物,可選擇MPS-Na(3-硫基-1-丙烷磺酸鈉)或SPS-Na(聚二硫二丙烷磺酸鈉)中之任一者。在有機結構上,SPS係MPS之二聚體,其作為添加劑,可發揮同等效果,且所需濃度相同。
作為濃度,優選為0.25ppm以上7.5ppm以下,尤其優選為1.0ppm以上5.0ppm以下。不足0.25ppm時,難以發揮制箔過程中發生之促進在凹部電解沉積之效果,亦難以發揮本發明之特徵,即控制結晶組織之效果。此外,超過7.5ppm時,在凸部促進電解沉積之效果將過剩,容易產生局部異常電解沉積,難以製造正常外觀之銅箔,只會增加添加劑成本而無望改善物性。
高分子多糖類為HEC(羥乙基纖維素),其濃度優選為3.0ppm以上30ppm以下,尤其優選為10ppm以上20ppm以下。不足3.0ppm時,難以發揮在凸部抑制電解沉積之效果,亦難以發揮本發明之特徵,即控制結晶組織之效果。此外,超過30ppm時,高分子多糖類特有之效果,即發泡會過多,導致銅離子供應不足,難以正常製造銅箔,並使電解液中有機物 增加,造成「粗化電鍍」。
電解液中,添加氯。氯濃度優選為1ppm以上20ppm以下,尤其優選為5ppm以上15ppm以下。氯具有類似觸媒之作用,可有效發揮上述2種有機添加劑之效果。氯濃度不足1ppm時,不僅難以發揮上述觸媒作用,難以顯現有機添加劑之效果,而且由於濃度非常低而難以管理控制,並不實際。此外,超過20ppm時,氯對有機添加劑之觸媒作用、以及氯本身對電解沉積之影響較大,因此本發明之特徵,即利用添加劑控制結晶組織之效果亦難以發揮。
制箔之電流密度優選為20~200A/dm2 ,尤其優選為30~120A/dm2 。電流密度不足20A/dm2 時,製造電解銅箔時生產效率非常低,並不實際。電流密度高於200A/dm2 則需要很高銅濃度以及高溫、高流速,會對電解銅箔製造設備造成很大負擔,並不實際。
電解浴溫度優選為25~80℃,尤其優選為30~70℃。浴溫不足25℃時,製造電解銅箔時難以確保足夠之銅濃度以及電流密度,並不實際。此外,高於80℃則在操作上及設備上非常困難,並不實際。
上述電解條件可根據各自範圍,在銅電解沉積及粗化電鍍等方面不會出現問題之條件下進行適當調整。
電解銅箔剛製造好之後,表面粗糙度會複製陰極2表面之粗糙度,因此優選使用其表面粗糙度Rz為0.1~3.0μm之陰極。藉由使用這種陰極,電解銅箔剛製造好之後,S面之表面粗糙度為陰極表面之複製,因此可使S面之表面粗糙度 Rz成為0.1~3.0μm。電解銅箔S面之表面粗糙度Rz不足0.1μm,即為陰極之表面粗糙度Rz不足0.1μm,而考慮到現有研磨技術等,難以實現較0.1μm更平滑,且不適合量產製造。此外,S面粗糙度Rz高於3.0μm時,精密圖案性會降低,無法獲得本發明需要之特性。
電解銅箔M面之表面粗糙度Rz優選為0.05~3.0μm。要將表面粗糙度Rz製成不足0.05μm,即使進行光亮電鍍亦非常困難,實際上近乎無法製造。此外,M面之表面粗糙度Rz高於3.0μm時,精密圖案性會降低,無法獲得本發明需要之特性。S面及M面粗糙度Rz不足1.5μm則更好。
此外,上述電解銅箔之厚度優選為3μm~210μm。厚度不足3μm之銅箔在操控技術等方面之製造條件嚴格,並不實際。根據目前回路基板之使用狀況,厚度上限約為210μm。這是因為厚度高於210μm之電解銅箔難以想像可用作配線板用銅箔,並且使用電解銅箔之成本優勢亦不復存在。
本發明中,為提高精密圖案性,優選將箔厚變薄為18μm以下,優選為12μm以下。
以下,根據實施例對本發明進行說明,但本發明並非限定於此。
(1)制箔 實施例1~8、比較例1~6
關於實施例1~8、比較例1~6,(a)使表1所示組成之硫酸銅(CuSO4 )電鍍液通過活性碳過濾器進行清洗處理,再添加同樣由表1所示之添加劑,形成規定濃度後,(b)以表 1所示電流密度,利用圖1所示之旋轉鼓式制箔裝置進行電解制箔,製成厚度12μm之電解銅箔。另外,制箔前已用研磨布對鼓表面進行過研磨處理。此時,實施例1~7及比較例1~5使用#1500研磨布,實施例8及比較例6使用#800研磨布進行研磨。
比較例7參考專利文獻4(日本專利第4712759號公報)之實施例6(MPS比率3、PBF比率15、HEC比率4),製成厚度12μm之電解銅箔。
比較例8參考專利文獻5(日本專利第4827952號公報)之實施例4(硫酸銅電鍍液、銅70g/l、硫酸50g/l),製成厚度12μm之電解銅箔。
(1)測量和試驗用樣品之製造
將製成之各實施例、各比較例之未處理電解銅箔分割為6份樣品(樣品1~6),用於以下測量和試驗。
樣品1
首先,使用樣品1,在未處理(即熱處理前)之狀態下進行拉伸試驗,測量0.2%變形時應力。
樣品2、3
使用兩份樣品,在氮氣環境中進行300℃×1小時熱處理後,使用一樣品2進行拉伸試驗,常溫測量0.2%變形時應力與0.4%變形時應力。使用剩下之另一樣品3,進行反彈性測量。
樣品4
使用樣品4,在進行300℃×1小時熱處理後,常溫下藉由EBSD測量,計算結晶粒徑之分佈。
樣品5
使用樣品5,進行表面粗糙度之測量。
樣品6
使用樣品6,進行精密圖案性之評估。
各測量和試驗之具體內容如下所述。
(2)拉伸試驗
將樣品1裁切為長6英寸×寬0.5英寸之試驗片,利用拉伸試驗機,測量0.2%變形時應力。另外,拉伸速度為50mm/min。
將樣品2裁切為長6英寸×寬0.5英寸之試驗片, 利用拉伸試驗機,測量0.2%變形時應力與0.4%變形時應力。另外,拉伸速度為50mm/min。
另外,顧名思義,常溫下0.2%變形時應力係指常溫下變形0.2%時所顯示之應力值,0.4%變形時應力亦同。測量結果如表2所示。
(3)反彈性測量
利用圖2所示裝置,進行反彈性測量。將形成為試驗片之銅箔5卷成線圈狀加以設置後,進行按壓,直至壓潰距離7成為指定距離,再將電子天平6測量之負載作為反彈負載加以測量,評估反彈性。
具體而言,將樣品3裁切成長40mm×寬15mm之試驗片,卷成長10mm之線圈(即線圈圓周10mm)後,按下述條件進行反彈性測量。
線圈長度:10mm
壓潰距離:1mm、3mm
測量時間:壓潰後30秒後
測量方法:將電子天平測量之負載作為反彈負載加以測量
反彈性測量中,針對「小負載下彎曲容易度」,將壓潰距離3mm及1mm之反彈負載不足25gf之樣品評估為○(合格),將25gf以上之樣品評估為×(不合格)。
進而,針對「塑性變形容易度」,將(壓潰距離1mm之反彈負載)÷(壓潰距離3mm之反彈負載)之數值不足1.05之樣品評估為○(合格),將1.05以上之樣品評估為×(不合格)。該數值小,表示壓潰距離3mm與進一步壓潰後距離1mm之反 彈負載之間差異較小。即,數值越小,則較之變形量與反彈負載成正比之彈性區域內之變形,主要為塑性區域內之變形,彎曲加工後回彈量越少。
測量結果如表2所示。
(4)藉由EBSD測量,計算粒徑不足2μm之結晶粒個數
用藥品對樣品4之M面表面進行蝕刻處理後,將其作為測量面,在視野300μm見方、步長0.5μm之測量條件下,計算粒徑不足2μm之結晶粒個數。另外,分析和計算時,使用TSL公司製造之分析軟體「OIM」。
關於結晶粒之個數,乃將5°以上之偏移定義為晶粒邊界,將面積等同於各結晶粒面積之圓的直徑計算為結晶粒徑。測量結果如表3所示。
(5)表面粗糙度測量
使用樣品5,以接觸式表面粗糙度測量計對表面粗糙度Rz進行測量。
表面粗糙度以JIS-B-0601所規定之Rz(10點平均粗糙度)表示。基準長度為0.8mm。使用本測量計,可由一次測量獲得Ra、Ry、Rz三個測量值。本發明中,採用Rz作為表面粗糙度。測量結果如表3所示。
(6)精密圖案性評估
使用樣品6,進行精密圖案性評估。以熱壓之方式,在300℃×1小時條件下將M面一側壓接於聚醯亞胺薄膜上,然後以L/S(Line and Space)=25μm/25μm之方式對S面一側進行掩模,並利用氯化銅溶液進行蝕刻,形成回路圖案,以此進行評估。
評估方法為,利用顯微鏡從正上方對回路圖案進行觀察,在100μm回路長度下,對回路寬度之上限與下限之差進行測量。回路寬度上限與下限之差不足1μm則判斷為◎ (優秀),不足3μm則判斷為○(合格),這些以外則判斷為×(不合格)。
結果如表3所示。
由表2可明確,實施例1~8中,公式1中所示,表示剛性之數值y1不足800,以較小負載便可彎曲。
進而,實施例1~8中,公式2中所示,表示伴隨彎曲之剛性變化程度之數值y2為1.5以上,容易因彎曲而產生塑性變形。
實際上,在反彈性測量中,實施例1~8之「小負載下彎曲容易度」與「塑性變形容易度」評估均為合格。
此外,實施例1~6及8中,公式3中所示,表示剛性之數值y3為600以上且不足1000,剛性不過強,在製造和加工生產線上容易操控。
在CCL製造和加工生產線上,除了將未處理銅箔與基板疊層後進行加熱處理之製造方法,亦可設想先對銅箔進行加熱處理,然後再進入製造和加工生產線之製造方法。
於後者之情形下,雖然未處理銅箔階段中表示剛性之數值y3為1000以上,但只要表示300℃×1小時熱處理後剛性之數值y1不足1000,亦容易操控。例如,實施例7中,雖然表示剛性之數值y3在1000以上,但只要在進入製造和加工生產線之前實施300℃×1小時熱處理,則數值y1會不足1000,因此能夠有效使用。
此外,根據不同配線板,加熱條件亦可能低於300℃。此情形下,如實施例6所示,即使為300℃×1小時熱處理後數值y1不足600、剛性可能過小之銅箔,亦可利用加熱條件而提升至600以上,因此能夠有效使用。
由表2可明確,比較例3、4、7中,公式1中所示,表示剛性之數值y1為800以上,因此難以較小負載而彎曲。進而,比較例1~8中,公式2中所示,表示伴隨彎曲之剛性變化程度之數值y2不足1.5,因此不易因彎曲而產生塑性變形。
實際上,在反彈性測量中,比較例3、4、7之「小負載下彎曲容易度」不合格,比較例1~8之「塑性變形容易度」評估不合格。
此外,比較例1、2及5、6中,表示剛性之數值y3為1000以上,因此剛性過強,於製造和加工生產線上容易發生銅箔破裂,故而操控困難。
由表3可明確,實施例1~5及7中,300℃×1小時熱處理後,常溫測量之300μm見方中粒徑不足2μm之結晶粒個數為5,000個以上,因此由熱處理造成之結晶粒組織過度粗大化得以抑制,表面粗糙度亦不足3.0μm,從而精密圖案性優異。
此外,實施例6中,雖然表面粗糙度不足3.0μm,但300℃×1小時熱處理後常溫測量之粒徑不足2μm之結晶粒個數不足5,000個,因此貼膜製程等過程中加熱處理在300℃左右時無法很好利用。然而,由於其具有優異低反彈性,因此可適用於加熱處理大幅低於300℃之產品。
此外,實施例8中,雖然300℃×1小時熱處理後常溫測量之粒徑不足2μm之結晶粒個數與實施例2同等,但兩面之表面粗糙度均為3.0μm以上,凹凸明顯,因此精密圖案性較差。然而,由於其具有優異低反彈性,因此可有效用於無需精密回路之配線板。
由表3可明確,比較例1、2中,雖然300℃×1小時熱處理後,常溫測量之粒徑不足2μm之結晶粒個數為5,000個以上,但M面之表面粗糙度為3.0μm以上,凹凸明顯,因此精密圖案性較差。
此外,比較例5中,雖然表面粗糙度不足3.0μm,但300℃×1小時熱處理後,常溫測量之粒徑不足2μm之結晶 粒個數不足5,000個,結晶粒組織過度粗大,因此會對精密圖案性造成不良影響。
進而,比較例6中,表面粗糙度為3.0μm以上,凹凸明顯,且300℃×1小時熱處理後,常溫測量之粒徑不足2μm之結晶粒個數亦不足5,000個,結晶粒組織過度粗大,因此精密圖案性非常差。
由本實施例之結果可明確,本發明電解銅箔可提供一種如下所述之用於撓性配線板之電解銅箔:於製造和加工生產線上容易操控,在貼膜製程(與基板之疊層製程)之熱處理中可發揮低反彈性,可支援電氣設備之小型化,且可抑制結晶粒組織之過度粗大化,同時還具有優異之精密圖案性。
此外,本發明電解銅箔具有優異之精密圖案性,因此當然亦可適用於不要求撓性之配線板。
本發明電解銅箔可利用硫酸酸性銅電解液進行制箔,所述電解液於0.25ppm以上7.5ppm以下之濃度範圍內添加MPS-Na或SPS-Na作為具有硫基之化合物,於3.0ppm以上30ppm以下之濃度範圍內添加HEC作為高分子多糖類,並於1ppm以上20ppm以下之濃度範圍內添加氯離子。
此外,若對本發明電解銅箔進行防銹處理等表面處理後,直接與薄膜基材疊層,則可具有優異之表面平滑性,因此亦可適用於高頻用撓性配線板。此外,亦可在一面上設置粗化處理層,以便藉由錨定效果改善密合性。另外,若能實現目標性能,則粗化處理並非必需之處理。
【產業上之可利用性】
本發明電解銅箔利用表面之平滑性,亦可有效用作高頻用配線板。由於其具有低反彈性,因此可作為需要該特性之高頻配線板而發揮作用。
此外,憑藉其得以兼顧表面平滑性、「小負載下彎曲容易度」、以及「塑性變形容易度」之特殊特性,除了配線板,還可作為各種材料所用之銅箔而得以提供。

Claims (7)

  1. 一種電解銅箔,其中根據300℃×1小時熱處理後常溫測量之0.2%變形應力X1(Mpa),公式1中所示,表示剛性之數值y1不足800,並且根據所述應力X1(Mpa)和0.4%變形應力X2(Mpa),公式2中所示,表示伴隨彎曲之剛性變化程度之數值y2為1.5以上:[公式1]y1=(X1/0.2)[公式2]y2=(X1/0.2)/(X2/0.4)。
  2. 如申請專利範圍第1項所述之電解銅箔,其中根據熱處理前0.2%變形應力X3(Mpa),公式3中所示,表示剛性之數值y3為600以上且不足1000:
  3. 如申請專利範圍第1或2項所述之電解銅箔,其中300℃×1小時熱處理後,常溫觀察之300μm見方中粒徑不足2μm之結晶粒個數為5,000個以上。
  4. 如申請專利範圍第1或2項所述之電解銅箔,其中該電解銅箔的粗糙面之表面粗糙度Rz不足3.0μm,且該電解銅箔的光澤面之表面粗糙度Rz不足3.0μm。
  5. 如申請專利範圍第3項所述之電解銅箔,其中該電解銅箔的粗糙面之表面粗糙度Rz不足3.0μm,且該電解銅箔的光澤面之表面粗糙度Rz不足3.0μm。
  6. 一種配線板,使用申請專利範圍第1至5項中任一項所述之電解銅箔而製成。
  7. 一種撓性配線板,使用申請專利範圍第1至5項中任一項所述之電解銅箔而製成。
TW102148620A 2012-12-27 2013-12-27 A low-reactivity electrolytic copper foil, a wiring board using the electrolytic copper foil, and a flexible wiring board TWI498457B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012284056 2012-12-27

Publications (2)

Publication Number Publication Date
TW201439379A TW201439379A (zh) 2014-10-16
TWI498457B true TWI498457B (zh) 2015-09-01

Family

ID=51021307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148620A TWI498457B (zh) 2012-12-27 2013-12-27 A low-reactivity electrolytic copper foil, a wiring board using the electrolytic copper foil, and a flexible wiring board

Country Status (5)

Country Link
JP (1) JP5607862B1 (zh)
KR (1) KR20150039711A (zh)
CN (1) CN104321469A (zh)
TW (1) TWI498457B (zh)
WO (1) WO2014104233A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3309278B1 (en) * 2015-09-05 2020-01-29 UACJ Corporation Method for manufacturing electrolytic aluminum foil
KR102669501B1 (ko) 2016-08-23 2024-05-24 에스케이넥실리스 주식회사 전해동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
JP7045840B2 (ja) * 2017-12-08 2022-04-01 日鉄工材株式会社 金属箔製造装置及び電極板取付体
KR20220101685A (ko) * 2020-01-30 2022-07-19 미쓰이금속광업주식회사 전해 구리박
JP6882570B2 (ja) * 2020-03-30 2021-06-02 福田金属箔粉工業株式会社 プリント配線板用電解銅箔及び該電解銅箔を用いた銅張積層板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200902772A (en) * 2007-04-20 2009-01-16 Nippon Mining Co Electrolytic copper foil for lithium rechargeable battery and process for producing the copper foil
US20090166066A1 (en) * 2007-12-27 2009-07-02 Hitachi Cable, Ltd. Copper foil
TW201217157A (en) * 2010-07-15 2012-05-01 Jx Nippon Mining & Metals Corp Copper foil complex
TW201246675A (en) * 2011-03-30 2012-11-16 Jx Nippon Mining & Metals Corp Electrolytic copper foil for secondary battery anode collector and method for producing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313277B2 (ja) * 1995-09-22 2002-08-12 古河サーキットフォイル株式会社 ファインパターン用電解銅箔とその製造方法
JP4273309B2 (ja) * 2003-05-14 2009-06-03 福田金属箔粉工業株式会社 低粗面電解銅箔及びその製造方法
TWI414638B (zh) * 2006-06-07 2013-11-11 Furukawa Electric Co Ltd A method for manufacturing a surface-treated electrolytic copper foil, and a circuit board
JP4712759B2 (ja) * 2006-06-07 2011-06-29 古河電気工業株式会社 表面処理電解銅箔及びその製造方法、並びに回路基板
CN103649377B (zh) * 2011-06-28 2016-05-11 古河电气工业株式会社 电解铜箔、使用该电解铜箔的线路板及可挠性线路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200902772A (en) * 2007-04-20 2009-01-16 Nippon Mining Co Electrolytic copper foil for lithium rechargeable battery and process for producing the copper foil
US20090166066A1 (en) * 2007-12-27 2009-07-02 Hitachi Cable, Ltd. Copper foil
TW201217157A (en) * 2010-07-15 2012-05-01 Jx Nippon Mining & Metals Corp Copper foil complex
TW201246675A (en) * 2011-03-30 2012-11-16 Jx Nippon Mining & Metals Corp Electrolytic copper foil for secondary battery anode collector and method for producing same

Also Published As

Publication number Publication date
KR20150039711A (ko) 2015-04-13
TW201439379A (zh) 2014-10-16
JP5607862B1 (ja) 2014-10-15
JPWO2014104233A1 (ja) 2017-01-19
CN104321469A (zh) 2015-01-28
WO2014104233A1 (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
JP5391366B2 (ja) 電解銅箔、該電解銅箔を使用した配線板及びフレキシブル配線板
TWI498457B (zh) A low-reactivity electrolytic copper foil, a wiring board using the electrolytic copper foil, and a flexible wiring board
JP5255229B2 (ja) 電解銅箔、その電解銅箔を用いた表面処理銅箔及びその表面処理銅箔を用いた銅張積層板並びにその電解銅箔の製造方法
US9060431B2 (en) Liquid crystal polymer copper-clad laminate and copper foil used for said laminate
WO2007125994A1 (ja) 電解銅箔、その電解銅箔を用いた表面処理銅箔及びその表面処理銅箔を用いた銅張積層板並びにその電解銅箔の製造方法
KR20040073376A (ko) 미세 패턴 프린트 배선용 동박과 그 제조방법
JP2010236058A (ja) 粗化処理銅箔、粗化処理銅箔の製造方法及び銅張積層板
EP2444530A1 (en) Copper foil and a method for producing same
KR20190049818A (ko) 구리박 및 이것을 갖는 동장 적층판
JP2006152420A (ja) 電解銅箔及びその製造方法
JP5399474B2 (ja) 電気抵抗膜付き金属箔及びその製造方法
TW201937002A (zh) 電解銅箔、以及使用該電解銅箔之鋰離子二次電池用負極、鋰離子二次電池、覆銅積層板及印刷電路板
JP2008127618A (ja) 交流給電による銅箔の表面処理方法
JP2009149977A (ja) 表面処理銅箔及びその表面処理方法、並びに積層回路基板
JP2013095972A (ja) 電解銅箔、該電解銅箔を使用した配線板及び電池
JP5728118B1 (ja) 表面処理銅箔、該表面処理銅箔の製造方法、および該表面処理銅箔を用いた銅張積層板
KR20140072409A (ko) 세미 애디티브 연성 구리 박막 적층 필름 및 그 제조 방법
KR20180125176A (ko) 균일화된 구리 결정 구조의 세미 애디티브 연성 구리박막 적층필름 및 그 제조방법
JP2011091114A (ja) 配線回路基板およびその製法
JP2017066528A (ja) 微細回路基板用表面処理銅箔及びその製造方法
TW201638346A (zh) 印刷配線板用電解銅箔及使用該電解銅箔的覆銅層壓板
JP2016184699A (ja) 回路基板およびその製造方法
JP4471795B2 (ja) 電解銅箔の製造方法およびプリント配線板
TW201714742A (zh) 表面處理銅箔及其製造方法
TW201600326A (zh) 厚銅箔結構