JP2016184699A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP2016184699A
JP2016184699A JP2015064912A JP2015064912A JP2016184699A JP 2016184699 A JP2016184699 A JP 2016184699A JP 2015064912 A JP2015064912 A JP 2015064912A JP 2015064912 A JP2015064912 A JP 2015064912A JP 2016184699 A JP2016184699 A JP 2016184699A
Authority
JP
Japan
Prior art keywords
seed layer
circuit board
plating film
crystal
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015064912A
Other languages
English (en)
Inventor
良子 川島
Ryoko Kawashima
良子 川島
上村 卓
Taku Kamimura
卓 上村
万里 曽我部
Mari Sogabe
万里 曽我部
宏介 三浦
Kosuke Miura
宏介 三浦
上田 宏
Hiroshi Ueda
上田  宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Sumitomo Electric Printed Circuits Inc
Original Assignee
Sumitomo Electric Industries Ltd
Sumitomo Electric Printed Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Sumitomo Electric Printed Circuits Inc filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015064912A priority Critical patent/JP2016184699A/ja
Publication of JP2016184699A publication Critical patent/JP2016184699A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】耐屈曲性が高い回路基板を提供する。
【解決手段】回路基板は、絶縁性の基板と、前記基板の少なくとも一方の表面に形成されたシード層と、前記シード層の表面に形成され、かつ結晶粒子を含むめっき被膜とを備える。前記シード層の厚みは1μm未満である。前記回路基板の厚み方向の断面を、双晶を1つの結晶とみなして電子線後方散乱回折法による結晶解析したとき、前記基板の前記表面からの距離が1μm〜2μmの範囲にある前記めっき被膜の領域において幅100μm当たりに含まれる粒界の長さの合計の平均が15μm以下である。
【選択図】図1

Description

本発明は、シード層の表面に形成されためっき被膜を含む回路基板およびその製造方法に関する。
フレキシブルプリント基板(FPC:Flexible printed circuit board)などの回路基板は、絶縁性の基板と、基板上に形成されためっき被膜などの導電層とを備える。基板とめっき被膜との間には、接着剤層、またはめっき被膜の下地層もしくはシード層などが形成されている。
特許文献1では、回路基板の耐折性を向上する観点から、銅めっき層を多層構造とし、双晶粒径を5μm未満としている。銅めっき層は、シード層またはこれと銅薄膜層を下地層として、その上に形成されている。特許文献1では、シード層および銅薄膜層をスパッタリングにより形成している。
特許文献2では、回路基板のめっき層を薄くする観点から、絶縁性の基板と、めっき層との間に、導電性粒子を含む導電性インクの塗布層を形成している。
特開2011−14848号公報 特開2010−272837号公報
特許文献1のようにスパッタリングで形成された下地層では、結晶粒径が不均一になり易く、結晶粒子の配向も生じ易い。このような下地層上にめっき被膜を形成すると、めっき被膜の結晶粒子の成長の程度が不均一となり、結晶粒子の粒径のばらつきが大きくなる。
特許文献2のような導電性インクの塗布層では、スパッタリングの場合のような粒子の配向は生じ難い。しかし、塗布層中に空隙割合が多くなるなど、導電剤粒子を均一に分布させ難い。そのため、塗布層上にめっき被膜を形成した場合に、めっき被膜の結晶粒子の成長の程度が不均一となり、結晶粒子の粒径のばらつきが大きくなる。
上記のいずれの場合にしても、めっき被膜の結晶粒子の粒径が不均一となることで、めっき被膜におけるひずみが大きくなる。そして、ひずみを起点としてクラックが進展し易くなるため、回路基板の耐屈曲性が低下する。
本発明の目的は、回路基板の耐屈曲性を高めることである。
本発明の一局面は、絶縁性の基板と、前記基板の少なくとも一方の表面に形成されたシード層と、前記シード層の表面に形成されためっき被膜とを備える回路基板であって、
前記シード層の厚みは、1μm未満であり、
前記回路基板の厚み方向の断面を、双晶を1つの結晶とみなして電子線後方散乱回折法(EBSD:Electron Backscatter Difraction)により結晶解析したとき、前記基板の前記表面からの距離が1μm〜2μmの範囲にある前記めっき被膜の領域において、幅100μm当たりに含まれる結晶粒子の粒界の長さの合計の平均が15μm以下である、回路基板に関する。
本発明の他の一局面は、金属粒子を含むインクを調製する第1工程と、
絶縁性の基板の少なくとも一方の表面に、前記インクを塗布し、熱処理することにより、シード層を形成する第2工程と、
前記シード層の表面にめっき被膜を形成する第3工程と、を含み、
前記第1工程は、
前記金属粒子、分散剤、および分散媒を含む混合物を調製する工程A、および
前記混合物と、バインダとを混合する工程Bを含み、
前記金属粒子の平均粒径D50は、1nm〜500nmである、回路基板の製造方法に関する。
本発明によれば、めっき被膜の結晶粒子の粒径のばらつきが大きくなるのを抑制でき、ひずみが抑制され、これにより、クラックの発生を抑制することができる。よって、耐屈曲性の高い回路基板(特に、FPC)が得られる。
本発明の一実施形態に係る回路基板を模式的に示す縦断面図である。 実施例1の回路基板の断面(非摺動部)について双晶を1つの結晶とみなして測定したEBSDのGrainマップである。 比較例1の回路基板の断面(非摺動部)について双晶を1つの結晶とみなして測定したEBSDのGrainマップである。
[発明の実施形態の説明]
最初に、本発明の実施形態の内容を列記して説明する。
(1)本発明の実施形態に係る回路基板は、絶縁性の基板と、基板の少なくとも一方の表面に形成されたシード層と、シード層の表面に形成されためっき被膜とを備える。ここで、シード層の厚みは、1μm未満である。回路基板の厚み方向の断面を、双晶を1つの結晶とみなしてEBSDにより結晶解析したとき、基板の上記表面からの距離が1μm〜2μmの範囲にあるめっき被膜の領域において、幅100μm当たりに含まれる粒界の長さの合計の平均が15μm以下である。
回路基板における粒子(めっき被膜の結晶粒子、シード層に含まれる導電剤粒子(結晶粒子または金属粒子など)など)の粒径や結晶粒子間に存在する粒界の長さは、EBSDによる結晶解析などを利用して測定できる。EBSDなどの結晶解析では、通常、結晶方位が5°以上異なる測定点の間に結晶粒界が存在するとみなされる。そのため、EBSDでは、通常、双晶は異なる2つの結晶粒子とみなされてしまい、結晶粒子の粒径のばらつきが分かり難い。しかし、双晶粒界は、通常、不純物析出などが少なく、機械特性への影響が少ない種類の粒界である。よって、双晶を1つの結晶とみなして結晶解析を行うと、めっき被膜の歪みに関連する粒界分布(つまり、双晶粒界を排除した場合の粒径分布)を明確とすることができる。こうして得た粒径分布のばらつきは、シード層に含まれる導電剤粒子の分布状態に大きく影響され、この分布状態をできるだけ均一にすることが、めっき被膜のひずみを抑制して回路基板の耐屈曲性を高める上で重要である。
シード層に含まれる導電剤粒子の粒径が不均一であったり、および/またはひずみなどによりシード層が配向性を有したりする場合、シード層の表面に形成されるめっき被膜の結晶粒子の成長の程度が不均一となる。そのため、このようなめっき被膜では、結晶粒子の粒径のばらつきが大きくなるため、粒界付近でひずみが生じ易くなり、クラックを引き起こし易くなる。結晶粒子の粒径のばらつきは、めっき被膜のシード層側領域で顕著になる。
上記の実施形態では、回路基板の厚み方向の断面を、双晶を1つの結晶とみなしてEBSDにより結晶解析したとき、絶縁性の基板の表面からの距離が1μm〜2μmの範囲にあるめっき被膜の領域(以下、シード層側領域とも言う)において、幅100μm当たりに含まれる粒界の長さの合計の平均が小さい。つまり、シード層側領域において、粒径が小さな結晶粒子の割合が少なく、比較的粒径が大きな結晶粒子が多い。そのため、ひずみの発生を低減することができ、クラックが進展し難くなる。よって、回路基板の耐屈曲性を高めることができる。
なお、回路基板において、めっき被膜は、シード層とともに、通常、所定のパターンに形成される。粒界の長さの合計の平均は、所定の幅(例えば、100μm)を有する範囲のシード層側領域(一部のシード層側領域)について粒界の長さを求めて合計し、同様の計算を任意に選択した複数箇所(例えば、10箇所)の範囲について行い、これらの計算値から幅100μm当たりの平均値として算出できる。幅とは、回路基板の表面(または主面)と平行な方向における距離である。
(2)めっき被膜のシード層側領域の断面において、上記の粒界の長さの合計の平均は、8μm以下であることが好ましい。この場合、ひずみを抑制する効果をさらに高めることができる。
(3)好ましい実施形態では、個数基準で、シード層に含まれる結晶粒子の60%以上が、1〜500nmの粒径を有する。このように、シード層に含まれる結晶粒子の大部分が、上記のように粒径が小さな結晶粒子(ナノ結晶粒子)であることで、めっき被膜における結晶粒子の粒径のばらつきをさらに小さくすることができる。
なお、シード層における結晶粒子の粒径は、例えば、回路基板(具体的にはシード層)の断面について、双晶を1つの結晶として解析したEBSD解析図(Grainマップなど)において、結晶粒子と同じ面積を有する相当円の直径として算出してもよい。ナノ結晶粒子の割合は、任意に選択したシード層の所定の領域(シード層の一部)について算出してもよい。また、複数の箇所(例えば、10箇所)についてナノ結晶粒子の割合を算出し、平均化してもよい。
(4)シード層は、金属粒子を含むインクを用いて形成された被膜であり、金属粒子の平均粒径(D50)は、1nm〜500nmであることが好ましい。このようなインクを用いた被膜では、スパッタリングにより形成されるシード層とは異なり、ひずみが小さく、配向性が低い。そのため、シード層上にめっき被膜を形成しても、めっき被膜のひずみがより生じ難い。
なお、平均粒径(D50)は、レーザー回折式粒度分布測定装置などにより測定される体積基準の粒度分布におけるメディアン径である。
(5)基板は、耐熱性樹脂を含むことが好ましい。また、(6)基板は、ポリイミド樹脂を含むフィルムであってもよい。このような基板は、フレキシブルであるため、クラックを抑制する必要性が大きい。また、耐熱性が高いため、はんだ付けする際にも劣化し難い。
本発明の他の実施形態は、(7)金属粒子を含むインクを調製する第1工程と、絶縁性の基板の少なくとも一方の表面に、インクを塗布し、熱処理することにより、シード層を形成する第2工程と、シード層の表面にめっき被膜を形成する第3工程と、を含む回路基板の製造方法に関する。ここで、第1工程は、金属粒子、分散剤、および分散媒を含む混合物を調製する工程A、および混合物と、バインダとを混合する工程Bを含み、金属粒子の平均粒径D50は、1nm〜500nmである。シード層を形成するインクを、工程Aおよび工程Bにより調製することで、インク中に金属粒子をより均一に分散させることができる。そのため、ひずみが抑制され、配向性が低いシード層が得られる。よって、めっき被膜の結晶粒子の粒径が均一となり易く、めっき被膜のひずみが抑制される。その結果、耐屈曲性が高い回路基板を得ることができる。
(8)分散剤は、カチオン性であり、バインダは、非イオン性のポリマーバインダであることが好ましい。このような分散剤およびバインダを、それぞれ工程Aおよび工程Bで用いることで、インク中に金属粒子をさらに分散させ易くなり、シード層、ひいてはめっき被膜におけるひずみの発生をさらに抑制し易くなる。なお、カチオン性の分散剤とは、カチオン性基を有するか、もしくは解離によりカチオン性基を生成する分散剤のことである。
(9)好ましい実施形態では、分散剤の量は、金属粒子100体積部に対して、5体積部〜20体積部であり、バインダの量は、金属粒子100体積部に対して、8体積部〜25体積部である。分散剤およびバインダの量をこのような範囲とすることで、金属粒子の分散性をさらに高め易くなる。
[発明の実施形態の詳細]
本発明の実施形態に係る回路基板およびその製造方法について、適宜図面を参照しつつ以下により具体的に説明する。なお、本発明はこれらの例示に限定されるものではなく、添付の特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
(回路基板)
回路基板は、絶縁性の基板と、基板の少なくとも一方の表面に形成されたシード層と、シード層の表面に形成されためっき被膜とを備える。回路基板は、片面基板および両面基板のいずれであってもよい。
(基板)
絶縁性の基板としては、回路基板用途で使用される公知の基板(リジッド基板、フレキシブル基板、またはこれらの組み合わせ(リジッドフレキシブル基板)など)が使用できる。リジッド基板としては、例えば、紙フェノール基板、紙エポキシ基板、ガラスコンポジット基板、ガラスエポキシ基板、テフロン(登録商標)基板、セラミックス基板、ガラス基板などが挙げられる。フレキシブル基板としては、ポリマー(絶縁性ポリマーなど)を含むフィルム(またはシート)が例示できる。
基板を構成するポリマーとしては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレートなどのポリエステル(芳香族ポリエステルなど)などの他、ポリイミド樹脂(ポリイミド、ポリアミドイミド、ポリエーテルイミドなど)、ポリアミド樹脂(芳香族ポリアミドなど)などの耐熱性樹脂が挙げられる。はんだ付けが求められる用途などでは、耐熱性樹脂を含むフィルムを基板として用いることが好ましい。中でも、ポリイミド樹脂を含むフィルムは耐熱性が高く、基板として用いるのに適している。
基板の厚みは、用途および材質に応じて適宜選択できる。フィルム基板の厚みは、例えば、10μm〜100μm、好ましくは10μm〜50μmである。
(シード層)
シード層は、めっき被膜の下地となる層である。シード層は、基板の一方の表面(または主面)に形成してもよく、両方の表面(または主面)に形成してもよい。また、シード層は、単層構造であってもよく、組成が異なる複数の層を有する多層構造であってもよい。
シード層は、金属の結晶粒子で構成されている。結晶粒子を構成する金属としては、遷移金属(Cu、Ag、Au、Pt、Pd、Ru、Ni、Fe、Co、および/またはTiなど)、および典型金属(In、および/またはSnなど)からなる群より選択される少なくとも一種が挙げられる。結晶粒子は、これらの金属を含む合金の結晶粒子であってもよい。結晶粒子を構成する金属のうち、銅または銅合金などが好ましい。シード層は、1種の結晶粒子を含んでもよく、組成(金属の種類および/または合金組成など)および/または粒径の異なる複数種の結晶粒子を含んでもよい。
めっき被膜における結晶粒子の粒径が不均一になることを抑制するため、シード層における結晶粒子の粒径は小さいことが好ましく、結晶粒子がナノサイズの粒径を有するナノ結晶粒子を含むことが好ましい。ナノ結晶粒子の粒径は、1nm〜500nmであることが好ましく、10nm〜200nmまたは30nm〜120nmであることがさらに好ましい。なお、結晶粒子の粒径は、上述のように、シード層についてのEBSDによる結晶解析で、双晶を1つの結晶とみなして測定することができる。
シード層に含まれる結晶粒子全体に占めるナノ結晶粒子の比率はできるだけ大きいことが好ましく、例えば、ナノ結晶粒子が、個数基準で、結晶粒子の60%以上(または60%〜100%)であることが好ましく、70%以上(または70%〜100%)または80%以上(または80%〜100%)であることがさらに好ましい。シード層に含まれる結晶粒子の全てが上記のような粒径を有するナノ結晶粒子であってもよい。ナノ結晶粒子の比率は、シード層についてのEBSDによる結晶解析で、双晶を1つの結晶とみなして求めた金属粒子の粒度分布から求めることができる。粒度分布は、例えば、シード層の複数の箇所(例えば、10箇所)の所定の領域について粒度分布を求め、平均化することにより求めてもよい。
めっき被膜のシード層側領域における粒界の長さの合計の平均が上記の範囲となる限り、シード層の形成方法は特に制限されず、公知の方法が採用できる。ただし、スパッタリングでシード層を形成すると、めっき被膜のシード側領域における小粒子の割合が多くなり、粒界の長さが長くなり易い。そのため、スパッタリング以外の方法でシード層を形成することが好ましい。
シード層は、金属粒子を含むインクを用いて形成される被膜であってもよい。このような被膜では、金属粒子が配向し難いため、ひずみが生じにくい。ただし、インクを用いてシード層を形成する場合には、金属粒子をインク中により均一に分散させることが重要となる。より均一に分散された金属粒子を含むインクを用いることで、金属粒子が高い分散性で分散したシード層が得られ、めっき被膜におけるひずみを抑制することができる。
インクに含まれる金属粒子は、形成されたシード層では上記の結晶粒子となる。金属粒子を構成する金属としては、結晶粒子について例示した金属および合金が挙げられる。金属粒子としては、市販のものを使用してもよく、公知の方法(例えば、酸化還元反応を利用して金属粒子を析出させる方法(チタンレドックス法など)など)により作製したものを用いてもよい。
シード層における結晶粒子の粒径が小さくなるように、金属粒子の粒径は小さいことが好ましく、金属粒子がナノサイズの粒径を有する金属ナノ粒子を含むことがさらに好ましい。金属粒子の平均粒径D50は、例えば、1nm〜500nmであり、10nm〜200nmであることが好ましく、30nm〜120nmであることがさらに好ましい。金属粒子の平均粒径D50がこのような範囲である場合、金属粒子をシード層中により均一に分散させ易い。また、金属粒子の粒径D90は、例えば、2nm〜800nmであり、20nm〜400nmまたは60nm〜300nmであることが好ましい。なお、金属粒子の粒径D90とは、金属粒子の体積基準の粒度分布において、粒子の体積の積算値が90%に相当するときの粒径である。D90がこのような範囲である場合、小粒子の割合が多いため、金属粒子をシード層中に均一に分散させ易い。
シード層は、必要に応じて、分散剤および/またはバインダを含んでもよい。分散剤およびバインダのそれぞれについては後述する。
シード層の平均厚みは、結晶粒子の粒径にもよるが、1μmより小さく、700nm以下または500nm以下であることが好ましい。シード層の平均厚みの下限は、結晶粒子の粒径としてもよく、例えば、1nm以上、10nm以上または30nm以上であってもよい。これらの上限値と下限値とは任意に組み合わせることができる。シード層の平均厚みは、例えば、1nm以上で1μm未満、または10nm〜500nmであってもよい。
(めっき被膜)
めっき被膜はシード層の表面に形成され、結晶粒子を含む。本実施形態では、回路基板の厚み方向の断面において、めっき被膜のシード層側領域(基板の表面からの距離が1〜2μmの範囲)の幅100μm当たりに含まれる粒界の長さの合計の平均が15μm以下と短いこと(つまり、小粒子が少ないこと)が重要である。このような特徴により、小粒子とより大きな粒子との間でひずみが生じるのを抑制できる。なお、めっき被膜における粒界の長さおよび結晶粒子の粒径は、回路基板の厚み方向の断面についてのEBSDによる結晶解析で、双晶を1つの結晶とみなして測定することができる。より詳しくは、EBSDによる結晶解析で、粒界を形成する隣り合う結晶粒子の方位ずれを測定し、この方位ずれが双晶特有のずれ量の範囲内であれば、これらの結晶粒子を1つの結晶とみなす。
回路基板の厚み方向の断面において、シード層側領域の幅100μm当たりに含まれる粒界の長さの合計(平均値)は、15μm以下であり、好ましくは8μm以下である。粒界の長さの合計(平均値)が15μmを超えると、シード層側領域における小粒子の割合が多くなり、大粒子との間の粒界付近にひずみが生じやすくなる。よって、回路基板の耐屈曲性が低下する。粒界の長さの合計(平均値)の下限は0μmであることが好ましいが、実際に0μmにすることは難しいため、できるだけ0μmに近い方が好ましい。
ここで、小粒子の粒径は、2μm以下(例えば、10nm〜2μm)であってもよく、500nmを越えて2μm以下、または800nm〜2μmであってもよい。シード層側領域において、小粒子の割合は、20体積%以下であることが好ましく、15体積%以下であることがさらに好ましい。シード層側領域における小粒子の割合はできるだけ少ない方が好ましいが、完全に0体積%にすることは難しく、例えば、1体積%以上である。なお、小粒子は、シード層におけるひずみに起因して、めっき被膜の主にシード層側に形成される。なお、小粒子の割合は、めっき被膜の断面に基づいて見積もることもできる。この場合、めっき被膜の断面に基づいて算出される小粒子の面積比率(面積%)を、上記と同様の体積比率の小粒子の割合(体積%)と見なすことができる。また、上記の小粒子の割合は、シード層側領域において、幅100μm当たりの割合であってもよい。
シード層側領域に含まれる結晶粒子を、めっき被膜の厚み方向の断面全体で見たときに、その粒径が2μm以下のものを小粒子と言い、小粒子の一部がシード層側領域に含まれる場合には、シード層側領域に含まれる部分の体積(または断面における面積)を考慮して上記の小粒子の割合を算出する。つまり、2μmよりも大きな結晶粒子のごく一部がシード層側領域に含まれる場合、この結晶粒子の体積(または断面における面積)は、上記の小粒子の割合には換算されないものとする。
めっき被膜に含まれる結晶粒子(例えば、上記の小粒子、後述の大粒子など)の粒径は、例えば、回路基板(具体的にはめっき被膜)の断面について、双晶を1つの結晶として解析したEBSD解析図(Grainマップなど)において、結晶粒子と同じ面積を有する相当円の直径として算出できる。結晶粒子の割合は、任意に選択しためっき被膜の所定の領域(めっき被膜の一部)について算出してもよい。
めっき被膜は、できるだけ粒径が大きい結晶粒子(大粒子)を含むことが好ましい。このような大粒子は、上記と同様にして測定される粒径が、例えば、3μm以上であり、好ましくは4μm以上または5μm以上である。
ひずみを抑制する観点から、めっき被膜において、小粒子の割合は小さく、大粒子の割合は大きいことが好ましい。めっき被膜の厚みにもよるが、めっき被膜における大粒子の割合は、例えば、60体積%以上であり、70体積%以上または80体積%以上であることが好ましい。めっき被膜における大粒子の割合は、任意に選択した複数箇所の所定の範囲のめっき被膜について算出し、平均化することにより求めることができる。なお、大粒子の割合は、めっき被膜の断面に基づいて見積もることもできる。この場合、めっき被膜の断面に基づいて算出される大粒子の面積比率(面積%)を、上記と同様の体積比率の大粒子の割合(体積%)と見なすことができる。
めっき被膜を構成する金属としては、回路基板の用途に応じて適宜選択でき、例えば、Cu、Ag、および/またはAuなどが挙げられる。
めっき被膜の厚み(平均厚み)は、回路基板の用途に応じて適宜選択でき、例えば、4〜100μm、好ましくは5〜100μmまたは8〜50μmであってもよい。
本実施形態によれば、シード層およびめっき被膜のひずみを抑制することができるため、ひずみが生じ易いフィルムを基板として用いる場合でも、回路基板の耐屈曲性を向上させることができる。よって、本実施形態は、特に、フィルムを基板として用いるFPCに適している。なお、FPCの工法は、特に制限されず、サブトラクティブ法であってもよく、アディティブ法(フルアディティブ法、パートリーアディティブ法、セミアディティブ法など)などであってもよい。
図1は、本発明の一実施形態に係る回路基板を模式的に示す縦断面図である。回路基板1は、絶縁性の基板2と、基板2の一方の表面に形成されたシード層3と、シード層3の表面に形成されためっき被膜4とを含む。図1では、回路基板1は、基板2がポリマーを含むフィルムであるFPCである。また、回路基板1は、めっき被膜4を基板2の一方の表面側にのみ有する片面基板である。シード層3およびめっき被膜4は、所定のパターンに形成されており、めっき被膜4の表面は、接着剤6を介して保護層5で保護されている。また、所定パターンに形成された隣接するめっき被膜4(およびシード層3)間の隙間にも、接着剤6が充填されている。
(保護層)
図1のように、回路基板は、めっき被膜の表面に形成された保護層をさらに含んでもよい。保護層は、ポリマーを含むことが好ましい。ポリマーとしては、例えば、基板について例示したポリマーの他、エポキシ樹脂などが挙げられる。中でも、ポリイミド樹脂などの耐熱性樹脂が好ましい。
(接着剤)
パターン状に形成されためっき被膜(およびシード層)の隙間、および/またはめっき被膜と保護層との間には、接着剤を配置することができる。このような接着剤としては、回路基板に使用される公知の接着剤(または封止剤)、例えば、エポキシ系接着剤、シリコーン系接着剤、および/またはポリエステル系接着剤などが使用できる。
(回路基板の製造方法)
本実施形態に係る回路基板は、絶縁性の基板の少なくとも一方の表面にシード層を形成し、シード層の表面にめっき被膜を形成することにより形成される。ただし、めっき被膜が上記の特徴を有するように、シード層におけるひずみを小さくすることが重要である。シード層におけるひずみを小さくする具体的な手法は特に制限されず、シード層中に含まれる結晶粒子の配向性をできるだけ低減できる方法であればよい。例えば、結晶粒子がより均一に分散されたシード層を形成してもよい。
好ましい実施形態では、金属粒子を含むインクを用いてシード層を形成してもよい。つまり、回路基板は、シード層用のインクを調製する第1工程と、インクを用いてシード層を形成する第2工程と、シード層の表面にめっき被膜を形成する第3工程とを経ることにより形成してもよい。このとき、インク中に金属粒子が高い分散性で分散するようにインクを調製することで、得られるシード層中の結晶粒子の分散性を高めることができる。
(第1工程)
第1工程では、金属粒子を含むインクを調製する。金属粒子は、既述のように、金属ナノ粒子を含むことが好ましい。また、インクは、金属粒子に加え、分散剤、バインダおよび/または分散媒を含むことが好ましい。
インク中に金属粒子をより均一に分散させるため、第1工程は、金属粒子、分散剤、および分散媒を含む混合物を調製する工程A、および混合物とバインダとを混合する工程Bを含むことが好ましい。金属ナノ粒子は特に凝集し易いため、このような工程AおよびBを経ることがインク中に金属粒子を均一に分散させる上で特に有利である。金属粒子に含まれる金属ナノ粒子の割合は、上述の範囲から適宜選択できる。
(工程A)
分散剤としては、カチオン性の分散剤が好ましく用いられる。カチオン性分散剤としては、例えば、ポリエチレンイミン(PEI:Polyethyleneimine)、ポリビニルアミン、ポリアリルアミンなどのカチオン性の高分子分散剤(アミノ基および/または第4級アンモニウム塩基などを有する高分子分散剤など)が好ましい。分散剤は、一種を単独でまたは二種以上を組み合わせて使用できる。高分子分散剤の重量平均分子量は、特に制限されないが、例えば、300〜10,000または500〜2,000であってもよい。中でも、PEI(重量平均分子量が500〜2,000のPEIなど)が好ましい。PEIのアミン価は、PEIの固形分1g当たり、例えば、15mmol〜25mmolであり、好ましくは18mmol〜22mmolである。
分散媒としては、水、および/または有機溶媒(アルコール、ポリオール、エーテル、グリコールエーテル、エステル、ケトン、および/またはアミドなど)などが挙げられる。
金属粒子と、分散剤と、分散媒との混合順序は特に制限されず、これらの成分を一度に混合してもよく、一部の成分を予め混合し、残りの成分を添加してさらに混合してもよい。例えば、金属粒子の分散性を高める観点から、金属粒子と分散媒の一部とを予め混合し、この混合物に分散剤と残りの分散媒とを添加して、さらに混合してもよい。
工程Aで使用する分散媒の量は、金属粒子100体積部に対して、例えば、50体積部〜400体積部であり、好ましくは50体積部〜300体積部または80体積部〜300体積部である。分散媒を複数回に分けて使用する場合には、その合計量がこのような範囲となるようにすることが好ましい。例えば、金属粒子と、金属粒子100体積部に対して30体積部〜200体積部(好ましくは70体積部〜200体積部)の分散媒とを混合し、この混合物に分散剤と残りの分散媒(例えば、20体積部〜200体積部または10体積部〜100体積部)とを添加、混合してもよい。
混合は、公知の装置、例えば、ニーダー、ミキサー、および/またはホモジナイザーなどを用いて行うことができる。
混合は、金属粒子が混合物中に十分に分散するまで行われる。工程Aにおける混合時間は、装置および/または材料の量などに応じて適宜選択でき、例えば、1時間〜10時間、好ましくは1.5時間〜5時間であってもよい。材料を複数の段階を経て混合する場合には、各段階の混合時間の合計がこのような範囲となるように調整してもよい。例えば、金属粒子と分散媒の一部とを0.5時間〜7時間(または0.5時間〜3時間)混合し、次いでこの混合物に分散剤と残りの分散媒とを添加して、さらに0.5時間〜3時間(または0.5時間〜2時間)混合してもよい。
分散剤の量は、分散剤の種類(カチオン性の程度、分子量など)に応じて適宜選択できるが、金属粒子100体積部に対して、例えば、1体積部〜30体積部、好ましくは5体積部〜20体積部または5体積部〜15体積部である。
(工程B)
工程Bでは、工程Aで得られた混合物に、バインダを添加して混合することで、インクを調製する。バインダは一度に全量を添加してもよく、複数回に分けて添加してもよい。
バインダは、必要に応じて、媒体に分散または溶解させて混合物に添加してもよい。媒体としては、上記で分散媒として例示したものから適宜選択できる。
バインダとしては、アニオン性のポリマーバインダ(カルボキシメチルセルロースなどのカルボキシアルキルセルロースなど)、および/または非イオン性のポリマーバインダを用いることが好ましく、中でも非イオン性のポリマーバインダが好ましい。このようなポリマーバインダとしては、ポリ酢酸ビニルの部分ケン化物または完全ケン化物(特に、ポリビニルアルコール(PVA:polyvinylalcohol))、ポリエチレングリコール、ヒドロキシエチルセルロースなどのヒドロキシアルキルセルロースなどが挙げられる。バインダは、一種を単独でまたは二種以上を組み合わせて使用できる。バインダの重量平均分子量は、例えば、2,000〜30,000であってもよい。
バインダの量は、特に制限されないが、金属粒子100体積部に対して、例えば、5体積部〜30体積部、好ましくは8体積部〜25体積部または10体積部〜20体積部であってもよい。
混合は、公知の装置、例えば、ニーダー、ミキサー、および/またはホモジナイザーなどを用いて行うことができる。
混合は、金属粒子が混合物中に十分に分散するまで行われる。工程Bにおける混合時間は、装置および/または材料の量などに応じて適宜選択でき、例えば、1時間〜20時間、好ましくは5時間〜15時間であってもよい。材料を複数の段階を経て混合する場合(例えば、バインダを複数回に分けて混合物に添加する場合)には、各段階の混合時間の合計がこのような範囲となるように調整してもよい。
(第2工程)
第2工程では、絶縁性の基板の少なくとも一方の表面にインクを塗布し、熱処理することにより、シード層を形成することが好ましい。
インクの塗布は、公知の塗布方法、例えば、スピンコート、スプレーコート、バーコート、ダイコート、スリットコート、ロールコート、ディップコートなどにより行うことができる。また、インクの塗布は、スクリーン印刷などにより行ってもよい。
熱処理の温度は、基板の材質などを考慮して適宜決定することができ、例えば、150℃〜500℃、好ましくは200℃〜400℃または250℃〜350℃である。熱処理により、分散剤および/またはバインダのそれぞれの一部または全てを揮発および/または分解させてシード層から除去してもよい。
熱処理は、空気中で行ってもよく、不活性ガス(窒素ガス、アルゴンガスなど)雰囲気下で行ってもよく、または還元性雰囲気下で行ってもよい。また、空気中や不活性ガス雰囲気下で熱処理を行った後、還元性雰囲気下(水素ガスなどの還元性ガスの存在下など)でさらに熱処理を行ってもよい。金属粒子の酸化を抑制する観点からは、不活性ガス雰囲気下および/または還元性雰囲気下などで熱処理を行うことが好ましい。
熱処理の時間は、例えば、0.5時間〜4時間、好ましくは0.5時間〜2時間である。熱処理を多段階で行う場合(例えば、異なる温度条件で行ったり、異なる雰囲気下で行ったりする場合)、熱処理の合計時間がこのような範囲となるようにしてもよい。
インクの塗布後、熱処理の前に、必要に応じて、乾燥処理を行うことで分散媒を除去してもよい。乾燥処理は、減圧下で行ってもよく、大気圧下で行ってもよい。乾燥処理は、必要に応じて加熱下で行ってもよい。乾燥温度は、使用する分散媒の種類に応じて適宜選択できるが、熱処理の温度よりも低いことが好ましく、例えば、150℃未満であり、好ましくは50℃〜100℃である。
(第3工程)
第3工程では、シード層の表面にめっき被膜を形成する。めっき被膜は、公知の方法で行うことができる。めっき被膜は、無電解めっきにより形成してもよいが、より均質なめっき被膜を形成する観点からは、電解めっきにより形成することが好ましい。
電解めっきは、例えば、めっき材料を含む電解めっき液に少なくともシード層の表面を接触させた状態で、電圧を印加することにより形成できる。めっき材料としては、前述のめっき被膜を構成する金属が使用できる。電解めっきの条件は、めっき材料の種類および/または回路基板の種類などに応じて、公知の条件またはこれを適宜改変した条件などを採用できる。
なお、回路は公知の手順で形成できる。例えば、サブトラクティブ法では、第3工程でめっき被膜を形成した後に、エッチングレジストを形成し、エッチングを行い、レジストを剥離することにより回路パターンを形成してもよい。また、セミアディティブ法では、第2工程でシード層を形成した後に、レジストパターンを形成し、次いで、第3工程でめっき被膜を形成し(パターンめっきを行い)、レジストを剥離し、さらにめっき被膜が形成されていない部分のシード層をエッチングにより除去することにより、回路パターンを形成してもよい。回路パターンの表面に保護層を形成する場合、保護層の形成方法は特に制限されず、公知の方法で形成できる。
以下、本発明を実施例および比較例に基づいて具体的に説明するが、本発明は以下の実施例に限定されるものではない。
実施例1
(1)シード層用のインクの調製
Cu粉末(D50=80nm、D90=160nm)に純水(分散媒)を添加し、ミキサー(自転および公転型ミキサー、回転数200rpm)で脱泡しながら2時間かけて混合した。純水は、Cu粉末100体積部に対して100体積部の割合で混合した。
得られた混合物に、Cu粉末100体積部に対して、50体積部の割合の純水(分散媒)と、12体積部のPEI(分散剤)とを添加し、ミキサーの回転数200rpmでさらに1時間かけて混合した。
得られた混合物に、Cu粉末100体積部に対して13体積部の割合のPVA(バインダ)を添加し、ミキサーの回転数200rpmでさらに8時間かけて混合した。このようにして、シード層用のCu粉末を含むインクを調製した。
(2)シード層の形成
得られたインクを、ポリイミドフィルム(基板、厚み25μm)の一方の表面に、バーコーターを用いて塗布し、大気中、60℃で30分乾燥した。乾燥物を、窒素雰囲気中、300℃で1時間かけて熱処理することにより、基板上にシード層(厚み0.4μm)を形成した。
(3)めっき被膜の形成
ドライフィルムレジストを貼り付けたシード層の表面に、所定パターンのフォトマスクを配置し、約120mJ/cmの露光量で紫外線露光を行った。ついで、10質量%濃度の炭酸ナトリウム水溶液を用いて現像し、未露光部分を溶解させて除去することによりフォトレジストパターンを形成した。なお、フォトマスクとしては、幅60μmのスリットが100μmのピッチで形成されたガラスフォトマスクを用いた。
レジストパターンを形成した基板に、電解めっきを行うことで、シード層の表面にCuめっき被膜(厚み12μm)を形成した。電解めっきは下記の条件で行った。
めっき浴の組成:硫酸銅五水和物100g/L、硫酸180g/L、塩素50mg/L、添加剤(RF−MU((株)JCU製)10mL/L、RF−B((株)JCU製)0.75mL/L)
電流密度:1.5A/dm×38分(めっき初期電流密度:0.175A/dm×10分)
めっき浴温度:25℃
アノード:溶解性アノード
得られためっき物を、5質量%濃度のモノエタノールアミン水溶液に50℃で30秒間浸漬して、レジストパターンを剥離した。次いで、めっき物を、硫酸−過酸化水素エッチング液で全面エッチングし、露出したシード層を除去した。
次いで、エポキシ樹脂を含む封止剤を、めっき被膜側の表面に塗布し、ポリイミドフィルム(厚み25μm)をめっき被膜の表面に貼り付けて、保護層を形成した。このようにして、回路基板を作製した。
(4)評価
(a)耐屈曲性の評価(MIT試験)
JIS P8115に準拠して、下記の条件で回路基板を回路パターンに断線が起こるまで繰り返し曲げ伸ばしすることで耐屈曲性を評価した。断線は、回路パターンの導通検出により確認した。断線が検知されたときの曲げ回数を耐屈曲性の指標とした。
回路基板の曲げ角度:135°
曲げ速度:90rpm
チャックのR:0.38mm
荷重:500g
(b)EBSDを用いた結晶解析
上記MIT試験後の回路基板について、非屈曲部の断面が確認できるように、回路基板を厚み方向にカットし、エポキシ樹脂で断面を包埋し、次いで断面をポリッシャー(JEOL製、クロスセクションポリッシャ(登録商標))で研磨した。このようにして結晶解析用のサンプルを作製した。
サンプルの断面を、EBSD(ZEISS製、SUPRA35VP)を用いて、下記の条件で結晶方位解析を行った。解析は、Grainマップについて行った。解析ソフトとしてOIM6.2を使用した。
加速電圧:15kV
照射電流:1.8nA(絞り:直径60μm、直流大電流:ON)
EBSD:Exp:Long0.05s、Binning:4×4、WD:15mm、Tilt:70°、BKD:Capture
シード層側領域における粒界の長さの合計の平均は、回路基板の厚み方向の断面についてのGrainマップの非屈曲部において、所定の幅の範囲に含まれる粒界の長さを計測して合計し、幅100μm当たりの数値を算出した。任意に選択した10箇所について同様に幅100μm当たりの粒界の長さの合計を算出した。これらの値から平均値を算出した。
シード層のCu結晶粒子の粒径は、Grainマップの非屈曲部の所定の範囲において、任意に選択した粒子(100個)の断面について、粒子と同じ面積を有する相当円の直径として算出したところ、1nm〜500nmの粒径を有する粒子の割合は個数基準で60%以上であった。
比較例1
ポリイミドフィルム(基板、厚み25μm)の一方の表面に、Cuを0.4μmの厚みでスパッタリングすることによりシード層(銅箔)を形成する以外は、実施例1と同様にして回路基板を作製した。得られた回路基板を用いて実施例1に準じて評価を行った。
比較例2
下記の手順で調製したシード層用のインクを用いる以外は、実施例1と同様にして回路基板を作製し、耐屈曲性を評価し、EBSDによる結晶解析を行った。
Cu粉末(D50=80nm、D90=160nm)に純水(分散媒)を添加し、ミキサー(自転および公転型ミキサー、回転数200rpm)で脱泡しながら2時間かけて混合した。純水は、Cu粉末100体積部に対して100体積部の割合で混合した。
得られた混合物に、Cu粉末100体積部に対して、50体積部の割合の純水(分散媒)および13体積部の割合のPVA(バインダ)を添加し、ミキサーの回転数200rpmでさらに1時間かけて混合した。
得られた混合物に、Cu粉末100体積部に対して12体積部の割合のPEI(分散剤)を添加し、ミキサーの回転数200rpmでさらに8時間かけて混合した。このようにして、シード層用のCu粉末を含むインクを調製した。
比較例3
下記の手順で調製したシード層用のインクを用いる以外は、実施例1と同様にして回路基板を作製し、耐屈曲性を評価し、EBSDによる結晶解析を行った。
Cu粉末(D50=80nm、D90=160nm)に純水(分散媒)を添加し、ミキサー(自転および公転型ミキサー、回転数200rpm)で脱泡しながら2時間かけて混合した。純水は、Cu粉末100体積部に対して100体積部の割合で混合した。
得られた混合物に、Cu粉末100体積部に対して、50体積部の割合の純水(分散媒)および13体積部の割合のPVA(バインダ)を添加し、ミキサーの回転数200rpmで8時間かけて混合した。このようにして、シード層用のCu粉末を含むインクを調製した。
実施例および比較例の結果を表1に示す。実施例1はA1、比較例1〜3はB1〜B3である。
表1に示すように、実施例1では、比較例に比べて回路基板の耐屈曲性が格段に向上した。
実施例1および比較例1の回路基板の断面(非摺動部)のEBSDのGrainマップをそれぞれ図2および図3に示す。図3に示されるように、比較例1では、めっき被膜のシード層側領域において、小粒子が多く形成されており、粒界の長さの合計が大きくなっている。これに対し、実施例1では、シード層側領域には小粒子は極めて少なくなっており、粒界の長さの合計が短い。また、めっき被膜における大粒子の割合が多い。よって、実施例1では、結晶粒子の粒径のばらつきが小さいと言える。
本発明の実施形態によれば、回路基板における耐屈曲性を向上できる。よって、FPCなどの各種プリント配線基板などの各種回路基板として使用するのに適している。
1:回路基板
2:絶縁性の基板(ポリイミドフィルム)
3:シード層
4:めっき被膜
5:保護層
6:接着剤(または封止剤)

Claims (9)

  1. 絶縁性の基板と、前記基板の少なくとも一方の表面に形成されたシード層と、前記シード層の表面に形成されためっき被膜とを備える回路基板であって、
    前記シード層の厚みは、1μm未満であり、
    前記回路基板の厚み方向の断面を、双晶を1つの結晶とみなして電子線後方散乱回折法により結晶解析したとき、前記基板の前記表面からの距離が1μm〜2μmの範囲にある前記めっき被膜の領域において、幅100μm当たりに含まれる結晶粒子の粒界の長さの合計の平均が15μm以下である、回路基板。
  2. 前記粒界の長さの合計の平均が8μm以下である、請求項1に記載の回路基板。
  3. 個数基準で、前記シード層に含まれる結晶粒子の60%以上が、1nm〜500nmの粒径を有する、請求項1または請求項2に記載の回路基板。
  4. 前記シード層は、金属粒子を含むインクを用いて形成された被膜であり、
    前記金属粒子の平均粒径D50は、1nm〜500nmである、請求項1〜請求項3のいずれか1項に記載の回路基板。
  5. 前記基板は、耐熱性樹脂を含む、請求項1〜請求項4のいずれか1項に記載の回路基板。
  6. 前記基板は、ポリイミド樹脂を含むフィルムである、請求項1〜請求項5のいずれか1項に記載の回路基板。
  7. 金属粒子を含むインクを調製する第1工程と、
    絶縁性の基板の少なくとも一方の表面に、前記インクを塗布し、熱処理することにより、シード層を形成する第2工程と、
    前記シード層の表面にめっき被膜を形成する第3工程と、を含み、
    前記第1工程は、
    前記金属粒子、分散剤、および分散媒を含む混合物を調製する工程A、および
    前記混合物と、バインダとを混合する工程Bを含み、
    前記金属粒子の平均粒径D50は、1nm〜500nmである、回路基板の製造方法。
  8. 前記分散剤は、カチオン性であり、
    前記バインダは、非イオン性のポリマーバインダである、請求項7に記載の回路基板の製造方法。
  9. 前記分散剤の量は、前記金属粒子100体積部に対して、5体積部〜20体積部であり、
    前記バインダの量は、前記金属粒子100体積部に対して、8体積部〜25体積部である、請求項7または請求項8に記載の回路基板の製造方法。
JP2015064912A 2015-03-26 2015-03-26 回路基板およびその製造方法 Pending JP2016184699A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015064912A JP2016184699A (ja) 2015-03-26 2015-03-26 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015064912A JP2016184699A (ja) 2015-03-26 2015-03-26 回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016184699A true JP2016184699A (ja) 2016-10-20

Family

ID=57243204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015064912A Pending JP2016184699A (ja) 2015-03-26 2015-03-26 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2016184699A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176219A1 (ja) * 2018-03-13 2019-09-19 住友電気工業株式会社 プリント配線板用基板、プリント配線板、プリント配線板用基板の製造方法及び銅ナノインク
CN116321757A (zh) * 2023-05-24 2023-06-23 深圳市丰达兴线路板制造有限公司 一种用于印刷电路板加工的精准控制方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105039A (ja) * 2007-10-02 2009-05-14 Furukawa Electric Co Ltd:The 導電材の形成方法、該形成方法により形成された導電材、及び該導電材を有するデバイス
JP2011014721A (ja) * 2009-07-02 2011-01-20 Sumitomo Metal Mining Co Ltd フレキシブル性銅張積層板とその製造方法及びフレキシブル配線基板
JP2012114152A (ja) * 2010-11-22 2012-06-14 Sumitomo Electric Ind Ltd プリント配線板用基板およびプリント配線板ならびにプリント配線板用基板の製造方法
JP2014067851A (ja) * 2012-09-26 2014-04-17 Sumitomo Electric Printed Circuit Inc プリント配線板及び該プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105039A (ja) * 2007-10-02 2009-05-14 Furukawa Electric Co Ltd:The 導電材の形成方法、該形成方法により形成された導電材、及び該導電材を有するデバイス
JP2011014721A (ja) * 2009-07-02 2011-01-20 Sumitomo Metal Mining Co Ltd フレキシブル性銅張積層板とその製造方法及びフレキシブル配線基板
JP2012114152A (ja) * 2010-11-22 2012-06-14 Sumitomo Electric Ind Ltd プリント配線板用基板およびプリント配線板ならびにプリント配線板用基板の製造方法
JP2014067851A (ja) * 2012-09-26 2014-04-17 Sumitomo Electric Printed Circuit Inc プリント配線板及び該プリント配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176219A1 (ja) * 2018-03-13 2019-09-19 住友電気工業株式会社 プリント配線板用基板、プリント配線板、プリント配線板用基板の製造方法及び銅ナノインク
CN111886937A (zh) * 2018-03-13 2020-11-03 住友电气工业株式会社 印刷电路板用基板、印刷电路板、制造印刷电路板用基板的方法和铜纳米油墨
CN116321757A (zh) * 2023-05-24 2023-06-23 深圳市丰达兴线路板制造有限公司 一种用于印刷电路板加工的精准控制方法及系统
CN116321757B (zh) * 2023-05-24 2023-07-21 深圳市丰达兴线路板制造有限公司 一种用于印刷电路板加工的精准控制方法及系统

Similar Documents

Publication Publication Date Title
JP6376176B2 (ja) 銅粉末、銅ペースト、導電性塗膜の製造方法及び導電性塗膜
CN107113982B (zh) 印刷配线板用基板、制作印刷配线板用基板的方法、印刷配线板、制作印刷配线板的方法以及树脂基材
JP5632852B2 (ja) 低温焼結性銀ナノ粒子組成物および該組成物を用いて形成された電子物品
US10076028B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board
JP5937652B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP2006331788A (ja) 導電性ペーストおよびそれを用いた配線基板
JP6484218B2 (ja) プリント配線板用基板及びプリント配線板
JP6766057B2 (ja) 導電層形成用塗布液及び導電層の製造方法
WO2017029973A1 (ja) プリント配線板及び電子部品
JP2016152405A (ja) プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
US8357307B2 (en) Method of forming electronic circuit
JP6562196B2 (ja) 銅微粒子焼結体と導電性基板の製造方法
JP2016184699A (ja) 回路基板およびその製造方法
TWI772428B (zh) 導電性墨水及導電性基板的製造方法
JP6609153B2 (ja) プリント配線板用基材、プリント配線板及び電子部品
WO2017029972A1 (ja) プリント配線板及び電子部品
JP5730562B2 (ja) 亜酸化銅粒子分散体
JP5267487B2 (ja) プリント配線板用基板、プリント配線板用基板の製造方法
JP2015084301A (ja) 導電シートおよび導電シートの製造方法
JP2010277974A (ja) 導電性薄膜基板及びその製造方法
JP2015141752A (ja) 導電膜形成用組成物、導電膜の製造方法
JP2018029139A (ja) プリント配線板用基板及びプリント配線板用基板の製造方法
TW201726973A (zh) 覆Ni銅粉及使用其之導電性糊、導電性塗料、導電性片以及覆Ni銅粉之製造方法
JP6869954B2 (ja) 導電層形成用塗布液、導電層の製造方法及び導電層
JP2016136595A (ja) プリント配線板用基板の製造方法、プリント配線板用基板及びプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180803

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180918