TWI482266B - 與互補金屬氧化物半導體（ｃｍｏｓ）相容之無金接點 - Google Patents

與互補金屬氧化物半導體（ｃｍｏｓ）相容之無金接點 Download PDF

Info

Publication number
TWI482266B
TWI482266B TW101146186A TW101146186A TWI482266B TW I482266 B TWI482266 B TW I482266B TW 101146186 A TW101146186 A TW 101146186A TW 101146186 A TW101146186 A TW 101146186A TW I482266 B TWI482266 B TW I482266B
Authority
TW
Taiwan
Prior art keywords
layer
palladium
germanium
semiconductor device
semiconductor
Prior art date
Application number
TW101146186A
Other languages
English (en)
Other versions
TW201342579A (zh
Inventor
Siddharth R Jain
John E Bowers
Matthew N Sysak
John Heck
Ran Feldesh
Richard Jones
Yoel Shetrit
Michael Geva
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201342579A publication Critical patent/TW201342579A/zh
Application granted granted Critical
Publication of TWI482266B publication Critical patent/TWI482266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

與互補金屬氧化物半導體(CMOS)相容之無金接點
本發明的技術領域大致上係有關半導體製程，特別有關於無金半導體裝置接點。
著作權通知/許可
本專利文獻的揭示的一部份含有受到著作權保護的材料。由於任何專利文獻或專利揭示出現在專利及商標局專利檔案或記錄中，所以，著作權人未反對其複製，但是，無論如何，以其它方式保留所有著作權。著作權通知適用於所有下述、及此處附圖中的資料，以及下述任何軟體：著作權© 2011，英特爾公司，保留所有權利。
積體電路(I/C)包含接點以提供電連接來操作積體電路裝置。接點典型上係由例如銅、鋁、或金等具有良好導電率的金屬所製成。銅及鋁常常被使用於以矽為基礎的電路中，而金通常被使用於以化合物半導體(III-V材料)為基礎的電路中。金對於III-V材料而言可提供低接觸電阻。銅及鋁一般無法如金般與III-V材料形成低電阻接點。
但是，金在使用CMOS(互補金屬氧化物半導體)製程的任何晶圓廠或設備中是污染物。CMOS製程典型上使用矽，且即使從被處理的晶圓下方，金也能很良好地擴散 至矽中。金擴散至矽中允許電子能夠進入半導體能帶隙中，其污染造成的電晶體或是其它I/C裝置結構，而造成電路故障。因此，金無法被使用於大型CMOS製程中使用的任何設備中(例如，晶圓廠)。
可用以在與CMOS製程設備相容的製程中製造接點之其它材料未具有金的低接觸電阻。因此，具有所需的接觸特性及低接觸電阻之材料(金)未與用來製造需要這些接點的IC之大型、量產製程技術相容。
於下說明某些細節及實施的說明，包含顯示下述某些或所有實施例之圖式說明，並且討論其它可能的實施例或此處呈現之發明概念的實施。於下述中提供本發明的實施例之概述，接著參考圖式之更詳細說明。
如同此處所述般，半導體冶金包含提供低接觸電阻給n型材料及p型材料之鍺及鈀的比例。治金允許未包含金且與量產的CMOS技術相容的接點。藉由堆疊複數個材料層及將堆疊退火、或者同時將鍺及鈀沈積於要製造接點的材料上，可取得鍺及鈀的比例。
鈀(Pd)及鍺(Ge)材料允許良好黏著至所有I/C的部份，例如氧化材料(例如，SiO2 或是二氧化矽)、n型材料(亦即，被摻雜增加自由負電荷載子(電子)的材料之半導體材料)、或是p型材料(亦即，被摻雜增加自由正電荷載子(電洞)的材料之半導體材料)。在一個實施 例中，Ge對Pd的厚度比例是在每一部份Pd約1.5-2.0部份Ge的範圍之內。這相當於近似0.77-1.23之Pd：Ge原子比例。
圖1是具有無金接點的雷射裝置之實施例的方塊圖。裝置100包含以Ge-Pd為基礎的CMOS相容接點結構。所示之特定剖面包含混合雷射裝置。裝置100可具有任何型式的積體電路裝置。藉由在一個實施例中在III-V雷射結構界定於半導體基板上之後執行的流程，以取得裝置100的結構。半導體102是晶圓，且典型上將為矽。氧化物110代表在有電路要被處理的半導體104的另一層之下的埋入氧化物層，舉例而言，SOI(絕緣體上的矽)晶圓中所使用的配置。
III-V結構包含相鄰於或接觸半導體層104之n型材料122，接著是垂直離開晶圓的p型材料及p型材料126。如同此技藝中所知般，p型材料124及p型材料126可以具有不同的摻雜及/或不同型式的材料以取得所需的雷射性能。再者，雖然顯示混合雷射器，但是，雷射結構可由使用無金接點其它電路組件所取代。
在一個實施例中，沈積包覆氧化物層140(例如，約1 μm PECVD(電漿強化化學汽相沈積)氧化物)，並且，接點通孔被蝕刻至氧化物中。以例如濕式化學品(例如，稀釋HF(氫氟)及/或原地Ar軟濺射蝕刻)，清潔接觸通孔。然後，將接點(例如，接點132、134)處理成接點通孔。圖2A、2B及3於下顯示處理無金接點的不同 技術。
各個方式的共同點是Ge和Pd的結合被處理成接點通孔，然後，以例如電漿蝕刻或濕式化學蝕刻，將接點圖案化。蝕刻係停止於氧化物層上。Ge-Pd結構良好地黏著至p型材料126、n型材料122、以及氧化物140。因此，結構具有由接點提供的電控制端以控制裝置100的電路操作。
III-V半導體材料具有曝露穿過氧化物的p型材料區以及曝露穿過氧化物的n型材料區；藉由製程，在其上製造用於各別區的接點。如下更詳細說明般，Ge至Pd的比例對p型材料及n型材料提供低接觸電阻。
圖2A是層疊無金接點的實施例的方塊圖，層疊無金接點具有最接近要接觸的半導體之鍺層。裝置200可為無金接點將被製作於其上的任何裝置。裝置200可為圖1的裝置100的一個實例。半導體202可為接點要被附著至其的任何型式的半導體裝置。舉例而言，無論是III-V結構、或是某些其它半導體，半導體202可為p型材料、或是n型材料。
氧化物204被製造於半導體202的頂部之上。然後，使用習知的技術，製程在氧化物204中產生通道206。接點被形成於通道206中的半導體202上。在如同所示的一個實施例中，藉由從鍺開始而依序地層疊二材料，以形成Ge-Pd接點。雖然顯示出四層，但是將瞭解到可以使用更多或更少的材料層。使用多於二層是較佳的，假使使用更 多層時，則將看到退火期間二材料將會更佳地混合。但是，假使製造技術改進至可以使用足夠薄的層而僅以二層即可允許材料在退火中良好整合時，則可使用各材料一層。
舉例說明的層厚度僅為參考，且無論如何不應被視為限定。在圖式中，提供一般有關厚度，而於下提供實際厚度的實例。在一個實施例中，Ge層212約為1單元厚，Pd層214約為1單元厚，Ge層216約為4單元厚，Pd層218約為2單元厚。Ge對Pd的總比例是(4+1)對(1+2)或是5：3，相當於0.92之Pd：Ge原子比例。
如上所述，將層厚度選擇成允許材料在退火期間良好混合。舉例說明的厚度是1單元相對於約5-30 nm的範圍中的任何值。在一個實施例中，1單元是10 nm。沒有理由相信材料的結合物理將隨著較薄的層而不同地作用。但是，所述的厚度是根據目前技術良好沈積的實際限制而說明的。根據目前的技術，比約5 nm還薄的層因為半導體製程的實際機械限制而在厚度上不均勻。在增進的處理成為可利用的程度時，小於5 nm的單位厚度應該是可能的。
以1單位是10 nm為例，接點結構包含由濺射沈積之10 nm的Ge、10 nm的Pd、40 nm的Ge、及20 nm的Pd組成的堆疊。此堆疊在350℃中退火30秒(或是根據層厚度之另一溫度及時間組合)。無論真正使用的製程為何，退火是要促使Pd與Ge相互擴散。在一個實施例中，退火 也在n-InP層中提供一些Ge摻雜效果以降低接觸電阻(RC )。
在一個實施例中，在接點堆疊與要被接觸的表面(亦即，半導體202)之間沈積金屬層。實例包含鎢或鈦。因此，約1/2單元的金屬層210可被設在裝置200中。金屬層210是選加的，而且將不會被使用在所有實施中。金屬能提供擴散屏障給底層、或是最接近要設置接點的材料之堆疊的層。
圖2B是層疊無金接點的實施例的方塊圖，層疊無金接點具有最接近要接觸的半導體之鈀層。裝置250可為無金接點將被製造於其上的任何裝置。裝置250可為圖1的裝置100的一個實例。半導體202可為接點要被附著至其的任何型式的半導體裝置。舉例而言，無論是III-V結構、或是某些其它半導體，半導體202可為p型材料、或是n型材料。
氧化物204被製造於半導體202的頂部之上。然後，使用習知的技術，製程在氧化物204中產生通道206。接點被形成於通道206中的半導體202上。在如同所示的一個實施例中，藉由從Pd開始而依序地層疊二材料，以形成Ge-Pd接點。雖然顯示五層，但是將瞭解可以使用更多或更少的材料層。將瞭解到，Ge氧化而Pd未氧化。因此，不論從Ge或Pd開始，使Pd在頂層是具有優點。如圖2B中所示，堆疊的最底層是Pd，而頂層也是Pd。
舉例說明的層厚度僅為參考，且無論如何不應被視為 限定。在圖式中，提供一般有關厚度，而於下提供實際厚度的實例。在一個實施例中，Pd層222約為1單元厚，Ge層224約為1單元厚，Pd層226約為1單元厚，Ge層228約為4單元厚、以及Pd層230約為1 1/2單元厚。Ge對Pd的總比例是(4+1)對(1+1+1 1/2)或是5：3.5。
如上所述，將層厚度選擇成允許材料在退火期間能夠良好地混合。舉例說明的厚度是1單元相對於約5-30 nm的範圍中的任何值。在一個實施例中，1單元是10 nm。接點結構包含10 nm的Pd、10 nm的Ge、10 nm的Pd、40 nm的Ge、及15 nm的Pd組成的堆疊。然後，將堆疊退火而造成相互擴散。
在一個實施例中，在接點堆疊與要被接觸的表面(亦即，半導體202)之間沈積金屬層。實例包含鎢或鈦。因此，約1/2單元的金屬層210可被設在裝置250中。再度地，金屬層210是選加的，而且將不會被使用在所有實施中。金屬能提供擴散屏障給底層、或是最接近要設置接點的材料之堆疊的層。將瞭解到，頂部金屬層太薄而無法直接對其打線接合。因此，在一個實施例中，沈積例如鋁等較厚的金屬層(例如，~1-3 μm)以允許打線接合。
如上所述，在一個實施例中，無論堆疊是否始於Pd或Ge，設置Pd作為接點堆疊的頂層。頂Pd層提供良好的黏著層給接點堆疊，以允許例如鋁或銅等金屬能夠良好地黏著至接點。
圖3是具有製造於接點區上的鍺-鈀材料之無金接點 的實施例的方塊圖。雖然圖2A顯示設有從Ge開始而相互層疊的Ge及Pd的接點堆疊，圖2B顯示設有從Pd開始而相互層疊的Ge及Pd的接點堆疊，但是，在裝置300中，以所需的Ge對Pd的比例來製造接點堆疊。因此，在裝置200及250中，層提供Ge對Pd的比例，其接著被退火，而在裝置300中，Ge-Pd材料被直接製造於接點區上。
類似於裝置200及裝置250的結構，裝置300可為無金接點被製造於其上的任何裝置。裝置300可為圖1的裝置100的一個實例。半導體302可為接點要被附著至其的任何型式的半導體裝置。舉例而言，無論是III-V結構、或是某些其它半導體，半導體302可為p型材料、或是n型材料。
氧化物304被製造於半導體302的頂部之上。然後，使用習知的技術，製程在氧化物304中產生通道306。接點被形成於通道306中的半導體302上。在如同所示的一個實施例中，藉由在通道306中製造Ge-Pd層312，以形成Ge-Pd接點。在一個實施例中，藉由沈積具有所需的Ge對Pd的比例之靶材，以形成Ge-Pd層312。因此，以所需的Ge對Pd的比例來預先形成Ge-Pd靶。
在一個實施例中，藉由從至少一Ge靶及至少一Pt靶同時地沈積材料層，以形成Ge-Pd層312。在一個實施例中，首先使用Ge濺射靶以沈積層，接著是使用Pd濺射靶以沈積層，以提供所需的比例。
在一個實施例中，在接點材料與要被接觸的表面(亦即，半導體302)之間沈積金屬層。實例包含鎢或鈦。金屬層310是選加的且並不被使用於所有實施中。因此，金屬層在裝置300中係設置在半導體302與接點材料Ge-Pd312之間。
圖4是三層無金接點的實施例的方塊圖，三層無金接點具有最接近要接觸的半導體之鈀層。裝置400可為無金接點被製造於其上的任何裝置。裝置400可為圖1的裝置100的一個實例。半導體402可為接點要被附著至其的任何型式的半導體裝置。舉例而言，無論是III-V結構、或是某些其它半導體，半導體302可為p型材料、或是n型材料。
氧化物404被製造於半導體402的頂部之上。然後，使用習知的技術，製程在氧化物404中產生通道406。接點被形成於通道406中的半導體402上。在如同所示的一個實施例中，藉由從Pd開始而依序地層疊二材料，以形成Ge-Pd接點。雖然顯示三層，但是，如上所述，可以使用更多或更少的材料層。將瞭解到，Ge氧化而Pd未氧化。因此，不論從Ge或Pd開始，使Pd在頂層是具有優點。如圖4中所示，堆疊的最底層是Pd，而頂層也是Pd。
舉例說明的層厚度僅為參考，且無論如何不應被視為限定。在圖式中，提供一般有關厚度，而於下提供實際厚度的實例。在一個實施例中，Pd層412約為1單元厚， Ge層414約為5單元厚，Pd層416約為2單元厚。Ge對Pd的總比例是5：3。
如上所述，將層厚度選擇成允許材料在退火期間能夠良好地混合。舉例說明的厚度是1單元相對於約5-30 nm的範圍中的任何值。在一個實施例中，1單元是10 nm。以1單元是10 nm為例而言，接點結構包含由10 nm的Pd、50 nm的Ge、及20 nm的Pd組成的堆疊。然後，將堆疊退火而造成相互擴散。
雖然圖2A、2B、及3顯示為選加金屬層，但是，在接點堆疊與要接觸的表面之間中沒有金屬層(亦即，半導體402)。雖然金屬層提供擴散層，但是，其並非被使用於所有實施例中。
圖5顯示設有鍺及鈀層的無金接點的製造實施例之剖面。裝置500顯示圖2A的裝置200的實際實施。在退火製程之前，將裝置掃描，以顯示仿晶圓上的不同層。實驗顯示Pd第一金屬(接點)堆疊對於III-V具有良好的黏著，但對於氧化物具有不良的黏著。但是，Ge第一金屬堆疊對二者呈現良好的黏著。對於與氧化物的黏著不重要的實施而言，Pd第一層就有效。
如上所述，在一個實施例中，在接點堆疊與半導體表面之間使用薄金屬層(例如，Ti)，其顯示良好的黏著生及僅稍微較高的Rc。如同所示，6 nm的Ti層504被沈積於SiO2 表面502上，接著是8 nm的Ge 506、16 nm的Pd 508、52 nm的Ge 510、以及24 nm的Pd 512。Ge對Pd 的總比例是5：4。
雖然於上述中參考所示的特定實施例，但是，接著不用特別參考圖式而作出更一般的說明。在一個實施例中，用於矽光學的混合雷射使用根據InP的III-V材料系統以產生光，所產生的光接著被耦合至矽波導中。根據此處所述的任何實施例之接點以CMOS相容方式對III-V裝置的n及p端子形成低電阻接觸。相對於用於III-V裝置的典型製程，不像習知的CMOS金屬，接點金屬化不是以金為基礎的，但提供低電阻接點給III-V材枓。
與很多類似的III-V裝置不同，此處所述的金屬化結構或是冶金對於n及p型接點(例如，n-InP及p-InGaAs)都有用，可使製程複雜度最小化。相同的金屬接點堆疊對n-InP(以3x1018 at/cm3 摻雜矽)及p-InGaAs(以1x1019 at/cm3 摻雜鋅)都形成低Rc 接點。此處所提供的結構允許達到目標的特定接觸電阻(Rc)值，約1x10-5 至6x10-5 歐姆-cm或更低。
與標準的III-V金屬化技術相比，所述的接點或接點堆疊使用Pd及Ge(可以被沈積於層中)以取得低Rc而不使用金，使得其與CMOS相容。此外，所述的接點使用濺射及蝕刻而非掀離(liftoff)，掀離是CMOS產業廣泛避免的髒製程(dirty process)。經常不用氧化物即可製造傳統的III-V結構，允許這些製程能夠將金屬沈積於整個結構表面上，然後使用掀離以留下所需的金屬。但是，掀離與CMOS製程不相容，因而使這些裝置與目前的量產 半導體製造技術不相容。
在一個實施例中，所述的接點使用標準的ILD(層間層沈積)穿孔接點結構，使得在接點圖案化之後僅有氧化物被餘留在晶圓的開放區域上。如上所述，此處所述的接點對氧化物提供良好的黏著力，並且提供單一接點金屬化以取得用於p及n型接點的低Rc。
實驗證據顯示鈀與鍺反應很良好而產生堆疊。例如鎳(在週期表上在鈀的上一階)及鉑(在週期表上在鈀的下一階)等類似地設置的金屬未如同鈀一般與鍺反應良好。鍺對鈀的比例對於在用於p型與n型的良好接觸電阻之間提供適當混合是重要的。鍺是接觸電阻對於n型材料是良好的主要原因，可以看到其增加電子的遷移率(n型電荷載子)。鈀增加電洞的遷移率，降低對p型材料的接觸電阻。因此，需要Gd對Pd平衡以便能夠取得對n及p型材料良好作用的接點結構。
圖6是使用設有無金接點的雷射之系統實施例的方塊圖。系統600包含裝置610，裝置610包含任何數目的裝置，包含桌上型或膝上型電腦、筆記型電腦、桌上型計算裝置、或是其它此類裝置。裝置610也可為任何型式的伺服器或是高端計算裝置。除了計算裝置之外，將瞭解很多其它型式的電子裝置包括此處所述的一或更多種型式的連接器，並且，此處所述的實施例將良好均等地應用於這些電子裝置中。其它此類電子裝置的實例包含手持裝置、智慧型電話、媒體裝置、多媒體裝置、記憶體裝置、相機、 錄音機、輸入/輸出(I/O)裝置、網路裝置、遊戲裝置、遊戲機台、或是任何可包含此連接器的其它電子裝置。
裝置610包含處理器(proc)612，處理器612代表任何型式的處理組件，處理組件處理電及/或光學訊號I/O訊號。處理器612是抽象的，將瞭解可使用包含多核心裝置的單一處理裝置、或是使用多個分別的裝置。處理器612可包含或為微處理器、可編程邏輯裝置或陣列、微控制器、訊號處理器、或某些組合。
裝置610包含插座620，其與插頭632介接。插頭632是連接器插頭，允許週邊裝置630(可為上述相同型式的任何裝置)能夠與裝置610互連。插頭632可被直接建立於週邊裝置630中(設有或未設有線或纜線634)、或是經由獨立纜線而互連至週邊裝置630。在一個實施例中，插頭632經由光學介面、電介面、或二者而支援通訊。
插頭632與裝置610的插座620相囓合(mate with)。如同此處所使用般，使一個連接器與另一個連接器囓合意指提供機械連接。一個連接器與另一個連接器囓合也提供通訊連接。插座620包含外殼622，外殼622提供機械連接機構。在一個實施例中，插座620包含電及光學介面組件。在一個實施例中，插座620支援光學介面。
裝置610包含光學路徑624以支援光學介接。光學路徑624代表一或更多個組件，這些組件包含在處理器612與插座620之間載送光訊號之處理及/或終端組件。如下 述更詳細說明般，載送訊號包含產生及轉換成光學，或是接收及轉換成電的。在裝置610中支援從插座620電介接的電實施例中，裝置610包含電路徑626。電路徑626代表在處理器612與插座620之間載送電訊號的一或更多個組件。
將瞭解到，雖然光學路徑624的一部份包含電組件(特別是用以轉換成/來自用於處理器612的電氣的)，但是，光學路徑624以光學訊號載送裝置610接收或送出的訊號。相對地，電路徑626以電訊號載送裝置610接收或送出的訊號。因此，光學路徑624提供用於插座620的通訊路徑作為光學介面，並且電路徑626提供用於插座620的通訊路徑作為電介面。
插座620、外殼622、及光學和電路徑(分別為624和626)支援上述的連接器實施例。在一個實施例中，插頭632及/或插座620包含雷射通訊組件，例如如此處所述之以無金接點製造的混合雷射。
圖7是使用設有無金接點的雷射之行動裝置實施例的方塊圖。計算裝置700代表行動計算裝置，例如平板電腦、行動電話或智慧型手機、無線賦能電子書閱讀取器、或其它無線行動裝置。將瞭解，大致上顯示某些實施例，且非此裝置的所有組件顯示於裝置700中。
裝置700包含處理器710，處理器710執行裝置700的主處理操作。處理器710包含一或更多個實體裝置，例如微處理器、應用處理器、微控制器、可編程邏輯裝置、 或其它處理機構。由處理器710執行的處理操作包含操作平台或操作系統的執行，應用及/或裝置功能在操作平台或操作系統上執行。處理操作包含與經由使用人或其它裝置之I/O(輸入/輸出)有關的操作、與電力管理有關的操作、及/或與連接裝置700至另一裝置有關的操作。處理操作也包含與音頻I/O及/或顯示I/O有關的操作。
在一個實施例中，裝置700包含音頻子系統720，音頻子系統720代表與提供音頻功能給計算裝置之相關硬體(例如，音頻硬體及音頻電路)及軟體(例如，驅動程式、編解碼器)組件。音頻功能包含揚聲器及/或耳機輸出、以及麥克風輸入。用於這些功能的裝置被整合於裝置700中，或是被連接至裝置700。在一個實施例中，使用者藉由提供由處理器710所接收及處理的音頻命令而與裝置700互動。
顯示子系統730代表提供視覺及/或觸覺顯示給使用者以與計算裝置互動之硬體(例如，顯示裝置)及軟體(例如，驅動程式)組件。顯示子系統730包含顯示介面732，顯示介面732包含用以提供顯示給使用者之特定顯示幕或硬體裝置。在一個實施例中，顯示介面732包含與處理器710分開的邏輯以執行與顯示有關的至少某些處理。在一個實施例中，顯示子系統730包含提供輸出及輸入給使用者的觸控裝置。
I/O控制器740代表與使用者互動有關的硬體裝置及軟體組件。I/O控制器740可以操作以管理音頻子系統 720及/或顯示子系統730的一部份之硬體。此外，I/O控制器740顯示用於連接至裝置700之額外的裝置之連接點，經由裝置700，使用者可以與系統互動。舉例而言，附接至裝置700的裝置可以包含麥克風裝置、揚聲器或立體聲系統、視頻系統或其它顯示裝置、鍵盤或小鍵盤裝置、或是例如讀卡機或其它裝置等使用於特定應用的其它I/O裝置。
如上所述，I/O控制器740與音頻子系統720及/或顯示子系統730互動。舉例而言，經由麥克風或其它音頻裝置的輸入而提供用於裝置700的一或更多個應用或功能的輸入或命令。此外，取代顯示輸出或顯示輸出之外，提供音頻輸出。在另一實施例中，假使顯示子系統包含觸控顯示幕，則顯示裝置也作為至少部份地由I/O控制器740所管理的輸入裝置。在裝置700上也有額外的按鍵或開關以提供由I/O控制器740管理的I/O功能。
在一個實施例中，I/O控制器740管理例如加速計、相機、光感測器或其它環境感測器、或包含在裝置700中的其它硬體。輸入為直接使用者互動的一部份、以及提供環境輸入給系統以影響其操作(例如，雜訊過濾、為亮度偵測調整顯示、為相機施加閃光、或其它特點)。
在一個實施例中，裝置700包含電力管理750，以管理電池電力使用、電池充電、及與省電操作有關的特點。記憶體子系統760包含記憶體裝置以用於儲存裝置700中的資訊。記憶體包含非依電性(假使供給記憶體裝置的電 力中斷，狀態仍不改變)及/或依電性(假使供給記憶體裝置的電力中斷，則狀態未定)記憶體裝置。記憶體760儲存應用資料、使用者資料、音樂、相片、文件、或其它資料、以及與系統700的應用及功能的執行有之系統資料(無論是長期或短期的)。
連接770包含硬體裝置(例如，無線及/或有線連接器及通訊硬體)及軟體組件(例如，驅動程式、協定堆疊)以使裝置700能夠與外部裝置通訊。裝置可以是分開的裝置，例如其它計算裝置、無線存取點或基地台、以及例如耳機、印表機、或其它裝置等週邊。
連結770包含多個不同型式的連接。一般而言，裝置700顯示設有蜂巢式連接772及無線連結774。蜂巢式連接772一般意指由無線載波所提供的蜂巢式網路連結，例如經由GSM(用於行動通訊的通用系統)或是變異或衍生、CDMA(分碼多存取)或變異或衍生、TDM(分時多工化)或變異或衍生、或其它蜂巢式服務標準所提供的無線載波。無線連結774意指不是蜂巢式的無線連結，以及包含個人區域網路(例如，藍牙)、區域網路(例如，WiFi)、及/或廣域網路(例如，WiMax)、或其它無線通訊。
週邊連接780包含硬體介面及連接器、以及軟體組件(例如，驅動程式、協定堆疊)以形成週邊連結。將瞭解裝置700可為其它計算裝置的週邊裝置(「至」782)、以及具有連接至它的週邊裝置(「來自」784)。裝置700 通常具有「駐泊」連接器連接至為了例如管理(例如，下載及/或上傳、改變、同步化)裝置700上的內容等目的之其它計算裝置。此外，駐泊連接器允許裝置700能夠被連接至某些週邊，所述週邊允許裝置700控制至例如影音或其它系統的內容輸出。
除了週邊駐泊連接器或其它週邊連接硬路，裝置700經由共同或標準基礎的連接器而形成週邊連接780。共同型式包含通用序列匯流排(USB)連接器(包含多個不同硬體介面中的任何介面)、包含迷你顯示埠(MDP)的顯示埠、高清晰度多媒體介面(HDMI)、火線(Firewire)、或其它型式。
在一個實施例中，經由光學互連，建立一或更多個週邊連接。當使用光學互連時，使用光學插頭及插座。在一個實施例中，如上所述，插頭及/或插座使用混合雷射或其它具有無金接點的電路。
在此處說明的各種操作或功能之程度，它們被說明或界定為軟體碼、指令、配置、及/或資料。內容是可直接執行的(「物件」或「可執行」形式)原始碼、或是差異碼(「差量(delta)」或「修補(ptach)」碼)。經由有內容儲存於其上的製造物件、或是經由操作通訊介面以經由通訊介面傳送資料的方法，提供此處所述的實施例的軟體內容。機器可讀取儲存媒體促使機器執行所述的功能或操作，並且，包含以機器(例如，計算裝置、電子系統、等等)可存取的形式來儲存資訊的任何機構，例如可 記錄的/不可記錄的媒體(例如，唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置、等等)。通訊介面包含與實體接線(hardwired)、無線、光學等等媒體中的任何媒體介接以與另一裝置通訊之任何機構，例如記憶體匯流排介面、處理器匯流排介面、網際網路連接、碟片控制器。藉由設置配置參數及/或傳送訊號以使通訊介面準備而提供說明軟體內容的資料訊號，以規劃通訊介面。經由傳送至通訊介面的一或更多個命令或訊號，存取通訊介面。
此處所述的各種組件是用於執行所述的操作或功能之機構。此處所述的各組件包含軟體、硬體、或這些的組合。組件能夠被實施為軟體模組、硬體模組、特定目的硬體(例如，特定應用硬體、特定應用積體電路(ASIC)、數位訊號處理器(DSP)、等等)、嵌入式控制器、實體接線電路、等等。
除了此處所述之外，在不悖離揭示之本發明的實施例及實施之範圍之下，可以對它們作出各式各樣的修改。因此，應以說明性而非限定性之方式，解譯此處的說明及實例。應僅藉由參考後附申請專利範圍來量度本發明的範圍。
100‧‧‧雷射裝置
200‧‧‧裝置
250‧‧‧裝置
300‧‧‧裝置
400‧‧‧裝置
500‧‧‧裝置
600‧‧‧系統
700‧‧‧計算裝置
下述說明包含圖形的說明，圖形的說明係藉由舉例說明本發明的實施例之實施而作出的說明。應瞭解，圖式是 舉例說明而非限定。如同此處所使用般，述及一或更多個「實施例」應被瞭解成說明包含在本發明的至少一實施中之特定特點、結構、或特徴。因此，此處出現之例如「在一個實施例中」或是「在替代實施例中」等語句係說明本發明的不同實施例及實施，且不必都意指相同的實施例。但是，它們也不必是相互互斥的。
圖1是具有無金(金)接點的雷射裝置的實施例之方塊圖。
圖2A是層疊無金接點的實施例的方塊圖，層疊無金接點具有最接近要接觸的半導體之鍺層。
圖2B是層疊無金接點的實施例的方塊圖，層疊無金接點具有最接近要接觸的半導體之鈀層。
圖3是具有製造於接點區上的鍺-鈀材料之無金接點的實施例的方塊圖。
圖4是三層無金接點的實施例的方塊圖，三層無金接點具有最接近要接觸的半導體之鈀層。
圖5是設有鍺及鈀層的無金接點的製造實施例之剖面。
圖6是使用設有無金接點的雷射之系統實施例的方塊圖。
圖7是使用設有無金接點的雷射之行動裝置實施例的方塊圖。
400‧‧‧裝置
416‧‧‧Pd層
414‧‧‧Ge層
412‧‧‧Pd層
406‧‧‧通道
404‧‧‧氧化物
402‧‧‧半導體

Claims (21)

  1. 一種半導體裝置，包括：半導體裝置層；接點，係以互補金屬氧化物半導體(CMOS)製程而被製造於該半導體裝置層上，該接點包含一層包括鍺(Ge)及鈀(Pd)的材料層，該材料層具有提供低接觸電阻給p型及n型材料兩者之鍺(Ge)對鈀(Pd)的比例；以及金屬層，係相鄰於該半導體裝置層，在該半導體裝置層與該材料層之間，其中，該金屬層包括鈦層或鎢層。
  2. 如申請專利範圍第1項之半導體裝置，其中，該半導體裝置層包括氧化物材料。
  3. 如申請專利範圍第1項之半導體裝置，其中，該半導體裝置層包括n型材料。
  4. 如申請專利範圍第1項之半導體裝置，其中，該半導體裝置層包括p型材料。
  5. 如申請專利範圍第1項之半導體裝置，其中，該鍺(Ge)對鈀(Pd)的比例是在每一部份鈀約1.25至2.0部份鍺的範圍之內。
  6. 如申請專利範圍第1項之半導體裝置，其中，該材料層包括被退火之鍺(Ge)及鈀(Pd)的多個交錯層的層疊結構。
  7. 如申請專利範圍第1項之半導體裝置，其中，該材 料層包括藉由沈積具有所想要的鍺(Ge)對鈀(Pd)比例之靶材料所形成的結構。
  8. 如申請專利範圍第7項之半導體裝置，其中，該材料層包括藉由同時沈積來自至少一鍺(Ge)靶及至少一鈀(Pd)靶之該材料層所形成的結構。
  9. 一種半導體裝置接點，包括：金屬層，係相鄰於接合線要被接合於其之半導體裝置表面；以及接點堆疊，包含多層的鍺(Ge)層、及散置於該多層的鍺層之間的多層的鈀(Pd)層，其中，該金屬層包括鈦層或鎢層，其中，該等鍺(Ge)層及鈀(Pd)層係配置在該金屬層上，且其中，在所有的鍺(Ge)層及鈀(Pd)層中，鍺(Ge)對鈀(Pd)的總比例是提供低接觸電阻給p型及n型材料之鍺(Ge)對鈀(Pd)的比例。
  10. 如申請專利範圍第9項之半導體裝置接點，其中，該接點堆疊包含直接相鄰該金屬層的鍺(Ge)層，並且在該堆疊中，該多層的鈀(Pd)層與該多層的鍺(Ge)層交錯，且具有鈀(Pd)層為該堆疊的頂層。
  11. 如申請專利範圍第9項之半導體裝置接點，其中，該接點堆疊包含直接相鄰該金屬層的鈀(Pd)層，並且在該堆疊中，該多層的鍺(Ge)層與該多層的鈀(Pd)層交錯，且具有鈀(Pd)層為該堆疊的頂層。
  12. 如申請專利範圍第9項之半導體裝置接點，其中，在該接點堆疊中，該鍺(Ge)對鈀(Pd)的比例是在每一部份鈀(Pd)約1.25至2.0部份鍺(Ge)的範圍之內。
  13. 如申請專利範圍第9項之半導體裝置接點，其中，該接點堆疊包含：鍺(Ge)底層，具有約1單位的厚度；鈀(Pd)層，具有約1單位的厚度；鍺(Ge)層，具有約4單位的厚度；及鈀(Pd)頂層，具有約2單位的厚度；其中，該金屬層具有約1/2單位的厚度。
  14. 如申請專利範圍第13項之半導體裝置接點，其中，1單位是約10nm。
  15. 如申請專利範圍第9項之半導體裝置接點，又包括：至少1μm厚的鋁層，係沈積在附接打線於其之該鈀頂層上。
  16. 一種半導體雷射裝置，包括：以互補金屬氧化物半導體(CMOS)製程而被製造於矽基板上之III-V族半導體材料的波導區，該半導體雷射裝置具有製造於該III-V族半導體材料之上的氧化物層，其中，該III-V族半導體材料具有曝露穿過該氧化物的p型材料區及曝露穿過該氧化物的n型材料區；以及對於該曝露出的p型區及該曝露出的n型區兩者而 言，接點被製造於該曝露區上，該接點包含一層包括鍺(Ge)及鈀(Pd)的材料層，該材料層具有提供低接觸電阻給p型及n型材料之鍺(Ge)對鈀(Pd)的比例；以及金屬層，作為相鄰於該曝露區的底層，其中，該金屬層包括鈦層或鎢層。
  17. 如申請專利範圍第16項之半導體雷射裝置，該接點又包括：經退火的接點堆疊，包含經退火成接點材料之鍺(Ge)及鈀(Pd)的多個交錯層，其中，該等鍺(Ge)層及鈀(Pd)層係配置在該金屬層上且被退火。
  18. 如申請專利範圍第17項之半導體雷射裝置，其中，在該接點堆疊中，該鍺(Ge)對鈀(Pd)的比例是在每一部份鈀約1.25至2.0部份鍺(Ge)之範圍內。
  19. 如申請專利範圍第17項之半導體雷射裝置，其中，該接點堆疊是具有鍺(Ge)層直接相鄰於該金屬層且以鈀(Pd)層作為該堆疊的頂層之鍺(Ge)及鈀(Pd)的交錯層的退火堆疊。
  20. 如申請專利範圍第19項之半導體雷射裝置，其中，該鍺(Ge)及鈀(Pd)的交錯層包含：鍺(Ge)底層，具有約1單位的厚度；鈀(Pd)層，具有約1單位的厚度；鍺(Ge)層，具有約4單位的厚度；及鈀(Pd)頂層，具有約2單位的厚度。
  21. 如申請專利範圍第20項之半導體雷射裝置，其中，1單位是約10nm。
TW101146186A 2011-12-22 2012-12-07 與互補金屬氧化物半導體（ｃｍｏｓ）相容之無金接點 TWI482266B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066907 WO2013095523A1 (en) 2011-12-22 2011-12-22 Cmos-compatible gold-free contacts

Publications (2)

Publication Number Publication Date
TW201342579A TW201342579A (zh) 2013-10-16
TWI482266B true TWI482266B (zh) 2015-04-21

Family

ID=48669164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146186A TWI482266B (zh) 2011-12-22 2012-12-07 與互補金屬氧化物半導體（ｃｍｏｓ）相容之無金接點

Country Status (3)

Country Link
US (1) US9252118B2 (zh)
TW (1) TWI482266B (zh)
WO (1) WO2013095523A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799747B2 (en) 2015-03-12 2017-10-24 International Business Machines Corporation Low resistance contact for semiconductor devices
US9846277B1 (en) 2016-07-28 2017-12-19 Hewlett Packard Enterprise Development Lp Semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045502A (en) * 1990-05-10 1991-09-03 Bell Communications Research, Inc. PdIn ohmic contact to GaAs
JPH05326928A (ja) * 1992-05-26 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
JPH0629517A (ja) * 1992-07-07 1994-02-04 Fujitsu Ltd 半導体装置の製造方法
US20040105471A1 (en) * 1998-12-30 2004-06-03 Michael A. Kneissl Structure for nitride based laser diode with growth substrate removed

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011583A (en) * 1974-09-03 1977-03-08 Bell Telephone Laboratories, Incorporated Ohmics contacts of germanium and palladium alloy from group III-V n-type semiconductors
NL8801032A (nl) * 1988-04-21 1989-11-16 Philips Nv Inrichting en werkwijze voor het vervaardigen van een inrichting.
JP2893723B2 (ja) * 1988-06-13 1999-05-24 住友電気工業株式会社 オーミック電極の製造方法
US5480829A (en) * 1993-06-25 1996-01-02 Motorola, Inc. Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts
JPH08222526A (ja) * 1995-02-15 1996-08-30 Matsushita Electric Ind Co Ltd Ｐ・ｎ型同一オーミック材料及びその製造方法
US6103614A (en) * 1998-09-02 2000-08-15 The Board Of Trustees Of The University Of Illinois Hydrogen ambient process for low contact resistivity PdGe contacts to III-V materials
US6898362B2 (en) 2002-01-17 2005-05-24 Micron Technology Inc. Three-dimensional photonic crystal waveguide structure and method
GB2410613B (en) * 2002-10-10 2006-08-16 Teraview Ltd A laser
US7405125B2 (en) 2004-06-01 2008-07-29 Macronix International Co., Ltd. Tunnel oxynitride in flash memories
US7420227B2 (en) 2005-06-22 2008-09-02 National Chiao Tung University Cu-metalized compound semiconductor device
TWI291232B (en) * 2006-01-03 2007-12-11 Univ Nat Chiao Tung Copper metalized ohmic contact electrode of compound semiconductor device
US8110823B2 (en) 2006-01-20 2012-02-07 The Regents Of The University Of California III-V photonic integration on silicon
FR2909491B1 (fr) * 2006-12-05 2010-04-23 Commissariat Energie Atomique Dispositif laser a source laser et guide d'onde couples
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5366134B2 (ja) 2009-05-01 2013-12-11 行政院原子能委員会核能研究所 銀含有金属オーミック接触電極
JP5326928B2 (ja) 2009-08-19 2013-10-30 株式会社ニコン 照明光学系、露光装置、およびデバイス製造方法
US8675704B2 (en) * 2010-04-29 2014-03-18 Sri International Single ridge N-P-N diode laser
EP2795675A4 (en) 2011-12-20 2015-11-25 Intel Corp HYBRID INTEGRATION OF GROUP III-V SEMICONDUCTOR COMPONENTS ON SILICON

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045502A (en) * 1990-05-10 1991-09-03 Bell Communications Research, Inc. PdIn ohmic contact to GaAs
JPH05326928A (ja) * 1992-05-26 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
JPH0629517A (ja) * 1992-07-07 1994-02-04 Fujitsu Ltd 半導体装置の製造方法
US20040105471A1 (en) * 1998-12-30 2004-06-03 Michael A. Kneissl Structure for nitride based laser diode with growth substrate removed

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
２、Petr Macháč, Petr Sajdl, Vladimír Machovič, "Improvement of Ge/Pd/GaAs ohmic contact by In layer", Journal of Materials Science: Materials in Electronics, Volume 18, Issue 6, pp 621-62, June 2007. *

Also Published As

Publication number Publication date
WO2013095523A1 (en) 2013-06-27
US9252118B2 (en) 2016-02-02
TW201342579A (zh) 2013-10-16
US20140050243A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
CN100521147C (zh) 在集成电路中使用的电极结构
TWI578438B (zh) 無電式填充傳導結構
US20190096753A1 (en) Method to enhance electrode adhesion stability
KR101764552B1 (ko) 전기 전도 접촉들을 형성하는 반도체 구조체들 및 방법들
US9613853B2 (en) Copper wire and dielectric with air gaps
CN103681573A (zh) 包括过孔结构的集成电路器件及其制造方法
TW201036109A (en) Method for forming thin film resistor and terminal bond pad simultaneously
JP2015537392A (ja) グラフェンおよび金属相互接続
JP6507229B2 (ja) ３ｄ回路におけるソース・チャネルの相互作用の改善
JP2013521648A (ja) セミコンダクタ・メタル・オン・インシュレータ構造、斯かる構造の形成方法、及び斯かる構造を含む半導体装置
JP2014220485A (ja) バンプを有する半導体素子及びその製造方法
TWI600059B (zh) 半導體元件用內連線的形成方法
JP2017520109A (ja) 集積回路デバイスの金属間の選択的な拡散障壁
US10950496B2 (en) Microelectronic devices comprising manganese-containing conductive structures, and related electronic systems
CN105006467A (zh) 金属接触结构及其形成方法
TWI482266B (zh) 與互補金屬氧化物半導體（ｃｍｏｓ）相容之無金接點
WO2018182655A1 (en) Removal of a bottom-most nanowire from a nanowire device stack
TW201005943A (en) Transistor with contact over gate active area
CN106206406A (zh) 一种半导体器件及其制作方法和电子装置
CN105789436B (zh) 一种半导体器件及其制造方法、电子装置
US11688729B2 (en) Integrated thin film capacitors on a glass core substrate
TWI523204B (zh) 鐵電電容器模組、製造方法與設計結構
CN105845663A (zh) 一种半导体器件及其制作方法和电子装置
WO2024065853A1 (zh) 芯片及其制备方法、电子设备
WO2024066580A1 (zh) 芯片及其制备方法、电子设备