TWI462225B - 記憶體裝置及形成方法 - Google Patents

記憶體裝置及形成方法 Download PDF

Info

Publication number
TWI462225B
TWI462225B TW098132748A TW98132748A TWI462225B TW I462225 B TWI462225 B TW I462225B TW 098132748 A TW098132748 A TW 098132748A TW 98132748 A TW98132748 A TW 98132748A TW I462225 B TWI462225 B TW I462225B
Authority
TW
Taiwan
Prior art keywords
word line
substrate
memory
bit line
insulator material
Prior art date
Application number
TW098132748A
Other languages
English (en)
Other versions
TW201019416A (en
Inventor
Jun Liu
Gurtej S Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201019416A publication Critical patent/TW201019416A/zh
Application granted granted Critical
Publication of TWI462225B publication Critical patent/TWI462225B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

記憶體裝置及形成方法
本發明係關於記憶體裝置，且係關於形成具有含有硫族化物相變材料之狀態可變記憶體元件的二極體存取之交叉點記憶體單元的方法。
已知二極體存取之交叉點記憶體單元(diode-accessed cross point memory cell)可使用整流二極體作為狀態可變記憶體元件之存取裝置。記憶體元件可含有硫族化物相變材料。將一電流施加至記憶體元件可改變材料之相以使得記憶體元件展現不同電阻。該相亦可改變回來。因此，兩個電阻狀態提供用於資料儲存之「接通」及「斷開」狀態。
圖1展示二極體存取之交叉點記憶體陣列之概念性透視圖且說明其一般空間組態。圖1之簡化視圖僅展示記憶體陣列100，其包括具有與位元線104之方向正交之方向且與位元線104重疊於交叉點處的字線102。在交叉點處，含有n型材料106及p型材料108之存取二極體(access diode)與記憶體元件110以電串聯連接之方式組合，在交叉點處於字線102與位元線104之間延伸。實施圖1中所展示之概念之實際結構可藉由多種已知方法形成。
為達成4F2 佔據面積(其中「F」為存取二極體之特徵大小)，一些已知方法在單晶矽基板中形成n型材料106及p型材料108。在整流二極體定位於單晶矽中的情況下，可提供高電流密度以在狀態可變記憶體元件110含有硫族化物相變材料時實現其中的相變。其他矽基二極體可包括在聚矽中形成之彼等二極體。
遺憾地，形成矽基二極體使用超過400℃之處理溫度。就活化退火而言，溫度可自800℃至1000℃持續2小時至20秒之時間。結果，在處理矽基二極體之前形成對超過400℃之溫度敏感的記憶體陣列之結構。儘管矽基二極體可提供高電流密度，但其存在亦限制適用於形成記憶體陣列之材料及處理次序。克服使用矽基二極體之限制的方法及/或材料可為有用的。
圖2展示一表示一積體電路之一實例的記憶體層級200之部分橫截面視圖，可根據本文中所描述之實施例在該積體電路上方形成記憶體單元的二極體存取之交叉點陣列。用於積體電路之少數選項包括記憶體陣列、周邊電路、中央處理單元(CPU)，及特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)、其組合等。值得注意地，圖2之記憶體層級200具有包括周邊電路之周邊區238及包括記憶體陣列之陣列區240兩者。周邊區238可包括記憶體單元定址電路及記憶體單元讀取電路且與陣列區240之記憶體單元交互操作。如將自以下論述瞭解的，包括周邊電路作為積體電路及在積體電路正上方形成大多數或所有記憶體裝置可致能減小整個裝置之晶粒大小。
指定周邊區238之術語「周邊」指代在此區中之電路的功能且並不限制周邊區238相對於陣列區240的位置。陣列區常可定位於記憶體裝置之中央，同時記憶體單元讀取電路及記憶體單元定址電路位於圍繞陣列區之周邊部分中。因此，此等電路可稱為「周邊的」，但在部分程度上由於現代設計及處理上之改良，此等電路可位於本文中所描述的記憶體裝置內之已知為合適之任何地方。又，儘管圖2顯示關於周邊區238中之電路之結構特徵的一些細節，但實施例不限於此等結構特徵。任何已知記憶體單元讀取電路、記憶體單元定址電路及其他電路可用於周邊區238中以提供含有記憶體層級200之可操作記憶體裝置。
在未廣泛地詳細描述周邊區238中之電路之特定結構特徵之情形下，熟悉此項技術者可易於觀察到，基板224具有形成於其中之開口，該等開口含有絕緣體材料236且形成作用區域232。基板224可包括單晶半導體，其包括(但不限於)單晶矽。在此文獻之上下文中，術語「半導體基板」或「半導電基板」經定義以意謂包含半導電材料之任何構造，其包括(但不限於)諸如半導電晶圓之塊體半導電材料(獨立的或在包含其上之其他材料之總成中)及半導電材料層(獨立的或在包含其他材料之總成中)。術語「基板」指代任何支撐結構，其包括(但不限於)以上所描述之半導電基板。
絕緣體材料236可包括氧化矽、氮化矽、氮氧化矽、其組合等。電漿增強化學氣相沈積可用以使用(例如)以四乙氧基矽(TEOS)為基礎之方法(其可包括臭氧)形成絕緣體材料236。可在基板224與導電插塞234之間提供導電接點242。接點242可含有矽化鈷(CoSi2 )及/或其他材料，且插塞234可含有鎢及/或其他材料。可含有鎢及/或其他材料之導電通孔228可延伸穿過絕緣體材料236，從而將插塞234與導電鍍金屬件226電連接。鍍金屬件226可含有鋁、銅及/或其他材料。在通孔228及插塞234提供垂直導電互連時，導電線230提供在橫截面視圖中所展示的延伸入及延伸出圖2之截面的水平導電互連。
轉向圖2之陣列區240，個別記憶體單元包括皆電串聯連接之字線202、n型材料206、p型材料208、記憶體元件210及位元線204。在圖2之實施例中，字線202、n型材料206及p型材料208皆形成於基板224中。在其他方法中，此可藉由在通用半導體材料中置放摻雜劑以提供不同導電類型及/或摻雜劑濃度來實行。
作為一實例，基板224可展現p型導電性，同時基板224之涵蓋字線202及n型材料206之部分可展現n型導電性且可經重摻雜以提供n+材料。P型材料208亦可經重摻雜以提供p+材料。作為另一實例，儘管圖2中未展示，但基板224之涵蓋字線202之部分可經重摻雜以提供n+材料且基板224之涵蓋n型材料206之部分可經輕摻雜以提供n-材料。其他已知摻雜配置、材料及/或層可用以提供含有與字線及狀態可變記憶體元件電串聯連接之p-n接面之合適的存取二極體。
在圖2中，在p型材料208與插塞214之間提供接點212。接點212可含有與接點242同樣之材料且插塞214可含有與插塞234同樣之材料。由於位於共同高度位準及用於類似目的，故接點212及插塞214可與各別接點242及插塞234同時形成。可提供包括導電襯套216及絕緣體材料填充物218之將插塞214電連接至記憶體元件210的通孔。通孔中之導電襯套216可包括氮化鈦及/或其他材料，且填充物218可包括與絕緣體326同樣之材料。或者，通孔可完全由諸如TiN或TiAlN之導電材料形成，而無任何絕緣體材料填充物。
記憶體元件210上方之頂蓋220及通孔222將記憶體元件210電連接至位元線204。頂蓋220可包括氮化鈦及/或其他材料，且通孔222可包括鎢及/或其他材料。記憶體元件210可包括硫族化物相變材料且與頂蓋220一起跨越多個記憶體單元。在圖2中，將記憶體元件210及頂蓋220表示為平行於位元線204之連續線。或者，記憶體元件210及頂蓋220可與個別記憶體單元隔離。合適相變材料之一實例包括鍺銻碲(GST)，其可展現由Gex Sby Tez 組成之組合物，其中x、y及z可在已知提供所要狀態可變性質的範圍內。
如自本文中之論述及圖1至圖2中可瞭解，陣列區240中之記憶體陣列實施圖1中所展示之二極體存取之交叉點記憶體的概念。所展示之記憶體結構在已知為電阻性隨機存取記憶體(RRAM)之一較廣泛種類之記憶體的範圍內，其包括已知為相變隨機存取記憶體(PCRAM)之亦涵蓋所展示之記憶體結構的另一種類之記憶體。位元線204以類似於針對圖1中之位元線104及字線102所展示之方式的方式在與字線202正交的方向上延伸，其中橫截面視圖中所展示之字線202延伸入及延伸出圖2之截面。因而，位元線204及字線202重疊於交叉點處。含有n型材料206及p型材料208之存取二極體及記憶體元件210在交叉點處於字線202與位元線204之間延伸。儘管展示字線202及位元線204在彼此正交之方向上延伸，但應瞭解，本文中之實施例涵蓋儘管未在正交之方向上延伸但重疊於交叉點處的位元線及字線。
如所指示，形成矽基二極體可使用超過400℃之處理溫度。在圖2中，n型材料206及p型材料208係定位於諸如可由此等處理溫度損壞之含金屬互連及記憶體元件210之其他組件下方的一高度位準(elevational level)處。在存取二極體位於低高度位準處之情形下，可在不損害位於較高高度位準處之稍後形成之組件的情形下施加矽基二極體處理溫度。
觀察結果指示以二極體為基礎之交叉點記憶體單元可適用於三維架構，諸如圖2中所展示之彼等積體電路之積體電路對可在形成後續記憶體層級中使用的諸如處理溫度之製程條件的易感性除外。然而，若該等層級如在本文中之實施例中經堆疊及接合在一起，則一堆疊之三維架構可用以減少對下伏組件之損壞。亦即，可首先形成使用可能損壞下伏組件之製程條件形成之組件，其後接著在記憶體層級200或其他積體電路上方接合。由此可見，可使用亦減少曝露至可能損壞之製程條件的接合方法。若需要，則可在下伏積體電路與接合於其上之一(多個)後續記憶體層級之間形成適當導電互連。
在一實施例中，一方法包括提供一具有一含金屬導電互連之積體電路及在該積體電路上方形成電絕緣體材料。該方法亦包括提供一含有展現第一導電類型之半導體材料之基板及僅在半導體材料的一部分中置放摻雜劑。該摻雜劑可經活化以提供含有經活化摻雜劑之經摻雜區。該經摻雜區展現與第一導電類型相對之第二導電類型且經摻雜區提供與半導體材料之仍展現第一導電類型之部分的接面。在使摻雜劑活化之後，該方法包括將基板接合至絕緣體材料及移除基板之接合至絕緣體材料之至少一些部分以曝露下伏絕緣體材料中的至少一些材料。在移除之後，形成一記憶體單元，該記憶體單元具有皆電串聯連接之字線、存取二極體、含有硫族化物相變材料之狀態可變記憶體元件及位元線。存取二極體含有如p-n接面之接面。位元線及字線重疊於交叉點處且存取二極體及記憶體元件在交叉點處於字線與位元線之間延伸。
借助於實例，含金屬導電互連可展現諸性質以使得若曝露至在活化中所使用之至少一操作條件，則互連的一實體結構將變更。基板中之摻雜劑之活化可遠離積體電路而發生。藉此，可減少含金屬導電互連曝露於使摻雜劑活化中所使用之操作條件。摻雜劑之活化可包括加熱至大於400℃之溫度。
積體電路可包括易受摻雜劑之活化中所使用之至少一操作條件影響的諸如硫族化物相變材料之其他組件。亦即，提供積體電路可包括形成另一記憶體單元，該另一記憶體單元具有皆電串聯連接之另一字線、另一存取二極體、含有硫族化物相變材料之另一狀態可變記憶體元件及另一位元線。另一位元線及另一字線可重疊於另一交叉點處且另一存取二極體及另一記憶體元件可在另一交叉點處於另一字線與另一位元線之間延伸。如此應用之方法可因此以三維堆疊架構提供以二極體為基礎之交叉點記憶體單元的兩個記憶體層級。
半導體材料可含有單晶材料且p-n接面可位於單晶材料內。第一導電類型可為p型且第二導電類型可為n型。提供基板可包括提供展現如半導體材料之p型導電性之單晶矽基板。
多種已知接合方法可依賴於(例如)接合可在不高於400℃下發生之彼等方法。可將基板之經摻雜區接合至絕緣體材料。接合可包括將基板直接接合至絕緣體材料。或者，接合可包括在基板與絕緣體材料之間提供黏著材料。
圖3展示含有塗覆於記憶體層級200之絕緣體材料236上方之n型材料306及p型材料308的基板。涵蓋形成於陣列區240及周邊區域238中之裝置之積體電路可佔據積體電路的橫向範圍，但未延伸超出該橫向範圍。接合可包括在基板與絕緣體材料之間形成接合界面，其中接合界面在橫向範圍上為連續且大體上平坦的。儘管未展示，但可包括黏著材料。圖4展示在所提供之部分視圖內於橫向範圍上連續且大體上平坦的之接合界面。
圖4亦展示p型材料308之部分經移除。可使用與本文中所描述之方法及藉此形成之結構相容的任何已知方法移除過量p型材料308。化學機械拋光(CMP)、濕式蝕刻、乾式蝕刻等為可能的方法。然而，可能預先製備含有n型材料306及p型材料308之基板以使得在接合之後可更易於移除過量材料。
圖7至圖8展示識別為由Bennin，France之SOITEC使用之SMART-CUT製程的已知方法之簡略細節且為涉及將離子植入至晶圓中及藉由熱處理將矽層接合至基板之方法的一實例。SMART-CUT製程描述於A. J. Auberton-Herve之「SOI:Materials to Systems,」(Digest of the International Electron Device Meeting,San Francisco，第3至10頁，1996年12月)中。即使已知SMART-CUT製程用於將氧化矽黏著層接合至矽晶圓，此種方法仍可經修改以用於實行本文中所描述之實施例。
舉例而言，圖7展示包括n型材料706及p型材料708之基板。在圖8中，將氫離子704植入p型材料708中以形成缺陷材料702。可將氫離子植入至每平方公分1×1016 個至每平方公分5×1016 個之濃度。在n型摻雜劑及p型摻雜劑之活化之後，可根據已知處理將n型材料706直接接合至絕緣體材料236或接合至絕緣體材料236上方之黏著材料。此後，可在缺陷材料702處使過量p型材料708移離以提供圖4中所展示之結構。在移除缺陷材料702之剩餘部分且可能減少剩餘p型材料708之厚度的CMP之後，可繼續進行記憶體單元之形成。
圖9至圖10展示識別為由Kanagawa,Japan之Canon Inc.使用之ELTRAN(磊晶層轉換)製程的已知方法之簡略細節。ELTRAN製程描述於Yonehara等人之「ELTRAN;Novel SOI Wafer Technology,」(JSAP Int'l，第4期，第10至16頁，2001年7月)中。在圖9中，基板804之部分經處理以提供多孔材料802。在矽基板之狀況下，可藉由HF中之電化學反應來實行多孔材料802的形成。即使材料802為多孔的，諸如矽之額外半導體材料仍可經磊晶生長以在多孔材料802上方提供額外厚度。
藉由n型材料806及p型材料808之固有性質或藉由置放摻雜劑，可如圖10中所展示在多孔材料802上方提供n型材料806及p型材料808。在摻雜劑之任何活化之後，可根據已知處理將n型材料806直接接合至絕緣體材料236或接合至絕緣體材料236上方之黏著材料。此後，可在多孔材料802處使基板804與一些多孔材料802一起移離以提供類似圖4中所展示之結構的結構。噴水流(water jet)常可用以輔助移除。在移除多孔材料802之剩餘部分且可能減少p型材料808之厚度的CMP之後，可繼續進行記憶體單元之形成。
如圖7中所展示之n型材料706、如圖10中所展示之基板中之n型材料806或其他基板中之n型材料的接合亦可藉由(諸如)在Suni等人之「Effects of Plasma Activation on Hydrophilic Bonding of Si and SiO2 ,」(J. Electrochem Soc，第149卷，第6期，第G348至G351頁，2002年6月)中所描述之電漿增強接合來實行。亦即，低壓氬或氧電漿可用以使待接合之n型材料706之表面活化。此種活化促進在低於200℃之溫度下的親水性接合，諸如Si與SiO2 之接合。
在相關之已知方法中，待接合之表面可借助於高能粒子轟擊加以濺鍍清潔且在真空環境中於輕微施加壓力下開始接觸。
又，可能使用氬氣束來使表面活化以促進室溫下鉑與矽之間的接合，如在Takagi等人之「Room-Temperature Bonding of Si Wafers to Pt Films on SiO2 or LiNbO3 Substrates Using Ar-Beam Surface Activation,」(Jpn. J. Appl. Phys.，第38卷，第2部分，第12B期，第1559至1561頁，1999年12月)中所描述。可在絕緣體材料236上沈積鉑作為黏著材料。
另一低溫接合方法包括表面活化接合(SAB)，其涉及在矽基板及SiO2 基板兩者上沈積金屬薄膜，如T. Suga之「Room Temperature Bonding/SAB and Its Applications in Microelectronics,」(Public Lecture Series:The Impact of Wafer-Level Technologies on Advanced IC Design,Stanford University，第1至18頁，2001年5月24日)中所描述。用於兩個薄膜中之可能金屬對包括Cu-Cu、Al-Ti、Ni-Cu及Al-Cu。儘管溫度範圍之上限註明為超過400℃，在該溫度下，結構變更可開始在曝露之含金屬互連及/或相變材料中發生，但是達約450℃之高溫曝露可促進接合。
有機「奈米膠」亦可用於接合，如「Nanoglue for Electronics,」(Technology Review,Massachusetts Institute of Technology，2007年5月23日)中所論述。本質上，碳原子及氫原子之鏈(其中硫位於一端且矽位於另一端)可分別將銅與SiO2 結合在一起。分子將其自身定向成彼此緊鄰且黏著強度在達700℃之溫度下增加。存在對奈米膠可經特製以藉由在分子鏈之兩端處附接適當之化學基團來黏著不同材料的期望。可接合諸如絕緣體與半導體或金屬與半導體之不同材料。
在圖3至圖4中所展示之接合中，絕緣體材料236可為二氧化矽。因此，可在包括n型材料306及如「奈米膠」參考中所描述般使用之奈米膠的基板上形成銅以將銅接合至二氧化矽。銅可跨越所有n型材料306經毯覆式沈積及/或以提供經圖案化銅之方式形成。
已頒予Tong之美國專利第6,563,133號係關於在低溫下類磊晶晶圓接合之方法。該方法涉及藉由改質表面以產生缺陷區而在低溫下接合無氧化物矽基板對與其他基板。舉例而言，對待藉由含硼電漿接合之表面或藉由離子植入(較佳使用硼)產生之表面缺陷區的電漿處理可製備該等表面。該等表面亦可經非晶化(amorphize)。將經處理之表面置放在一起在環境空氣中於室溫下形成附接對。此方法在本文中所描述之實施例中可為有用的。
在接合之後，可處理圖4中所展示之p型材料308以提供合適厚度。使用已知方法圖案化穿過p型材料308及n型材料306可提供圖5中所展示之字線502、n型材料506及p型材料508。一已知方法之實例包括標準光微影及乾式蝕刻。如自圖5將瞭解，n型材料306及p型材料308之接合至絕緣體材料236之至少一些材料的移除可曝露下伏絕緣體材料236或其他下伏材料(若存在)中之至少一些材料。
存在多種選項用於處理n型材料306與絕緣體材料236之間的黏著材料(若提供)。若黏著材料絕緣，則其可保留或在移除一些n型材料306及p型材料308以形成字線502期間經移除。當黏著材料絕緣時，其提供n型材料306與絕緣體材料236之間的額外絕緣體材料。若黏著材料保留，則在移除一些n型材料306後便曝露之絕緣體材料將為黏著材料形成的絕緣體材料。否則，若移除黏著材料，則在處理期間曝露之絕緣體材料將為絕緣體材料236。若黏著材料為導電的，則其可經移除以減少諸如字線502之字線之間的短路。
在絕緣黏著材料或導電黏著材料之任一情形下，可在將基板接合至絕緣體材料236之前圖案化黏著材料。作為一種可能性，移除至少一些n型材料306及曝露下伏絕緣體材料236可能不涉及移除黏著材料。對於黏著材料之較早圖案化匹配字線502之稍後圖案化之情況尤係如此。
在導電黏著材料保留於字線502與絕緣體材料236之間的情況下，此種導電材料可根據已知跨接技術提供字線502之導電跨接。跨接可增強字線502之導電性。以此方式，該方法可包括在基板與絕緣體材料236之間於絕緣體材料236上方形成導電線。值得注意地，本文中之結合方法中所使用之黏著材料可形成於含有n型材料306的基板上，形成於絕緣體材料236上或形成於該兩者上。因此，黏著材料之圖案化(諸如，用以形成導電線)可發生於含有n型材料306之基板上，發生於絕緣體材料236上，或發生於該兩者上。
如自圖5將瞭解，形成含有字線502之記憶體單元包括在字線上方形成存取二極體、在存取二極體上方形成記憶體元件，及在記憶體元件上方形成位元線。字線502、n型材料506及p型材料508皆形成於圖4之n型材料306及p型材料308中。N型材料506及p型材料508提供存取二極體之p-n接面。以上針對記憶體層級200中之存取二極體所描述之各種導電類型及/或摻雜劑濃度亦適用於在圖5中形成於其上方的額外存取二極體。如所描述，可在將含有n型材料306之基板接合至絕緣體材料236之前使摻雜劑活化。因此，所接合之基板可提供n+/n+/p+、n+/n-/p+、n+/n+/p或n+/n-/p摻雜之半導體材料以成為各別字線502/n型材料506/p型材料508。
根據已知方法及結構，接點512提供於p型材料508上且與p型材料508接觸。可提供包括導電襯套516及絕緣體材料填充物518之將接點512電連接至記憶體元件510的通孔。或者，通孔可完全由導電材料形成而無任何絕緣體材料填充物。記憶體元件510上方之頂蓋520及通孔522將記憶體元件510電連接至位元線504。可在所描述之組件上方且圍繞所描述之組件提供絕緣體材料536。在圖5中，記憶體元件510及頂蓋520表示為平行於位元線504之連續線。或者，記憶體元件510及頂蓋520可與個別記憶體單元隔離。圖5中所展示之組件之組合物可選自如針對記憶體層級200的相同組件所描述之相同材料。
可提供將記憶體單元之添加陣列電互連至記憶體層級200之周邊區域238中之下伏裝置的鍍金屬件526及通孔528。結果，記憶體層級200之記憶體單元定址電路及記憶體單元讀取電路可與添加於記憶體層級200上方之陣列的記憶體單元交互操作。或者，可在記憶體層級200上方提供額外記憶體單元定址電路及記憶體單元讀取電路以與額外記憶體單元獨立地交互操作。
記憶體單元之添加陣列因此以三維堆疊架構實施二極體存取之交叉點記憶體的概念。圖6展示堆疊架構之概念性透視圖。圖6之簡化視圖僅添加記憶體陣列600，其包括具有與位元線604之方向正交之方向且與位元線604重疊於交叉點處的字線602。在交叉點處，含有n型材料606及p型材料608之存取二極體與記憶體元件610以電串聯連接之方式組合，在交叉點處於字線602與位元線604之間延伸。儘管圖6中展示兩個記憶體層級，但應瞭解，額外記憶體層級可得以添加且交互操作，或不交互操作，如本文中針對第一兩個層級所描述。
在一實施例中，一種方法包括形成一積體電路，其包括形成第一記憶體單元，該第一記憶體單元具有皆電串聯連接之第一字線、第一存取二極體、含有硫族化物相變材料之第一狀態可變記憶體元件及第一位元線。位元線及字線重疊於交叉點處，存取二極體及記憶體元件在交叉點處於字線與位元線之間延伸，且第一記憶體單元亦具有含金屬導電互連。電絕緣體材料形成於積體電路上方。
該方法包括提供含有展現第一導電類型之半導體材料之基板，僅在半導體材料的一部分中置放摻雜劑，及遠離積體電路而使摻雜劑活化以提供含有經活化摻雜劑之經摻雜區。該經摻雜區展現與第一導電類型相對之第二導電類型。該經摻雜區提供與半導體材料之仍展現第一導電類型之部分的接面。在使摻雜劑活化之後，該方法包括將基板接合至該絕緣體材料。該互連及該第一記憶體元件展現諸性質以使得若曝露至在活化中所使用之至少一操作條件，則互連及第一記憶體元件的實體結構將變更。移除基板之接合至絕緣體材料之至少一些部分以曝露下伏絕緣體材料中的至少一些材料。
在移除之後，該方法包括形成一第二記憶體單元，該第二記憶體單元具有皆電串聯連接之第二字線、第二存取二極體、含有硫族化物相變材料之第二狀態可變記憶體元件及第二位元線。第二存取二極體含有如p-n接面之接面，第二位元線及第二字線重疊於第二交叉點處，且第二存取二極體及第二記憶體元件在第二交叉點處於第二字線與第二位元線之間延伸。
借助於實例，半導體材料可為單晶材料，第一導電類型可為p型，第二導電類型為n型，且p-n接面可位於單晶材料內。又，接合可包括在不高於400℃下將基板之經摻雜區接合至絕緣體材料。積體電路可佔據積體電路之橫向範圍，但未延伸超出該橫向範圍，且接合可包括在基板與絕緣體材料之間形成接合界面，該接合界面在橫向範圍上為連續且大體上平坦的。
在一實施例中，一方法包括提供一具有含有金屬導電互連之積體電路及在積體電路上方形成電絕緣體材料。該方法包括提供一含有展現p型導電性之半導體材料之基板，僅在半導體材料的一部分中置放摻雜劑，及藉由加熱至大於400℃而遠離積體電路使摻雜劑活化以提供含有經活化摻雜劑之經摻雜區。經摻雜區展現n型導電性且經摻雜區提供與半導體材料之仍展現p型導電性之部分的p-n接面。在使摻雜劑活化之後，在不高於400℃下將基板之n型經摻雜區接合至絕緣體材料。移除基板之接合至絕緣體材料之至少一些部分以曝露下伏絕緣體材料中的至少一些材料。
在移除之後，該方法包括形成一記憶體單元，該記憶體單元具有皆電串聯連接之字線、存取二極體、含有硫族化物相變材料之狀態可變記憶體元件及第二位元線。存取二極體含有p-n接面，位元線及字線重疊於交叉點處且存取二極體及記憶體元件在交叉點處於字線與位元線之間延伸。
除諸方法之外，實施例亦提出記憶體裝置。在一實施例中，一記憶體裝置包括具有含金屬導電互連之積體電路及位於積體電路上方之電絕緣體材料。記憶體裝置包括一記憶體單元，該記憶體單元具有皆電串聯連接之字線、位於字線上方之存取二極體、位於存取二極體上方且含有硫族化物相變材料的狀態可變記憶體元件及位於記憶體元件上方之位元線。存取二極體含有位於半導體材料中之p-n接面，位元線及字線重疊於交叉點處且存取二極體及記憶體元件在交叉點處於字線與位元線之間延伸。黏著材料位於絕緣體材料上方且將字線接合至絕緣體材料。
借助於實例，積體電路可包括一結構，該結構係選自由以下各物組成之群：記憶體陣列、周邊電路、中央處理單元、特殊應用積體電路、場可程式化閘陣列及其組合。積體電路可包括一周邊電路，該周邊電路經組態以操作形成於積體電路上方之記憶體單元。黏著材料可包括一或多個金屬薄膜、有機奈米膠或其組合。
遵照法令，本文中所揭示之標的物已用大體上特定之語言關於結構特徵及方法特徵予以了描述。然而，應理解，申請專利範圍不限於所展示並描述之特定特徵，此係因為本文中所揭示之手段包含實例實施例。申請專利範圍因此將被提供如字面上措詞之完整範疇且將根據均等論來適當地加以解釋。
100．．．記憶體陣列
102．．．字線
104．．．位元線
106．．．n型材料
108．．．p型材料
110．．．記憶體元件
200．．．記憶體層級
202．．．字線
204．．．位元線
206．．．n型材料
208．．．p型材料
210．．．記憶體元件
212．．．接點
214．．．插塞
216．．．導電襯套
218．．．絕緣體材料填充物
220．．．頂蓋
222．．．通孔
224．．．基板
226．．．鍍金屬件
228．．．通孔
230．．．導電線
232．．．作用區域
234．．．插塞
236．．．絕緣體材料
238．．．周邊區
240．．．陣列區
242．．．接點
306．．．n型材料
308．．．p型材料
502．．．字線
504．．．位元線
506．．．n型材料
508．．．p型材料
510．．．記憶體元件
512．．．接點
516．．．導電襯套
518．．．絕緣體材料填充物
520．．．頂蓋
522．．．通孔
526．．．鍍金屬件
528．．．通孔
536．．．絕緣體材料
600．．．記憶體陣列
602．．．字線
604．．．位元線
606．．．n型材料
608．．．p型材料
610．．．記憶體元件
702．．．缺陷材料
704．．．氫離子
706．．．n型材料
708．．．p型材料
802．．．多孔材料
804．．．基板
806．．．n型材料
808．．．p型材料
圖1展示已知記憶體陣列之概念性透視圖；
圖2展示記憶體陣列之部分橫截面視圖；
圖3至圖5以連續製程步驟展示圖2之記憶體陣列；
圖6展示圖5之記憶體陣列之概念性透視圖；
圖7至圖8以連續製程步驟展示含有半導體材料之基板的部分橫截面視圖；及
圖9至圖10以連續製程步驟展示含有半導體材料之另一基板之部分橫截面視圖。
202．．．字線
204．．．位元線
206．．．n型材料
208．．．p型材料
210．．．記憶體元件
212．．．接點
214．．．插塞
216．．．導電襯套
218．．．絕緣體材料填充物
220．．．頂蓋
222．．．通孔
224．．．基板
226．．．鍍金屬件
228．．．通孔
230．．．導電線
232．．．作用區域
234．．．插塞
236．．．絕緣體材料
238．．．周邊區
240．．．陣列區
242．．．接點
502．．．字線
504．．．位元線
506．．．n型材料
508．．．p型材料
510．．．記憶體元件
512．．．接點
516．．．導電襯套
518．．．絕緣體材料填充物
520．．．頂蓋
522．．．通孔
526．．．鍍金屬件
528．．．通孔
536．．．絕緣體材料

Claims (40)

  1. 一種形成具有含有硫族化物相變材料之狀態可變記憶體元件的二極體存取之交叉點記憶體單元的方法，其包含：提供一具有一含金屬導電互連之積體電路；在該積體電路上方形成一電絕緣體材料；提供一含有一展現一第一導電類型之半導體材料之基板；僅在該半導體材料之一部分中置放一摻雜劑；使該摻雜劑活化以提供一含有該經活化摻雜劑之經摻雜區，該經摻雜區展現一與該第一導電類型相對之第二導電類型且該經摻雜區提供一與該半導體材料之仍展現該第一導電類型之一部分的接面；在使該摻雜劑活化之後，將該基板接合至該絕緣體材料；移除該基板之接合至該絕緣體材料之至少一些部分以曝露該下伏絕緣體材料中的至少一些材料；及在該移除之後，形成一記憶體單元，該記憶體單元具有皆電串聯連接之一字線、一存取二極體、一含有硫族化物相變材料之狀態可變記憶體元件及一位元線，該存取二極體含有如一p-n接面之該接面，該位元線及該字線重疊於一交叉點處，且該存取二極體及該記憶體元件在該交叉點處於該字線與該位元線之間延伸。
  2. 如請求項1之方法，其中該積體電路之該提供包含形成 另一記憶體單元，該另一記憶體單元具有皆電串聯連接之另一字線、另一存取二極體、含有硫族化物相變材料之另一狀態可變記憶體元件及另一位元線，該另一位元線與該另一字線重疊於另一交叉點處且該另一存取二極體及該另一記憶體元件在該另一交叉點處於該另一字線與該另一位元線之間延伸。
  3. 如請求項1之方法，其中該絕緣體材料係選自由以下各物組成之群：氧化矽、氮化矽、氮氧化矽及其組合。
  4. 如請求項1之方法，其中該互連展現性質以使得若曝露至在該活化中所使用之至少一操作條件，則該互連的一實體結構將變更。
  5. 如請求項1之方法，其中該基板中之該摻雜劑的該活化遠離該積體電路而發生。
  6. 如請求項1之方法，其中該活化包含加熱至大於400℃。
  7. 如請求項1之方法，其中該半導體材料包含一單晶材料且該p-n接面位於該單晶材料內。
  8. 如請求項1之方法，其中該第一導電類型為p型且該第二導電類型為n型。
  9. 如請求項1之方法，其中提供該基板包含提供一單晶矽基板，其展現如該半導體材料之p型導電性。
  10. 如請求項1之方法，其中該接合包含將該基板之該經摻雜區接合至該絕緣體材料。
  11. 如請求項1之方法，其中該接合包含將該基板直接接合至該絕緣體材料。
  12. 如請求項1之方法，其中該接合包含在該基板與該絕緣體材料之間提供一黏著材料。
  13. 如請求項1之方法，其中該接合在不高於400℃下發生。
  14. 如請求項1之方法，其中該積體電路佔據該積體電路之一橫向範圍，但未延伸超出該橫向範圍，且該接合包含在該基板與該絕緣體材料之間形成一接合界面，該接合界面在該橫向範圍上為連續且大體上平坦的。
  15. 如請求項1之方法，其中形成該記憶體單元包含在該字線上方形成該存取二極體，在該存取二極體上方形成該記憶體元件，及在該記憶體元件上方形成該位元線。
  16. 如請求項1之方法，其進一步包含在該基板與該絕緣體材料之間於該絕緣體材料上方形成導電線。
  17. 一種形成具有含有硫族化物相變材料之狀態可變記憶體元件的二極體存取之交叉點記憶體單元的方法，其包含：形成一積體電路，其包括形成一第一記憶體單元，該第一記憶體單元具有皆電串聯連接之一第一字線、一第一存取二極體、一含有硫族化物相變材料之第一狀態可變記憶體元件及一第一位元線，該位元線與該字線重疊於一交叉點處，該存取二極體與該記憶體元件在該第一交叉點處於該字線與該位元線之間延伸，且該第一記憶體單元亦具有一含金屬導電互連；在該積體電路上方形成一電絕緣體材料；提供一含有一展現一第一導電類型之半導體材料之基 板；僅在該半導體材料之一部分中置放一摻雜劑；遠離該積體電路使該摻雜劑活化以提供一含有該經活化摻雜劑之經摻雜區，該經摻雜區展現一與該第一導電類型相對之第二導電類型且該經摻雜區提供一與該半導體材料之仍展現該第一導電類型之一部分的接面；在使該摻雜劑活化之後，將該基板接合至該絕緣體材料，該互連及該第一記憶體元件展現性質以使得若曝露至在該活化中所使用之至少一操作條件，則該互連及該第一記憶體元件的實體結構將更改；移除該基板之接合至該絕緣體材料之至少一些部分以曝露該下伏絕緣體材料中的至少一些材料；及在該移除之後，形成一第二記憶體單元，該第二記憶體單元具有皆電串聯連接之一第二字線、一第二存取二極體、一含有硫族化物相變材料之第二狀態可變記憶體元件及一第二位元線，該第二存取二極體含有如一p-n接面之該接面，該第二位元線及該第二字線重疊於一第二交叉點處，且該第二存取二極體及該第二記憶體元件在該第二交叉點處於該第二字線與第二該位元線之間延伸。
  18. 如請求項17之方法，其中該半導體材料包含一單晶材料，該第一導電類型為p型，該第二導電類型為n型，且該p-n接面位於該單晶材料內。
  19. 如請求項17之方法，其中該接合包含在不高於400℃下將 該基板之該經摻雜區接合至該絕緣體材料。
  20. 如請求項17之方法，其中該積體電路佔據該積體電路之一橫向範圍，但未延伸超出該橫向範圍，且該接合包含在該基板與該絕緣體材料之間形成一接合界面，該接合界面在該橫向範圍上為連續且大體上平坦的。
  21. 如請求項17之方法，其中形成該第二記憶體單元包含在該第二字線上方形成該第二存取二極體，在該第二存取二極體上方形成該第二記憶體元件，及在該第二記憶體元件上方形成該第二位元線。
  22. 一種形成具有含有硫族化物相變材料之狀態可變記憶體元件的二極體存取之交叉點記憶體單元的方法，其包含：提供一具有一含金屬導電互連之積體電路；在該積體電路上方形成一電絕緣體材料；提供一含有一展現p型導電性之半導體材料之基板；僅在該半導體材料之一部分中置放一摻雜劑；藉由加熱至大於400℃而遠離該積體電路使該摻雜劑活化以提供一含有該經活化摻雜劑之經摻雜區，該經摻雜區展現n型導電性且該經摻雜區提供一與該半導體材料的仍展現p型導電性之一部分的p-n接面；在使該摻雜劑活化之後，在不高於400℃下將該基板之該n型經摻雜區接合至該絕緣體材料；移除該基板之接合至該絕緣體材料之至少一些部分以曝露該下伏絕緣體材料中的至少一些材料；及 在該移除之後，形成一記憶體單元，該記憶體單元具有皆電串聯連接之一字線、一存取二極體、一含有硫族化物相變材料之狀態可變記憶體元件及一位元線，該存取二極體含有該p-n接面，該位元線及該字線重疊於一交叉點處，且該存取二極體及該記憶體元件在該交叉點處於該字線與該位元線之間延伸。
  23. 如請求項22之方法，其中該半導體材料包含一單晶材料且該p-n接面位於該單晶材料內。
  24. 如請求項22之方法，其中該積體電路佔據該積體電路之一橫向範圍，但未延伸超出該橫向範圍，且該接合包含在該基板與該絕緣體材料之間形成一接合界面，該接合界面在該橫向範圍上為連續且大體上平坦的。
  25. 如請求項22之方法，其中形成該記憶體單元包含在該字線上方形成該存取二極體，在該存取二極體上方形成該記憶體元件，及在該記憶體元件上方形成該位元線。
  26. 一種記憶體裝置，其包含：一積體電路，其具有一含金屬導電互連；一電絕緣體材料，其位於該積體電路上方；一記憶體單元，其具有皆電串聯連接之一字線、一位於該字線上方之存取二極體、一位於該存取二極體上方且含有硫族化物相變材料的狀態可變記憶體元件及一位於該記憶體元件上方之位元線，該存取二極體含有一位於一半導體材料中之p-n接面，該位元線及該字線重疊於一交叉點處，且該存取二極體及該記憶體元件在該交叉 點處於該字線與該位元線之間延伸；及一黏著材料，其位於該絕緣體材料上方且將該字線接合至該絕緣體材料。
  27. 如請求項26之裝置，其中該積體電路包含一結構，該結構係選自由以下各物組成之群：一記憶體陣列、一周邊電路、一中央處理單元、一特殊應用積體電路、一場可程式化閘陣列及其組合。
  28. 如請求項26之裝置，其中該積體電路包含一周邊電路，該周邊電路經組態以操作形成於該積體電路上方之該記憶體單元。
  29. 如請求項26之裝置，其中該黏著材料包含一或多個金屬薄膜、一有機奈米膠或其組合。
  30. 如請求項26之裝置，其中該黏著材料為導電的且經組態以沿該字線提供導電跨接。
  31. 一種記憶體裝置，其包含：一積體電路，其包括一第一記憶體單元，該第一記憶體單元具有皆電串聯連接之一第一字線、一第一存取二極體、一含有硫族化物相變材料之第一狀態可變記憶體元件及一第一位元線，該位元線與該字線重疊於一交叉點處，該存取二極體及該記憶體元件在該第一交叉點處於該字線與該位元線之間延伸，且該第一記憶體單元亦具有一含金屬導電互連；一電絕緣體材料，其位於該積體電路上方；一第二記憶體單元，其具有皆電串聯連接之一第二字 線、一位於該第二字線上方之第二存取二極體、一位於該第二存取二極體上方且含有硫族化物相變材料的第二狀態可變記憶體元件及一位於該第二記憶體元件上方之第二位元線，該第二存取二極體含有一位於一單晶半導體材料中之p-n接面，該第二位元線及該第二字線重疊於一第二交叉點處，且該第二存取二極體及該第二記憶體元件在該第二交叉點處於該第二字線與該第二位元線之間延伸；及一導電黏著材料，其位於該絕緣體材料上方且將該第二字線接合至該絕緣體材料且經組態以沿該字線提供導電跨接。
  32. 一種記憶體裝置，其包含：位於其上方之具有一電絕緣體材料之一積體電路；一記憶體單元，其具有皆電串聯連接之一字線、一位於該字線上方之存取二極體、一位於該存取二極體上方且含有硫族化物相變材料之一狀態可變記憶體元件及一位於該記憶體元件上方之第二位元線，該存取二極體含有一位於一半導體材料中之p-n接面，該位元線及該字線重疊於一交叉點處，且該存取二極體及該記憶體元件在該交叉點處於該字線與該位元線之間延伸；及一電絕緣黏著材料，其位於該絕緣體材料上方且將該字線接合至該絕緣體材料。
  33. 一種記憶體裝置，其包含：位於其上方之具有一電絕緣體材料之一積體電路； 一記憶體單元，其具有皆電串聯連接之一字線、一位於該字線上方之存取二極體、一位於該存取二極體上方且含有硫族化物相變材料之一狀態可變記憶體元件及一位於該記憶體元件上方之第二位元線，該存取二極體含有一位於一半導體材料中之p-n接面，該位元線及該字線重疊於一交叉點處，且該存取二極體及該記憶體元件在該交叉點處於該字線與該位元線之間延伸；及一導電黏著材料，其位於該絕緣體材料上方且將該字線接合至該絕緣體材料。
  34. 一種記憶體裝置，其包含：位於其上方之具有一電絕緣體材料之一積體電路；及一記憶體單元，其具有皆電串聯連接之一字線、一位於該字線上方之存取二極體、一位於該存取二極體上方且含有硫族化物相變材料之一狀態可變記憶體元件及一位於該記憶體元件上方之第二位元線，該存取二極體含有一位於一半導體材料中之p-n接面，該位元線及該字線重疊於一交叉點處，該存取二極體及該記憶體元件在該交叉點處於該字線與該位元線之間延伸，一與該存取二極體及該記憶體元件串聯電連接且在該存取二極體及該記憶體元件之間之通孔，該通孔包含其之向內放射之一導電襯套及絕緣填充材料；及一黏著材料，其位於該絕緣體材料上方且將該字線接合至該絕緣體材料。
  35. 一種記憶體裝置，其包含： 位於其上方之具有一電絕緣體材料之一積體電路；一記憶體單元，其包含一字線、一位元線及一在該字線及該位元線間之含有硫族化物相變材料之一狀態可變記憶體元件；及一電絕緣黏著材料，其位於該絕緣體材料上方且將該字線接合至該絕緣體材料。
  36. 一種記憶體裝置，其包含：位於其上方之具有一電絕緣體材料之一積體電路；一記憶體單元，其包含一字線、一位元線及一在該字線及該位元線間之含有硫族化物相變材料之一狀態可變記憶體元件；及一導電黏著材料，其位於該絕緣體材料上方且將該字線接合至該絕緣體材料。
  37. 一種記憶體裝置，其包含：位於其上方之具有一電絕緣體材料之一積體電路；及一記憶體單元，其包含一字線、一位元線及一在該字線及該位元線間之含有硫族化物相變材料之一狀態可變記憶體元件，一與該字線及該記憶體元件串聯電連接且在該字線及該記憶體元件之間之通孔，該通孔包含其之向內放射之一導電襯套及絕緣填充材料；及一黏著材料，其位於該絕緣體材料上方且將該字線接合至該絕緣體材料。
  38. 一種形成一多階層積體電路之方法，其包含：將多個電路組件形成到一第一基板上，該第一基板之 該等電路組件包含一含金屬導電互連；在該第一基板之該等電路組件上方形成一電絕緣體材料；處理一第二基板以包含第一導電類型半導體材料，在該第一導電類型半導體材料之僅一部分中具有一摻雜劑；活化該摻雜劑以提供在該第一基板中含有該經活化之摻雜劑之一經摻雜區，該經摻雜區展現與該第一導電類型相對之第二導電類型且形成一與該半導體材料之仍展現該第一導電類型之一部分的接面；在使該摻雜劑活化之後，將該第二基板接合至該第一基板之該絕緣體材料；移除該第二基板之接合至該絕緣體材料之至少一些部分以曝露該下伏絕緣體材料中的至少一些材料；及在該移除之後，在該第二基板中形成複數個交叉點記憶體單元。
  39. 一種形成一多階層積體電路之方法，其包含：將多個電路組件形成到一第一基板上；在該第一基板之該等電路組件上方形成一電絕緣體材料；處理一第二基板以包含第一導電類型半導體材料，在該第一導電類型半導體材料之僅一部分中具有一摻雜劑；藉由加熱至大於400℃而使該摻雜劑活化以提供一含有 該經活化摻雜劑之經摻雜區活化該摻雜劑以提供在該第一基板中含有該經活化之摻雜劑之一經摻雜區，該經摻雜區展現與該第一導電類型相對之第二導電類型且形成一與該半導體材料之仍展現該第一導電類型之一部分的接面；在使該摻雜劑活化之後，在不高於400℃下將該第二基板接合至該第一基板之該絕緣體材料；移除該第二基板之接合至該絕緣體材料之至少一些部分以曝露該下伏絕緣體材料中的至少一些材料；及在該移除之後，在該第二基板中形成複數個交叉點記憶體單元。
  40. 一種形成一多階層積體電路之方法，其包含：將多個電路組件形成到一第一基板上；在該第一基板之該等電路組件上方形成一電絕緣體材料；處理一第二基板以包含具有一摻雜劑於其中之半導體材料；使在該第二基板之該半導體材料中之該摻雜劑活化；在使該摻雜劑活化之後，將該第二基板接合至該第一基板之該絕緣體材料；及在該接合之後，在包含在該第二基板之該半導體材料中之該經活化之摻雜劑之該第二基板中形成多個電路組件。
TW098132748A 2008-10-30 2009-09-28 記憶體裝置及形成方法 TWI462225B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/261,948 US7858468B2 (en) 2008-10-30 2008-10-30 Memory devices and formation methods

Publications (2)

Publication Number Publication Date
TW201019416A TW201019416A (en) 2010-05-16
TWI462225B true TWI462225B (zh) 2014-11-21

Family

ID=42130284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132748A TWI462225B (zh) 2008-10-30 2009-09-28 記憶體裝置及形成方法

Country Status (5)

Country Link
US (5) US7858468B2 (zh)
KR (1) KR101254402B1 (zh)
CN (1) CN102197484B (zh)
TW (1) TWI462225B (zh)
WO (1) WO2010096094A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190265B2 (en) 2008-10-30 2015-11-17 Micron Technology, Inc. Memory devices and formation methods

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100111531A (ko) * 2009-04-07 2010-10-15 삼성전자주식회사 다이오드를 갖는 메모리 장치 및 그 제조 방법
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8841196B1 (en) 2010-09-29 2014-09-23 Crossbar, Inc. Selective deposition of silver for non-volatile memory device fabrication
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8187945B2 (en) 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8258020B2 (en) 2010-11-04 2012-09-04 Crossbar Inc. Interconnects for stacked non-volatile memory device and method
JP5621541B2 (ja) * 2010-11-19 2014-11-12 ソニー株式会社 記憶装置
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
KR20130060065A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US8946667B1 (en) 2012-04-13 2015-02-03 Crossbar, Inc. Barrier structure for a silver based RRAM and method
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9070859B1 (en) 2012-05-25 2015-06-30 Crossbar, Inc. Low temperature deposition method for polycrystalline silicon material for a non-volatile memory device
KR101934783B1 (ko) 2012-07-02 2019-01-03 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US8883603B1 (en) * 2012-08-01 2014-11-11 Crossbar, Inc. Silver deposition method for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8796102B1 (en) 2012-08-29 2014-08-05 Crossbar, Inc. Device structure for a RRAM and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9620454B2 (en) * 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
KR102471157B1 (ko) * 2017-11-09 2022-11-25 삼성전자주식회사 메모리 소자
WO2019132874A1 (en) * 2017-12-27 2019-07-04 Intel Corporation High temperature wafers bonded to low temperature wafers
US10446577B1 (en) * 2018-07-06 2019-10-15 Micron Technology, Inc. Integrated assemblies having thicker semiconductor material along one region of a conductive structure than along another region
US10566321B1 (en) * 2018-08-14 2020-02-18 Newport Fab, Llc Wafer-to-wafer and die-to-wafer bonding of phase-change material (PCM) switches with integrated circuits and bonded two-die devices
WO2020051878A1 (en) * 2018-09-14 2020-03-19 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
US10957741B2 (en) * 2019-05-01 2021-03-23 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of forming sense/access lines
US11211120B2 (en) * 2020-03-17 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bit line and word line connection for memory array
US11411181B2 (en) * 2020-03-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384422B2 (en) * 2000-02-21 2002-05-07 Rohm Co., Ltd. Method for manufacturing semiconductor device and ultrathin semiconductor device
US20060108627A1 (en) * 2004-11-24 2006-05-25 Samsung Electronics Co., Ltd. NAND flash memory devices including multi-layer memory cell transistor structures and methods of fabricating the same
US20080061419A1 (en) * 1999-10-01 2008-03-13 Ziptronix Three dimensional device integration method and integrated device

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765081A (en) * 1970-09-25 1973-10-16 Sperry Rand Corp Method of forming keepered word line plated wire memory array
JP3003188B2 (ja) * 1990-09-10 2000-01-24 ソニー株式会社 半導体メモリ及びその製造方法
US5183769A (en) * 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
US5374582A (en) * 1994-04-28 1994-12-20 Nec Corporation Laminated substrate for semiconductor device and manufacturing method thereof
KR0135803B1 (ko) * 1994-05-13 1998-04-24 김광호 상.하로 분리된 커패시터를 갖는 반도체 메모리장치 및 그 제조방법
US20050280155A1 (en) 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6113640A (en) * 1997-06-11 2000-09-05 Bionx Implants Oy Reconstructive bioabsorbable joint prosthesis
NO308149B1 (no) 1998-06-02 2000-07-31 Thin Film Electronics Asa Skalerbar, integrert databehandlingsinnretning
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
KR100268419B1 (ko) * 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
JP4137328B2 (ja) * 1999-12-28 2008-08-20 光正 小柳 ３次元半導体集積回路装置の製造方法
KR100537552B1 (ko) * 2000-07-31 2005-12-16 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
DE10125967C1 (de) * 2001-05-29 2002-07-11 Infineon Technologies Ag DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US6815077B1 (en) 2003-05-20 2004-11-09 Matrix Semiconductor, Inc. Low temperature, low-resistivity heavily doped p-type polysilicon deposition
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US6967149B2 (en) 2003-11-20 2005-11-22 Hewlett-Packard Development Company, L.P. Storage structure with cleaved layer
KR100583115B1 (ko) 2003-12-13 2006-05-23 주식회사 하이닉스반도체 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법
US7002197B2 (en) * 2004-01-23 2006-02-21 Hewlett-Packard Development Company, L.P. Cross point resistive memory array
US7052924B2 (en) * 2004-03-29 2006-05-30 Articulated Technologies, Llc Light active sheet and methods for making the same
KR100604871B1 (ko) * 2004-06-17 2006-07-31 삼성전자주식회사 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7432141B2 (en) 2004-09-08 2008-10-07 Sandisk 3D Llc Large-grain p-doped polysilicon films for use in thin film transistors
EP1675183A1 (en) * 2004-12-21 2006-06-28 STMicroelectronics S.r.l. Phase change memory cell with diode junction selection and manufacturing method thereof
US7259038B2 (en) 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US7391642B2 (en) * 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
KR100663358B1 (ko) * 2005-02-24 2007-01-02 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
KR100665227B1 (ko) * 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
TWI266423B (en) 2005-12-23 2006-11-11 Ind Tech Res Inst Three-dimensional thin-film transistor nano-die memory device and manufacturing method thereof
US7501331B2 (en) 2006-03-31 2009-03-10 Sandisk 3D Llc Low-temperature metal-induced crystallization of silicon-germanium films
KR100764056B1 (ko) * 2006-09-14 2007-10-08 삼성전자주식회사 상변화 기억 장치 및 그 제조 방법
KR100827661B1 (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
KR100782496B1 (ko) * 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
KR100780964B1 (ko) * 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
KR100791077B1 (ko) * 2006-12-13 2008-01-03 삼성전자주식회사 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
KR100873894B1 (ko) * 2007-06-29 2008-12-15 삼성전자주식회사 반도체 장치의 제조 방법
US20090026524A1 (en) * 2007-07-27 2009-01-29 Franz Kreupl Stacked Circuits
KR100973273B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US7858468B2 (en) * 2008-10-30 2010-12-28 Micron Technology, Inc. Memory devices and formation methods
KR101634753B1 (ko) * 2008-11-28 2016-06-30 삼성전자주식회사 탄소나노튜브 엔 도핑 물질 및 이를 이용한 엔 도핑 방법
US8021897B2 (en) * 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061419A1 (en) * 1999-10-01 2008-03-13 Ziptronix Three dimensional device integration method and integrated device
US6384422B2 (en) * 2000-02-21 2002-05-07 Rohm Co., Ltd. Method for manufacturing semiconductor device and ultrathin semiconductor device
US20060108627A1 (en) * 2004-11-24 2006-05-25 Samsung Electronics Co., Ltd. NAND flash memory devices including multi-layer memory cell transistor structures and methods of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190265B2 (en) 2008-10-30 2015-11-17 Micron Technology, Inc. Memory devices and formation methods

Also Published As

Publication number Publication date
US8455853B2 (en) 2013-06-04
US8164081B2 (en) 2012-04-24
US20140220763A1 (en) 2014-08-07
WO2010096094A1 (en) 2010-08-26
US9190265B2 (en) 2015-11-17
TW201019416A (en) 2010-05-16
US20100108970A1 (en) 2010-05-06
KR101254402B1 (ko) 2013-04-15
US20110062406A1 (en) 2011-03-17
US8729520B2 (en) 2014-05-20
KR20110073547A (ko) 2011-06-29
US7858468B2 (en) 2010-12-28
CN102197484B (zh) 2013-08-14
US20130240819A1 (en) 2013-09-19
CN102197484A (zh) 2011-09-21
US20120193598A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
TWI462225B (zh) 記憶體裝置及形成方法
CN101461071B (zh) 纵向相变存储器单元及其制造方法
CN102522374B (zh) 一种具有柱状底电极相变化存储装置及其制造方法
TWI354386B (zh)
US20020070379A1 (en) Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US7579616B2 (en) Four-terminal programmable via-containing structure and method of fabricating same
JP2003174144A (ja) 半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法
TW201010015A (en) Method of making a nonvolatile memory device
TW201007836A (en) Methods for etching carbon nano-tube films for use in non-volatile memories
TW200901331A (en) Large array of upward pointing P-I-N diodes having large and uniform current and methods of forming the same
US20100044670A1 (en) Semiconductor device structures having single-crystalline switching device on conducting lines and methods thereof
US20090230375A1 (en) Phase Change Memory Device
JP2011517856A (ja) 炭素系メモリ素子を含むメモリセルおよびその形成方法
US20120097911A1 (en) Phase change memory cell structures and methods
US11232825B2 (en) Capacitor structure and method of forming the same
TW201133636A (en) Method of making damascene diodes using selective etching methods
US20220336530A1 (en) Memory Arrays Including Continuous Line-Shaped Random Access Memory Strips and Method Forming Same
CN114927613A (zh) 存储单元及其制造方法、具有存储单元的半导体器件
US20240172454A1 (en) Circuit architecture using transistors with dynamic dual functionality for logic and embedded memory drivers
WO2024137722A2 (en) Semiconductor structures and memory devices and methods for manufacturing the same
CN114256408A (zh) 半导体结构及其形成方法
CN101958395A (zh) 相变随机存储器及其制作方法
KR20120087713A (ko) 상변화 메모리 장치의 제조방법