TWI458028B - 嵌入式晶片封裝結構及其製程 - Google Patents

嵌入式晶片封裝結構及其製程 Download PDF

Info

Publication number
TWI458028B
TWI458028B TW099140338A TW99140338A TWI458028B TW I458028 B TWI458028 B TW I458028B TW 099140338 A TW099140338 A TW 099140338A TW 99140338 A TW99140338 A TW 99140338A TW I458028 B TWI458028 B TW I458028B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor die
electrically insulating
semiconductor
stage
Prior art date
Application number
TW099140338A
Other languages
English (en)
Other versions
TW201131667A (en
Inventor
Albert Wu
Shiann-Ming Liou
Scott Wu
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW201131667A publication Critical patent/TW201131667A/zh
Application granted granted Critical
Publication of TWI458028B publication Critical patent/TWI458028B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

嵌入式晶片封裝結構及其製程 【相關申請的交叉引用】
本公開要求於2009年11月24日提交的第61/264,191號美國臨時專利申請的優先權，為了全部目的，除了與本說明書不一致的那些部分(若有的話)，其全部說明書由此通過在其全部內容中引用被併入。
本公開的實施方式涉及積體電路的領域，並且更特別是涉及用於嵌入式晶片封裝的半導體封裝技術、結構以及配置。
本文所提供的背景描述是為了通常呈現公開的上下文的目的。目前指定的發明者的工作，達到其在該背景部分被描述的限度，以及在提交的時候不可另外限定為現有技術的描述的方面，既不明確地也不隱含地承認作為相對於本公開的現有技術。
積體電路設備如電晶體在半導體晶粒(die)上形成，半導體晶粒在尺寸上持續調整到更小的尺寸。通常，半導體晶粒被安裝在基板(substrate)上並用塑封材料(mold compound)密封以形成半導體封裝。然而，這樣的常規封裝可能無法提供足夠小的半導體封裝以適應用於出現的電子設備如例如電話、電腦，或其他使用半導體晶粒的數位元件的縮小的形狀因數。
在一個實施方式中，本公開提供一種製作半導體封裝的方法，所述方法包括：將半導體晶粒連接到第一基板，將第二基板連接到第一基板，其中半導體晶粒被嵌入在第一基板和第二基板之間，並形成電絕緣結構以大體上密封半導體晶粒，其中在第二基板被連接到第一基板之後執行形成電絕緣結構。
本公開的實施方式描述用於嵌入式晶片封裝的半導體封裝技術、結構以及配置。在下述的詳細描述中，參考對形成本文的一部分的附圖來作出，其中自始至終相同的數字標明相同的部件。其他實施方式可以被利用並且結構或邏輯的變化可以被作出而不偏離本公開的範圍。因此，下述詳細的描述不被理解為是限制意義，並且實施方式的範圍由附加申請專利範圍及其等價物來限定。
描述可使用基於透視的描述如上/下和頂部/底部。這樣的描述僅用於幫助討論，而不是用來將本文所描述的實施方式的應用限制在任何特定的取向上。
就本公開而言，短語“A/B”意思是A或B。就本公開而言，短語“A和/或B”意思是“(A)，(B)，或(A和B)。”就本公開而言，短語“A，B和C的至少一個”意思是“(A)，(B)，(C)，(A和B)，(A和C)，(B和C)，或(A、B和C)。”就本公開而言，短語“(A)B”意思是“(B)或(AB)”，也就是，A是可選元素。
以最有助於理解所要求的主題的方式，不同操作依次被描述為多個離散的操作。然而，描述的順序不應被解釋為意指這些操作是必然順序依賴的。特別是，這些操作可不按提出的順序被執行。所描述的操作可按不同於所描述的實施方式的不同順序來執行。不同的附加操作可被執行和/或所描述的操作可在附加的實施方式中省略。
描述使用短語“在一個實施方式中”、“在實施方式中”或類似的語言，其中每個可涉及一個或多個相同或不同的實施方式。此外，術語“包括(comprising)”、“包括(including)”、“具有”以及類似物，作為關於本公開的實施方式所使用的，是同義的。
圖1A-1C示意性地示出根據不同實施方式在不同製程操作後的半導體封裝。參考圖1A，在將半導體晶粒104連接到第一基板102之後，描繪半導體封裝100A。根據不同的實施方式，半導體晶粒包括被連接到第一基板102的第一表面S1和與第一表面相對的第二表面S2。第一表面S1可包括例如半導體基板的活性表面(active surface)，多個積體電路(IC)設備(未示出)如用於邏輯和/或儲存的電晶體在其上形成。
使用一個或多個互連凸塊106將半導體晶粒104的第一表面S1電耦合到第一基板102。一個或多個互連凸塊106可包括各種合適的柱、球、螺柱(stud)或其他類似結構中的任一種以電耦合半導體晶粒104和第一基板102。在一個實施方式中，一個或多個互連凸塊106包括螺柱凸塊(stud-bump)，螺柱凸塊包括金(Au)。其他導電材料可被用于形成一個或多個互連凸塊106，包括例如銅(Cu)或鋁(Al)。
半導體晶粒104可包括廣泛各種類型的晶粒，其包括例如與資料儲存、邏輯、無線晶片、單晶片系統(SOC)、液晶顯示器(LCD)及其他應用或配置相關的晶粒。半導體晶粒通常包括矽，但在這方面沒有限制。其他半導體材料可被用於製作半導體晶粒104。
第一基板102通常包括核心部分(core)108，其包括電絕緣材料。一根或多根跡線(trace)110或類似的導電特徵(例如，焊盤，未示出)在第一基板102的相對表面上形成，以路由電信號到半導體晶粒104或從半導體晶粒104路由電信號，電信號如例如電力和/或輸入/輸出(I/O)信號。一個或多個過孔109在第一基板102中形成以電耦合形成在第一基板102的相對表面上的一根或多根跡線110，如所示。一個或多個過孔109可包括例如在第一基板102的相對表面之間路由信號的通孔過孔(THV)或一系列再分配的互聯層。根據不同的實施方式，使用導電材料如例如銅形成一根或多根跡線110和一個或多個過孔109。其他導電材料可用在其他實施方式中。
根據不同的實施方式，第一基板102是柔性電路基板102，其具有包括聚醯亞胺的核心部分108。第一基板102可用在例如液晶顯示器(LCD)的應用中，如例如在LCD驅動器元件帶電路板中。
參考圖1B，在將第二基板112連接到第一基板102以在第一基板102和第二基板112之間嵌入半導體晶粒104之後，描述半導體封裝100B，如圖1B所示。使用任何合適的連接製程包括例如使用如環氧樹脂的粘合劑，將第二基板112連接到第一基板102的表面。第二基板112可包括各種導電結構(未示出)以路由電信號到第一基板112或從第一基板112路由信號。
根據不同的實施方式，第二基板112包括印刷電路板(PCB)，其被製作以包括用於半導體晶粒104的區域115。例如，在將第二基板112連接到第一基板102之後，將半導體晶粒104佈置在區域115內，如在半導體封裝100B中所示。在第二基板112的連接到第一基板102之前、使用衝壓(stamp)區域115的製程可以形成區域115，以提供預衝壓基板。其他技術可被用于形成區域115，如例如使用模具或者通過蝕刻或類似的製程去除材料。
第二基板112包括連接到第一基板102的第一表面B1和與第一表面B1相對的第二表面B2，如所示。一個或多個通道114(例如，可被稱為注入通道)在第二基板112中形成，以提供用於電絕緣材料的沉積的路徑，以密封半導體晶粒104。根據不同的實施方式，一個或多個通道114在第二基板112的第二表面B2和用於半導體晶粒104的區域115之間形成，如所示。在一個實施方式中，一個或多個通道114包括至少兩個通道，如所示。多個通道可提供比單一通道更均勻的用於密封材料的流量分配。
根據不同的實施方式，第二基板112包括C階段材料。C階段材料可以是例如熱固性樹脂的反應中的最終階段的材料，其中材料大體上是不溶解和/或不熔化的。在第二基板112的連接到第一基板102之前，第二基板112可完全地或大體上包括C階段材料。
參考圖1C，在形成電絕緣結構116以大體上密封半導體晶粒104之後，描述半導體封裝100C。在一個實施方式中，穿過一個或多個通道114、通過沉積(例如，注入)電絕緣材料如例如包括環氧樹脂的密封樹脂，以大體上填充用於半導體晶粒104的區域(例如，圖1B的區域115)，形成電絕緣結構116。沉積的電絕緣材料可進一步大體上填充一個或多個通道114，如所示。
固化製程可被用于應用熱能或者其他能量到被沉積以形成電絕緣結構116的材料，以便堅韌和/或硬化材料並形成最終結構。隨後，拋光製程可應用於電絕緣結構116和第二基板112的第二表面(例如，圖1B的第二表面B2)以提供大體上平的表面，如所示。
一個或多個過孔(vias)118可在第二基板112中形成，以在第二基板112的第二表面(例如，圖1B的第二表面B2)和第一基板102之間提供電連接，如所示。一個或多個過孔118可被用於例如在半導體晶粒104和耦合到第二基板112的第二表面的一個或多個結構(例如，堆積層，未示出)或另一電子部件或設備(例如，另一晶粒，未示出)之間提供電連接。一個或多個過孔118通常被填充導電材料如例如銅，並可包括任何合適的導電材料。在一個實施方式中，一個或多個過孔118使用鐳射鑽孔製程來形成。
一個或多個封裝互連結構120可被耦合到第一基板102的底面，以便於半導體封裝100C與半導體封裝100C外部的一個或多個電子設備(例如，主板或其他電路板，未示出)的電耦合。在一個實施方式中，一個或多個封裝互連結構120包括焊球。其他類型的封裝互連結構可用在其他實施方式中。
圖2A-2B示意性地示出根據不同實施方式在不同製程操作後的另一半導體封裝。參考圖2A，在將半導體晶粒204連接到第一基板202之後，並在將第二基板212連接到第一基板202以在第一基板202和第二基板212之間嵌入半導體晶粒204之後，描述半導體封裝200A。除另有註明之外，半導體晶粒204、第一基板202和第二基板212的技術和相應的特徵，可與關於已經結合圖1A所描述的類似特徵的實施方式一致。
半導體晶粒204包括第一表面2-S1，其可是活性表面，多個IC設備(未示出)在其上形成，以及與第一表面2-S1相對的第二表面2-S2。使用一個或多個互連凸塊206將半導體晶粒204的第一表面2-S1電耦合到第一基板202，以提供用於到或出自半導體晶粒204的電力和/或I/O信號的電通路。
第一基板202包括形成在第一基板202的相對表面上的一根或多根跡線210或類似的特徵，如所示，以及一個或多個過孔209以路由電信號到半導體晶粒204或從半導體晶粒204路由電信號。在一個實施方式中，第一基板202包括包括聚醯亞胺的核心部分208。根據不同的實施方式，第一基板202和半導體晶粒204以如所示的佈置來配置，並在第二基板212的連接到第一基板202之前，結合圖1A的半導體封裝100A來描述。
通道214(例如，注入通道)在第一基板202中形成，以提供用於電絕緣材料的沉積的路徑以密封半導體晶粒204。當半導體晶粒204被連接到第一基板202時，通道214鄰近半導體晶粒204佈置，如所示。在形成電絕緣結構(例如，圖2B的電絕緣結構216)以密封半導體晶粒204之前，形成通道214。在一些實施方式中，多個通道可取代單個通道(例如，通道214)在第一基板202中形成，以便於電絕緣材料的更均勻的流量分配。任何合適的製程可被用於形成通道214，其包括例如衝壓、蝕刻、鑽孔或使用模具。
第二基板212包括用於半導體晶粒204的區域215，使得在將第二基板212連接到第一基板202之後，半導體晶粒204被佈置在區域215內，如所示。區域215可根據結合圖1的區域115所描述的技術來形成。根據不同的實施方式，第二基板212包括印刷電路板。第二基板212可包括層壓基板。
參考圖2B，在形成電絕緣結構216以大體上密封半導體晶粒204之後，描述半導體封裝200B。在一個實施方式中，穿過通道214、通過沉積(例如注入)電絕緣材料如例如包括環氧樹脂的密封樹脂，以大體上填充用於半導體晶粒204的區域(例如，圖2A的區域215)，形成電絕緣結構216。沉積的電絕緣材料可進一步大體上填充通道214，如所示。
固化製程可被用于應用熱能或者其他能量到被沉積以形成電絕緣結構216的材料，以便堅韌和/或硬化材料。隨後，拋光製程可被應用於電絕緣結構216和/或第一基板202的底面以提供大體上平的表面，如所示。
參考圖3C，一個或多個過孔218可在第二基板212中形成，以在第二基板212的相對表面之間提供電連接，如所示。一個或多個過孔218可被用於例如在半導體晶粒204和耦合到第二基板212的頂面的一個或多個結構(例如，堆積層，未示出)或另一電子部件或設備(例如，另一晶粒，未示出)之間提供電連接。一個或多個過孔218通常被填充導電材料如例如銅，並可包括任何合適的導電材料。在一個實施方式中，一個或多個過孔218使用鐳射鑽孔製程來形成。
一個或多個封裝互連結構220可被耦合到第一基板202的底面，以便於半導體封裝200B與半導體封裝200B外部的一個或多個電子設備(例如，主板或其他電路板，未示出)的電耦合。在一個實施方式中，一個或多個封裝互連結構220包括焊球。其他類型的封裝互連結構可用在其他實施方式中。
圖3A-3C示意性地示出根據不同實施方式在不同製程操作之後的又一半導體封裝。參考圖3A，在將半導體晶粒304連接到第一基板302之後，並在將第二基板334連接到第一基板302以在第一基板302和第二基板334之間嵌入半導體晶粒304之後，描述半導體封裝300A。除另有註明之外，半導體晶粒304、第一基板302和第二基板334的技術和相應的特徵，可與關於已經結合圖1A所示描述的類似特徵的實施方式一致。
半導體晶粒304包括第一表面3-S1，其可是活性表面，多個IC設備(未示出)在其上形成，以及與第一表面3-S1相對的第二表面3-S2。使用一個或多個互連凸塊306將半導體晶粒304的第一表面3-S1電耦合到第一基板302，以提供用於到或出自半導體晶粒304的電力和/或I/O信號的電通路。
第一基板302包括形成在第一基板302的相對表面上的一根或多根跡線310或類似的特徵，如所示，以及一個或多個過孔309以路由電信號到半導體晶粒304或從半導體晶粒304路由電信號。在一個實施方式中，第一基板302包括聚醯亞胺的核心部分308。根據不同的實施方式，第一基板302和半導體晶粒304以如所示的佈置來配置，並在第二基板334的連接到第一基板302之前，結合圖1A的半導體封裝100A來描述。
根據不同的實施方式，第二基板334通過沉積B階段預浸材料以大體上環繞半導體晶粒304來連接到第一基板302。B階段預浸材料可包括預浸漬有樹脂如中間階段的熱固性樹脂的可熔材料，其中當被加熱時，材料可軟化，但可不完全地溶解或熔化。B階段預浸材料通常不完全被固化。
如所示，一個或多個B階段預浸結構322可被沉積以大體上環繞半導體晶粒304。一個或多個B階段預浸結構322被配置為形成用於半導體晶粒304的區域315，使得在沉積一個或多個B階段預浸結構322之後，半導體晶粒304被佈置在區域315內。
包括C階段材料的C階段層324被沉積在一個或多個B階段預浸結構322上，使得半導體晶粒304被佈置在C階段層324和第一基板302之間，如所示。C階段層324減少和/或消除在固化製程期間第二基板334的翹曲，以將B階段預浸結構322轉變成C階段結構(例如，將被描述的圖3B的C階段結構326)。根據不同的實施方式，C階段層324具有熱膨脹係數(CTE)，其大體上與用於製作第一基板302的材料(例如，聚醯亞胺)的CTE相同。B階段預浸結構322和C階段層324可包括第二基板334的層壓板。
參考圖3B，在將B階段預浸結構322轉變成C階段結構326之後，描繪半導體封裝300B。通常使用固化製程將一個或多個B階段預浸結構322轉變成C階段結構326，固化製程熔化B階段預浸結構322並促使B階段預浸結構322的材料形成電絕緣結構(例如，區域315內的C階段結構326的部分)，其大體上密封半導體晶粒304。可施加壓力以促進固化製程。
一個或多個過孔318可在第二基板334中形成，以在第二基板334的相對表面之間提供電連接，如所示。一個或多個過孔318可被用於例如在半導體晶粒和耦合到第二基板334的頂面的一個或多個結構(例如，堆積層328)或另一電子部件或設備(例如，另一晶粒，未示出)之間提供電連接。一個或多個過孔318通常被填充導電材料如例如銅，並可包括任何合適的導電材料。在一個實施方式中，一個或多個過孔318使用鐳射鑽孔製程來形成。
堆積層328可在第二基板334上形成，如所示。堆積層329包括一根或多根跡線332或類似的特徵，其電耦合到一個或多個過孔318以路由電信號到半導體晶粒304或從半導體晶粒304路由電信號。堆積層328還包括電絕緣材料330以保護一根或多根跡線332和/或為一根或多根跡線332提供電絕緣。根據不同的實施方式，電絕緣材料330包括作為通常在層壓基板中使用的層壓板。
一個或多個封裝互連結構320可被耦合到第一基板302的底面，以便於半導體封裝300C與半導體封裝300C外部的一個或多個電子設備(例如，主板或其他電路板，未示出)的電耦合。在一個實施方式中，一個或多個封裝互連結構320包括焊球。其他類型的封裝互連結構可用在其他實施方式中。
圖4是根據不同實施方式製作半導體封裝(例如，圖1C的半導體封裝100C、圖1B的200B或圖1C的300C)的方法400的製程流程圖。在402，方法400包括將半導體晶粒(例如，圖1A的半導體晶粒104)連接到第一基板(例如，圖1A的第一基板102)。例如，可使用倒裝晶片配置將半導體晶粒連接到第一基板。凸塊製程可被用于形成一個或多個互連凸塊(例如，圖1A的互連凸塊106)，如例如半導體晶粒的表面(例如，圖1A的第一表面S1)上的螺柱凸塊。凸塊可在半導體晶粒的活性表面上形成，半導體晶粒的活性表面具有在其上形成的多個IC設備。一個或多個互連凸塊電耦合到在第一基板的表面上形成的相應的接收結構(例如，焊盤、圖1A的一根或多根跡線110)。在一個實施方式中，第一基板包括包括聚醯亞胺的核心部分(例如，圖1A的核心部分108)，如例如軟性電路基板。
在404，方法400還包括將第二基板連接到第一基板以在第一基板和第二基板之間嵌入半導體晶粒形成半導體封裝。第二基板可使用任何合適的將基板耦合在一起的已知技術(包括例如粘合劑或互連結構)來連接。第二基板可包括例如用於連接的預製基板或B階段材料如預浸層壓板，以在第一基板上形成第二基板。
根據不同的實施方式，第二基板(例如，圖1B或2A各自的第二基板112或212)包括印刷電路板或類似的產品，其被製作以在將第二基板連接到第一基板之前包括用於半導體晶粒的區域(例如，圖1B或2A各自的區域115或215)。該區域被佈置，使得在將第二基板連接到第一基板之後，半導體晶粒被佈置在區域內。
在一個實施方式中，第二基板(例如，圖1B的第二基板112)包括連接到第一基板的第一表面(例如，圖1B的第一表面B1)和與第一表面相對的第二表面(例如，圖1B的第二表面B2)。第二基板可還包括在第二表面和用於半導體晶粒的區域之間形成的多個通道(例如，圖1B的一個或多個通道114)。可使用任何合適的技術包括使用粘合劑如例如環氧樹脂將第二基板的第一表面連接到第一基板。在其他實施方式中，其他合適的技術可被用於將第二基板連接到第一基板。
在另一實施方式中，將第二基板(例如，圖3A的第二基板334)連接到第一基板(例如，圖3A的第一基板302)包括沉積B階段預浸材料以大體上環繞半導體晶粒(例如，圖3A的半導體晶粒304)。例如，B階段預浸材料可是以一個或多個B階段預浸結構(例如，圖3A的一個或多個B階段預浸結構322)的形式，其被配置為提供用於半導體晶粒的區域(例如，圖3A的區域315)，使得在B階段預浸材料的沉積之後，半導體晶粒被佈置在區域內。將第二基板連接到第一基板可還包括在B階段預浸材料上沉積C階段材料(例如，C階段層324)，使得半導體晶粒被佈置在C階段材料和第一基板之間。C階材料可具有熱膨脹係數(CTE)，其可大體上與用於製作第一基板的材料的CTE相同，以減少和/或阻止在隨後的固化製程期間B階段預浸材料的翹曲。
在406，方法400還包括形成電絕緣結構以大體上密封半導體晶粒。根據不同的實施方式，在將第二基板連接到第一基板之後，形成電絕緣結構。在一些實施方式中，電絕緣結構(例如，圖1C或2B各自的電絕緣結構116或216)通過沉積電絕緣材料以大體上填充用於半導體晶粒的區域(例如，圖1B或2A各自的區域115或215)來形成。
在一個實施方式中，電絕緣材料穿過形成在第二基板(例如，圖1B的第二基板112)中的一個或多個通道(例如，圖1B的一個或多個通道114)來沉積，以大體上填充用於半導體晶粒的區域和一個或多個通道。例如，在將半導體晶粒連接到第一基板之前或者在將第二基板連接到第一基板之前，通過衝壓製程，一個或多個通道可在第二基板中形成。在另一實施方式中，電絕緣材料穿過形成在第一基板中的一個或多個通道(例如，圖2A的通道214)來沉積，以大體上填充用於半導體晶粒的區域和一個或多個通道。在形成電絕緣結構之前，一個或多個通道在第一基板中形成。例如，在將半導體晶粒連接到第一基板之前，通過衝壓製程，一個或多個通道可在第一基板中形成。電絕緣材料可使用各種合適的沉積技術包括例如注入技術的任一種來沉積，並可以包括各種合適的材料包括例如環氧樹脂或其他密封樹脂的任一種。
在408，方法400還包括固化半導體封裝。熱能或其他能量可應用于半導體封裝以使電絕緣結構(例如，圖1C或2B各自的電絕緣結構116或216)固化或硬化。
在一些實施方式中，通過在408固化半導體封裝以將一個或多個B階段預浸結構(例如，圖3A的一個或多個B階段預浸結構322)轉變成C階段結構326(例如，圖3B的C階段結構326)，電絕緣結構(例如，圖3B的區域315內的C階段結構326的部分)在406形成。例如，熔化B階段預浸結構322的固化製程促使B階段預浸結構322的材料流動並形成電絕緣結構。
在410，方法400還包括拋光半導體封裝。在一個實施方式中，包括電絕緣結構(例如，圖1C的電絕緣結構116)的第二基板(例如，圖1C的第二基板112)的表面(例如，圖1B的第二表面B2)，經歷拋光製程以提供大體上平的表面。也就是說，延伸到一個或多個通道(例如，圖1C的一個或多個通道114)的外部的電絕緣結構的多餘部分，被拋光以去除材料並提供平的表面。
在另一實施方式中，第一基板的表面(例如，圖2B的第一基板202的底面)被拋光。第一基板的表面可被拋光例如以去除延伸到通道(例如，圖2B的通道214)的外部的電絕緣結構(例如，圖2B的電絕緣結構216)的多餘部分，並提供平的表面。
在方框412，方法400還包括形成一個或多個特徵(例如過孔、跡線、焊盤、堆積層、互連結構)以路由半導體封裝的電信號。在一些實施方式中，一個或多個過孔(例如，圖1C、2B或3B各自的一個或多個過孔118、218或318)被形成以電耦合第二基板的相對表面(例如，圖1B的第一表面B1和第二表面B2)。例如，一個或多個過孔可包括例如鐳射鑽孔的過孔，其使第一基板與耦合到第二基板的表面的一個或多個結構(例如，圖3C的堆積層328)或另一電子部件或設備(例如，另一晶粒，未示出)電耦合。
在一些實施方式中，堆積層(例如，圖3C的堆積層328)在第二基板上形成。堆積層可包括例如跡線(例如，圖3C的一個或多個跡線332)或類似特徵，其穿過一個或多個過孔電耦合到第一基板。通常，堆積層包括電絕緣材料以保護跡線和/或電絕緣跡線。
在一些實施方式中，一個或多個封裝互連結構(例如，圖1C、2B或3C各自的120、220或320)被形成以在半導體封裝(例如，圖1C、2B或3C各自的100C、200B或300C)和半導體封裝外部的電子設備之間提供電連接。一個或多個封裝互連結構可包括例如焊球。其他合適類型的封裝互連結構可用在其他實施方式中。一般來說，結合圖1A-1C、2A-2B和3A-3C所描述的技術和配置可在一些實施方式中被適當地結合。
圖5示意性地示出被配置為使用本文所描述的半導體封裝(例如，圖1C、2B或3C各自的100C、200B或300C)的電子系統500。電子系統500是用來代表一系列的電子設備(有線或無線)，其包括例如臺式電腦設備、膝上型電腦設備、個人電腦(PC)、伺服器、印表機、電話、包括蜂巢式的個人數位助理(PDA)的PDA、機頂盒、電視機、袖珍型PC、平板電腦、DVD播放器、視頻播放器，但不限於這些實例，並可包括其他電子設備。可選的電子系統可以包括更多、較少和/或不同的部件。
電子系統500包括匯流排505或其他通訊設備或者介面以交換資訊，以及耦合到匯流排505以處理資訊的處理器510。匯流排505可以是單一系統匯流排或橋接在一起的相同或不同類型的許多匯流排。處理器510是一個或多個處理器和/或輔助運算器的代表。在一個實施方式中，處理器是半導體晶粒(例如，圖1C、2B或3C各自的半導體晶粒104、204或304)，其被配置在如本文所描述的半導體封裝(例如，圖1C、2B或3C各自的100C、200B或300C)中。
電子系統500還包括儲存介質515，其代表各種類型的記憶體，包括記憶體520、靜態記憶體530和資料儲存設備540。儲存介質515被耦合到匯流排505以儲存通過處理器510處理和/或執行的資訊和/或指令。儲存介質515可包括比所描繪的或多或少的儲存類型。
電子系統500包括耦合到匯流排505的隨機存取記憶體(RAM)或其他儲存設備520(可被稱為“記憶體”)。記憶體520被用於在通過處理器510的指令的執行期間儲存臨時變數或其他中間資訊。記憶體520包括例如快閃記憶體設備。在一個實施方式中，記憶體520包括半導體晶粒(例如，圖1C、2B或3C各自的半導體晶粒104、204或304)，其被配置在如本文所描述的半導體封裝(例如，圖1C、2B或3C各自的100C、200B或300C)中。
電子系統500還可以包括唯讀記憶體(ROM)和/或其他靜態儲存設備530，其被耦合到匯流排505以儲存用於處理器510的靜態資訊和指令。資料儲存設備540可被耦合到匯流排505以儲存資訊和指令。資料儲存設備540可以包括例如磁片或光碟以及與電子系統500耦合的相應的驅動器。
電子系統500經由匯流排505被耦合到顯示設備550，如陰極射線管(CRT)或液晶顯示器(LCD)，以向使用者顯示資訊。包括字母數位的和其他鍵的字母數位輸入設備560可被耦合到匯流排505以向處理器510傳送資訊和命令選擇。游標控制570是另一種類型的輸入設備並包括例如滑鼠、跟蹤球或游標方向鍵，以向處理器510傳送資訊和命令選擇並控制顯示器550上的游標移動。
電子系統500還包括一個或多個網路介面580以提供到網路520如區域網路的入口，但在這方面沒有限制。網路介面580可包括例如具有天線585的無線網路介面，天線585可代表一個或多個天線。網路介面580還可以包括例如有線網路介面以經由網路電纜587與遠端設備通信，網路電纜587可以是例如乙太網電纜、同軸電纜、光纖電纜、串列電纜或並行電纜。
雖然本文已經示出並描述了某些實施方式，但是打算實現同樣目的的廣泛各種可選的和/或等同的實施方式或實施可替代所示出並描述的實施方式，而不偏離本公開的範圍。本公開是用來涵蓋本文所討論的實施方式的任何修改或變化。因此，顯然的意圖是本文所描述的實施方式僅通過申請專利範圍及其等價物來限制。
100A．．．半導體封裝
100B．．．半導體封裝
100C．．．半導體封裝
102．．．第一基板
104．．．半導體晶粒
106．．．互連凸塊
108．．．核心部份
109．．．過孔
110．．．跡線
S1．．．第一表面
S2．．．第二表面
112．．．第二基板
114．．．通道
115．．．區域
116．．．電絕緣結構
118．．．過孔
120．．．封裝互連結構
200A．．．半導體封裝
200B．．．半導體封裝
200C．．．半導體封裝
202．．．第一基板
204．．．半導體晶粒
206．．．互連凸塊
208．．．核心部份
209．．．過孔
210．．．跡線
212．．．第二基板
214．．．通道
215．．．區域
216．．．電絕緣結構
218．．．過孔
220．．．封裝互連結構
300A．．．半導體封裝
300B．．．半導體封裝
300C．．．半導體封裝
302．．．第一基板
304．．．半導體晶粒
306．．．互連凸塊
308．．．核心部份
309．．．過孔
310．．．跡線
315．．．區域
318．．．過孔
320．．．封裝互連結構
322．．．B階段預浸結構
324．．．C階段層
326．．．C階段結構
328．．．堆積層
330．．．電絕緣材料
332．．．跡線
334．．．第二基板
400．．．半導體封裝的方法
500．．．半導體封裝的電子系統
505．．．匯流排
510．．．處理器
515．．．儲存介質
520．．．記憶體
530．．．靜態記憶體
540．．．資料儲存設備
550．．．顯示設備
560．．．字母數位輸入設備
570．．．游標控制
580．．．網路介面
585．．．天線
587．．．網路電纜
通過結合附圖的下述詳細描述將容易理解本公開的實施方式。為便於該描述，相同的參考數字標明相同的結構元件。本文通過舉例的方式而不是通過限制的方式在附圖的圖中示出實施方式。
圖1A-1C示意性地示出根據不同實施方式在不同製程操作後的半導體封裝；
圖2A-2B示意性地示出根據不同實施方式在不同製程操作後的另一半導體封裝；
圖3A-3C示意性地示出根據不同實施方式在不同製程操作後的又一半導體封裝；
圖4是根據不同實施方式的製作半導體封裝的方法的製程流程圖；
圖5示意性地示出被配置為使用本文所描述的半導體封裝的電子系統。
100C．．．半導體封裝
102．．．第一基板
104．．．半導體晶粒
106．．．互連凸塊
108．．．核心部份
109．．．過孔
110．．．跡線
112．．．第二基板
114．．．通道
116．．．電絕緣結構
120．．．封裝互連結構
118．．．過孔

Claims (18)

  1. 一種製作半導體封裝的方法，所述方法包括：將半導體晶粒連接到第一基板；將第二基板連接到所述第一基板，其中，所述半導體晶粒被嵌入在所述第一基板和所述第二基板之間；以及形成電絕緣結構以大體上密封所述半導體晶粒，其中，在所述第二基板被連接到所述第一基板之後，執行形成所述電絕緣結構。
  2. 如申請專利範圍第1項所述的方法，還包括固化所述電絕緣結構。
  3. 如申請專利範圍第3項所述的方法，還包括拋光所述電絕緣結構以在所述第一基板或所述第二基板上提供大體上平的表面。
  4. 如申請專利範圍第1項所述的方法，其中，將所述半導體晶粒連接到所述第一基板包括，使用螺柱凸塊製程以使用一個或多個互連凸塊電耦合所述半導體晶粒和所述第一基板。
  5. 如申請專利範圍第1項所述的方法，其中：所述第一基板包括核心部分，所述核心部分包括聚醯亞胺；以及所述第二基板包括印刷電路板，所述印刷電路板被製作以包括用於所述半導體晶粒的區域，使得在所述第二基板被連接到所述第一基板之後，所述半導體晶粒被佈置在所述區域內。
  6. 如申請專利範圍第5項所述的方法，其中：所述第二基板包括連接到所述第一基板的第一表面和與所述第一表面相對的第二表面；所述第二基板還包括在所述第二表面和用於所述半導體晶粒的所述區域之間的多個通道；以及 形成所述電絕緣結構包括穿過所述多個通道沉積密封樹脂以大體上填充用於所述半導體晶粒的所述區域和所述多個通道。
  7. 如申請專利範圍第6項所述的方法，還包括：在所述第二基板中形成一個或多個過孔以提供在所述第二基板的所述第二表面和所述第一基板之間的電連接。
  8. 如申請專利範圍第5項所述的方法，還包括：在形成所述電絕緣結構之前，鄰近所述半導體晶粒在所述第一基板中形成通道，其中，形成所述電絕緣結構包括穿過所述通道沉積密封樹脂以大體上填充用於所述半導體晶粒的所述區域和所述通道。
  9. 如申請專利範圍第1項所述的方法，其中：所述第一基板包括核心部分，所述核心部分包括聚醯亞胺；以及通過沉積B階段預浸材料以大體上環繞所述半導體晶粒，所述第二基板被連接到所述第一基板。
  10. 如申請專利範圍第9項所述的方法，還包括：在所述B階段預浸材料上沉積C階段材料，使得所述半導體晶粒被佈置在所述C階段材料和所述第一基板之間，所述C階段材料具有熱膨脹係數，所述熱膨脹係數大體上與用於製作所述第一基板的材料的熱膨脹係數相同，其中，形成所述電絕緣結構包括固化所述B階段預浸材料以將所述B階段預浸材料轉變成C階段材料。
  11. 如申請專利範圍第10項所述的方法，還包括：形成穿過沉積的C階段材料和轉變的C階段材料的一個或多個過孔；以及在所述沉積的C階段材料上形成堆積層，所述堆積層包括跡線，所述跡線通過所述一個或多個過孔電耦合到所述第一基板。
  12. 一種半導體封裝，包括：第一基板；半導體晶粒，其佈置在所述第一基板上；電絕緣結構，其大體上密封所述半導體晶粒；以及第二基板，其耦合到所述第一基板，使得所述半導體晶粒被佈置在所述第一基板和所述第二基板之間；其中，所述第一基板包括核心部分，所述核心部分包括聚醯亞胺，且使用一個或多個互連凸塊將所述半導體晶粒電耦合到所述第一基板；所述第二基板包括印刷電路板，其具有用於所述半導體晶粒的衝壓區域，所述半導體晶粒被佈置在所述衝壓區域內。
  13. 如申請專利範圍第12項所述的半導體封裝，其中：所述第二基板包括連接到所述第一基板的第一表面和與所述第一表面相對的第二表面；所述第二基板還包括在所述第二表面和用於所述半導體晶粒的所述衝壓區域之間的多個通道；以及所述多個通道使用用於形成所述電絕緣結構的材料被大體上堵住。
  14. 如申請專利範圍第13項所述的半導體封裝，還包括：在所述第二基板中形成一個或多個過孔以提供在所述第二基板的所述第二表面和所述第一基板之間的電連接。
  15. 如申請專利範圍第12項所述的半導體封裝，其中，所述第一基板包括鄰近所述半導體晶粒形成的通道，所述通道使用用於形成所述電絕緣結構的材料被大體上堵住。
  16. 如申請專利範圍第12項所述的半導體封裝，其中，所述第二基板包括：第一C階段材料，其從被沉積以形成所述電絕緣結構的B階段預浸材料轉變而成；以及 第二C階段材料，其佈置在所述第一C階段材料上，所述第二C階段材料具有熱膨脹係數，所述熱膨脹係數大體上與用於製作所述第一基板的材料的熱膨脹係數相同。
  17. 如申請專利範圍第16項所述的半導體封裝，還包括：一個或多個過孔，其穿過所述第一C階段材料和所述第二C階段材料形成；以及堆積層，其在所述第二C階段材料上形成，所述堆積層包括穿過所述一個或多個過孔路由電信號到所述第一基板或從所述第一基板路由電信號的特徵。
  18. 如申請專利範圍第12項所述的半導體封裝，還包括：跡線，其在所述第一基板的相對表面上形成；一個或多個過孔，其在所述第一基板中形成以電耦合在所述第一基板的相對表面上形成的所述跡線；以及一個或多個焊球，其耦合到所述第一基板以提供與所述半導體封裝外部的電子設備的電連接，其中，所述一個或多個互連凸塊包括金，所述半導體晶粒包括矽，以及所述電絕緣結構包括環氧樹脂。
TW099140338A 2009-11-24 2010-11-23 嵌入式晶片封裝結構及其製程 TWI458028B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26419109P 2009-11-24 2009-11-24
US12/942,918 US9070679B2 (en) 2009-11-24 2010-11-09 Semiconductor package with a semiconductor die embedded within substrates

Publications (2)

Publication Number Publication Date
TW201131667A TW201131667A (en) 2011-09-16
TWI458028B true TWI458028B (zh) 2014-10-21

Family

ID=44061489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099140338A TWI458028B (zh) 2009-11-24 2010-11-23 嵌入式晶片封裝結構及其製程

Country Status (5)

Country Link
US (2) US9070679B2 (zh)
KR (1) KR101801307B1 (zh)
CN (1) CN102782838B (zh)
TW (1) TWI458028B (zh)
WO (1) WO2011066106A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624012B (zh) * 2015-08-18 2018-05-11 三菱電機股份有限公司 半導體裝置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8900994B2 (en) * 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
KR101394033B1 (ko) 2012-10-10 2014-05-09 현대자동차 주식회사 차량용 자동변속기의 유성기어트레인
US9564408B2 (en) * 2014-03-28 2017-02-07 Intel Corporation Space transformer
KR101688081B1 (ko) 2016-02-05 2016-12-20 앰코 테크놀로지 코리아 주식회사 Ｅｔｓ 구조
US10797007B2 (en) * 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN212086589U (zh) * 2019-12-31 2020-12-04 华为技术有限公司 一种电子设备
CN113276359B (zh) * 2020-02-19 2022-11-08 长鑫存储技术有限公司 注塑模具及注塑方法
KR20220072169A (ko) 2020-11-25 2022-06-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200822338A (en) * 2006-11-03 2008-05-16 Samsung Electronics Co Ltd Semiconductor chip stack package with reinforcing member connected to substrate for preventing package warpage
TW200915523A (en) * 2007-09-28 2009-04-01 Samsung Electronics Co Ltd Semiconductor package and method of fabricating the same
TW200919695A (en) * 2007-10-29 2009-05-01 Mediatek Inc Integrated circuit package assembly and method for integrated circuit packaging
TW200937609A (en) * 2008-02-26 2009-09-01 Powertech Technology Inc Chips-between-substrates semiconductor package and method for manufacturing the same
TW200947666A (en) * 2008-05-02 2009-11-16 Hon Hai Prec Ind Co Ltd Imaging sensor package structure and imaging device using same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
JP2003243797A (ja) 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP4110992B2 (ja) 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4039298B2 (ja) * 2003-04-08 2008-01-30 株式会社デンソー 樹脂封止型半導体装置およびその製造方法ならびに成形型
US6873040B2 (en) * 2003-07-08 2005-03-29 Texas Instruments Incorporated Semiconductor packages for enhanced number of terminals, speed and power performance
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US20090108433A1 (en) * 2007-10-30 2009-04-30 Kenji Masumoto Multilayer semiconductor device package assembly and method
KR20090061996A (ko) * 2007-12-12 2009-06-17 삼성전자주식회사 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200822338A (en) * 2006-11-03 2008-05-16 Samsung Electronics Co Ltd Semiconductor chip stack package with reinforcing member connected to substrate for preventing package warpage
TW200915523A (en) * 2007-09-28 2009-04-01 Samsung Electronics Co Ltd Semiconductor package and method of fabricating the same
TW200919695A (en) * 2007-10-29 2009-05-01 Mediatek Inc Integrated circuit package assembly and method for integrated circuit packaging
TW200937609A (en) * 2008-02-26 2009-09-01 Powertech Technology Inc Chips-between-substrates semiconductor package and method for manufacturing the same
TW200947666A (en) * 2008-05-02 2009-11-16 Hon Hai Prec Ind Co Ltd Imaging sensor package structure and imaging device using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624012B (zh) * 2015-08-18 2018-05-11 三菱電機股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US20150311147A1 (en) 2015-10-29
CN102782838A (zh) 2012-11-14
KR101801307B1 (ko) 2017-11-24
WO2011066106A1 (en) 2011-06-03
US9070679B2 (en) 2015-06-30
TW201131667A (en) 2011-09-16
US20110121444A1 (en) 2011-05-26
CN102782838B (zh) 2016-01-20
KR20120112464A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
TWI458028B (zh) 嵌入式晶片封裝結構及其製程
US10068852B2 (en) Integrated circuit package with embedded bridge
US10304785B2 (en) Package assembly for embedded die and associated techniques and configurations
US8884419B1 (en) Integrated circuit packaging configurations
JP6124164B2 (ja) 低コストなパッケージの反りの解決法
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
EP2798675B1 (en) Method for a substrate core layer
US9806061B2 (en) Bumpless wafer level fan-out package
KR20180032148A (ko) 팬-아웃 반도체 패키지
CN104620376A (zh) 用于2.5d中介板的设备和方法
US9171744B2 (en) Attaching passive components to a semiconductor package
US10879152B2 (en) Through mold via (TMV) using stacked modular mold rings
US20180190590A1 (en) Packaged Chip and Signal Transmission Method Based on Packaged Chip
US20080099903A1 (en) Stacked chip package, embedded chip package and fabricating method thereof
TWI776693B (zh) 封裝結構及其形成方法
US9859200B2 (en) Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
KR20200062666A (ko) 반도체 패키지
US8035220B2 (en) Semiconductor packaging device
WO2022193133A1 (zh) 封装结构及其制作方法、终端设备

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees