CN102782838B - 嵌入式芯片封装体 - Google Patents

嵌入式芯片封装体 Download PDF

Info

Publication number
CN102782838B
CN102782838B CN201080060570.XA CN201080060570A CN102782838B CN 102782838 B CN102782838 B CN 102782838B CN 201080060570 A CN201080060570 A CN 201080060570A CN 102782838 B CN102782838 B CN 102782838B
Authority
CN
China
Prior art keywords
substrate
semiconductor die
rank
attached
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080060570.XA
Other languages
English (en)
Other versions
CN102782838A (zh
Inventor
A·吴
S-m·刘
S·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN102782838A publication Critical patent/CN102782838A/zh
Application granted granted Critical
Publication of CN102782838B publication Critical patent/CN102782838B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的各实施方式提供了针对半导体封装体及制造该半导体封装体的相关方法的配置。一种制造半导体封装体的方法包括：将半导体裸片附接至第一衬底；将第二衬底附接至第一衬底，其中半导体裸片嵌入在第一衬底与第二衬底之间；以及形成电绝缘结构以基本上包封半导体裸片，其中形成电绝缘结构在第二衬底被附接至第一衬底之后进行。可能描述并/或要求保护附加的实施方式。

Description

嵌入式芯片封装体
相关申请的交叉引用
本公开要求提交于2010年11月9日的美国专利申请No.12/942,918的优先权，而该申请要求提交于2009年11月24日的美国临时专利申请No.61/264,191的优先权。除与这些申请的说明书不符之章节以外(如果有的话)，这些申请的整个说明书出于所有目的通过引用整体并入本文。
技术领域
本公开的各实施方式涉及集成电路领域，并且更具体地，涉及用于嵌入式芯片封装体的半导体封装技术、结构和配置。
背景技术
在此出于一般地呈现本公开的上下文的目的而提供了背景技术描述。在该背景技术部分中所描述的当前署名的发明人的工作以及本说明书中的并未以其他方式被判定为申请日时的现有技术的各方面，均不表示明确地或隐含地被承认为相对于本公开的现有技术。
诸如晶体管的集成电路器件形成在尺寸不断向更小维度缩减的半导体裸片上。一般而言，半导体裸片安装在衬底上并用模塑化合物包封以形成半导体封装体。然而，此类常规封装可能不提供足够小的半导体封装体以例如适应诸如电话、计算机或使用半导体裸片的其他数字组装件之类的新兴电子设备的不断缩小的形状规格。
发明内容
在一个实施方式中，本公开提供一种制造半导体封装体的方法，该方法包括：将半导体裸片附接至第一衬底；将第二衬底附接至该第一衬底，其中半导体裸片嵌入在该第一衬底与第二衬底之间；以及形成电绝缘结构来基本上包封该半导体裸片，其中形成电绝缘结构在第二衬底附接至第一衬底之后进行。
附图说明
通过与附图相结合的以下详细描述，将很容易理解本公开的各实施方式。为了便于这种描述，相似的参考数字标示相似结构元件。在此的实施方式是以举例方式而非限于附图的示图之中的方式来阐释的。
图1A至图1C示意性地图示了根据各实施方式、在各种工艺操作之后的半导体封装体。
图2A至图2B示意性地图示了根据各实施方式、在各种工艺操作之后的另一半导体封装体。
图3A至图3C示意性地图示了根据各实施方式、在各种工艺操作之后的又一半导体封装体。
图4为根据各实施方式的、用以制造半导体封装体的方法的工艺流程图。
图5示意性地图示了被配置对在此所述半导体封装体加以使用的电子系统。
具体实施方式
本公开的实施方式描述了用于嵌入式芯片封装体的半导体封装技术、结构和配置。在以下的详细描述中，对构成该详细描述一部分的附图做出参考，其中相似数字始终标示相似部件。可以采用其他实施方式并且可以做出结构或逻辑变更而不偏离本公开的范围。因此，以下的详细描述不应取限制意义，且实施方式的范围由随附的权利要求书及其等效项所限定。
描述可使用基于透视的描述，比如上/下和顶部/底部等。此类描述仅用于协助讨论，而并不旨在将在此所述实施方式的应用约束到任何特定方向。
就本公开的目的而言，“A/B”这一措辞意指A或者B。就本公开的目的而言，“A和/或B”这一措辞意指“(A)、(B)或者(A和B)”。就本公开的目的而言，“A、B和C中的至少一个”这一措辞意指“(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)”。就本公开的目的而言，“(A)B”这一措辞意指“(B)或则(AB)”，亦即，A为可选元素。
各种操作以作为有助于理解要求保护的主题的方式被依次描述为多个分立的操作。然而，描述的顺序不应被认为是暗示这些操作一定依赖于顺序。特别是，这些操作可能不以所呈现的顺序执行。所述操作可以按不同于所述实施方式的顺序来执行。在附加的实施方式中可以执行各种附加的操作以及/或者省略所描述的操作。
描述使用了“在一个实施方式中”、“在实施方式中”这些措辞或者相似的语言，它们可能各自意指相同的或不同的实施方式中的一个或多个实施方式。此外，关于本公开实施方式所使用的术语“包括”、“包含”、“具有”等是同义的。
图1A至图1C示意性地图示了根据各实施方式、在各种工艺操作之后的半导体封装体。参考图1A，其描绘了在将半导体裸片104附接至第一衬底102之后的半导体封装体100A。根据各实施方式，半导体裸片包括第一表面S1和第二表面S2，其中S1附接至第一衬底102而S2与第一表面相对。第一表面S1例如可以包括半导体衬底的活性表面，在该活性表面上形成有诸如用于逻辑和/或存储器的晶体管之类的多个集成电路(IC)器件(未示出)。
半导体裸片104的第一表面S1使用一个或多个互连凸点106电耦合至第一衬底102。所述一个或多个互连凸点106可以包括用以将半导体裸片104与第一衬底102电耦合的多种合适的端柱、球珠、销柱或其他相似结构中的任何结构。在一个实施方式中，一个或多个互连凸点106包括含金(Au)的柱形凸点(stud-bump)。可以使用例如包括铜(Cu)或铝(Al)在内的其他导电材料来形成一个或多个互连凸点106。
半导体裸片104可以包括众多类型的裸片，举例而言，包括与数据存储、逻辑、无线芯片、片上系统(SOC)、液晶显示器(LCD)和其他应用或配置相关联的裸片。半导体裸片通常含硅，但并不仅限于此。可以使用其他半导体材料来制造半导体裸片104。
第一衬底102通常包括内核(core)108，该内核108包含电绝缘材料。一个或多个迹线110或相似的导电特征(例如，未示出的接合焊盘)形成在第一衬底102相反的表面上，以便路由电信号，举例而言，诸如发往或来自半导体裸片104的功率和/或输入/输出(I/O)信号。一个或多个过孔109形成在第一衬底102中，以便如图所示地电耦合形成在第一衬底102相反表面上的一个或多个迹线110。一个或多个过孔109例如可以包括透孔过孔(THV)或者在第一衬底102的相反表面之间路由信号的一系列重分布互连层。根据各实施方式，使用例如铜之类的导电材料来形成一个或多个迹线110以及一个或多个过孔109。其他导电材料可以用于其他实施方式中。
根据各实施方式，第一衬底102是柔性电路衬底102，其具有内核108，该内核108包含聚酰亚胺。第一衬底102例如可以用于液晶显示器(LCD)应用，举例而言，比如用于LCD驱动器组装件线带电路板。
参考图1B，其描绘了在将第二衬底112附接至第一衬底102从而如图所示将半导体裸片104嵌入在第一衬底102与第二衬底112之间后的半导体封装体100B。第二衬底112使用例如包括使用诸如环氧树脂之类粘合剂在内的任何合适的附接工艺附接至第一衬底102的表面。第二衬底112可以包括用以对发往第一衬底102或来自第一衬底102的电信号进行路由的多种导电结构(未示出)。
根据各实施方式，第二衬底112包括印刷电路板(PCB)，该PCB被制造成包含用于半导体裸片104的区域115。举例而言，如半导体封装体100B中所示，半导体裸片104在第二衬底112附接至第一衬底102之后被安置在区域115内。区域115可以使用冲压(stampout)出区域115以提供预冲压衬底的工艺，在第二衬底112到第一衬底102的附接之前形成。其他技术可以用于形成区域115，举例而言，比如使用模具或者通过蚀刻或相似的工艺来除去材料。
如图所示，第二衬底112包括第一表面B1和第二表面B2，其中B1附接至第一衬底102而B2与第一表面B1相对。一个或多个沟道114(例如，可以称为注入沟道)形成在第二衬底112中，以便提供用于对半导体裸片104加以包封的电绝缘材料的沉积的通路。如图所示，根据各实施方式，一个或多个沟道114形成在第二衬底112的第二表面B2与用于半导体裸片104的区域115之间。如图所示，在一个实施方式中，一个或多个沟道114包括至少两个沟道。多个沟道可以为包封材料提供比单一沟道更为均匀的流分布。
根据各实施方式，第二衬底112包含C阶材料。C阶材料例如可以是在其中材料基本上不溶和/或不熔的热固性树脂的反应中的最终阶材料。第二衬底112可以在第二衬底112到第一衬底102的附接之前完全地或者基本上包含C阶材料。
参考图1C，其描绘了在形成电绝缘结构116以基本上包封半导体裸片104之后的半导体封装体100C。在一个实施方式中，通过经一个或多个沟道114沉积(例如，注入)例如包含环氧树脂的包封树脂之类的电绝缘材料以基本上填充用于半导体裸片104的区域(例如，图1B的区域115)，来形成电绝缘结构116。如图所示，沉积的电绝缘材料还可以基本上填充一个或多个沟道114。
可以使用固化工艺来向为了形成电绝缘结构116而沉积的材料施加热量或其他能量，以便对材料进行强化和/或硬化并形成最终结构。随后，可以向电绝缘结构116和第二衬底112的第二表面(例如，图1B的第二表面B2)施加抛光工艺，以便提供如图所示的基本上平坦的表面。
一个或多个过孔118可以形成在第二沉底中，以便如图所示地提供在第二衬底112的第二表面(例如，图1B的第二表面B2)与第一衬底102之间的电连接。一个或多个过孔118例如可以用于提供在半导体裸片104与耦合到第二衬底112的第二表面的一个或多个结构(例如，未示出的积层(build-uplayer))或者另一电子组件或器件(例如，未示出的另一裸片)之间的电连接。一个或多个过孔118一般用导电材料加以填充，所述导电材料举例而言诸如为铜，并且可以包括任何合适的导电材料。在一个实施方式中，使用激光钻孔工艺来形成一个或多个过孔118。
一个或多个封装体互连结构120可以耦合至第一衬底102的底面，以便帮助半导体封装体100C与半导体封装体100C外部的一个或多个电子器件(例如，未示出的主板或者其他电路板)的电耦合。在一个实施方式中，一个或多个封装体互连结构120包括焊球。在其他实施方式中可以使用其他类型的封装体互连结构。
图2A至图2B示意性地图示了根据各实施方式、在各种工艺操作之后的另一半导体封装体。参考图2A，其描绘了在将半导体裸片204附接至第一衬底202之后并且在将第二衬底212附接至第一衬底202从而将半导体裸片204嵌入在第一衬底202与第二衬底212之间后的半导体封装体200A。除另有说明之处以外，半导体裸片204、第一衬底202和第二衬底212的技术和对应的特征可以与已结合图1A描述的类似特征的实施方式相一致。
半导体裸片204包括第一表面2-S1和与该第一表面2-S1相对的第二表面2-S2，其中所述第一表面2-S1可以是在其上形成有多个IC器件(未示出)的活性表面。半导体裸片204的第一表面2-S1使用一个或多个互连凸点206电耦合到第一衬底202，以便提供用于发往或来自半导体裸片204的功率和/或I/O信号的电通路。
如图所示，第一衬底202包括形成于第一衬底202的相反表面上的一个或多个迹线210或者相似特征，以及一个或多个过孔209，用以对发往或来自半导体裸片204的电信号进行路由。在一个实施方式中，第一衬底202包括内核208，该内核208包含聚酰亚胺。根据各实施方式，第一衬底202和半导体裸片204在第二衬底212到第一衬底202的附接之前被配置在关于图1的半导体封装体100A图示和描述的布置之中。
在第一衬底202中形成沟道214(例如，注入沟道)来提供用于沉积电绝缘材料以便对半导体裸片204进行包封的通路。如图所示，当半导体裸片204附接至第一衬底202时，沟道214被安置在与半导体裸片204相邻之处。沟道214在形成电绝缘结构(例如，图2B的电绝缘结构216)以包封半导体裸片204之前即已形成。在一些实施方式中，可以在第一衬底中形成多个沟道以替代单一沟道(例如，沟道214)，以促进电绝缘材料的更为均匀的流分布。可以使用任何合适的工艺来形成沟道214，这些工艺例如包括冲压、蚀刻、钻孔或使用模具。
如图所示，第二衬底212包括用于半导体裸片204的区域215，从而使半导体裸片204在将第二衬底212附接至第一衬底202之后被安置在区域215内。区域215可以根据关于图1的区域115描述的技术而形成。根据各实施方式，第二衬底212包括印刷电路板。第二衬底212可包括叠层衬底。
参考图2B，其描绘了在形成电绝缘结构216以基本上包封半导体裸片204之后的半导体封装体200B。在一个实施方式中，通过经沟道214沉积(例如，注入)例如包含环氧树脂的包封树脂之类的电绝缘材料以基本上填充用于半导体裸片204的区域(例如，图2A的区域215)，来形成电绝缘结构216。如图所示，沉积的电绝缘材料还可以基本上天成沟道214。
可以使用固化工艺来向为了形成电绝缘结构216而沉积的材料施加热量或其他能量，以便对材料进行强化和/或硬化。随后，可以向电绝缘结构216和/或第一衬底202的底面施加抛光工艺，以便提供如图所示的基本上平坦的表面。
参考图2B，在第二衬底212中可以形成一个或多个过孔218，以如图所示地提供在第二衬底212的相反表面之间的电连接。一个或多个过孔218例如可以用于提供在半导体裸片204与耦合到第二衬底212的顶面的一个或多个结构(例如，未示出的积层)或者另一电子组件或器件(例如，未示出的另一裸片)之间的电连接。一个或多个过孔218一般用导电材料加以填充，所述导电材料举例而言诸如为铜，并且可以包括任何合适的导电材料。在一个实施方式中，使用激光钻孔工艺来形成一个或多个过孔218。
一个或多个封装体互连结构220可以耦合到第一衬底202的底面，以便帮助半导体封装体200B与半导体封装体200B外部的一个或多个电子器件(例如，未示出的主板或者其他电路板)的电耦合。在一个实施方式中，一个或多个封装体互连结构220包括焊球。在其他实施方式中可以使用其他类型的封装体互连结构。
图3A至图3C示意性地图示了根据各实施方式、在各种工艺操作之后的又一半导体封装体。参考图3A，其描绘了在将半导体裸片304附接至第一衬底302之后并且在将第二衬底334附接至第一衬底302从而将半导体裸片304嵌入在第一衬底302与第二衬底334之间后的半导体封装体300A。除另有说明之处以外，半导体裸片304、第一衬底302和第二衬底334的技术和对应的特征可以与已结合图1A描述的类似特征的实施方式相一致。
半导体裸片304包括第一表面3-S1和与该第一表面3-S1相对的第二表面3-S2，其中所述第一表面3-S1可以是在其上形成有多个IC器件(未示出)的活性表面。半导体裸片304的第一表面3-S1使用一个或多个互连凸点306电耦合到第一衬底302，以便提供用于发往或来自半导体裸片304的功率和/或I/O信号的电通路。
如图所示，第一衬底302包括形成于第一衬底302的相反表面上的一个或多个迹线310或者相似特征，以及一个或多个过孔309，用以对发往或来自半导体裸片304的电信号进行路由。在一个实施方式中，第一衬底302包括内核308，该内核308包含聚酰亚胺。根据各实施方式，第一衬底302和半导体裸片204在第二衬底334到第一衬底302的附接之前被配置在关于图1的半导体封装体100A图示和描述的布置之中。
根据各实施方式，第二衬底334通过沉积B阶预浸材料使其基本上包围半导体裸片304而附接至第一衬底302。B阶预浸材料可以包括用树脂预浸渍的可熔材料，比如在其中材料可在加热时软化但不可完全溶解或熔化的中阶热固性树脂。B阶预浸材料一般不会完全固化。
如图所示，可以沉积一个或多个B阶预浸结构322以基本上包围半导体裸片304。一个或多个B阶预浸结构332被配置用于形成用于半导体裸片304的区域315，从而使半导体裸片304在沉积一个或多个B阶预浸结构322之后被安置在区域315内。
如图所示，包含C阶材料的C阶层324沉积在一个或多个B阶预浸结构322上，从而使半导体裸片304被安置在C阶层324与第一衬底308之间。C阶层324减少和/或消除了在用以将B阶预浸结构322转化为C阶结构(例如，将要描述的图3B的C阶结构326)固化过程中第二衬底334的翘曲。根据各实施方式，C阶层324具有与用以制造第一衬底308的材料(例如，聚酰亚胺)的热膨胀系数(CTE)基本上相同的CTE。B阶预浸结构332和C阶层324可以包含第二衬底334的叠层。
参考图3B，其描绘了在将B阶预浸结构322转化为C阶结构326之后的半导体封装体300B。一个或多个B阶预浸结构322一般使用熔化B阶预浸结构322并导致B阶预浸结构322的材料形成基本上包封半导体裸片304的电绝缘结构(例如，C阶结构326在区域315内的部分)的固化过程而转化为C阶结构326。可以施加压力来促进固化过程。
如图所示，在第二衬底344中可以形成一个或多个过孔318，以提供在第二衬底334的相反表面之间的电连接。一个或多个过孔318例如可以用于提供在半导体裸片与耦合到第二衬底334的顶面的一个或多个结构(例如，未示出的积层328)或者另一电子组件或器件(例如，未示出的另一裸片)之间的电连接。一个或多个过孔318一般用导电材料加以填充，所述导电材料举例而言诸如为铜，并且可以包括任何合适的导电材料。在一个实施方式中，使用激光钻孔工艺来形成一个或多个过孔318。
如图所示，在第二衬底334上可形成积层328。积层328包括与一个或多个过孔318电耦合的一个或多个迹线332或者相似特征，以便对发往或来自半导体裸片304的电信号进行路由。积层328还包括电绝缘材料330，以便保护一个或多个迹线332以及/或者向其提供电绝缘。根据各实施方式，电绝缘材料330包含如一般在叠层衬底中使用的叠层。
一个或多个封装体互连结构320可以耦合至第一衬底302的底面，以便帮助半导体封装体300C与半导体封装体300C外部的一个或多个电子器件(例如，未示出的主板或者其他电路板)的电耦合。在一个实施方式中，一个或多个封装体互连结构320包括焊球。在其他实施方式中可以使用其他类型的封装体互连结构。
图4为根据各实施方式的、用以制造半导体封装体(例如，图1C的半导体封装体100C、图1B的200B或者图1C的300C)的方法400的工艺流程图。在402处，方法400包括将半导体裸片(例如，图1A的半导体裸片104)附接至第一衬底(例如，图1A的第一衬底102)。例如，可以使用倒装芯片配置将半导体裸片附接至第一衬底。可以使用凸点工艺来形成一个或多个互连凸点(例如，图1的互连凸点106)，举例而言，比如在半导体裸片的表面(例如，图1A的第一表面S1)上的柱形凸点。凸点可以形成在半导体裸片的具有多个IC器件形成于其上的活性表面上。一个或多个互连凸点电耦合至形成于第一衬底的表面上的对应接收结构(例如，图1A的接合焊盘、一个或多个迹线110)。在一个实施方式中，第一衬底包括内核(例如，图1A的内核108)，该内核包含聚酰亚胺，举例而言，诸如为柔性电路衬底。
在404处，方法400进一步包括将第二衬底附接至第一衬底以将半导体裸片嵌入在第一衬底与第二衬底之间，从而形成半导体封装体。第二衬底可以使用例如包括粘合剂或者互连结构之类的、用于将衬底偶合在一起的任何合适的已知技术来进行附接。第二衬底例如可以包括用于附接的预制衬底，或者用以在第一衬底上形成第二衬底的诸如预浸叠层之类的B阶材料。
根据各实施方式，第二衬底(例如，图1B或图2A的相应的第二衬底112或212)印刷电路板或类似的产品，该印刷电路板或类似的产品被制造成在将第二衬底附接至第一衬底之前包括用于半导体裸片的区域(例如，图1B或图2A的相应的区域115或215)。该区域被安置使得半导体裸片在将第二衬底附接至第一衬底之后被安置在该区域内。
在一个实施方式中，第二衬底(例如，图1B的第二衬底112)包括第一表面(例如，图1B的第一表面B1)和第二表面(例如，图1B的第二表面B2)，其中所述第一表面附接至第一衬底而第二表面与第一表面相对。第二衬底还可以包括形成于第二表面与用于半导体裸片的区域之间的多个沟道(例如，图1B的一个或多个沟道114)。第二衬底的第一表面可以使用例如包括使用诸如环氧树脂之类粘合剂在内的任何合适的技术附接至第一衬底。在其他实施方式中，可以使用其他合适的技术来将第二衬底附接至第一衬底。
在另一实施方式中，将第二衬底(例如，图3A的第二衬底334)附接至第一衬底(例如，图3A的第一衬底302)包括沉积B阶预浸材料以基本上包围半导体裸片(例如，图3A的半导体裸片304)。例如，B阶预浸材料的形式可以是一个或多个B阶预浸结构(例如，图3A的一个或多个B阶预浸结构)，其被配置用于提供用于半导体裸片的区域(例如，图3A的区域315)，从而使半导体裸片在B阶预浸材料的沉积之后被安置在该区域内。将第二衬底附接至第一衬底还可以包括在B阶预浸材料上沉积C阶材料(例如，C阶层324)，从而使半导体裸片被安置在C阶材料与第一衬底之间。C阶材料可以具有与用以制造第一衬底的材料的热膨胀系数(CTE)基本上相同的CTE，以便减少和/或防止在后续固化过程中B阶预浸材料的翘曲。
在406处，方法400进一步包括形成电绝缘结构以基本上包封半导体裸片。根据各实施方式，电绝缘结构在将第二衬底附接至第一衬底之后形成。在一些实施方式中，通过沉积电绝缘材料以基本上填充用于半导体裸片的区域(例如，图1B或图2A的相应的区域115或215)来形成电绝缘结构(例如，图1C或图2B的相应的电绝缘结构116或216)。
在一个实施方式中，电绝缘材料经过形成于第二衬底(例如，图1B的第二衬底112)中的一个或多个沟道(例如，图1B的一个或多个沟道114)而沉积，以便基本上填充用于半导体裸片的区域以及一个或多个沟道。一个或多个沟道可以例如通过冲压工艺而在将半导体裸片附接至第一衬底之前或者在将第二衬底附接至第一衬底之前形成在第二衬底中。在另一实施方式中，电绝缘材料经过形成于第一衬底中的一个或多个沟道(例如，图2A的沟道214)而沉积，以便基本上填充用于半导体裸片的区域以及一个或多个沟道。一个或多个沟道在形成电绝缘结构之前形成于第一衬底中。一个或多个沟道可以例如通过冲压工艺而在将半导体裸片附接至第一衬底之前形成在第一衬底中。电绝缘材料可以使用例如包括注入技术在内的各种合适的沉积技术中的任何技术来加以沉积，并且可以包含例如包括环氧树脂或其他包封树脂在内的各种合适的材料中的任何材料。
在408处，方法400还包括固化半导体封装体。可以对半导体封装体施加热量或其他能量以固化或硬化电绝缘结构(例如，图1C或图2B的相应的电绝缘结构116或216)。
在一些实施方式中，通过在408处固化半导体封装体以将一个或多个B阶预浸结构(例如，图3A的一个或多个B阶预浸结构)转化为C阶结构326(例如，图3A的C阶结构326)而在406处形成电绝缘结构(例如，在图3B的区域315内的C阶结构326的部分)。例如，使B阶预浸结构322熔化的固化过程导致B阶预浸结构322的材料流动并形成电绝缘结构。
在410处，方法400进一步包括对半导体封装体进行抛光。在一个实施方式中，包括电绝缘结构(例如，图1C的电绝缘结构116)的、第二衬底(例如，图1C的第二衬底112)的表面(例如，图1B的第二表面B2)经受抛光处理，以提供基本上平坦的表面。亦即，电绝缘结构延伸出一个或多个沟道(例如，图1C的一个或多个沟道114)之外的多余部分得到抛光，以清除材料并提供平坦的表面。
在另一实施方式中，第一衬底的表面(例如，图2B的第一衬底202的底面)得到抛光。举例而言，可对第一衬底的表面进行抛光，以清除电绝缘结构(例如，图2B的电绝缘结构216)延伸出沟道(例如，图2B的沟道214)之外的多余部分并提供平坦的表面。
在框412处，方法400进一步包括形成用以对半导体封装体的电信号进行路由的一个或多个特征(例如，过孔、迹线、接合焊盘、积层、互连结构)。在一些实施方式中，形成一个或多个过孔(例如，图1C、图2B或图3B的相应的一个或多个过孔118、218或318)，以便电耦合第二衬底的相反表面(例如，图1B的第一表面B1和第二表面B2)。举例而言，一个或多个过孔例如可以包括以激光钻出的过孔，所述以激光钻出的过孔将第一衬底电耦合至与第二衬底的表面耦合的一个或多个结构(例如，图3的积层328)或者另一电子组件或器件(例如，未示出的另一裸片)。
在一些实施方式中，在第二衬底上形成积层(例如，图3C的积层328)。积层例如可以包括通过一个或多个过孔而与第一衬底电耦合的迹线(例如，图3C的一个或多个迹线332)或者相似的特征。一般地，积层包含电绝缘材料，用以保护迹线以及/或者对其电绝缘。
在一些实施方式中，形成一个或多个封装体互连结构(例如，图1C、图2B或图3C的相应的120、220或320)，以便提供在半导体封装体(例如，图1C、图2B或图3C的相应的100C、200B或300C)与半导体封装体外部的电子器件之间的电连接。一个或多个封装体互连结构例如可以包括焊球。在其他实施方式中可以使用其他适当类型的封装体互连结构。总体而言，关于图1A至图1C、图2A至图2B和图3A至图3C描述的技术和配置在一些实施方式中可以适当地结合起来。
图5示意性地图示了被配置对在此所述半导体封装体(例如图1C、图2B或图3C的相应的100C、200B或300C)加以使用的电子系统500。电子系统500旨在代表众多电子设备(有线的或无线的)，例如包括桌上型计算机设备、膝上型计算机设备、个人计算机(PC)、服务器、打印机、电话、包括支持手机通话的PDA在内的个人数字助理(PDA)、机顶盒、电视机、掌上PC、平板PC、DVD播放器、视频播放器，但是并不仅限于这些示例，而是可以包括其他电子设备。备选的电子系统可以包括更多、更少和/或不同的组件。
电子系统500包括总线505或用以交流信息的其他通信设备或接口，以及耦合至总线505用以处理信息的处理器510。总线505可以是单一系统总线或者桥接在一起的多干个相同或不同类型的总线。处理器510代表一个或多个处理器和/或协处理器。在一个实施方式中，处理器是在如此处所述的半导体封装体(例如，图1C、图2B或图3C的相应的100C、200B或300C)中配置的半导体裸片(例如，图1C、图2B或图3C的相应的半导体裸片104、204或304)。
电子系统500还包括存储介质515，其代表多种类型的存储：包括存储器520、静态存储530和数据存储设备540。存储介质515耦合至总线505，以便存储由处理器510加以处理和/或执行的信息和/或指令。存储介质515可以包括类型比所描绘的更多的存储。
电子系统500包括耦合至总线505的随机存储存储器(RAM)或者其他存储设备520。存储器520用于在由处理器510执行指令期间存储临时变量或其他中间信息。存储器520例如包括闪存设备。在一个实施方式中，存储器520包括在如在此所述的半导体封装体(例如，图1C、图2B或图3C的相应的100C、200B或300C)中配置的半导体裸片(例如，图1C、图2B或图3C的相应的半导体裸片104、204或304)。
电子系统500还可以包括对用于处理器510的静态信息和指令加以存储的、耦合至总线505的只读存储器(ROM)和/或其他静态存储设备530。数据存储设备540可以耦合至总线505以便存储信息和指令。数据存储设备540例如可以包括磁盘或光盘以及与电子系统500耦合的相应驱动器。
电子系统500经由总线505耦合至显示设备550，诸如阴极射线管(CRT)或液晶显示器(LCD)，以便向用户显示信息。包括字母数字及其他键的字母数字输入设备560可以耦合至总线505，以便向处理器510通信信息和命令选择。光标控件570是另一类输入设备，并且例如包括鼠标、轨迹球或者光标方向键，用于向处理器510通信信息和命令选择，以及控制显示器550上的光标移动。
电子系统500还包括一个或多个网络接口580，用于提供对网络520的访问，所述网络520例如是局域网，但并不仅限于此。网络接口580例如可以包括具有天线585的无线网络接口，该天线585可以代表一个或多个天线。网络接口580例如还可以包括用以经由网线587与远程设备进行通信的有线网络接口，所述网线587例如可以是以太网线、同轴线、光纤线、串行线或并行线。
虽然已在此图示并描述了某些实施方式，但亦可用被计算出会实现相同用途的众多备选和/或等效实施方式或实现来替代所图示和描述的实施方式而不偏离本公开的范围。本公开旨在涵盖在此所讨论的实施方式的任何改制或变更。因此，在此所描述的实施方式显然旨在仅由权利要求书及其等效项所限定。

Claims (21)

1.一种制造半导体封装体的方法，该方法包括：
将半导体裸片附接至第一衬底，其中所述第一衬底包括电绝缘材料，其中将所述半导体裸片附接至所述第一衬底包括使用一个或多个互连凸点将所述半导体裸片与所述第一衬底电耦合，其中所述一个或多个互连凸点包括第一互连凸点；
将第二衬底附接至所述第一衬底从而使所述第二衬底的第一表面附接至所述第一衬底的第一表面，其中所述第二衬底被制造成包括用于所述半导体裸片的区域，从而使所述半导体裸片在所述第二衬底被附接至所述第一衬底之后被安置在所述区域内，其中所述第二衬底的所述区域通过(i)从所述第二衬底冲压出所述区域，(ii)使用模具以形成所述区域，或者(iii)从所述第二衬底除去材料以形成所述区域中的一种方式形成，其中所述半导体裸片嵌入在所述第一衬底与所述第二衬底之间，从而使所述半导体裸片被安置在所述第二衬底的所述区域内；
形成电绝缘结构以基本上包封所述半导体裸片，其中形成所述电绝缘结构在所述第二衬底被附接至所述第一衬底之后进行；
在所述第一衬底的第二表面上形成互连结构，其中所述第一衬底的所述第二表面与所述第一衬底的所述第一表面相对；以及
在所述第一衬底中形成第一透孔过孔，其中所述第一衬底中的所述第一透孔过孔将所述第一衬底的所述第二表面上的所述互连结构电耦合至(i)所述第一互连凸点和(ii)所述半导体裸片。
2.根据权利要求1所述的方法，还包括固化所述电绝缘结构。
3.根据权利要求1所述的方法，还包括对所述电绝缘结构进行抛光以在所述第一衬底或所述第二衬底上提供基本上平坦的表面。
4.根据权利要求1所述的方法，其中将所述半导体裸片附接至所述第一衬底包括使用柱形凸点形成工艺，利用一个或多个互连凸点将所述半导体裸片与所述第一衬底电耦合。
5.根据权利要求1所述的方法，其中：
所述第一衬底包括内核，所述内核包含聚酰亚胺；以及
所述第二衬底包括印刷电路板。
6.根据权利要求5所述的方法，其中：
所述第二衬底包括与所述第二衬底的所述第一表面相对的第二表面；
所述第二衬底还包括在所述第二衬底的所述第二表面与用于所述半导体裸片的所述区域之间的多个沟道；以及
形成所述电绝缘结构包括经所述多个沟道沉积包封树脂以便基本上填充用于所述半导体裸片的所述区域和所述多个沟道。
7.根据权利要求6所述的方法，还包括：
在所述第二衬底中形成一个或多个过孔，以在所述第二衬底的所述第二表面与所述第一衬底之间提供电连接。
8.根据权利要求5所述的方法，还包括：
在形成所述电绝缘结构之前，在所述第一衬底中邻近所述半导体裸片处形成沟道，
其中形成所述电绝缘结构包括经所述沟道沉积包封树脂以基本上填充用于所述半导体裸片的所述区域和所述沟道。
9.根据权利要求1所述的方法，其中所述第二衬底的所述第一表面使用粘合剂直接附接至所述第一衬底的所述第一表面。
10.一种制造半导体封装体的方法，该方法包括：
将半导体裸片附接至第一衬底；
将第二衬底附接至所述第一衬底，其中所述半导体裸片嵌入在所述第一衬底与所述第二衬底之间；
形成电绝缘结构以基本上包封所述半导体裸片，其中形成所述电绝缘结构在所述第二衬底被附接至所述第一衬底之后进行，其中所述第一衬底包括内核，所述内核包含聚酰亚胺，并且其中所述第二衬底通过沉积B阶预浸材料以基本上包围所述半导体裸片而附接至所述第一衬底；
在所述B阶预浸材料上沉积C阶材料从而使所述半导体裸片被安置在所述C阶材料与所述第一衬底之间，所述C阶材料具有基本上与用以制造所述第一衬底的材料的热膨胀系数相同的热膨胀系数，
其中形成所述电绝缘结构包括固化所述B阶预浸材料以将所述B阶预浸材料转化为转化的C阶材料。
11.根据权利要求10所述的方法，还包括：
穿过沉淀的C阶材料和转化的C阶材料形成一个或多个过孔；以及
在所述沉积的C阶材料上形成积层，所述积层包括迹线，所述迹线通过所述一个或多个过孔电耦合至所述第一衬底。
12.根据权利要求10所述的方法，其中固化所述B阶预浸材料以将所述B阶预浸材料转化为转化的C阶材料还包括：
熔化所述B阶预浸材料，由此导致所述B阶预浸材料形成所述电绝缘结构。
13.根据权利要求10所述的方法，其中所述B阶预浸材料包括用树脂预浸渍的可熔材料。
14.根据权利要求10所述的方法，其中所述B阶预浸材料包括中阶热固性树脂。
15.根据权利要求10所述的方法，其中沉积在所述B阶预浸材料上的所述C阶材料促进减少在固化所述B阶预浸材料以将所述B阶预浸材料转化为转化的C阶材料期间所述第二衬底的翘曲。
16.一种半导体封装体，包括：
第一衬底；
半导体裸片，其安置在所述第一衬底上，其中所述半导体裸片使用一个或多个互连凸点电耦合至所述第一衬底，其中所述一个或多个互连凸点包括第一互连凸点；
电绝缘结构，其基本上包封所述半导体裸片；以及
第二衬底，其附接至所述第一衬底从而使(i)所述半导体裸片被嵌入在所述第一衬底与所述第二衬底之间以及(ii)所述第二衬底的第一表面附接至所述第一衬底的第一表面，其中所述第二衬底被制造成包括用于所述半导体裸片的区域，从而使所述半导体裸片在所述第二衬底被附接至所述第一衬底之后被安置在所述区域内，其中所述第二衬底的所述区域通过(i)从所述第二衬底冲压出所述区域，(ii)使用模具以形成所述区域，或者(iii)从所述第二衬底除去材料以形成所述区域中的一种方式形成，其中所述半导体裸片嵌入在所述第一衬底与所述第二衬底之间，从而使所述半导体裸片被安置在所述第二衬底的所述区域内，其中形成所述电绝缘结构在所述第二衬底被附接至所述第一衬底之后进行，其中在所述第一衬底的第二表面上形成互连结构，其中所述第一衬底的所述第二表面与所述第一衬底的所述第一表面相对；以及在所述第一衬底中形成第一透孔过孔，其中所述第一衬底中的所述第一透孔过孔将所述第一衬底的所述第二表面上的所述互连结构电耦合至(i)所述第一互连凸点和(ii)所述半导体裸片。
17.根据权利要求16所述的半导体封装体，其中：
所述第一衬底包括内核，所述内核包含聚酰亚胺。
18.根据权利要求16所述的半导体封装体，其中：
所述第二衬底包括与所述第二衬底的所述第一表面相对的第二表面；
所述第二衬底还包括在所述第二衬底的所述第二表面与用于所述半导体裸片的所述冲压出的区域之间的多个沟道；以及
所述多个沟道基本上塞有用于形成所述电绝缘结构的材料。
19.根据权利要求18所述的半导体封装体，还包括：
形成在所述第二衬底中的一个或多个过孔，用于在所述第二衬底的所述第二表面与所述第一衬底之间提供电连接。
20.根据权利要求17所述的半导体封装体，其中所述第一衬底包括邻近所述半导体裸片形成的沟道，所述沟道基本上塞有用于形成所述电绝缘结构的材料。
21.根据权利要求17所述的半导体封装体，还包括：
形成在所述第一衬底的相反表面上的迹线；
形成在所述第一衬底中的一个或多个过孔，其用于电耦合形成在所述第一衬底的相反表面上的所述迹线；以及
耦合至所述第一衬底的一个或多个焊球，其用于提供与所述半导体封装体外部的电子器件的电连接，
其中
所述一个或多个互连凸点含金，
所述半导体裸片含硅，以及
所述电绝缘结构含有环氧树脂。
CN201080060570.XA 2009-11-24 2010-11-10 嵌入式芯片封装体 Expired - Fee Related CN102782838B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26419109P 2009-11-24 2009-11-24
US61/264,191 2009-11-24
US12/942,918 US9070679B2 (en) 2009-11-24 2010-11-09 Semiconductor package with a semiconductor die embedded within substrates
US12/942,918 2010-11-09
PCT/US2010/056251 WO2011066106A1 (en) 2009-11-24 2010-11-10 Embedded chip packages

Publications (2)

Publication Number Publication Date
CN102782838A CN102782838A (zh) 2012-11-14
CN102782838B true CN102782838B (zh) 2016-01-20

Family

ID=44061489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080060570.XA Expired - Fee Related CN102782838B (zh) 2009-11-24 2010-11-10 嵌入式芯片封装体

Country Status (5)

Country Link
US (2) US9070679B2 (zh)
KR (1) KR101801307B1 (zh)
CN (1) CN102782838B (zh)
TW (1) TWI458028B (zh)
WO (1) WO2011066106A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
KR101394033B1 (ko) 2012-10-10 2014-05-09 현대자동차 주식회사 차량용 자동변속기의 유성기어트레인
US9564408B2 (en) * 2014-03-28 2017-02-07 Intel Corporation Space transformer
JP6350759B2 (ja) * 2015-08-18 2018-07-04 三菱電機株式会社 半導体装置
KR101688081B1 (ko) 2016-02-05 2016-12-20 앰코 테크놀로지 코리아 주식회사 Ｅｔｓ 구조
US10797007B2 (en) * 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN212086589U (zh) * 2019-12-31 2020-12-04 华为技术有限公司 一种电子设备
CN113276359B (zh) * 2020-02-19 2022-11-08 长鑫存储技术有限公司 注塑模具及注塑方法
KR20220072169A (ko) 2020-11-25 2022-06-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5736780A (en) * 1995-11-07 1998-04-07 Shinko Electric Industries Co., Ltd. Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
CN1519931A (zh) * 2003-02-07 2004-08-11 ������������ʽ���� 半导体器件、电子设备及它们的制造方法和电子仪器
CN1592968A (zh) * 2002-02-19 2005-03-09 松下电器产业株式会社 模块化器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
JP4039298B2 (ja) * 2003-04-08 2008-01-30 株式会社デンソー 樹脂封止型半導体装置およびその製造方法ならびに成形型
US6873040B2 (en) 2003-07-08 2005-03-29 Texas Instruments Incorporated Semiconductor packages for enhanced number of terminals, speed and power performance
KR100817073B1 (ko) * 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
KR20090032845A (ko) * 2007-09-28 2009-04-01 삼성전자주식회사 반도체 패키지 및 그의 제조방법
US20090108431A1 (en) * 2007-10-29 2009-04-30 Analog Devices, Inc. Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
US20090108433A1 (en) 2007-10-30 2009-04-30 Kenji Masumoto Multilayer semiconductor device package assembly and method
KR20090061996A (ko) * 2007-12-12 2009-06-17 삼성전자주식회사 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법
US8618669B2 (en) 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
TWI355731B (en) * 2008-02-26 2012-01-01 Powertech Technology Inc Chips-between-substrates semiconductor package and
TW200947666A (en) * 2008-05-02 2009-11-16 Hon Hai Prec Ind Co Ltd Imaging sensor package structure and imaging device using same
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5736780A (en) * 1995-11-07 1998-04-07 Shinko Electric Industries Co., Ltd. Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
CN1592968A (zh) * 2002-02-19 2005-03-09 松下电器产业株式会社 模块化器件
CN1519931A (zh) * 2003-02-07 2004-08-11 ������������ʽ���� 半导体器件、电子设备及它们的制造方法和电子仪器

Also Published As

Publication number Publication date
KR20120112464A (ko) 2012-10-11
TW201131667A (en) 2011-09-16
US20150311147A1 (en) 2015-10-29
CN102782838A (zh) 2012-11-14
WO2011066106A1 (en) 2011-06-03
TWI458028B (zh) 2014-10-21
KR101801307B1 (ko) 2017-11-24
US9070679B2 (en) 2015-06-30
US20110121444A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
CN102782838B (zh) 嵌入式芯片封装体
CN101553904B (zh) 包括嵌入组件和间隔层的微电子衬底及其形成方法
CN104428892B (zh) 用于基板核心层的方法和装置
KR101731005B1 (ko) 전도성 필라를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
CN100589245C (zh) 一种多芯片封装结构的封装方法
CN105556648A (zh) 集成电路封装衬底
CN103383927A (zh) 半导体封装及其形成方法
JPWO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
US20130075890A1 (en) Integrated circuit and method of making
CN105230132A (zh) 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板
CN102148173A (zh) 无源组件到半导体封装体的附接
CN103107099A (zh) 半导体封装以及封装半导体器件的方法
US20080099903A1 (en) Stacked chip package, embedded chip package and fabricating method thereof
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
CN104916581A (zh) 集成电路封装
US11462461B2 (en) System in package for lower z height and reworkable component assembly
US20160148864A1 (en) Integrated device package comprising heterogeneous solder joint structure
US10192802B2 (en) Thin film based fan out and multi die package platform
JP2000048162A (ja) Ｉｃカード用モジュール、ｉｃカード用モジュールの製造方法、混成集積回路モジュールおよびその製造方法
US9589935B2 (en) Package apparatus and manufacturing method thereof
KR101965127B1 (ko) 반도체 패키지 및 그 제조 방법
CN202940236U (zh) 封装基板构造
JP2010171407A5 (zh)
CN105810659A (zh) 封装装置及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200429

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200429

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200429

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20201110

CF01 Termination of patent right due to non-payment of annual fee