CN100589245C - 一种多芯片封装结构的封装方法 - Google Patents

一种多芯片封装结构的封装方法 Download PDF

Info

Publication number
CN100589245C
CN100589245C CN200610029153A CN200610029153A CN100589245C CN 100589245 C CN100589245 C CN 100589245C CN 200610029153 A CN200610029153 A CN 200610029153A CN 200610029153 A CN200610029153 A CN 200610029153A CN 100589245 C CN100589245 C CN 100589245C
Authority
CN
China
Prior art keywords
chip
lead frame
capsulation material
packaging structure
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610029153A
Other languages
English (en)
Other versions
CN101110406A (zh
Inventor
郑清毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ase Assembly & Test (shanghai) Ltd
Global Advanced Packaging Technology HK Ltd
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN200610029153A priority Critical patent/CN100589245C/zh
Publication of CN101110406A publication Critical patent/CN101110406A/zh
Application granted granted Critical
Publication of CN100589245C publication Critical patent/CN100589245C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种多芯片封装结构及其封装方法，尤其涉及一种以引线框架为芯片载体的多芯片封装结构及其封装方法。本发明所要解决的技术问题是提供一种低成本、高密度的芯片封装结构，其包括：引线框架，包括：芯片座、内引脚和外引脚；分别置于芯片座两面的至少两个芯片，芯片与内引脚用导线电性连接；包覆芯片座第一面上的芯片、导线以及部分内引脚的第一塑封材料；以及包覆第一塑封材料、芯片座第二面上的芯片和导线以及引线框架的内引脚的第二塑封材料。本发明还提供了上述封装结构的封装方法。本发明提供一种以引线框架为芯片载体的多芯片封装结构。因引线框架的成本将比基板低很多，从而可实现低成本、高密度的芯片封装结构。

Description

一种多芯片封装结构的封装方法
技术领域
本发明涉及一种多芯片封装结构及其封装方法，尤其涉及一种以引线框架为芯片载体的多芯片封装结构及其封装方法。
背景技术
在现今的信息时代，电子产品充斥于社会的各个领域中，人类的生活方式和生产方式有了前所未有的大变革。随着电子科技的不断演进，更人性化、功能更强的电子产品随之应运而生。为了满足电子产品的小型化、低成本、高密度和多功能的要求，就芯片封装而言，出现了在一个封装体内包覆多个芯片，比如多芯片模块(Multi-chip-module)技术、堆叠芯片(Stack Die)技术等。
请参见图1，图1是现有技术的多芯片模块封装的结构示意图。如图所示，本封装结构包括基片110、多个芯片120、多个导线130、锡球150和塑封材料160。其中，基板110具有一基板表面111及对应的一基板背面112，在基板111面具有多个芯片座113及多个导线焊垫114；在基板110背面112有多个锡球焊垫115；每个芯片120具有主动表面121及对应的背面122，在其主动面121上配备有多个导线焊垫123。芯片120以其背面122通过芯片粘接剂140粘接在基板110的芯片座113上。导线130的一端与基板110正面111上的导线焊垫114电连接，而另一端则与芯片120的导线焊垫123电连接。塑封材料160包覆基片110、芯片120和导线130。锡球150配置于基板110背面112的锡球焊垫115上。
以基板为芯片载体的多芯片封装虽然满足了小型化、高密度的要求，但是由于基板的成本较高，不适合要求低成本、高密度的产品，例如一些存储芯片。因此，如何实现低成本高密度的封装结构已是重要课题。
发明内容
本发明所要解决的技术问题是提供一种低成本、高密度的芯片封装结构，其包括：引线框架，包括：芯片座、内引脚和外引脚；分别置于所述芯片座两面的至少两个芯片，所述芯片与所述内引脚用导线电性连接；包覆所述芯片座第一面上的芯片、导线以及部分内引脚的第一塑封材料；以及包覆所述第一塑封材料、所述芯片座第二面上的芯片和导线以及所述引线框架的内引脚的第二塑封材料。
在上述的多芯片封装结构中，所述芯片座两面分别放置一个芯片。
在上述的多芯片封装结构中，所述芯片座两面分别放置的芯片中至少一个芯片上堆叠有至少一个芯片。
在上述的多芯片封装结构中，所述第一塑封材料为液态塑封材料。
在上述的多芯片封装结构中，所述第二塑封材料为注塑型塑封材料。
本发明还提供了一种多芯片封装结构的封装方法，所述封装结构包括：引线框架、至少两个芯片、导线、第一塑封材料以及第二塑封材料，所述方法包括：
(1)在所述引线框架的一面覆盖一层不与所述第一塑封材料结合的薄膜；
(2)在所述引线框架的另一面上通过粘结剂将所述第一芯片粘贴在所述引线框架的芯片座上；
(3)用所述导线进行引线键合，完成第一芯片和所述引线框架的电性连接；
(4)用所述第一塑封材料包覆所述第一芯片、第一芯片所在面的导线和部分内引脚；
(5)固化所述第一塑封材料；
(6)揭去所述覆盖在引线框架上的薄膜；
(7)用步骤(2)的方法在引线框架的一面上进行第二芯片的粘贴；
(8)用步骤(3)的方法完成所述第二芯片和所述引线框架的电性连接；
(9)用第二塑封材料包覆所述第一塑封材料、第二芯片、第二芯片所在面的导线以及所述引线框架内的内引脚；
(10)固化所述第二塑封材料；
(11)对整个封装结构进行切割和引脚加工。
在上述的多芯片封装结构的封装方法中，所述第一塑封材料为液态塑封材料。
在上述的多芯片封装结构的封装方法中，所述第二塑封材料为注塑型塑封材料。
在上述的多芯片封装结构的封装方法中，在步骤(2)之后步骤(4)之前，添加以下步骤：使用芯片堆叠技术在所述第一芯片上放置至少一个芯片；用所述导线进行引线键合，完成这些芯片和所述引线框架的电性连接。
在上述的多芯片封装结构的封装方法中，在步骤(7)之后步骤(9)之前，添加以下步骤：使用芯片堆叠技术在所述第二芯片上放置至少一个芯片；用所述导线进行引线键合，完成这些芯片和所述引线框架的电性连接。
本发明提供一种以引线框架为芯片载体的多芯片封装结构。因引线框架的成本将比基板低很多，从而可实现低成本、高密度的芯片封装结构。
附图说明
下面结合附图对本发明的具体实施方式作进一步的详细说明，其中：
图1是现有技术的多芯片模块封装的结构示意图；
图2是本发明的多芯片封装结构的一个实施例的结构示意图；
图3是本发明的多芯片封装结构的另一个实施例的结构示意图；
图4-图8示出本发明的多芯片封装结构的一个实施例的制作步骤。
具体实施方式
请参见图2，图2是本发明的多芯片封装结构的一个实施例的结构示意图。如图所示，本发明的封装结构包括：引线框架210、第一芯片220和第二芯片230、液态塑封材料260和注塑型塑封材料270。
其中，引线框架210包括芯片座213、内引脚214以及外引脚215。第一芯片220通过芯片粘接剂240粘在引线框架210的芯片座213的211面上。两根金属导线250一端与引线框架210的内引脚214相连，另一端与第一芯片220的焊垫221相连，从而实现第一芯片220和引线框架210的电性连接。第二芯片230通过相同的方式粘贴在引线框架210的芯片座213的212面上，同时用相同的方法电性连接。液态塑封材料260(其特点为常温下为液态，加热后呈固态)包覆第一芯片220、在引线框架210的211面的导线250以及部分内引脚214的一面。注塑型塑封材料270(其特点为常温下为固态，加热后先转化成液态，再呈固态)包覆液态型塑封材料260、第二芯片230、导线250以及引线框架210的内引脚214和芯片座213，形成最终的塑封体。
接下来介绍本实施例的封装结构的具体封装方法。请看图4-图8，图4-图8示出本发明的多芯片封装结构的一个实施例的制作步骤。
封装方法包括：
(1)如图4所示，在引线框架210的212面上覆盖胶带280。
(2)接着如图5所示，在引线框架210的211面上，通过芯片粘结剂240把第一芯片220粘贴在芯片座213上。芯片粘结剂240可包括银浆(添加银填充料的环氧树脂)等。
(3)然后进行引线键合(Wire Bonding)，完成第一芯片220和引线框架210的电性连接。
(4)接着如图6所示，用液态塑封材料260包覆第一芯片220和在211面的金属导线250和部分内引脚210。液态塑封材料260可包括液态环氧树脂塑封材料，例如乐泰公司的FP4450HF。由于有胶带280的覆盖，在引线框架210的212面上将不会有液体塑封材料。
(5)随后加热使液态塑封材料260固化。不同的材料固化条件不同，例如乐泰公司的FP4450HF的固化温度为150度，需加热2小时。
(6)接着如图7所示，揭去覆盖212面的胶带280。
(7)然后用相同的方法在这一面进行第二芯片230的粘贴。
(8)进行引线键合，完成第二芯片230与引线框架210的电性连接。
(9)接着如图8所示，用注塑的方法用注塑型塑封材料270包覆液态型塑封材料260、第二芯片230、导线250以及引线框架210的内引脚，形成最终的塑封体。注塑型塑封材料270可包括环氧塑封材料，例如日东公司的7470。
(10)之后加热固化塑封材料270。不同的材料固化条件不同，例如日东公司的7470的固化温度为175度，需加热4小时。
(11)最后对整个封装结构进行切割和引脚加工。
应理解，本发明所采用的塑封材料并不局限于上述实施例中的液态塑封材料260和注塑型塑封材料270，只要是两种塑封条件不同的塑封材料且第二种塑封材料的塑封条件不会破坏第一种塑封材料的塑封效果即可。同样，胶带280也可用其它薄膜材料代替，只要此种薄膜不和第一塑封材料结合即可。
最后根据图3介绍本发明的另一个实施例。图3是本发明的多芯片封装结构的另一个实施例的结构示意图。如图3所示，可以在芯片座两面同时使用堆叠技术(Stack Die)放置多个芯片。其封装方法与上个实施例相比，在步骤(2)之后步骤(4)之前和/或步骤(7)之后步骤(9)之前添加以下步骤：使用芯片堆叠技术在第一或第二芯片上放置至少一个芯片；用导线进行引线键合，完成这些芯片和引线框架的电性连接。
在上述实施例中，在芯片座313两面各堆叠两个芯片。应理解，本发明理论上可根据需要堆叠任意多个芯片。
上述实施例仅为了方便说明而举例而已，并不是对本发明的范围的限制。对于本技术领域的一般人员来说，可以在不脱离本发明的精神的情况下，做出种种变化。因此，本发明所主张的范围应以权利要求书中的权利要求所述的为准。

Claims (5)

1.一种多芯片封装结构的封装方法，所述封装结构包括：引线框架、至少两个芯片、导线、第一塑封材料以及第二塑封材料，所述方法包括：
(1)在所述引线框架的一面覆盖一层不与所述第一塑封材料结合的薄膜；
(2)在所述引线框架的另一面上通过粘结剂将所述第一芯片粘贴在所述引线框架的芯片座上；
(3)用所述导线进行引线键合，完成第一芯片和所述引线框架的电性连接；
(4)用所述第一塑封材料包覆所述第一芯片、第一芯片所在面的导线和部分内引脚；
(5)固化所述第一塑封材料；
(6)揭去所述覆盖在引线框架上的薄膜；
(7)用步骤(2)的方法在引线框架的一面上进行第二芯片的粘贴；
(8)用步骤(3)的方法完成所述第二芯片和所述引线框架的电性连接；
(9)用第二塑封材料包覆所述第一塑封材料、第二芯片、第二芯片所在面的导线以及所述引线框架内的内引脚；
(10)固化所述第二塑封材料；
(11)对整个封装结构进行切割和引脚加工。
2.如权利要求1所述的多芯片封装结构的封装方法，其特征在于，所述第一塑封材料为液态塑封材料。
3.如权利要求1所述的多芯片封装结构的封装方法，其特征在于，所述第二塑封材料为注塑型塑封材料。
4.如权利要求1所述的多芯片封装结构的封装方法，其特征在于，在步骤(2)之后步骤(3)之前，添加以下步骤：使用芯片堆叠技术在所述第一芯片上放置至少一个芯片；用所述导线进行引线键合，完成这些芯片和所述引线框架的电性连接。
5.如权利要求1所述的多芯片封装结构的封装方法，其特征在于，在步骤(7)之后步骤(9)之前，添加以下步骤：使用芯片堆叠技术在所述第二芯片上放置至少一个芯片；用所述导线进行引线键合，完成这些芯片和所述引线框架的电性连接。
CN200610029153A 2006-07-20 2006-07-20 一种多芯片封装结构的封装方法 Expired - Fee Related CN100589245C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610029153A CN100589245C (zh) 2006-07-20 2006-07-20 一种多芯片封装结构的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610029153A CN100589245C (zh) 2006-07-20 2006-07-20 一种多芯片封装结构的封装方法

Publications (2)

Publication Number Publication Date
CN101110406A CN101110406A (zh) 2008-01-23
CN100589245C true CN100589245C (zh) 2010-02-10

Family

ID=39042386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610029153A Expired - Fee Related CN100589245C (zh) 2006-07-20 2006-07-20 一种多芯片封装结构的封装方法

Country Status (1)

Country Link
CN (1) CN100589245C (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027391A1 (de) * 2009-07-01 2011-03-17 Robert Bosch Gmbh Verfahren zur Herstellung eines elektronischen Bauteils
CN101989581B (zh) * 2009-07-31 2012-07-04 日月光半导体制造股份有限公司 封装结构与封装方法
CN102104028B (zh) * 2010-11-05 2012-12-12 南通富士通微电子股份有限公司 半导体塑封体及分层扫描方法
EP2565913B1 (en) * 2011-06-22 2019-03-20 Huawei Device Co., Ltd. Method for encapsulating of a semiconductor
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
CN102368484A (zh) * 2011-10-11 2012-03-07 常熟市广大电器有限公司 一种多芯片集成电路封装结构
CN103487175B (zh) * 2013-09-02 2015-09-30 无锡慧思顿科技有限公司 一种塑料封装的压力传感器的制作方法
US9368434B2 (en) * 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component
US9263421B2 (en) * 2014-02-28 2016-02-16 Infineon Technologies Ag Semiconductor device having multiple chips mounted to a carrier
CN109935577A (zh) * 2017-12-18 2019-06-25 无锡华润安盛科技有限公司 一种封装体
CN110504173B (zh) * 2018-05-16 2021-03-23 无锡华润安盛科技有限公司 封装工艺
CN112786460B (zh) * 2019-11-08 2023-04-18 珠海格力电器股份有限公司 芯片的封装方法及芯片封装模块
CN113053847B (zh) * 2019-12-26 2023-06-20 珠海格力电器股份有限公司 芯片封装结构及其制备方法
CN112996370B (zh) * 2021-04-25 2021-08-06 中国人民解放军海军工程大学 一种适用于高盐雾环境的功率电子设备封装结构
CN113823606A (zh) * 2021-08-12 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片堆叠封装结构及其制作方法

Also Published As

Publication number Publication date
CN101110406A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
CN100589245C (zh) 一种多芯片封装结构的封装方法
CN101217141B (zh) Ic封装及其制造方法
US20070164407A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
CN101404861B (zh) 电路装置及其制造方法
CN101436590A (zh) 具有提高的接合可靠性的层叠封装
CN103311222B (zh) 半导体封装件及其形成方法
CN110324965A (zh) 包括相对电路板的系统级封装
CN207845151U (zh) 包含压力传感器电路的封装体和压力传感器封装体
CN102790042A (zh) 半导体芯片堆叠构造
CN101373761A (zh) 多芯片模块封装件
CN112385024B (zh) 扇出封装方法及扇出封装板
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
CN102160170A (zh) 层叠四方预制元件封装、使用该元件封装的系统及其制造方法
US6781066B2 (en) Packaged microelectronic component assemblies
US8143707B2 (en) Semiconductor device
US7193304B2 (en) Memory card structure
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
US7205644B2 (en) Memory card structure and manufacturing method thereof
CN114843238A (zh) 封装结构、电子设备及封装方法
CN210136871U (zh) 一种多层芯片封装结构
CN104600044A (zh) 一种微型智能卡及封装方法
CN216354195U (zh) 预注塑式无焊盘qfn封装基板
CN111863634B (zh) 超薄封装结构的制作方法
CN215798501U (zh) 微机电系统器件的封装结构
CN114038829A (zh) 预注塑式无焊盘qfn封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Advanced Semiconductor Engineering (Kunshan) Limited

Assignor: ASE Assembly & Test (Shanghai) Limited

Contract record no.: 2012310000090

Denomination of invention: Method for packaging multiple chip packaging structure

Granted publication date: 20100210

License type: Exclusive License

Open date: 20080123

Record date: 20120614

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100210

Termination date: 20180720