CN101553904B - 包括嵌入组件和间隔层的微电子衬底及其形成方法 - Google Patents

包括嵌入组件和间隔层的微电子衬底及其形成方法 Download PDF

Info

Publication number
CN101553904B
CN101553904B CN2007800454712A CN200780045471A CN101553904B CN 101553904 B CN101553904 B CN 101553904B CN 2007800454712 A CN2007800454712 A CN 2007800454712A CN 200780045471 A CN200780045471 A CN 200780045471A CN 101553904 B CN101553904 B CN 101553904B
Authority
CN
China
Prior art keywords
layer
dielectric build
wall
dielectric
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800454712A
Other languages
English (en)
Other versions
CN101553904A (zh
Inventor
I·萨拉玛
H·西赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101553904A publication Critical patent/CN101553904A/zh
Application granted granted Critical
Publication of CN101553904B publication Critical patent/CN101553904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

微电子衬底、它的形成方法和包括它的系统。微电子衬底包括：导电层；设置在导电电介质层上的间隔层；设置在间隔层上的电介质构造层，该间隔层由在固化期间其收缩量低于嵌入电介质构造层材料且在其预固化形式和固化期间其粘性高于嵌入电介质构造层材料的材料制成；以及嵌入在电介质构造层中的有源或无源微电子组件。

Description

包括嵌入组件和间隔层的微电子衬底及其形成方法
领域
本发明的实施例一般涉及微电子制造领域。更具体地，本发明的实施例涉及包括其中嵌入有源或无源组件的微电子衬底。
背景
将预成型的有源或无源组件嵌入微电子衬底用于例如去耦合、RF调谐或电压调节应用，这需要这种组件在衬底上的精确定位，以实现这些组件上诸如通孔之类的电触点至衬底的现有导电互连层的可靠连接。
目前，嵌入的有源和/或无源组件位于衬底的面板尺寸的电介质构造层上，且构造层随后被固化。然而，遗憾的是，预固化电介质构造层的粘性性质会在嵌入过程导致显著的移动，因此导致相对于嵌入组件的明显的位置误差。因此，将组件嵌入微电子衬底的现有技术方法就可靠电连接和/或这种组件在其被嵌入的衬底上的物理定位而言是不可预测的，由此不利地影响性能和成品率。
附图简述
图1是包括核、导电层和电介质构造层的常规中间衬底的示意性横截面图；
图2是根据实施例的包括图1的中间衬底且其上还具有间隔层的第一中间结构的示意图；
图3是包括图2的结构且其上还具有预固化电介质构造层的第二中间结构的示意图；
图4是在设置嵌入预固化电介质构造层中的组件的过程中包括图3的结构的第三中间结构的示意图；
图5是在固化预固化电介质构造层之后包括图4的结构的第四中间结构的示意图；
图6是包括由图5的结构形成的微电子衬底的封装的示意图；
图7是包括类似于图6的衬底的微电子衬底的系统的示意图。
为了简单且清楚地说明，附图中的元件不一定是按比例绘制的。例如，为了清楚起见，某些元件的尺寸可相对于其它元件被放大。在认为适当的情况下，在附图中重复附图标记以指示相对应或类似的元件。
详细描述
在以下的详细描述中，披露了微电子衬底、微电子封装、形成衬底的方法、形成封装的方法以及包括衬底的系统。对其中仅作为说明示出可实施本发明的特定实施例的附图进行参考。应理解可存在其他实施例且可在不背离本发明的精神和范围的情况下进行其它结构改变。
本文中所使用的术语“在...上”、“到...上”、“在...上方”、“在...下方”以及“与...相邻”指的是一个元件相对于另一个元件的位置。如此，设置在第二元件上、到其上、上方或下方的第一元件可与第二元件直接接触或者它可包括一个或多个介入元件。此外，设置成与第二元件紧接或相邻的第一元件可与第二元件直接接触或者它可包括一个或多个介入元件。
下面在本文中将参考图1-7讨论这个和其它实施例的方面。然而，不应该将附图视为限制性的，因为它们意在用于解释和理解的目的。
首先参考图6，其示出根据实施例的包括其中具有嵌入组件104的微电子衬底102的封装100，微电子管芯106以公知方式利用焊点101和底层填料101’倒装芯片安装到衬底102上。管芯106的其它安装结构在实施例的范围内。如以下进一步将详细解释的，诸如图6所示的封装100之类的根据实施例的封装由于存在至少一个间隔层而与类似的现有技术封装不同，该间隔层诸如设置在衬底的嵌入组件和下层导电层之间的间隔层138和140，诸如在嵌入组件104和相应的下层导电层114和116之间。与不使用间隔层的现有技术结构相比，根据实施例的间隔层减少有关嵌入组件的定位的位置误差。
更详细地参照图6，封装100例如可用于根据应用需要将组件104和/或管芯106耦合到电路板，或者将处理器或处理系统耦合到主板。衬底102包括可以是市场上可买到的核的核108，其利用例如FR4、FR5或诸如双马来酰亚胺三嗪(BT)之类的有机材料作为电介质材料。核还可包括带有铜覆层的玻璃增强环氧PCB材料。其它类型的玻璃在实施例的范围内。如图所示的衬底102还包括导电层110、112、114、116、118和120以及另外的电介质构造层122、124、126、128、130和132，这些层可适应关于如多层衬底结构中通常使用的这种层的常规构造。在附图中示意性示出导电层和构造层，且应该理解这些层不一定是像示意性描绘中所建议的连续层，但具有适合于允许多层衬底内各层上电/信号的路由选择的构造，正如本领域的技术人员容易认识到的。因此，作为示例，导电层110-120的每一个可能已经被镀覆到相应的构造层，然后图案化以根据应用需要从其形成迹线，各个迹线层在本文中称为导电层。类似地，各个电介质构造层122-132可能已经设置有穿过其延伸的通孔，诸如通孔134，以便使相应的导电层相互连接。还可根据应用需要设置如图所示的穿过核108的通孔136。如图6所看到的，构造层126和128各自包括嵌入其中的微电子组件104，组件104的每一个是衬底的具体预定设计所指定的有源或无源组件。在本领域中微电子组件嵌入诸如层126或128之类的电介质构造层是公知的。就如图6的实施例所示的电介质构造层126和128包括嵌入其中的微电子组件来说，在下文中可将它们称为嵌入微电子构造层126和128。微电子组件104可包括预成型有源或无源组件。有源组件可包括例如晶体管、MOSFET、结型二极管等。无源组件可包括例如电容器、电感器、电阻器等。微电子组件104可包括用于去耦合、射频调谐或电压调节的组件，正如本领域的技术人员所认识到的。就导电层114和116在与嵌入电介质构造层相邻意义上位于嵌入电介质构造层126和128中相应的一个之下来说，导电层114和116有时在此可被称为下层导电层114和116。电介质构造层122、124、126、128、130和132例如可由聚合物电介质材料制成，包括例如ABF，如ABF GX13。
仍参照图6，根据所示实施例，衬底102还包括分别使嵌入构造层126和128的每一个与相应的下层导电层114和116隔离的间隔层138和140。各个间隔层可由在固化期间其收缩量低于嵌入电介质构造层材料且在其预固化形式和固化期间其粘性高于嵌入电介质构造层材料的材料制成。嵌入电介质构造层的材料在其处于该材料完全固化前的阶段时处于如本文所使用的“预固化”形式，在此时将产生嵌入电介质构造层的材料。因此，在诸如层126和128之类的嵌入电介质构造层的固化期间，尽管嵌入电介质构造层可在固化期间或之后收缩和流动，但根据实施例间隔层的材料可在该固化期间收缩得较少且流动得较少，这样确保在实现层126和128的固化之后嵌入在嵌入电介质构造层中的微电子组件的更可靠的定位。根据实施例的间隔层可进一步：(1)由适合于诸如通过层叠于其上或通过本领域的技术人员认识到的其它接合工艺与衬底的下层导电层接合的材料制成；(2)具有粘性，适合于使间隔材料能够在衬底的下层导电层中存在的间断内流动；(3)具有在与其对应的嵌入电介质构造层的介电常数的约20％内的介电常数，且优选在与其对应的嵌入电介质构造层的介电常数的约5％和约20％之间的百分比内；(4)由其固化温度低于或等于预固化电介质材料的固化温度的材料制成；和/或(5)由适合于激光钻孔以形成通孔的材料制成。根据一个实施例，间隔层的材料可具有基本等于与其对应的嵌入电介质构造层的介电常数的介电常数。根据优选实施例，间隔层138和140由预浸材料制成，诸如举例而言具有硅或玻璃填料的聚酰胺预浸料或环氧树脂预浸料。在间隔层包括根据实施例的预浸料的情况下，特定类型的预浸料的选择可取决于应用要求，诸如以上列出的关于间隔层的材料的要求(1)-(5)。实施例可构想到使用预浸料(GX13-PP)连同ABF(GX13)作为电介质构造层覆盖在其上。根据实施例预浸料中颗粒物质的存在——诸如氧化硅颗粒的存在——使得预浸料在嵌入电介质构造层的固化之前和期间比相应的嵌入电介质构造层材料更有粘性。实施例不限于使用由单种材料制成的间隔层，而是在其范围内包括由贯穿其体积的不同材料制成的间隔层，诸如包括多个不同材料的子层的间隔层。
间隔层有利地允许保持其间夹入给定的嵌入电介质构造层的两个连续导电层之间的预定隔离。预定的隔离指的是上述两个连续导电层之间存在的所有层的总厚度。在下文中，为了便于参考，两个连续导电层之间的所有层的全体将被称为“组件支承层”，其经由图6中的示例示为包括间隔层138和嵌入电介质构造层126的组件支承层142或包括间隔层140和嵌入电介质构造层128的组件支承层144。根据实施例的预定隔离具体地指适合于在衬底内实现期望信号完整性的组件支承层的最小厚度。预定隔离的示例性值是约30微米。这种最小厚度可尤其根据组件支承层的介电常数来确定。对于“有效介电常数”，在此时描述的上下文中其含义是适用于组件支承层的介电常数的值，好像组件支承层由贯穿其体积的一种材料形成一样。在确定预定隔离时，嵌入组件的电容和电阻两者都可被考虑在内。本领域的技术人员将认识到要求电阻相对较高以便防止高漏电，且要求电容/介电常数相对较低以防止高信号阻抗。然后可根据阻抗匹配得出预定隔离的确定，这可通过确定沿穿过衬底的信号路径没有显著的阻抗变化来产生。阻抗匹配在领域中是公知的。选择具有与电容器电介质构造层的介电常数相似的介电常数的材料的间隔层将使间隔层能有效地替换用于电用途的电容器电介质构造层。确在定预定隔离时的另一个因素是通过确保间隔层厚至足以进入层114中存在的间断来考虑下层导电层114的密度和厚度。使用根据实施例的诸如间隔层138和140之类的间隔层允许保持如上限定的预定隔离同时有利地分别减小诸如层126和128之类的嵌入电介质构造层的厚度。较少的嵌入电介质构造层连同使用间隔层有利地导致组件支承层在嵌入电介质构造层的固化期间粘性流动减少，由此带来嵌入组件在最终产品中的更可靠的定位。根据实施例，间隔层可具有约为组件支承层的30％至约70％的厚度。
接下来参考图1-5，其示出诸如上述图6的衬底102之类的衬底的不同形成阶段。尽管图1-5示出在诸如图1的中间衬底103之类的中间衬底的一侧上设置包括间隔层和嵌入电介质构造层的组件支承层，但应该理解关于图1-5描述的过程可用于在中间衬底的两侧上设置组件支承层。此外，关于图1-5描述的过程同样可用于在中间衬底的任意给定侧上提供任意数量的组件支承层，正如本领域的技术人员所认识到的。就图1-5所示的结构表示诸如图6的衬底105之类的衬底的制造阶段来说，对应于图6中的类似组件的图1-5中的组件利用类似的附图标记来指示。还应注意，为了图示清楚起见从图1-5的结构中省略了图6所示的导电通孔的描绘。
首先参照图1，方法实施例包括设置诸如中间衬底103之类的中间衬底。对于“中间衬底”，在此时描述的上下文中其含义是其上设置嵌入电介质构造层之前的多层衬底结构。图1中的中间衬底包括核层108、导电层110、112、114和116、以及上面已经参考图6的实施例描述的电介质构造层122和124。设置诸如衬底103之类的中间衬底在本领域中是公知常识，因此在此处将不描述其制造。设置如通过图1的示例所示的中间衬底需要设置导电层114，该导电层114对应于如上关于图6所描述的下层导电层114。
接下来参照图2，方法实施例包括将诸如间隔层138的间隔层设置在诸如下层导电层114之类的下层导电层上。优选地，如上关于图6所指出的，间隔层包括预浸层。间隔层138可以公知的方式层叠在下层导电层114上。根据优选实施例，设置间隔层包括将预浸层138层叠在下层导电层114上。根据实施例，预浸层的层叠可发生在约100摄氏度至约150摄氏度的温度范围内。间隔层可取决于间隔层的材料以任何其它公知的方式设置在下层导电层上，诸如通过使用旋涂/喷涂和固化技术。在导电层上层叠预浸层的工艺参数的确定将尤其取决于所使用的预浸材料的类型，正如本领域的技术人员所认识到的。然而，实施例不限于经由层叠设置间隔层，且在其范围内包括根据本领域的技术人员将认识到的将一层设置在另一层上的公知方法中的任一种来设置间隔层。在设置间隔层138期间，优选地，间隔层具有允许其材料在下层导电层114表面上的不规则之间流动的粘性。在设置间隔层138之后，间隔层可按公知方式设置导电通孔(图6所示)，诸如经由激光钻孔和电镀。
接下来参照图3，方法实施例包括在诸如间隔层138之类的间隔层上设置诸如预固化电介质构造层146之类的预固化电介质构造层。图3所示的预固化电介质构造层146处于其“预固化”形式，即如上所述处于在将组件104嵌入其中之后其完全固化之前的阶段(将关于图4和5进一步详细描述)。预固化电介质构造层146可对应于以上关于图6所描述的嵌入电介质构造层126列出的任一种可能材料的预固化形式。优选地，预固化电介质构造层146以公知方式层叠在间隔层138上。优选地，预固化电介质构造层146可以公知方式部分固化，以便在将104组件嵌入其中之前和期间增加其粘性。
接下来参照图4，方法实施例包括在诸如层146的预固化电介质构造层内嵌入诸如组件104之类的有源或无源组件。嵌入可根据用于将有源或无源组件嵌入电介质层的任一种常规方法进行，诸如通过使用安装器148。
接下来参照图5，方法实施例包括在嵌入之后固化预固化电介质构造层，诸如固化层146。固化可根据用于固化电介质材料的任一种常规方法来进行。例如，可将图4所示结构置于约200摄氏度的温度范围内的固化炉中，以便以公知方式导致电介质层146的固化。预固化电介质构造层146的固化得到如上关于图6所述的嵌入电介质构造层126。预固化电介质构造层146的固化还可导致间隔层的固化。在固化之前和期间，预固化电介质构造层和间隔层两者可表现出某种流动性，且组件104可沉入预固化电介质构造层，且在某些实施例中沉入如图5所示的间隔层。在固化之后，嵌入电介质构造层可按公知方式设置导电通孔(图6所示)，诸如经由激光钻孔和电镀。固化之后，可将诸如附加导电层和电介质构造层之类的附加层以常规方式设置在嵌入电介质构造层126上，并按常规方式设置导电通孔，以得到类似于图6的衬底102的衬底。
有利地，实施例在多层衬底的下层导电层和嵌入电介质构造层之间设置间隔层以便减少嵌入在构造层中的组件的位置误差同时保持其间夹入嵌入电介质构造层的两个连续的导电层之间的预定隔离。此外，有利地，实施例提供位置误差的减小同时允许将现有且已建立的工艺用于形成多层衬底。此外，有利地，实施例允许将足够的电介质构造材料用作嵌入构造层以提供嵌入组件对衬底的其余部分的附加粘性。
参照图7，示出其中可使用本发明的实施例的很多可能的系统900中的一个。在一个实施例中，电子组件1000可包括诸如图6的封装100之类的微电子封装。组件1000还可包括微处理器。在替换实施例中，电子组件1000可包括专用IC(ASIC)。芯片组(例如图形、声和控制芯片组)中存在的集成电路还可根据本发明的实施例封装。
对于图7描述的实施例，系统900还可包括如图所示的经由总线1010相互耦合的主存储器1002、图形处理器1004、大容量存储设备1006和/或输入/输出模块1008。存储器1002的示例包括但不限于静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。大容量存储设备1006的示例包括但不限于硬盘驱动、紧致盘驱动(CD)、数字通用盘驱动(DVD)等。输入/输出模块1008的示例包括但不限于键盘、光标控制装置、显示器、网络接口等。总线1010的示例包括但不限于外围控制接口(PCI)总线和工业标准体系结构(ISA)总线等。在各实施例中，系统90可以是无线移动电话、个人数字助理、口袋PC、平板PC、笔记本PC、台式计算机、机顶盒、媒体中心PC、DVD播放器和服务器。
已经作为示例而不是作为限制介绍了上述各实施例。因此已经详细描述了本发明的实施例，应理解由所附权利要求限定的本发明不应受到以上描述中阐述的特定细节所限制，因为在不背离其精神或范围的情况下其很多变形是可能的。

Claims (30)

1.一种微电子衬底包括：
导电层；
设置在导电电介质层上的间隔层；
设置在所述间隔层上的电介质构造层，所述间隔层由在固化期间其收缩量低于所述电介质构造层材料且在其预固化形式和固化期间其粘性高于所述电介质构造层材料的材料制成；以及
嵌入在所述电介质构造层中的有源或无源微电子组件。
2.如权利要求1所述的衬底，其特征在于，所述间隔层包括预浸层。
3.如权利要求1所述的衬底，其特征在于，所述间隔层的厚度在所述间隔层和组合的所述电介质构造层的厚度的约30％至约70％之间。
4.如权利要求1所述的衬底，其特征在于，所述预浸层包括聚酰胺和环氧树脂之一以及填料材料。
5.如权利要求1所述的衬底，其特征在于，所述导电层是第二导电层，且所述电介质构造层是第二电介质构造层，所述衬底还包括核层、设置在所述核层上的第一导电层以及设置在所述第一导电层上的第一电介质构造层，所述第二导电层设置在所述第一电介质构造层上。
6.如权利要求5所述的衬底，其特征在于，所述核包括有机材料。
7.如权利要求5所述的衬底，其特征在于，所述电介质构造层包括ABF。
8.一种微电子封装，包括：
微电子衬底，包括：
导电层；
设置在所述导电层上的间隔层；
设置在所述间隔层上的电介质构造层，所述间隔层由在固化期间其收缩量低于所述电介质构造层材料且在其预固化形式和固化期间其粘性高于所述电介质构造层材料的材料制成；以及
嵌入在所述电介质构造层中的有源或无源微电子组件；以及
安装到所述微电子衬底上的微电子管芯。
9.如权利要求8所述的封装，其特征在于，所述间隔层包括预浸层。
10.如权利要求8所述的封装，其特征在于，所述间隔层的厚度在所述间隔层和组合的所述电介质构造层的厚度的约30％至约70％之间。
11.如权利要求8所述的封装，其特征在于，所述预浸层包括聚酰胺和环氧树脂之一以及填料材料。
12.如权利要求8所述的封装，其特征在于，所述导电层是第二导电层，且所述电介质构造层是第二电介质构造层，所述衬底还包括核层、设置在所述核层上的第一导电层以及设置在所述第一导电层上的第一电介质构造层，所述第二导电层设置在所述第一电介质构造层上。
13.如权利要求12所述的封装，其特征在于，所述核包括有机材料。
14.如权利要求12所述的封装，其特征在于，所述电介质构造层包括ABF。
15.一种形成微电子衬底的方法，包括：
设置导电层；
在所述导电层上设置间隔层；
在所述间隔层上设置预固化电介质构造层，所述间隔层由在固化期间其收缩量低于嵌入电介质构造层材料且在其预固化形式和固化期间其粘性高于所述预固化电介质构造层材料的材料制成；
将有源或无源组件预固化在所述预固化电介质构造层中；以及在嵌入之后固化所述预固化电介质构造层以产生嵌入电介质构造层。
16.如权利要求15所述的方法，其特征在于，设置间隔层包括设置预浸层。
17.如权利要求15所述的方法，其特征在于，设置间隔层包括将所述间隔层层叠到所述导电层。
18.如权利要求15所述的方法，其特征在于，设置间隔层包括设置厚度在所述间隔层和组合的所述电介质构造层的厚度的约30％至约70％之间的间隔层。
19.如权利要求15所述的方法，其特征在于，所述导电层是第二导电层，且所述嵌入电介质构造层是第二电介质构造层，所述方法还包括：
设置核层；
在所述核层上设置第一导电层；
在所述第一导电层上设置第一电介质构造层，其中所述第二导电层被设置在所述第一电介质构造层上。
20.如权利要求19所述的方法，其特征在于，所述核包括有机材料。
21.如权利要求19所述的方法，其特征在于，所述电介质构造层包括ABF。
22.如权利要求15所述的方法，其特征在于，设置预固化电介质构造层包括将所述预固化电介质构造层层叠到所述间隔层上。
23.如权利要求15所述的方法，其特征在于，还包括在嵌入之前部分地固化所述预固化电介质构造层。
24.一种设置微电子封装的方法，包括：
设置微电子衬底，包括：
设置导电层；
在所述导电层上设置间隔层；
在所述间隔层上设置预固化电介质构造层，所述间隔层由在固化期间其收缩量低于所述预固化电介质构造层材料且在其预固化形式和固化期间其粘性高于所述嵌入电介质构造层材料的材料制成；
将有源或无源组件预固化在所述预固化电介质构造层中；以及在嵌入之后固化所述电介质构造层；
将微电子管芯安装到所述微电子衬底上。
25.如权利要求24所述的方法，其特征在于，所述间隔层包括预浸层。
26.如权利要求24所述的方法，其特征在于，所述间隔层的厚度在所述间隔层和组合的所述电介质构造层的厚度的约30％至约70％之间。
27.如权利要求8所述的方法，其特征在于，所述预浸层包括聚酰胺和环氧树脂之一以及填料材料。
28.如权利要求8所述的方法，其特征在于，所述导电层是第二导电层，且所述电介质构造层是第二电介质构造层，所述衬底还包括核层、设置在所述核层上的第一导电层以及设置在所述第一导电层上的第一电介质构造层，所述第二导电层设置在所述第一电介质构造层上。
29.一种包括微电子衬底的系统，包括：
电子组件，包括：
所述微电子衬底，包括：
导电层；
设置在导电电介质层上的间隔层；
设置在所述间隔层上的电介质构造层，所述间隔层由在固化期间其收缩量低于嵌入电介质构造层材料且在其预固化形式和固化期间其粘性高于所述嵌入电介质构造层材料的材料制成；以及
嵌入在所述电介质构造层中的有源或无源微电子组件；以及耦合到所述电子组件的主存储器。
30.如权利要求29所述的系统，其特征在于，所述间隔层包括预浸层。
CN2007800454712A 2006-12-11 2007-11-19 包括嵌入组件和间隔层的微电子衬底及其形成方法 Active CN101553904B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/609,297 US7808797B2 (en) 2006-12-11 2006-12-11 Microelectronic substrate including embedded components and spacer layer and method of forming same
US11/609,297 2006-12-11
PCT/US2007/085071 WO2008073678A1 (en) 2006-12-11 2007-11-19 Microelectronic substrate including embedded components and spacer layer and method of forming same

Publications (2)

Publication Number Publication Date
CN101553904A CN101553904A (zh) 2009-10-07
CN101553904B true CN101553904B (zh) 2012-01-18

Family

ID=39497748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800454712A Active CN101553904B (zh) 2006-12-11 2007-11-19 包括嵌入组件和间隔层的微电子衬底及其形成方法

Country Status (6)

Country Link
US (2) US7808797B2 (zh)
JP (1) JP5119265B2 (zh)
KR (1) KR101075302B1 (zh)
CN (1) CN101553904B (zh)
TW (1) TWI373106B (zh)
WO (1) WO2008073678A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505282B2 (en) * 2006-10-31 2009-03-17 Mutual-Tek Industries Co., Ltd. Laminated bond of multilayer circuit board having embedded chips
US7808797B2 (en) 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
JP5626222B2 (ja) * 2009-12-10 2014-11-19 王子ホールディングス株式会社 微細繊維状セルロースシートの製造方法および前記微細繊維状セルロースシートに樹脂含浸した複合体
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
CN102905465A (zh) * 2011-07-26 2013-01-30 鸿富锦精密工业（深圳）有限公司 双面电路板结构
US8957531B2 (en) * 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
US8539666B2 (en) 2011-11-10 2013-09-24 Harris Corporation Method for making an electrical inductor and related inductor devices
JP5997359B2 (ja) 2012-03-28 2016-09-28 ゼットティーイー コーポレイション マルチチャネル同期並列伝送の実現方法及びシステム
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
WO2018199990A1 (en) * 2017-04-28 2018-11-01 Intel Corporation Substrate integrated inductor
US11004792B2 (en) * 2018-09-28 2021-05-11 Intel Corporation Microelectronic device including fiber-containing build-up layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291763B1 (en) * 1999-04-06 2001-09-18 Fuji Photo Film Co., Ltd. Photoelectric conversion device and photo cell
US6879507B2 (en) * 2002-08-08 2005-04-12 Micron Technology, Inc. Conductive structure for microelectronic devices and methods of fabricating such structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5865659A (en) * 1996-06-07 1999-02-02 Candescent Technologies Corporation Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements
JP2001332855A (ja) * 2000-05-23 2001-11-30 Hitachi Chem Co Ltd 多層配線基板の製造方法
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
JP4831901B2 (ja) * 2000-12-06 2011-12-07 イビデン株式会社 多層プリント配線板
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003051567A (ja) * 2001-08-03 2003-02-21 Sony Corp 高周波モジュール用基板装置及びその製造方法、並びに高周波モジュール装置及びその製造方法
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP2003115561A (ja) * 2001-10-03 2003-04-18 Sony Corp 集積型電子部品、電子部品装置及びその製造方法
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
US7382627B2 (en) * 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
KR100923895B1 (ko) * 2005-06-13 2009-10-28 이비덴 가부시키가이샤 프린트 배선판
US7808797B2 (en) 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291763B1 (en) * 1999-04-06 2001-09-18 Fuji Photo Film Co., Ltd. Photoelectric conversion device and photo cell
US6879507B2 (en) * 2002-08-08 2005-04-12 Micron Technology, Inc. Conductive structure for microelectronic devices and methods of fabricating such structures

Also Published As

Publication number Publication date
JP2010512644A (ja) 2010-04-22
KR20090081424A (ko) 2009-07-28
TWI373106B (en) 2012-09-21
US20080137314A1 (en) 2008-06-12
US8094459B2 (en) 2012-01-10
JP5119265B2 (ja) 2013-01-16
CN101553904A (zh) 2009-10-07
TW200834839A (en) 2008-08-16
WO2008073678A1 (en) 2008-06-19
US7808797B2 (en) 2010-10-05
KR101075302B1 (ko) 2011-10-19
US20110018145A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
CN101553904B (zh) 包括嵌入组件和间隔层的微电子衬底及其形成方法
KR101801307B1 (ko) 임베디드 칩 패키지
CN1728918B (zh) 电路化衬底
US7738257B2 (en) Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same
US20060166490A1 (en) Forming buried via hole substrates
TW201523821A (zh) 嵌入式半導體裝置封裝及其製造方法
US9412625B2 (en) Molded insulator in package assembly
CN104428892A (zh) 用于基板核心层的方法和装置
US20140347834A1 (en) Electronic component embedded printed circuit board and method for manufacturing the same
US8186042B2 (en) Manufacturing method of a printed board assembly
US7956293B2 (en) Multilayer printed wiring board and manufacturing method thereof
US20160148864A1 (en) Integrated device package comprising heterogeneous solder joint structure
TWI452635B (zh) 具有線入膜隔離障壁的積體電路封裝系統
KR20230058392A (ko) 솔더 레지스트 레이어에 매립된 인터커넥트들을 포함하는 기판
US20080157267A1 (en) Stacked Printed Devices on a Carrier Substrate
US20090155552A1 (en) Ic chip package substrate having outermost glass fiber reinforced epoxy layers and related method
US20160198574A1 (en) Substrate with electronic device embedded therein and manufacturing method thereof
US11251132B1 (en) Integrated type MIS substrate for thin double side SIP package
US20210202355A1 (en) Component Carrier With Low Shrinkage Dielectric Material
US11075130B2 (en) Package substrate having polymer-derived ceramic core
Yazdani et al. Substrate Physical Implementation
KR101060978B1 (ko) 능동／수동 소자 내장형 기판 제조 방법
CN111970810A (zh) 多层树脂基板及其制作方法
JP2001102699A (ja) 直接積層の基板の構造と製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant