TWI453884B - 具有整合被動元件之半導體元件及其製造方法 - Google Patents

Description

具有整合被動元件之半導體元件及其製造方法

本發明係關於一種基材及其加工方法，詳言之，係關於一種具有整合被動元件之半導體元件及其製造方法。

習知電路中通常會具有電阻器及電感器等被動元件。為了微型化目的，將該電阻器及該電感器整合至半導體製程以形成一具有整合被動元件(Integrated Passive Device,IPD)之半導體元件便為一大趨勢。然而，該習知半導體元件之厚度無法有效減少，而無法達到微型化之目的。

因此，有必要提供一種具有整合被動元件之半導體元件及其製造方法，以解決上述問題。

本發明提供一種具有整合被動元件之半導體元件，其包括一基材、一電阻器、一電感器、一連接墊、一第一保護層及一第一球下金屬層(UBM)。該基材具有一第一表面及一第二表面。該電阻器係鄰接於該基材之第一表面，且包括一第一金屬及二個電極，該等電極係位於該第一金屬上，且彼此分離。該電感器係鄰接於該基材之第一表面，且電性連接該電阻器，該電感器之下表面係與該第一金屬之下表面共平面。該連接墊係鄰接於該基材之第一表面，且電性連接該電感器。該第一保護層係覆蓋該電感器及該電阻器，該第一保護層具有至少一開口以顯露該連接墊。該第一球下金屬層(UBM)係位於該第一保護層之開口內以電性連接該連接墊。

藉此，該電感器及該連接墊係為同一層，而且在形成該電感器後即定義出該電阻器，如此可達到達到縮短製程流程及節省成本的效果。此外，該電感器之下表面係與該第一金屬之下表面共平面，而可有效減少該半導體元件之厚度。

本發明另提供一種具有整合被動元件之半導體元件，其包括一基材、一電阻器、一電感器、一連接墊、一第一保護層及一第一球下金屬層(UBM)。該基材具有一第一表面、一第二表面及至少一導通孔，該至少一導通孔顯露於該基材之第一表面。該一電阻器係鄰接於該基材之第一表面，該電阻器包括一第一金屬及二個電極，該等電極係位於該第一金屬上，且彼此分離。該電感器係鄰接於該基材之第一表面，且電性連接該電阻器。該連接墊係鄰接於該基材之第一表面，且電性連接該電感器及至少一導通孔。該第一保護層覆蓋該電阻器及該電感器，且具有至少一開口以顯露該連接墊。該第一球下金屬層(UBM)係位於該第一保護層之開口內以電性連接該連接墊。

本發明另提供一種具有整合被動元件之半導體元件之製造方法，其包括以下步驟：(a)提供一基材，該基材具有一第一表面及一第二表面；(b)形成一第一金屬於該基材之第一表面；(c)形成一第二金屬於該第一金屬上；(d)移除部分該第一金屬及該第二金屬；(e)形成一第三金屬鄰於該基材之第一表面以形成一電感器及一連接墊，該電感器係電性連接該連接墊；(f)移除部分該第二金屬，以形成二個分離之電極，使得該第一金屬及該等電極形成一電阻器，該等電極至少其中之一電性連接該電感器；(g)形成一第一保護層於該電感器及該電阻器上，該第一保護層具有至少一開口以顯露該連接墊；及(h)形成一第四金屬於該第一保護層之開口內以形成一第一球下金屬層(UBM)，且電性連接該連接墊。

參考圖1，顯示本發明具有整合被動元件之半導體元件之一實施例之剖視示意圖。該半導體元件1包括一基材11、一電阻器121、一電感器161、一連接墊162、一第一保護層17及一第一球下金屬層(UBM)201。

在圖1中，該基材11具有一第一表面111及一第二表面112。在本實施例中，該基材11係為一玻璃基材。

在圖1中，該電阻器121鄰接於該基材11之第一表面111，且包括一第一金屬12及二個電極131。該第一金屬12係為一電阻層；該等電極131係位於該第一金屬12上，且彼此分離。該等電極131係由一第二金屬13所形成。在本實施例中，該電阻器121之第一金屬12係直接位於該基材11之第一表面111，該第一金屬12係為氮化鉭(TaN)，該第二金屬13係為鋁銅(AlCu)或鈦(Ti)。

在圖1中，該電感器161係鄰接於該基材11之第一表面111，且電性連接該電阻器121。該電感器161之下表面係與該第一金屬12之下表面共平面。在本實施例中，該電感器161係直接位於該基材11之第一表面111，且位於該電阻器121之側邊。該電感器161包括一第三金屬16及一第一晶種層14，該第三金屬16係為銅(Cu)，該第一晶種層14係為鈦銅(TiCu)。然而，可以理解的是，該第一晶種層14可以被省略，亦即，此位置之第三金屬16即為該電感器161。此外，如圖1所示，該電感器161同時接觸該電阻器121之第一金屬12及電極131，而且該電感器161之一端更延伸至該電極131上方。

在圖1中，該連接墊162係鄰接於該基材11之第一表面111，且電性連接該電感器161。該連接墊162係用以提供垂直方向之電性連接。在本實施例中，該連接墊162係直接位於該基材11之第一表面111，且其下表面係與該第一金屬12之下表面共平面。該連接墊162與該電感器161係為同一層，其包括一第三金屬16及一第一晶種層14，該第三金屬16係為銅(Cu)，該第一晶種層14係為鈦銅(TiCu)。然而，可以理解的是，該第一晶種層14可以被省略，亦即，此位置之第三金屬16即為該連接墊162。

在圖1中，該第一保護層17係覆蓋該電感器161及該電阻器121，且具有至少一開口171以顯露該連接墊162。部分該第一保護層17係直接接觸該第一金屬12及該基材11之第一表面111，該第一保護層17之材料可為聚亞醯胺(PI)或聚丙烯(PP)等。

在圖1中，該第一球下金屬層(UBM)201係位於該第一保護層17之開口171內以電性連接該連接墊162。在本實施例中，該第一球下金屬層(UBM)201更延伸至該第一保護層17之上表面，且包括一第四金屬20及一第二晶種層18。該第四金屬20係為單層或多層結構，且該第二晶種層18係為鈦銅(TiCu)。然而，可以理解的是，該第二晶種層18可以被省略，亦即，此位置之第四金屬20即為該第一球下金屬層(UBM)201。

參考圖2至圖7，顯示本發明具有整合被動元件之半導體元件之製造方法之一實施例之示意圖。

參考圖2，提供一基材11，該基材11具有一第一表面111及一第二表面112。在本實施例中，該基材11係為一玻璃基材。之後，形成一第一金屬12於該基材11之第一表面111，且形成一第二金屬13於該第一金屬12上。在本實施例中，該第一金屬12係直接位於該基材11之第一表面111上，該第一金屬12係為氮化鉭(TaN)，該第二金屬13係為鋁銅(AlCu)或鈦(Ti)。

參考圖3，形成一第一光阻10於該第二金屬13上，且移除部分該第一光阻10，使得該第一光阻10具有一剩餘部分101以覆蓋部份該第二金屬13。

參考圖4，移除未被該剩餘部分101覆蓋之第一金屬12及第二金屬13，且完全移除該第一光阻10。

參考圖5，較佳地，形成一第一晶種層14於該基材11之第一表面111及該第二金屬12上。該第一晶種層14係為鈦銅(TiCu)。接著，形成一第二光阻15，該第二光阻具有至少一開口151。在本實施例中，該開口151以俯視觀之係為螺旋狀，且其一端係對應該第二金屬13之角落處。

參考圖6，形成一第三金屬16於該第二光阻15之該至少一開口151內。在本實施例中，該第三金屬16係為銅(Cu)。接著，移除該第二光阻15。

接著，移除未被該第三金屬16覆蓋之第一晶種層14，使得該第三金屬16形成一電感器161及一連接墊162。同時，移除部分該第二金屬13，以形成二個分離之電極131，使得該第一金屬12及該等電極13形成一電阻器121。該電感器161係電性連接該連接墊162及該等電極13至少其中之一。在本實施例中，該電感器161及該連接墊162之下表面係與該第一金屬12之下表面共平面。該電感器161及該連接墊162係直接位於該基材11之第一表面111，且位於該電阻器121之側邊。該電感器161及該連接墊162皆包括該第三金屬16及該第一晶種層14。然而，可以理解的是，該第一晶種層14可以被省略，亦即，此位置之第三金屬16即為該電感器161及該連接墊162，而可省略移除該第一晶種層14之步驟。此外，該電感器161同時接觸該第一金屬12及該第二金屬13，而且該電感器161之一端更延伸至該第二金屬13上方。

參考圖7，形成一第一保護層17於該電感器161及該電阻器121上，該第一保護層17具有至少一開口171以顯露該連接墊162。部分該第一保護層17係直接接觸該第一金屬12及該基材11之第一表面111。

較佳地，形成一第二晶種層18於該第一保護層17及其開口171內，以接觸該連接墊162。在本實施例中，該第二晶種層18係為鈦銅(TiCu)。接著，形成一第三光阻19於該第二晶種層18上，該第三光阻19具有至少一開口191，其對應該第一保護層17之開口171。該第三光阻19之開口191係大於該第一保護層17之開口171。

接著，形成一第四金屬20於該第一保護層17之開口171內以形成一第一球下金屬層(UBM)201，且製得圖1所示之半導體元件1。該第一球下金屬層(UBM)201係電性連接該連接墊162。在本實施例中，該第四金屬20係為單層或多層結構，且係形成於該第一保護層17開口171中第二晶種層18上。接著，移除該第三光阻19及未被該第四金屬20覆蓋之第二晶種層18，使得該第一球下金屬層(UBM)201包括該第四金屬20及該第二晶種層18。然而，可以理解的是，該第二晶種層18可以被省略，亦即，此位置之第四金屬20即為該第一球下金屬層(UBM)201，而可省略移除該第二晶種層18之步驟。此外，該第一球下金屬層(UBM)201更延伸至該第一保護層17之上表面。在本實施例中，該電感器161及該連接墊162係為同一層，而且在形成該電感器161後即定義出該電阻器121，如此可達到縮短製程流程及節省成本的效果。此外，該電感器161之下表面係與該第一金屬12之下表面共平面，而可有效減少該半導體元件1之厚度。

參考圖8，顯示本發明具有整合被動元件之半導體元件之另一實施例之剖視示意圖。該半導體元件2與圖1所示之半導體元件1大致相同，其中相同之元件賦予相同之編號。該半導體元件2與圖1所示之半導體元件1不同處在於，該半導體元件2更包括一第二保護層30及一第二球下金屬層(UBM)331，且該基材11具有至少一導通孔28。

在圖8中，該導通孔28係顯露於該基材11之第一表面111及第二表面112，且該連接墊162電性連接該導通孔28。該導通孔28包括一中心絕緣材料24、一內連結金屬23及一外環絕緣材料27。該內連結金屬23係為環狀，且夾設於該中心絕緣材料24及該外環絕緣材料27之間。該第二保護層30係位於該基材11之第二表面112上，且具有至少一開口301以顯露該導通孔28。該第二球下金屬層(UBM)331係位於該第二保護層30之開口301內以電性連接該導通孔28。該第二保護層30之材質係與該第一保護層17之材質相同。

在圖8中，在本實施例中，該第二球下金屬層(UBM)331更延伸至該第二保護層30之上表面，且包括一第五金屬33及一第三晶種層31。該第五金屬33係為單層或多層結構，且該第三晶種層31係為鈦銅(TiCu)。然而，可以理解的是，該第三晶種層31可以被省略，亦即，此位置之第五金屬33即為該第二球下金屬層(UBM)331。

參考圖9至圖13，顯示本發明具有整合被動元件之半導體元件之製造方法之另一實施例之示意圖。本實施例之製造方法與圖2至圖9之製造方法大致相同，其不同處如下。在本實施例中，在圖2之步驟前更包括在該基材11上形成至少一導通孔28，如下所述。

參考圖9，形成一光阻層於該基材11之第一表面111上，其中該光阻層具有至少一開口。接著，依據該光阻層之開口蝕刻該基材11，以形成一開槽於該基材11之第一表面111，該開槽具有一側壁221及一底面222。

接著，形成一內連結金屬23於該開槽之該側壁221與該底面222，而形成一中心槽。接著，移除位於該基材11第一表面111上之內連結金屬23。接著，形成一絕緣材料24於該基材11第一表面111及該中心槽。接著，移除位於該基材11第一表面111上之絕緣材料24，使得該絕緣材料24於該中心槽形成一中心絕緣材料24。

參考圖10，接著，形成一環槽於該基材11之第一表面111，該環槽係圍繞該內連結金屬23。接著，形成一絕緣材料27於該基材11第一表面111及該環槽內。接著，移除位於該基材11第一表面111上之絕緣材料27，使得該絕緣材料27於該環槽形成一外環絕緣材料27，而形成一導通孔28。接著，形成該第一金屬12於該基材11之第一表面111，且形成該第二金屬13於該第一金屬12上，其中該第一金屬12係接觸該導通孔28。

參考圖11，接著，本實施例後續之製程皆與圖2至圖7之製造方法相同，以依序形成該電感器161、該連接墊162、該電阻器121、該第一保護層17及該第一球下金屬層(UBM)201。

參考圖12，提供一載體29，且將該基材11貼附於該載體29上，其中該基材11之第一表面111係面對該載體29。接著，以蝕刻或研磨方式從該基材11之第二表面112薄化該基材11，以移除部份該基材11，俾顯露該導通孔28。

接著，形成一第二保護層30於該基材11之第二表面112上，且具有至少一開口301以顯露該導通孔28。該第二保護層30係直接接觸該基材11之第二表面112。

參考圖13，較佳地，形成一第三晶種層31於該第二保護層30及其開口301內，以接觸該導通孔28。在本實施例中，該第三晶種層31係為鈦銅(TiCu)。接著，形成一第四光阻32於該第三晶種層31上，該第四光阻32具有至少一開口321，其對應該第二保護層30之開口301。該第四光阻32之開口321係大於該第二保護層30之開口301。

參考圖13，形成一第五金屬33於該第二保護層30之開口301內以形成一第二球下金屬層(UBM)331，且電性連接該導通孔28。在本實施例中，該第五金屬33係為單層或多層結構，且係形成於該第二保護層30開口301中第三晶種層31上。接著，移除該第四光阻32及未被該第五金屬33覆蓋之第三晶種層31，使得該第二球下金屬層(UBM)331包括該第五金屬33及該第三晶種層31。然而，可以理解的是，該第三晶種層31可以被省略，亦即，此位置之第五金屬33即為該第二球下金屬層(UBM)331，而可省略移除該第三晶種層31之步驟。此外，該第二球下金屬層(UBM)331更延伸至該第二保護層30之上表面。

參考圖14，顯示本發明具有整合被動元件之半導體元件之另一實施例之剖視示意圖。該半導體元件3與圖1所示之半導體元件1大致相同，其中相同之元件賦予相同之編號。該半導體元件3與圖1所示之半導體元件1不同處在於，該半導體元件3之基材11係為一矽基材，且該半導體元件3更包括一絕緣層34。該絕緣層34係位於該基材11之第一表面111，且該電阻器121之第一金屬12、該電感器161之第一晶種層14及該連接墊162之第一晶種層14係位於該絕緣層34上。

參考圖15，顯示本發明具有整合被動元件之半導體元件之製造方法之另一實施例之示意圖。本實施例之製造方法與圖2至圖7之製造方法大致相同，其不同處如下。

參考圖15，在本實施例中，在圖2之步驟前更在該基材11之第一表面111上形成一絕緣層34。

接著，形成該第一金屬12於該絕緣層34，且形成該第二金屬13於該第一金屬12上。接著，本實施例後續之製程皆與圖2至圖7之製造方法相同，以依序形成該電感器161、該連接墊162、該電阻器121、該第一保護層17及該第一球下金屬層(UBM)201，而製得該該半導體元件3，如圖14所示。

參考圖16，顯示本發明具有整合被動元件之半導體元件之另一實施例之剖視示意圖。該半導體元件4與圖8所示之半導體元件2大致相同，其中相同之元件賦予相同之編號。該半導體元件4與圖8所示之半導體元件2不同處在於，該半導體元件4之基材11係為一矽基材，且該半導體元件4更包括一絕緣層34。該絕緣層34係位於該基材11之第一表面111，且具有至少一開口341以顯露該導通孔28。該連接墊162係位於該絕緣層34之開口341內，以電性連接該導通孔28。該電阻器121之第一金屬12、該電感器161之第一晶種層14及該連接墊162之第一晶種層14係位於該絕緣層34上。

參考圖17，顯示本發明具有整合被動元件之半導體元件之製造方法之另一實施例之示意圖。本實施例之製造方法與圖9至圖13之製造方法大致相同，其不同處如下。

參考圖17，在本實施例中，在圖2之步驟前更在該基材11之第一表面111上形成一絕緣層34，該絕緣層34具有至少一開口341以顯露該導通孔28。

接著，形成該第一金屬12於該絕緣層34及其開口341內，且形成該第二金屬13於該第一金屬12上。接著，本實施例後續之製程皆與圖9至圖13之製造方法相同，以依序形成該電感器161、該連接墊162、該電阻器121、該第一保護層17及該第一球下金屬層(UBM)201，而製得該該半導體元件4，如圖16所示。在本實施例中，該連接墊162係位於該絕緣層34之開口341內，以電性連接該導通孔28。

參考圖18，顯示圖16之半導體元件之電阻器及電感器之剖視示意圖。該半導體元件4具有一個電阻器121(圖16)、二個電感器161及二個連接墊162。每一該電感器161以俯視觀之係為螺旋狀，且圍繞每一該連接墊162。每一該電感器161係連接該電阻器121之電極131。

參考圖19，顯示本發明具有整合被動元件之半導體元件之另一實施例之剖視示意圖。該半導體元件5與圖16所示之半導體元件4大致相同，其中相同之元件賦予相同之編號。該半導體元件5與圖16所示之半導體元件4不同處在於，該半導體元件5僅具有一個電感器161及一個連接墊162，如圖中左側所示。此外，該半導體元件5更包括一連接線路163，其一端連接該電阻器121之一個電極131，另一端可供垂直電性連接。

參考圖20，顯示圖19之半導體元件之電阻器及電感器之剖視示意圖。該半導體元件5具有一個電阻器121(圖19)、一個電感器161、一個連接墊162及一連接線路163。該電感器161以俯視觀之係為螺旋狀，且圍繞該連接墊162。該電感器161係連接該電阻器121之電極131。該連接線路163之一端連接該電阻器121之一個電極131，另一端可供垂直電性連接。

惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。

1,2,3,4,5,6．．．半導體元件

10．．．第一光阻

11．．．基材

12．．．第一金屬

13．．．第二金屬

14．．．第一晶種層

15．．．第二光阻

16．．．第三金屬

17．．．第一保護層

18．．．第二晶種層

19．．．第三光阻

20．．．第四金屬

23．．．內連結金屬

24．．．中心絕緣材料

27．．．外環絕緣材料

28．．．導通孔

29．．．載體

30．．．第二保護層

31．．．第三晶種層

32．．．第四光阻

33．．．第五金屬

34．．．絕緣層

35．．．第二光阻

36．．．第一保護層

40．．．第二保護層

41．．．第四光阻

43．．．第三保護層

44．．．第五光阻

101．．．剩餘部分

111．．．基材之第一表面

112．．．基材之第二表面

121．．．電阻器

131．．．電極

151．．．第二光阻之開口

161．．．電感器

162．．．連接墊

163．．．連接線路

171．．．第一保護層之開口

191．．．第三光阻之開口

201．．．第一球下金屬層

221．．．開槽之側壁

222．．．開槽之底面

301．．．第二保護層之開口

321．．．第四光阻之開口

331．．．第二球下金屬層

341．．．絕緣層之開口

351．．．第二光阻之開口

361．．．第一保護層

401．．．第二保護層之開口

411．．．第四光阻之開口

431．．．第三保護層之開口

441．．．第五光阻之開口

圖1顯示本發明具有整合被動元件之半導體元件之一實施例之剖視示意圖；

圖2至圖7顯示本發明具有整合被動元件之半導體元件之製造方法之一實施例之示意圖；

圖8顯示本發明具有整合被動元件之半導體元件之另一實施例之剖視示意圖；

圖9至圖13顯示本發明具有整合被動元件之半導體元件之製造方法之另一實施例之示意圖；

圖14顯示本發明具有整合被動元件之半導體元件之另一實施例之剖視示意圖；

圖15顯示本發明具有整合被動元件之半導體元件之製造方法之另一實施例之示意圖；

圖16顯示本發明具有整合被動元件之半導體元件之另一實施例之剖視示意圖；

圖17顯示本發明具有整合被動元件之半導體元件之製造方法之另一實施例之示意圖；

圖18顯示圖16之半導體元件之電阻器及電感器之剖視示意圖；

圖19顯示本發明具有整合被動元件之半導體元件之另一實施例之剖視示意圖；及

圖20顯示圖19之半導體元件之電阻器及電感器之剖視示意圖。

1．．．半導體元件

11．．．基材

12．．．第一金屬

13．．．第二金屬

14．．．第一晶種層

16．．．第三金屬

17．．．第一保護層

18．．．第二晶種層

20．．．第四金屬

111．．．基材之第一表面

112．．．基材之第二表面

121．．．電阻器

131．．．電極

161．．．電感器

162．．．連接墊

171．．．第一保護層之開口

Claims (16)

1. 一種具有整合被動元件之半導體元件，包括：一基材，具有一第一表面及一第二表面；一電阻器，鄰接於該基材之第一表面，該電阻器包括一第一金屬及二個電極，該等電極係位於該第一金屬上，且彼此分離；一電感器，鄰接於該基材之第一表面，且電性連接該電阻器，該電感器之下表面係與該第一金屬之下表面共平面；一連接墊，鄰接於該基材之第一表面，且電性連接該電感器；一第一保護層，覆蓋該電感器及該電阻器，該第一保護層具有至少一開口以顯露該連接墊；及一第一球下金屬層(UBM)，位於該第一保護層之開口內以電性連接該連接墊。
2. 如請求項1之半導體元件，其中該基材具有至少一導通孔，顯露於該基材之第一表面，且該連接墊電性連接至該導通孔。
3. 如請求項2之半導體元件，其中該導通孔包括一中心絕緣材料、一內連結金屬及一外環絕緣材料，該內連結金屬係為環狀，且夾設於該中心絕緣材料及該外環絕緣材料之間。
4. 如請求項1之半導體元件，更包括一絕緣層，位於該基材之第一表面，且該第一金屬係位於該絕緣層上。
5. 如請求項2之半導體元件，更包括一絕緣層，位於該基材之第一表面，該第一金屬係位於該絕緣層上，該絕緣層具有至少一開口以顯露該導通孔，且該連接墊係位於該絕緣層之開口內，以電性連接該導通孔。
6. 如請求項1之半導體元件，其中該電感器包括一第三金屬及一第一晶種層，該連接墊包括該第三金屬及該第一晶種層。
7. 如請求項2之半導體元件，其中該導通孔更顯露於該基材之第二表面，且該半導體元件更包括：一第二保護層，位於該基材之第二表面上，該第二保護層具有至少一開口以顯露該導通孔；及一第二球下金屬層(UBM)，位於該第二保護層之開口內以電性連接該導通孔。
8. 一種具有整合被動元件之半導體元件，包括：一基材，具有一第一表面、一第二表面及至少一導通孔，該至少一導通孔顯露於該基材之第一表面；一電阻器，鄰接於該基材之第一表面，該電阻器包括一第一金屬及二個電極，該等電極係位於該第一金屬上，且彼此分離；一電感器，鄰接於該基材之第一表面，且電性連接該電阻器；一連接墊，鄰接於該基材之第一表面，且電性連接該電感器及至少一導通孔；一第一保護層，覆蓋該電阻器及該電感器，且具有至少一開口以顯露該連接墊；及一第一球下金屬層(UBM)，位於該第一保護層之開口內以電性連接該連接墊。
9. 如請求項8之半導體元件，其中該至少一導通孔包括一中心絕緣材料、一內連結金屬及一外環絕緣材料，該內連結金屬係為環狀，且夾設於該中心絕緣材料及該外環絕緣材料之間。
10. 如請求項8之半導體元件，更包括一絕緣層，位於該基材之第一表面，該第一金屬係位於該絕緣層上，該絕緣層具有至少一開口以顯露該至少一導通孔；該連接墊係位於該絕緣層之開口內，以電性連接該至少一導通孔。
11. 如請求項8之半導體元件，其中該電感器包括一第三金屬及一第一晶種層，該連接墊包括該第三金屬及該第一晶種層。
12. 如請求項8之半導體元件，其中該導通孔更顯露於該基材之第二表面，且該半導體元件更包括：一第二保護層，位於該基材之第二表面上，且具有至少一開口以顯露該至少一導通孔；及一第二球下金屬層(UBM)，位於該第二保護層之開口內以電性連接該至少一導通孔。
13. 一種具有整合被動元件之半導體元件之製造方法，包括：(a)　提供一基材，該基材具有一第一表面及一第二表面；(b)　形成一第一金屬於該基材之第一表面；(c)　形成一第二金屬於該第一金屬上；(d)　移除部分該第一金屬及該第二金屬；(e)　形成一第三金屬鄰於該基材之第一表面以形成一電感器及一連接墊，該電感器係電性連接該連接墊；(f)　移除部分該第二金屬，以形成二個分離之電極，使得該第一金屬及該等電極形成一電阻器，該等電極至少其中之一電性連接該電感器；(g)　形成一第一保護層於該電感器及該電阻器上，該第一保護層具有至少一開口以顯露該連接墊；及(h)　形成一第四金屬於該第一保護層之開口內以形成一第一球下金屬層(UBM)，且電性連接該連接墊。
14. 如請求項13之方法，其中該步驟(c)之後更包括一形成一第一光阻於該第二金屬上之步驟，該第一光阻具有一剩餘部分以覆蓋部份該第二金屬；該步驟(d)係移除未被該剩餘部分覆蓋之第一金屬及第二金屬；該步驟(d)之後更包括一形成一第二光阻之步驟，該第二光阻具有至少一開口；且該步驟(e)係形成一第三金屬於該第二光阻之該至少一開口內以形成該電感器及該連接墊。
15. 如請求項13之方法，其中該步驟(a)之該基材具有至少一導通孔，顯露於該基材之第一表面，該步驟(a)之後更包括一形成一絕緣層於該基材之第一表面之步驟，該絕緣層具有至少一開口以顯露該導通孔，且該步驟(e)之連接墊係形成於該絕緣層之開口內，以電性連接該至少一導通孔。
16. 如請求項15之方法，其中該步驟(h)之後更包括：(i)　提供一載體；(j)　將該基材貼附於該載體上，其中該基材之第一表面係面對該載體；(k)　從該基材之第二表面薄化該基材，以移除部份該基材，俾顯露該至少一導通孔；及(l)　移除該載體。