TWI437643B - 半導體裝置之製造方法、及顯示裝置之製造方法 - Google Patents

半導體裝置之製造方法、及顯示裝置之製造方法 Download PDF

Info

Publication number
TWI437643B
TWI437643B TW099120729A TW99120729A TWI437643B TW I437643 B TWI437643 B TW I437643B TW 099120729 A TW099120729 A TW 099120729A TW 99120729 A TW99120729 A TW 99120729A TW I437643 B TWI437643 B TW I437643B
Authority
TW
Taiwan
Prior art keywords
region
layer
transistor
semiconductor layer
semiconductor
Prior art date
Application number
TW099120729A
Other languages
English (en)
Other versions
TW201110241A (en
Inventor
Kazuto Yamamoto
Katsuhiko Morosawa
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009153016A external-priority patent/JP2011009583A/ja
Priority claimed from JP2009155216A external-priority patent/JP4973698B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW201110241A publication Critical patent/TW201110241A/zh
Application granted granted Critical
Publication of TWI437643B publication Critical patent/TWI437643B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體裝置之製造方法、及顯示裝置之製造方法
本發明係關於一種半導體裝置及其製造方法、及顯示裝置，尤其關於在基板上具備使用晶質或微晶質半導體層之電晶體的半導體裝置及其製造方法、及採用該半導體裝置的顯示裝置。
近年來，以行動電話或數位相機等之攜帶式機器為首，作為電視或個人電腦等之電子機器的顯示器或監視器，已可使用液晶顯示裝置或有機電致發光顯示器、電漿顯示器等之薄型顯示器。於是，於如此之薄型顯示器的顯示面板或驅動器中，一般可以使用將矽薄膜作為通道層使用的電晶體元件。
如習知之電晶體元件，係根據矽薄膜之固體構造，能夠大致區分為非晶質(amorphous)矽電晶體與結晶性矽電晶體二種。非晶質矽電晶體，能夠低成本且大面積均一地形成非晶質矽薄膜，另外，具有附近元件間性能之變異少的特長。然而，由於電子移動度低，例如顯示裝置中採用非晶質矽電晶體而與顯示區域之像素同時形成驅動器等電路之情形，具有無法實現作為驅動電路之充分性能的問題。另外，非晶質矽電晶體在經歷長期而使其驅動之情形下，也具有臨界值電壓(Vth)將偏移(shift)之缺點。
另一方面，因為結晶性矽電晶體係電子移動性高，隨時間經過之臨界值電壓Vth的偏移少，如上所述，即使同時形成顯示裝置之像素與驅動電路之情形，也具有能夠實現作為驅動電路之充分性能的特長。作為用於如此之結晶性矽電晶體的矽薄膜形成方法，例如習知為如下之手法：使用電漿化學氣相成長法(Plasma Enhanced chemical vapor deposition：PECVD)等，形成非晶質之矽薄膜後，藉由利用紅外線燈或雷射等所導致的熱退火而使非晶質矽熔解、冷卻來結晶化。
於此，於藉由雷射而結晶化非晶質矽之際，通常使用非晶質矽之吸收係數高的準分子雷射，基於量產化之觀點，具有輸出不安定且維修性差之問題。因此，有人提案使用輸出更安定、也具優越之維修性的半導體雷射。
然而，非晶質矽有對於藉由半導體雷射所發射的紅外光或可見光波長光之吸收係數低的問題。因此，作為有效率地進行非晶質矽膜之熱退火的手法，有人提案如下之方法：於形成非晶質矽薄膜後，在該薄膜上形成對於紅外光或可見光之光吸收係數高的光熱轉換層。藉此，藉由將雷射光照射於光熱轉換層而加熱光熱轉換層，能夠利用其熱而將下層之非晶質矽退火來有效率地結晶化。針對如此之結晶性矽薄膜的形成方法，例如已揭示於日本專利特開2007-005508號公報等。
於上述之各先前技術文獻中所示之結晶性矽薄膜的形成方法中，在形成電晶體元件之基板上，由於在一面形成光熱轉換層的薄膜，所以有在照射雷射光之際也會將沒必要加熱之處予以加熱的可能性。因此，若加熱成為結晶性矽電晶體通道層之區域以外的例如配線部分時，具有該配線上之膜將剝離，或是破裂將發生之問題。尤其在配線部分，由於加熱程度變大，所以矽絕緣膜等之層間膜的剝離將變得顯著，具有導致製造良率降低之問題。為了避免如此之問題，由於有以不加熱配線部分的方式來局部照射雷射光之必要，將有導致在雷射光照射製程中之產能(或作業效率)降低之問題。
因此，本發明係有鑑於上述之問題點，以提供一種半導體裝置、及其製造方法、及顯示裝置作為優點，即使為進行非晶質矽薄膜之雷射退火而形成結晶性矽薄膜之情形，也能夠抑制良率或產能之降低。
於本發明之半導體裝置之製造方法中，其係在除了形成有配線的第一區域以外的、形成有半導體層之第二區域上形成光熱轉換層；在該第一區域與該第二區域上照射光，藉由該光熱轉換層而加熱該半導體層。
於上述半導體裝置之製造方法中，也可以
藉由照射該光而進行加熱，來結晶化該半導體層之非晶質部。
於上述半導體裝置之製造方法中，也可以
在該第一區域與該第二區域上照射光後，去除該光熱轉換層。
於上述半導體裝置之製造方法中，也可以
去除該光熱轉換層後，在該被加熱的半導體層上，形成面較該光熱轉換層還廣的通道保護層。
於上述半導體裝置之製造方法中，也可以
藉由照射該光而進行加熱，來形成將已結晶化的該半導體層作為通道層的第1電晶體。
於上述半導體裝置之製造方法中，也可以
藉由圖案化含有導電材料之薄膜，來形成該第1電晶體之電極，同時也形成該第一區域之配線。
於上述半導體裝置之製造方法中，也可以
於形成該光熱轉換層前，在該第二區域之該半導體層上形成緩衝層。
於上述半導體裝置之製造方法中，於形成該緩衝層後，形成該光熱轉換層，在該第一區域與該第二區域上照射光，藉由該光熱轉換層而加熱該半導體層，去除該光熱轉換層，圖案化含有該緩衝層之通道保護層而形成。
於上述半導體裝置之製造方法中，也可以
該半導體層也形成於第三區域上，照射該光之製程也將該光照射於該第三區域上，形成將該第三區域之未結晶化的該半導體層作為通道層的第2電晶體。
一種顯示裝置之製造方法，其係具備：顯示元件、及具有用以驅動該顯示元件之像素驅動電路的複數個顯示像素；也可以
在除了形成有配線的第一區域以外的、形成有半導體層之第二區域上形成光熱轉換層；在該第一區域與該第二區域上照射光，藉由該光熱轉換層而加熱該半導體層；藉由照射該光而進行加熱，來形成將已結晶化的該半導體層作為通道層之該像素驅動電路的第1電晶體。
於上述顯示裝置之製造方法中，也可以
該第1電晶體係將發光驅動電流供應至該顯示元件的電晶體。
於上述顯示裝置之製造方法中，也可以
該半導體層也形成於第三區域上，照射該光之製程也將該光照射於該第三區域上，形成將該第三區域之未結晶化的該半導體層作為通道層之該像素驅動電路的第2電晶體。
於上述半導體裝置之製造方法中，也可以
該第1電晶體係將該發光驅動電流供應至該顯示元件 的電晶體；該第2電晶體係選擇該第1電晶體的電晶體。
於上述半導體裝置之製造方法中，也可以
該像素驅動電路係連接於選擇線與資料線；該配線係發揮作為該選擇線與該資料線之至少任一方的功能。
於上述半導體裝置之製造方法中，也可以
該半導體層係具有：已結晶化的半導體區域、及分別位於該已結晶化的半導體區域兩端之未結晶化的半導體區域。
於上述半導體裝置之製造方法中，也可以
在該半導體層上，形成面較該光熱轉換層還廣的通道保護層。
於上述半導體裝置之製造方法中，也可以
該半導體層係具有：已結晶化的半導體區域、及位於該已結晶化的半導體區域一端之未結晶化的半導體區域。
一種顯示裝置之製造方法，其係具備：排列有複數個顯示像素之像素陣列、用以將該顯示像素設定於選擇狀態之選擇驅動部、及將顯示資料供應至該顯示像素之資料驅動部；也可以
在除了成為該像素陣列之第一區域的半導體層上方以外的、成為該資料驅動部之第二區域的半導體層上方形成光熱轉換層；在該第一區域與該第二區域上照射光，藉由該光熱轉換層而加熱該資料驅動部之該半導體層。
於上述顯示裝置之製造方法中，也可以
該選擇驅動部係設置於該第二區域內，也加熱該選擇驅動部之該半導體層。
一種顯示裝置，其中複數個顯示像素係具有：顯示元件、及用以驅動該顯示元件之像素驅動電路；該像素驅動電路係具備具有半導體層及通道保護層之電晶體，該半導體層，係具有已結晶化的半導體區域、及分別位於該已結晶化的半導體區域兩端之未結晶化的半導體區域，該通道保護層，係配置於該半導體層，面較該已結晶化的區域還廣。
一種顯示裝置，其中複數個顯示像素係具有：顯示元件、及用以驅動該顯示元件之像素驅動電路；該像素驅動電路係具備具有半導體層及通道保護層之電晶體，該半導體層，係具有已結晶化的半導體區域、及位於該已結晶化的半導體區域一端之未結晶化的半導體區域，該通道保護層，係配置於該半導體層上，與該已結晶化區域之一部分及該未結晶化的半導體區域之一部分重疊。
於上述顯示裝置之製造方法中，也可以該電晶體之源極、汲極電極的一方係連接於該顯示元件之像素電極，該源極、汲極電極的一方係連接於該半導體層之中的該已結晶化的半導體區域側，該源極、汲極電極的另一方係連接於該半導體層之中的該未結晶化的半導體區域側。
[用以實施發明之形態]
以下，針對有關本發明之半導體裝置及其製造方法、及顯示裝置，顯示實施形態而詳加說明。
(半導體裝置)
第1圖係顯示有關本發明之半導體裝置之第1實施形態的概略剖面圖。於此，於第1圖中，為了說明之簡化，顯示各設置1處電晶體與配線層之構成。
有關本實施形態之半導體裝置係如第1圖所示，例如，在玻璃或塑膠等之絕緣性基板10之一面(圖式上面)側，在同層設置：有配線13x之配線層LN、具有含多晶質矽或微晶質矽之半導體層的電晶體(結晶性矽電晶體)Tr。
具體而言，如第1圖所示，電晶體Tr係例如具有：設置絕緣性基板10之一面側表面之閘極13；含有透過閘極絕緣膜11而設置在對應於閘極13之區域的結晶性矽的半導體層(通道層)15；設置在半導體層15上之通道保護層16；從通道保護層16之兩端部而向半導體層15上延伸所設置的不純物半導體層(不純物層)17；與整合於不純物半導體層17上所設置的源極及汲極(以下，總稱為「源極/汲極」)18。另外，如第1圖所示，配線層LN係例如具有上述電晶體Tr之閘極13與設置在同層之配線13x，被閘極被覆膜11所被覆。
又，於第1圖中，顯示設置在基板10的電晶體Tr之源極/汲極18露出的狀態，但於實際製品中，具備電晶體Tr之基板10的上面將藉由省略圖式之絕緣膜等而予以被覆保護。另外，也可以為具有在顯示於第1圖之構成上，透過層間絕緣膜或平坦化膜等而形成顯示元件或上層配線層等之構成。
具有如上述之構成的半導體裝置中，於本實施形態中，其特徵為電晶體Tr係具有含結晶性矽的半導體層15。於此，於本發明中，所謂「結晶性」係指如後述之半導體裝置之製造方法中之說明，定義為具有藉由利用熱退火而將成膜於基板10上之非晶質矽薄膜結晶化所得到的多晶質(polycrystal)或微晶質(microcrystal)之膜質者。針對更詳細之定義係敘述於後。
(製造方法)
接著，針對如上述之半導體裝置之製造方法，參照圖式而加以說明。
第2圖、第3圖係顯示有關本實施形態之半導體裝置之製造方法一例的概略製程剖面圖。
首先，如第2A圖所示，利用濺鍍法、蒸鍍法等而在絕緣性基板10上形成含有導電材料之薄膜後，藉由光微影而圖案化成所要求的平面形狀，來形成電晶體Tr之閘極13及配線13x。於此，作為基板10之材質，係例如使用無鹼玻璃。另外，作為閘極13及配線13x之閘極金屬，例如使用鋁(Al)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鋅(Zn)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鈀(Pd)、銀(Ag)、銦(In)、錫(Sn)、鉭(Ta)、鎢(W)、鉑(Pt)、金(Au)等之金屬單體、或含有此等任一者之化合物、或含有此等合金的金屬材料。
接著，將形成有閘極13及配線13x之基板10設置於CVD裝置之腔內，例如利用電漿CVD法而在基板10之全部區域形成閘極絕緣膜11。藉此，如第2A圖所示，基板10上之閘極13及配線13x被閘極絕緣膜11所被覆。於此，例如閘極絕緣膜11係使用氮化矽膜或氧化矽膜。
接著，如第2B圖所示，於上述CVD裝置之腔內，利用電漿CVD法，而在基板10全部區域連續形成非晶質矽薄膜15x及緩衝層21。具體而言，作為非晶質矽薄膜15x之成膜條件，係分別將矽烷氣體及氫氣之氣體流量設定為矽烷氣體/氫氣=1500/190(SCCM)、將功率密度設定為0.034W/cm2 、將腔內壓力設定為50Pa。於此，非晶質矽薄膜15x之厚度適宜約為5～100nm。此係非晶質矽薄膜15x之厚度為5nm以下之情形，尚未達到作為薄膜之功能，另外，厚度過厚之情形，在基板面，垂直方向之阻抗將增大，另外，膜應力也將增加，因而使破裂變得容易發生。
如後所述，緩衝層21係在使用金屬薄膜作為成膜於非晶質矽薄膜15x上之光熱轉換層22x之情形下，以介於非晶質矽薄膜15x與光熱轉換層22x之間的方式來形成。例如，作為緩衝層21係使用氧化矽膜或氮化矽膜，成膜約為10～50nm的厚度。
接著，從腔取出形成有非晶質矽薄膜15x及緩衝層21之基板10，如第2C圖所示，在基板10之全部區域形成光熱轉換層22x。於此，在使用類鑽碳膜(Daimond Like Carbon：DLC)作為光熱轉換層22x之情形下，於真空氣體環境中，利用將碳作為靶之濺鍍法而對設置於濺鍍裝置腔內的基板10來成膜。另外，在使用金屬薄膜作為光熱轉換層22x之情形下，例如使用將鉬(Mo)、鉻(Cr)、鋁(Al)、鈦(Ti)、鈮(Nb)等之金屬單體或此等之合金作為靶的濺鍍法來成膜。光熱轉換層22x之膜厚係設定於約50～400nm。
另外，在使用金屬薄膜作為光熱轉換層22x之情形下，因為擔憂非晶質矽與金屬進行化學性反應而形成矽化物，如上所述，於含有金屬薄膜之光熱轉換層22x與非晶質矽薄膜15x之間，形成具備絕緣膜之緩衝層21。
接著，如第2D圖所示，利用光微影技術而圖案化上述光熱轉換層22x，形成具有既定平面形狀之光熱轉換層22。具體而言，首先將省略圖式之光阻，以僅殘留於電晶體Tr之成為通道層的區域(亦即為含有上述閘極13之形成區域，藉由後述的雷射退火而使非晶質矽薄膜15x結晶化之區域)上的方式來進行圖案化，使用該光阻而蝕刻下層之光熱轉換層22x。在使用上述之類鑽碳膜(DLC)作為光熱轉換層22x之情形下，藉由利用氧電漿所進行的蝕刻法而蝕刻。另外，在使用上述之金屬薄膜作為光熱轉換層22x之情形下，使用適合於各自的薄膜材料之蝕刻劑而進行濕蝕刻，或是藉由乾蝕刻而蝕刻。
接著，如第2E圖所示，使用半導體雷射裝置(省略圖式)而將雷射光BM照射於基板10之全部區域，僅將光熱轉換層22下層的非晶質矽薄膜15x加以熱退火(雷射退火)。藉此，僅殘留有光熱轉換層22之區域正下方的非晶質矽薄膜15x結晶化，形成含有多晶質矽薄膜或微晶質矽薄膜之半導體層15。
具體而言，作為用於雷射退火之雷射光源，例如使用波長808nm之廣區域(broad area)型高輸出半導體雷射裝置。而且，於如此之半導體雷射裝置中，使約4W之光輸出的雷射光連續發射，通過微型透鏡陣列等之均一照明光學系而整形成所要求的光束形狀。進一步將此光束聚光成約2mW/μm2 之光強度，一面以例如約40mm/s之一定速度移動而使基板10移動，一面進行照射。亦即，藉由掃描具有既定照射範圍之雷射光BM，將雷射光BM照射於基板10整個區域而進行熱退火。
藉此，形成光熱轉換層22之膜材料被加熱至高溫，此熱藉由熱傳導透過下層之緩衝層21而傳導至非晶質矽薄膜15x。然後，如第3A圖所示，藉由使非晶質矽薄膜15x達到熔點而予以熱退火，來僅使光熱轉換層22正下方之非晶質矽薄膜15x結晶化，形成含有微晶質矽薄膜之半導體層15。如此方式，能夠按照雷射退火之設定條件，將電晶體Tr之成為通道層的區域的非晶質矽薄膜15x結晶化，來形成含有多晶質矽薄膜或微晶質矽薄膜之半導體層15。另一方面，由於未形成光熱轉換層22之區域的非晶質矽薄膜15x係吸收係數(吸光度)為低的，所以雷射光BM通過而不加熱，維持非晶質之狀態。
接著，如第3B圖所示，去除緩衝層21上之光熱轉換層22後，利用例如電漿CVD法而在基板10之全部區域形成成為通道保護層之絕緣層16x。於此，光熱轉換層22之去除方法能夠採用與上述的圖案化光熱轉換層22x之製程相同的方法(按照膜材料之乾蝕刻法或濕蝕刻法等)。另外，作為絕緣層16x，係相同於上述之閘極絕緣膜11或緩衝層21，例如使用氮化矽膜或氧化矽膜。
接著，如第3C圖所示，利用光微影技術而連續地圖案化上述絕緣層16x及緩衝層21，形成具有既定平面形狀之通道保護層16。具體而言，係將省略圖式之光阻，以僅殘留在成為電晶體Tr之通道層的區域，對應於上述閘極13之形成區域之區域上的方式來圖案化，使用該光阻而連續乾蝕刻下層之絕緣層16x及緩衝層21。藉此，形成絕緣層16x及緩衝層21之積層體的保護層16。
接著，如第3C圖所示，在基板10之全部區域形成用以形成電晶體Tr之源極、汲極的不純物半導體層(不純物層)17x。於此，到底使用何種材料作為不純物半導體層17x，係依製造的電晶體Tr為p型或n型而不同。p型電晶體之情形，藉由利用電漿CVD法而形成已將乙硼烷等之受體型不純物混入矽烷氣體中之矽層(p+ -Si層)，來形成不純物半導體層17x。另一方面，n型電晶體之情形，藉由利用電漿CVD法而形成已將三氫化砷或膦等之授體型不純物混入矽烷氣體中之矽層(n+ -Si層)，來形成不純物半導體層17x。另外，不純物半導體層17x之厚度係未摻雜之矽層(i-Si層)，依照與上述的非晶質矽薄膜15x之情形同樣的理由，設定為約5～100nm。
接著，如第3D圖所示，將不純物半導體層17x圖案化而形成具有從通道保護層16之兩端部而向半導體層15上延伸之平面形狀的不純物半導體層17，同時也去除成為電晶體Tr之通道層的區域之半導體層15以外的非晶質矽薄膜15x。具體而言，將省略圖式光阻，以僅殘留在對應於電晶體Tr之源極/汲極18之平面形狀的區域上的方式來圖案化，使用該光阻而連續乾蝕刻下層之不純物半導體層17x及非晶質矽薄膜15x。藉此，在電晶體Tr之形成區域形成不純物半導體層17，同時也去除電晶體Tr之形成區域外之非晶質矽薄膜15x而露出閘極絕緣膜11。
接著，如第3E圖所示，在基板10之全部區域形成用以形成電晶體Tr之源極/汲極18的汲極金屬層18x薄膜。汲極金屬層18x係以具有積層例如鉻(Cr)、鋁(Al)、鈦(Ti)、鈮(Nb)等之金屬單體，或是含有此等合金之電極層的電極構造的方式，利用例如濺鍍法而形成。
接著，以具有既定平面形狀的方式來圖案化汲極金屬層18x，如第1圖所示，在電晶體Tr之不純物半導體層17上形成源極/汲極18。具體而言，將省略圖式之光阻，以僅殘留在對應於電晶體Tr之源極/汲極18之平面形狀的區域上的方式來圖案化，使用該光阻而乾蝕刻下層之汲極金屬層18x。藉此，在電晶體Tr之形成區域，形成具有從通道保護層16之兩端部而向半導體層15上延伸的平面形狀之不純物半導體層17及源極/汲極18。
還有，於上述的半導體裝置之製造方法中，雖然針對利用個別製程而進行非晶質矽薄膜15x之去除、不純物半導體層17及源極/汲極18之圖案化的情況，但是本發明並不受其所限定，也可以採用如下之製造方法。
亦即，例如如第3C圖所示，在成為電晶體Tr之通道層之區域，圖案化形成通道保護層16之後，在基板10上依序成膜不純物半導體層17x及汲極金屬層18x。接著，以光阻僅殘留在對應於源極/汲極18之平面形狀的區域上的方式來圖案化，使用該光阻，首先，乾蝕刻汲極金屬層18x而形成源極/汲極18。接著，以經圖案化形成的源極/汲極18作為遮罩使用而連續式乾蝕刻下層之不純物半導體層17x及非晶質矽薄膜15x來形成整合成源極/汲極18的不純物半導體層17，同時也去除非晶質矽薄膜15x。若根據如此之製造方法，便能夠削減光微影及圖案化之製程數目而使製造效率提高。
接著，針對有關上述的本實施形態之半導體裝置及其製造方法之作用效果的優勢性，顯示比較例而詳加說明。
第4圖係顯示用以說明有關本實施形態之半導體裝置及其製造方法中之作用效果之習知技術(以下，稱為「比較例」)中之半導體裝置之製造方法一例的概略製程圖。於此，針對與上述的本實施形態同等的構成及製造製程，賦予同等的符號，同時也參照第2圖及第3圖而簡化或省略其說明。
比較例中之半導體裝置之製造方法係於上述的第1實施形態中，如第2A圖所示，在基板10上圖案化閘極13及配線13x後，如第4A圖所示，在基板10之全部區域，依序積層形成閘極絕緣膜11、非晶質矽薄膜15x及光熱轉換層22x。其後，如第4B圖所示，藉由掃描從省略圖式之半導體雷射裝置所發射的具有既定照射區域之雷射光BM，而將雷射光BM照射於基板10之全部區域來進行熱退火。
於如此之製造方法中，由於在基板10之全部區域形成光熱轉換層22x之狀態下照射雷射光，所以於除了原本就必須熱退火之電晶體Tr(通道層)之形成區域以外的區域中，也發生因光熱轉換層22x所導致的加熱。此情形下，因為例如構成配線13x、閘極絕緣膜11之氮化矽膜或氧化矽膜中之熱吸收係數及熱膨脹係數之差異，而有在配線13x上之閘極絕緣膜11產生剝離或破裂等之問題。作為避免如此現象之方法，也考量以僅在熱退火為必要之區域(電晶體Tr之形成區域)照射雷射光，在不必熱退火之區域(例如配線層LN等之形成區域)不照射雷射光的方式來進行掃描，但在此情形下，有導致雷射光照射製程中之產能(作業效率)降低的問題。
對此，於有關本實施形態之半導體裝置及其製造方法中，結晶化非晶質矽薄膜15x之際，有僅在成為電晶體Tr之通道層的區域上形成光熱轉換層22後，照射雷射光BM而實施熱退火之手法。據此，能夠有效率地僅加熱電晶體Tr(通道層)之形成區域中之非晶質矽薄膜15x而使其結晶化，同時也能夠抑制該電晶體Tr之形成區域以外之例如因配線13x之形成區域中之熱退火所導致的加熱，並抑制閘極絕緣膜11等之剝離或破裂之發生而抑制製造良率之降低。另外，在此情形下，與上述的比較例同樣，因為掃描雷射光BM而照射基板10之全部區域即可，所以不會導致雷射光BM之照射製程中之產能(作業效率)降低。
於此，針對有關本實施形態之半導體裝置所適用的電晶體Tr之元件特性加以說明。
上述的半導體裝置及其製造方法中，作為具有含藉由雷射退火所形成的結晶性矽之半導體層的電晶體Tr，係針對具有以多晶質(polycrystal)或微晶質(microcrystal)之矽薄膜作為半導體層的電晶體而加以說明。
尤其是，具有以微晶質之矽薄膜作為半導體層的電晶體(微晶質矽電晶體)係具有如下優異的特徵：雖然較多晶質矽電晶體之電子移動性稍低，但較非晶質矽電晶體還高，並且臨界值電壓Vth之變動也與多晶質矽電晶體同等程度地少，再者，近接元件間性能之變異也與非晶質矽電晶體同等程度地少。
如此之微晶質矽一般定義為如下的狀態：結晶之粒徑為數十nm～數μm等級之範圍，並且，結晶化之矽薄膜中含有約30%之非晶質矽。於此，根據上述的半導體裝置之製造方法所示之雷射退火的設定條件，針對藉由將雷射光照射於非晶質矽薄膜而熱退火所形成的試料(結晶性矽薄膜)，顯示拉曼分光光譜之實測資料，針對其結晶化度具體進行解析。
第5圖係顯示用於電晶體之矽薄膜結晶化度一例之拉曼(Raman)分光光譜圖。
如第5圖所示，利用對上述試料之拉曼分光所得到的實測光譜SPz係與合計下列波峰強度之計算值的曲線SPx約略一致：結晶化(多晶質)矽中之典型光譜SPc的波峰強度(約520cm-1 附近)、微晶質矽中之典型光譜SPm之波峰強度(約500cm-1 附近)、及非晶質矽中之典型光譜SPa之波峰強度(約470cm-1 附近)。亦即，微晶質矽薄膜係處於非晶質、微晶質及晶質之矽混合在一起的狀態，如第5圖所示，此實測光譜SPz能夠分解成結晶化矽、微晶質矽與非晶質矽之3個波峰。藉此，如下式(1)所示，能夠表示矽之結晶化度：
結晶化度=(Ic-Si+Iμc-Si)/(Ic-Si+Iμc-Si+Ia-Si)…(1)
於式(1)中，Ic-Si係拉曼分光光譜中之結晶化(多晶質)矽之波峰強度，Iμc-Si係微晶質矽之波峰強度，Ia-Si係非晶質矽之波峰強度。基於此式(1)，若算出具有第5圖所示之實測光譜SPz之上述試料的結晶化度時，成為72.2%，因為非晶質矽之含量約為30%左右，所以能夠判定形成有微晶質矽。
接著，針對有關本發明之半導體裝置及其製造方法以及顯示裝置之第2實施形態加以說明。
於上述的第1實施形態中，在單一之基板10上，針對同時形成具有含結晶性(多晶質或微晶質)矽之半導體層的電晶體Tr與配線層LN之情形加以說明。於第2實施形態中，在單一之基板10上，針對同時形成結晶性矽電晶體、非晶質矽電晶體與配線層之情形加以說明。
(顯示裝置)
首先，針對能夠採用有關本實施形態之半導體裝置及其製造方法的顯示裝置及顯示像素加以說明。還有，於以下所示之實施形態中，作為顯示面板，係針對在具有二維排列具有有機電致發光元件(有機EL元件)之複數個顯示像素的構成，藉由利用對應於顯示資料(映像資料)之亮度階調而使各顯示像素進行發光動作來顯示影像資訊之有機EL顯示面板中，採用本發明之半導體裝置之情形加以說明，但也可以為適用於藉由其他之顯示方法而顯示影像資訊之顯示面板者。
第6圖係顯示採用有關本發明之半導體裝置一例的概略構成圖；第7圖係顯示採用有關本發明之半導體裝置之顯示像素之電路構成例的等價電路圖。
如第6圖所示，能夠採用有關本實施形態之半導體裝置的顯示裝置至少具備：顯示面板110，係二維排列複數個顯示像素PIX；閘極驅動器120，係用以將各顯示像素PIX設定為選擇狀態；及資料驅動器130，係用以將對應於顯示資料之階調信號供應至各顯示像素PIX。
(顯示像素)
如第7圖所示，各顯示像素PIX係具備像素驅動電路DC與有機EL元件OEL，藉由利用像素驅動電路DC而將對應於顯示資料之電流值的發光驅動電流供應至有機EL元件OEL，來以對應於該顯示資料之既定亮度階調而進行發光動作。
例如如第7圖所示，像素驅動電路DC係具備電晶體Tr11、電晶體Tr12與電容器Cs。電晶體Tr11係分別將閘極端子連接於選擇線Ls，將汲極端子連接於資料線Ld，將源極端子連接於接點N11。電晶體Tr12係分別將閘極端子連接於接點N11，將汲極端子連接於施加有既定的高電位電壓Vdd之電源電壓線La，將源極端子連接於接點N12。電容器Cs係連接於電晶體Tr12之閘極端子及源極端子間(接點N11及接點N12)間。選擇線Ls及資料線Ld之至少任一方係成為配線13x。
於此，電晶體Tr11、Tr12皆採用n通道型之電晶體(場效型電晶體)。若電晶體Tr11、Tr12為p通道型，則源極端子及汲極端子相互顛倒。另外，電容器Cs，係在電晶體Tr12之閘極-源極間所形成的寄生電容，或是在該閘極-源極間附加設置的輔助電容，或是包含此等寄生電容與輔助電容之電容成分。
另外，有機EL元件OEL係陽極端子(陽極電極)連接於上述像素驅動電路DC之接點N12，陰極端子(陰極電極)施加有既定之低電位電壓Vss(例如，接地電壓Vgnd)。
然後，選擇線Ls係連接於上述的閘極驅動器120，以既定之時序(timing)，施加選擇位準或非選擇位準之選擇電壓Vsel，另外，資料線Ld係連接於上述的資料驅動器130，藉由上述選擇電壓Vsel而對已設定為選擇狀態之顯示像素PIX，施加對應於顯示資料之階調信號(階調電壓)Vdata。
接著，針對具有如此電路構成之顯示像素PIX的驅動控制動作，簡單加以說明。
首先，於選擇期間內，藉由從閘極驅動器120對選擇線Ls施加選擇位準(高位準)之選擇電壓Vsel，電晶體Tr11將進行On動作而被設定為選擇狀態。同步於此時序，藉由從資料驅動器130而將對應於顯示資料之電壓值的階調電壓Vdata施加於資料線Ld，透過電晶體Tr11而將對應於階調電壓Vdata之電位施加於接點N11(電晶體Tr12之閘極端子)。
藉此，電晶體Tr12在對應於階調電壓Vdata之導通狀態下將進行On動作，既定電流值之發光驅動電流將流入汲極/源極間。因而，有機EL元件OEL係以對應於階調電壓Vdata(亦即顯示資料)之亮度階調而進行發光動作。此時，於電晶體Tr12之閘極/源極間所連接的電容器Cs中，根據已施加至接點N11的階調電壓Vdata累積電荷(充電)。
接著，於非選擇期間內，藉由對選擇線Ls施加非選擇位準(低位準)之選擇電壓Vsel，電晶體Tr11將進行Off動作而被設定為非選擇狀態。藉此，可保持已累積在上述電容器Cs的電荷(亦即，閘極/源極間之電位差)，將相當於階調電壓Vdata之電壓施加於電晶體Tr12之閘極端子。因而，與上述之發光動作狀態同等的電流值之發光驅動電流將流入電晶體Tr12之汲極/源極間，持續有機EL元件OEL之發光動作狀態。然後，針對2維排列於顯示面板110之全部顯示像素PIX，藉由例如按各行依序實行如此之驅動控制動作而顯示所希望的影像資訊。
如此方式，於具備如第7圖所示之像素驅動電路DC的顯示像素PIX中，電晶體Tr11係發揮作為選擇電晶體之功能，又，電晶體Tr12係發揮作為驅動電晶體之功能。於此，期望選擇電晶體具優越之切換特性，另外，期望驅動電晶體之元件特性的變動小、電子移動性高。
因而，於同一基板上所形成的選擇電晶體及驅動電晶體中，在採用結晶性矽半導體層作為通道層之情形，因為驅動電晶體之臨界值電壓的變動(Vth偏移)受到抑制，所以可抑制元件特性之劣化，並且因為電子移動性將提高，有可利用低的閘極電壓而將所要求的電流值之發光驅動電流流入有機EL元件OEL而得到既定發光亮度等之優點。另一方面，此時相同於驅動電晶體，結晶化選擇電晶體之通道層，相較於採用非晶質矽半導體層之情形，則由於汲極/源極間之漏電流將變大，所以有切換特性將劣化之缺點。
因此，於本實施形態中，在具備如第7圖所示之像素驅動電路DC的顯示像素PIX中，具有如下的基板構造：在同一基板上所形成的選擇電晶體及驅動電晶體之中，僅在驅動電晶體之通道層採用已結晶化的矽半導體層，在選擇電晶體之通道層採用非晶質矽半導體層。以下，針對有關本實施形態之顯示像素所採用的基板構造，顯示圖式而加以說明。
第8圖係示意顯示本實施形態所採用的顯示像素的基板構造的剖面構造圖。於此，於第8圖中，為了說明之簡化，個別顯示成為選擇電晶體及驅動電晶體之電晶體與配線層，針對相互之連接關係省略圖式。另外，針對與上述的第1實施形態同等的構造，賦予同等的符號而加以說明。
如第8圖所示，有關本實施形態之半導體裝置係在單一絕緣性基板10之一面(圖式上面)側，同層地設置有：電晶體(結晶性矽電晶體；第1電晶體)Tr-m，係具有含多晶質矽或微晶質矽之半導體層的電晶體；電晶體(非晶質矽電晶體；第2電晶體)Tr-a，係具有非晶質矽半導體層之電晶體；及配線層LN，係含有配線13x。於此，電晶體Tr-m係相當於發揮作為顯示於第7圖之驅動電晶體之功能的電晶體Tr12；另外，電晶體Tr-a係相當於發揮作為選擇顯示於第7圖之選擇電晶體Tr12的選擇電晶體之功能的電晶體Tr11。
具體而言，如第8圖所示，相同於上述的第1實施形態(參照第1圖)，電晶體Tr-m係具有：閘極13m，係設置在絕緣性基板10之一面側的表面；半導體層15m，係含有透過閘極絕緣膜11而設置在對應於閘極13m之區域之結晶性矽；通道保護層16m，係設置在半導體層15m上；不純物半導體層17m，係設置成從通道保護層16m之兩端部而在半導體層15m上延伸；及源極/汲極18m，係設置成整合於不純物半導體層17m上。
另外，電晶體Tr-a係具有：閘極13a，係設置在基板10之一面側；半導體層15a，係含有透過閘極絕緣膜11而設置在對應於閘極13a之區域之非晶質矽；通道保護層16a，係設置在半導體層15a上；不純物半導體層17a，係設置成從通道保護層16a之兩端部而在半導體層15a上延伸；及源極/汲極18a。
於此，如第8圖所示，電晶體Tr-m之閘極13m、電晶體Tr-a之閘極13a、與構成配線層LN之配線13x，係設置在同層而被共通的閘極絕緣膜11所被覆。另外，電晶體Tr-m之半導體層15m、通道保護層16m、不純物半導體層17m、與源極/汲極18m，係設置成分別與電晶體Tr-a之半導體層15a、通道保護層16a、不純物半導體層17a、與源極/汲極18a同層。亦即，電晶體Tr-m與電晶體Tr-a係僅成為半導體層15m、15a之矽薄膜的膜質不同，其他之元件構造係以成為相同的方式形成。
還有，於第8圖中，也與第1圖相同，顯示設置在基板10上之電晶體Tr-m、Tr-a之源極/汲極18m、18a露出的狀態，但於實際製品中，藉由省略圖式之絕緣膜等而予以被覆保護。
(製造方法)
接著，針對有關本實施形態之半導體裝置之製造方法，參照圖式而加以說明。
第9圖～第11圖係顯示有關本實施形態之半導體裝置之製造方法一例的概略製程剖面圖。於此，針對與上述的第1實施形態(參照第2圖、第3圖)同樣的製程，簡化其說明。
首先，如第9A圖所示，將成膜於絕緣性基板10上之金屬材料的薄膜予以圖案化，形成電晶體Tr-m之閘極13m、電晶體Tr-a之閘極13a及配線13x。配線13x係發揮作為選擇線Ls及資料線Ld之至少任一方之功能。之後，在基板10之全部區域形成閘極絕緣膜11之薄膜，被覆閘極13m、13a及配線13x。之後，如第9B圖所示，在基板10之全部區域，利用電漿CVD法而連續形成非晶質矽薄膜15x及緩衝層21之薄膜，進一步於其上層，利用濺鍍法等而形成光熱轉換層22x。
接著，如第9C圖所示，利用光微影技術而圖案化光熱轉換層22x，僅在成為電晶體Tr-m之通道層的區域(亦即，上述閘極13m之形成區域，欲藉由雷射退火而使非晶質矽薄膜15x結晶化之區域)上，殘留光熱轉換層22。
接著，如第10A圖所示，藉由掃描雷射光BM而照射於基板10之全部區域，僅將光熱轉換層22正下方之非晶質矽薄膜15x加以熱退火而結晶化，如第10B圖所示，在電晶體Tr-m之形成區域，形成含有多晶質矽薄膜或微晶質矽薄膜之半導體層15m。此時，電晶體Tr-m之形成區域以外的電晶體Tr-a或配線層LN之形成區域的非晶質矽薄膜15x未被結晶化，維持非晶質之狀態。
接著，如第10C圖所示，利用蝕刻法等而去除緩衝層21上之光熱轉換層22後，利用電漿CVD法而在基板10之全部區域形成成為通道保護層之絕緣層16x。之後，如第11A圖所示，利用光微影技術而連續地將絕緣層16x及緩衝層21圖案化，成為電晶體Tr之通道層的區域，在對應於上述閘極13m、13a之形成區域的區域上形成具備絕緣層16x及緩衝層21之積層體的通道保護層16m、16a。之後，利用電漿CVD法而在基板10之全部區域形成用以形成電晶體Tr-m、Tr-a之源極、汲極的不純物半導體層17x。
接著，如第11B圖所示，圖案化不純物半導體層17x，形成從各自的通道保護層16m、16a之兩端部而在半導體層15m、15a上延伸的不純物半導體層17m、17a，同時也去除成為電晶體Tr-m、Tr-a之通道層的區域之半導體層15m、15a以外的非晶質矽薄膜15x。
接著，如第11C圖所示，利用濺鍍法等而在基板10之全部區域形成用以形成電晶體Tr的源極/汲極18m、18a之汲極金屬層18x。之後，將汲極金屬層18x圖案化，如第8圖所示，在電晶體Tr-m、Tr-a之不純物半導體層17m、17a上，形成各自的源極/汲極18m、18a。
如此方式，於有關本實施形態之半導體裝置及其製造方法中，在單一之基板10上，具有含多晶質矽或微晶質矽之半導體層15m之電晶體Tr-m、與具有非晶質矽半導體層15a之電晶體Tr-a係以混合在一起的方式來設置。於是，有如下的手法：於結晶化非晶質矽薄膜15x之際，僅在成為電晶體Tr-m之通道層的區域上形成光熱轉換層22後，照射雷射光BM而實施熱退火。
若根據此手法，於對單一基板10之1次雷射退火製程中，能夠同時形成含有構成電晶體Tr-m之結晶性矽的半導體層15m、與含有構成電晶體Tr-a之非晶質矽的半導體層15a,同時也能夠抑制電晶體Tr-a或配線13x的形成區域中之閘極絕緣膜11等之剝離或破裂的發生。
此時,能夠有效率地僅加熱電晶體Tr-m之形成區域中之非晶質矽薄膜15x而使其結晶化，同時也能夠抑制該電晶體Tr-m之形成區域以外的電晶體Tr-a或配線13x之形成區域中之因熱退火所導致的加熱。因而，能夠一面抑制製造良率及產能之降低，一面在同一基板上良好地形成具有結晶性矽半導體之驅動電晶體、與具有非晶質矽半導體之選擇電晶體。
然後，若根據具有如此基板構造之顯示面板，因為驅動電晶體(電晶體Tr12)之通道層係利用結晶性矽薄膜所形成，所以相較於利用非晶質矽薄膜形成通道層之情形，能夠減少臨界值電壓Vth偏移，抑制元件劣化。另外，因為能夠使驅動電晶體(電晶體Tr12)之電子移動性提高，能夠利用低電壓之閘極電壓(階調電壓Vdata)而實現因既定之亮度階調所導致的發光動作。另一方面，相較於利用結晶性矽薄膜而形成通道層之情形，因為選擇電晶體(電晶體Tr11)之通道層係利用非晶質矽薄膜所形成，所以能夠大幅抑制漏電流之影響。
還有，於本實施形態中，作為構成顯示像素PIX之像素驅動電路DC係顯示具有2個電晶體(電晶體Tr11、Tr12)之電路構成，但是本發明並不受此實施形態所限定。本發明，只要每一個像素驅動電路DC至少具備一個擔負選擇電晶體功能之電晶體、與一個擔負驅動電晶體功能之電晶體的話，則也可以為具有例如3個以上之電晶體者。
另外，於第7圖中，顯示作為設置在顯示像素PIX之像素驅動電路DC，係藉由對應於顯示資料而調整(指定)寫入各顯示像素PIX(具體而言，像素驅動電路DC之電晶體Tr12的閘極端子；接點N11)之階調電壓Vdata的電壓值，控制流入有機EL元件OEL之發光驅動電流的電流值，以所期望的亮度階調而使其進行發光動作之電壓指定型階調控制方式的電路構造，但是本發明並不受此所限定。亦即,本發明也可以是具有藉由對應於顯示資料而調整(指定)寫入各顯示像素PIX之電流的電流值，控制流入有機EL元件OEL之發光驅動電流的電流值，以所期望的亮度階調而使其進行發光動作之電流指定型階調控制方式的電路構造者。
接著，針對有關本發明之半導體裝置及其製造方法以及顯示裝置之第3實施形態加以說明。
於上述的第2實施形態中，針對在單一基板10上，將設置結晶性矽電晶體與非晶質矽電晶體之基板構造適用於顯示裝置(顯示面板)的各顯示像素之情形加以說明。於第3實施形態中，將顯示於第2實施形態之基板構造適用於顯示面板驅動所用之驅動器之情形加以說明。
第12圖係顯示有關本發明之半導體裝置所採用的顯示裝置其他例的概略構造圖。於此，針對與上述的第2實施形態同等的構造，賦予同等的符號而簡化或省略其說明。
如第12圖所示，可能採用有關本實施形態之半導體裝置的顯示裝置係於單一基板10上至少具備：像素陣列(顯示區域)111，係二維排列有複數個顯示像素PIX；閘極驅動部121，係用以將各顯示像素PIX設定成選擇狀態；資料驅動部131，係用以將已對應於顯示資料的階調信號供應至各顯示像素PIX。
於此，於本實施形態中，作為形成在同一基板10上的設置在至少閘極驅動部121及資料驅動部131的驅動電路之電晶體，相同於顯示於第2實施形態(參照第8圖)之電晶體Tr-m，採用具有結晶性(多晶質或微晶質)之矽半導體層的電晶體。
針對具有如此基板構造之半導體裝置(顯示裝置)之製造方法，參照顯示於上述的第2實施形態之圖式而加以說明。
首先，如第9A～C圖所示，為單一基板10之一面側，在閘極驅動部121及資料驅動部131之形成區域形成電晶體Tr-m之閘極13m、電晶體Tr-a之閘極13a及配線13x。之後，在基板10之全部區域形成閘極絕緣膜11而被覆閘極13m、13a及配線13x，進一步於其上，依序積層形成非晶質矽薄膜15x、緩衝層21及光熱轉換層22x。
接著，圖案化光熱轉換層22x而僅在設置在閘極驅動部121及資料驅動部131之驅動電路的成為電晶體通道層之區域，殘留光熱轉換層22。然後，於此狀態下，如第10A圖所示，藉由掃描雷射光BM而照射於基板10之全部區域,如第10B圖所示，僅將光熱轉換層22正下方之非晶質矽薄膜15x熱退火而結晶化，形成含有多晶質矽薄膜或微晶質矽薄膜之半導體層15m。此時，未形成光熱轉換層22之區域的非晶質矽薄膜15x係未被結晶化而維持非晶質之狀態。
藉此，在閘極驅動部121及資料驅動部131之驅動電路中，形成具有結晶性之矽半導體層之電晶體，同時也在其以外之區域中，同時形成具有非晶質矽半導體層之電晶體。
若根據有關本實施形態之半導體裝置及其製造方法以及顯示裝置，便能藉由在將非晶質矽薄膜加以熱退火而結晶化之際，僅在成為結晶性矽電晶體之通道層之區域上形成光熱轉換層之狀態下進行雷射退火，而僅結晶化該區域之非晶矽薄膜，所以能在單一之基板10上，同時形成結晶性矽電晶體與非晶質矽電晶體。
此時，因為在結晶性矽電晶體之形成區域以外的非晶質矽電晶體或配線層之形成區域中未形成光熱轉換層，所以能夠抑制因熱退火所導致的加熱，故能夠抑制在閘極或配線上所形成的絕緣膜等之剝離或破裂的發生。因而，在單一之基板10上設置用以驅動像素陣列111之閘極驅動部121及資料驅動部131之顯示裝置中，能夠一面抑制製造良率及產能之降低，一面良好形成結晶性矽電晶體與非晶質矽電晶體。
於此，如第12圖所示，針對在單一之基板10上形成排列在像素陣列111之顯示像素PIX(像素驅動電路)，同時也形成用以驅動該顯示像素PIX之閘極驅動部121或資料驅動部131等之顯示裝置進一步詳加說明。
在顯示於第12圖之顯示裝置中，針對顯示像素PIX具備如顯示於上述的第2實施形態(參照第7圖)之像素驅動電路DC之情形進行探討。於第2實施形態中，說明作為像素驅動電路DC之電晶體Tr11、Tr12，按照其功能而採用非晶質矽電晶體或結晶性矽電晶體在像素驅動之特性上是較佳的。
然而，依照顯示面板，作為像素驅動電路DC之電晶體，即使是在僅採用非晶質矽電晶體之情形，也有符合像素驅動所必要的條件之情形。成為在顯示於第12圖之顯示裝置中，成為在單一基板10上，一倂形成像素陣列111、閘極驅動部121與資料驅動部131，藉由非晶質矽電晶體而形成基板10上之全部電晶體之情形，由於電子移動性低，所以對於使閘極驅動部121或資料驅動部131動作，驅動能力將變得不足。
作為避免如此問題之手法，能藉由僅在各驅動部之形成區域形成光熱轉換層的圖案後，能實施雷射退火，來結晶化驅動部之電晶體通道層而使電子移動性提高，但由於也將驅動部內之不要加熱之區域(例如，配線等之形成區域)加熱，而有配線上之絕緣膜等將剝離，或是發生破裂等之可能性。
對此，於有關本實施形態之半導體裝置及其製造方法以及顯示裝置中，將雷射光照射於基板10而使非晶質矽薄膜結晶化時所用之光熱轉換層，以使其僅殘留於至少設置在閘極驅動部121及資料驅動部131的驅動電路電晶體通道層之形成區域上的方式來形成圖案。於是，之後，藉由照射雷射光而使非晶質矽薄膜結晶化來形成結晶性矽電晶體。
藉此，能夠在單一基板上同時形成結晶性矽電晶體與非晶質矽電晶體，同時也能夠抑制在結晶性矽電晶體之形成區域以外之配線層等形成領域中之加熱，而抑制該配線層上之膜剝離或破裂的發生，故能夠抑制製造良率及產能之降低。
還有，於本實施形態中，針對於顯示像素PIX之像素驅動電路中採用非晶質矽電晶體之情形，於顯示裝置之閘極驅動部121及資料驅動部131之驅動電路中，採用本發明的技術思想之情形加以說明，但本發明並不受此所限定。亦即，除了閘極驅動部121及資料驅動部131之驅動電路以外，當然亦可如上述的第2實施形態所示般，就顯示像素PIX(排列在顯示面板(像素陣列))之像素驅動電路的驅動電晶體也採用結晶性矽電晶體，採用本發明之技術思想者。
另外，於上述的各實施形態中，針對作為電晶體而具有蝕刻停止物型之元件構造之情形加以說明，但是本發明並不受此所限定，也可以為具有通道蝕刻型之元件構造者，能夠得到與上述同等之作用效果。再者，於上述的各實施形態中，針對作為電晶體而具有倒交錯型元件構造之情形加以說明，但是本發明並不受此所限定，也可以為具有正交錯型之元件構造者。
以下，針對用以實施本發明之其他形態而使用圖式來說明。但是，於以下所述之實施形態中，為了實施本發明，賦予技術上較佳的各種限定，但並不將本發明之範圍限定於以下之實施形態及圖式例。
第13圖係顯示發光裝置之EL面板1中之複數個像素P之配置構成的平面圖；第14圖係顯示EL面板1之概略構成的平面圖。
如第13圖、第14圖所示，於EL面板1中，利用既定圖案而矩陣狀配置分別發射R(紅)、G(綠)、B(藍)之光的複數個像素P。
於此EL面板1中，複數條掃描線2係以沿著行方向而成為相互約略平行的方式來排列，從平面上看去，複數條信號線3係以與掃描線2成約略垂直的方式來沿著列方向而成為約略平行予以排列。另外，於相鄰的掃描線2之間，電壓供應線4係沿著掃描線2所設置。於是，由此等各掃描線2、相鄰接的二條信號線3、與各電壓供應線4所包圍的範圍係相當於像素P。
另外，於EL面板1中，以在掃描線2、信號線3、電壓供應線4之上方進行覆蓋的方式來設置格子狀間隔之擋堤19。每個像素P形成由此擋堤19所包圍而成之約略長方形的複數個開口部19a，此開口部19a內設置有既定之載體輸送層(後述的電洞注入層8b、發光層8c)，成為像素P之發光區域。所謂載體輸送層係藉由施加電壓而輸送電洞或電子之層。
第15圖係顯示相當於利用主動矩陣驅動方式而動作的EL面板1之1像素的電路之電路圖。
如第15圖所示，於EL面板1中設置有掃描線2、與掃描線2交叉的信號線3、及沿著掃描線2之電壓供應線4，針對此EL面板1之1像素P設置有：為電晶體之切換電晶體5、為電晶體之驅動電晶體6、電容器7、與有機EL元件等之發光元件8。
於各像素P中，切換電晶體5之閘極連接於掃描線2；切換電晶體5之汲極與源極之中的一方連接於信號線3；切換電晶體5之汲極與源極之中的另一方連接於電容器7之一方電極及驅動電晶體6之閘極。驅動電晶體6之源極與汲極之中的一方連接於電壓供應線4，驅動電晶體6之源極與汲極之中的另一方連接於電容器7之另一方電極及發光元件8之陽極。還有，全部像素P之發光元件8的陰極係保持為一定電壓Vss(例如，已予以接地)。
另外，此EL面板1之周圍，各掃描線2連接於掃描驅動器；各電壓供應線4連接於輸出一定電壓源或適當電壓信號之驅動器；各信號線3連接於資料驅動器；藉由此等驅動器而以主動矩陣驅動方式來驅動EL面板1。於電壓供應線4中，藉由一定電壓源或驅動器而供應既定之電力。
接著，針對EL面板1與其像素P之電路構造，使用第16圖～第18圖加以說明。於此，第16圖係顯示相當於EL面板1之1像素P的平面圖；第17圖係沿著第16圖之XVII-XVII線之面的箭視剖面圖；第18圖係沿著第16圖之XVIII-XVIII線之面的箭視剖面圖。還有，於第16圖中，主要顯示電極及配線。
如第16圖所示，切換電晶體5及驅動電晶體6係以沿著信號線3的方式來排列；於切換電晶體5之附近，配置電容器7；於驅動電晶體6之附近，配置發光元件8。另外，於掃描線2與電壓供應線4之間，配置切換電晶體5、驅動電晶體6、電容器7及發光元件8。
如第16圖～第18圖所示，在基板10上之一面形成成為閘極絕緣膜之閘極絕緣膜11，在此閘極絕緣膜11之上，形成第二絕緣膜12。信號線3係形成於閘極絕緣膜11與基板10之間；掃描線2及電壓供應線4係形成於閘極絕緣膜11與第二絕緣膜12之間。
另外，如第16圖、第18圖所示，切換電晶體5係倒交錯構造之電晶體。此切換電晶體5係具有：閘極5a、半導體層5b、通道保護層5d、不純物半導體層5f、5g、汲極5h、源極5i等者。
閘極5a係形成於基板10與閘極絕緣膜11之間。此閘極5a係含有：例如Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜或AlTiNd合金膜。另外，在閘極5a之上形成絕緣性之閘極絕緣膜11，藉由此閘極絕緣膜11而被覆閘極5a。
閘極絕緣膜11係例如具有光穿透性，含有矽氮化物或矽氧化物，在此閘極絕緣膜11上且對應於閘極5a之位置形成本質半導體層5b，半導體層5b夾住閘極絕緣膜11而與閘極5a相對。
例如，半導體層5b係一種單層膜，其係具有含微晶質矽之微晶質矽區域51與含有非晶質矽之非晶質矽區域52，在此半導體層5b中形成通道。還有，微晶質矽區域51係位於半導體層5b中之閘極5a之上方，此微晶質矽區域51之兩側分別成為非晶質矽區域52。
另外，在半導體層5b之中央部上，形成絕緣性之通道保護層5d。通道保護層5d係覆蓋半導體層5b中之微晶質矽區域51，此通道保護層5d之兩端側係覆蓋微晶質矽區域51側之非晶質矽區域52的一部分。此通道保護層5d係含有例如矽氮化物或矽氧化物。
另外，在半導體層5b之一端部側的非晶質矽區域52之上，使不純物半導體層5f以重疊於一部分通道保護層5d的方式形成；在半導體層5b之另一端部側之非晶質矽區域52之上，使不純物半導體層5g以重疊於一部分通道保護層5d的方式形成。於是，不純物半導體層5f、5g係分別在半導體層5b之兩端側相互分開而形成，不純物半導體層5f、5g係在半導體層5b上且夾住通道保護層5d而形成為相對向之配置。還有，不純物半導體層5f、5g係n型半導體，但是並不受此所限定，也可以為p型半導體。
於不純物半導體層5f之上，形成有汲極5h。在不純物半導體層5g之上，形成有源極5i。汲極5h、源極5i係含有：例如Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜或AlTiNd合金膜。
在通道保護層5d、汲極5h及源極5i之上，形成成為保護膜之絕緣性的第二絕緣膜12，通道保護層5d、汲極5h及源極5i係由第二絕緣膜12所被覆。於是，切換電晶體5係以由第二絕緣膜12所覆蓋的方式來形成。第二絕緣膜12係含有例如氮化矽或氧化矽。
如此方式，於EL面板1中作為驅動元件所用之切換電晶體5，係如第18圖所示，微晶質矽區域51之兩端側具有成為非晶質矽區域52之半導體層5b。還有，非晶質矽區域52係不純物半導體層5f、5g夾住通道保護層5d而位於相對向的方向之微晶質矽區域51的兩側。
另外，切換電晶體5之通道保護層5d係覆蓋半導體層5b中之微晶質矽區域51，並且利用此通道保護層5d之兩端側覆蓋微晶質矽區域51側之非晶質矽區域52之一部分。另外，半導體層5b中之非晶質矽區域52係被不純物半導體層5f、5g所覆蓋。
亦即，半導體層5b中之微晶質矽區域51係位於通道保護層5d之下面側；半導體層5b中之非晶質矽區域52係位於微晶質矽區域51之兩側且不純物半導體層5f、5g之下面側；微晶質矽區域51之兩端與非晶質矽區域52之邊界係位於通道保護層5d之下面側。
於是，位於閘極5a之上方的通道保護層5d的長度且沿著一對不純物半導體層5f、5g所對向的長度，係以成為較半導體層5b中之微晶質矽區域51部分的長度還長，閘極5a之的長度以下的方式來形成。
於是，成為通道區域之半導體層5b係具有微晶質矽區域51與非晶質矽區域52，成為源極/汲極區域之不純物半導體層5f、5g，係與半導體層5b中之非晶質矽區域52連接，而未與微晶質矽區域51直接接觸。
於此，因為不純物半導體層5f、5g未與微晶質矽區域51接觸，而與非晶質矽區域52連接而與半導體層5b電性連接，所以相較於不純物半導體層5f、5g與微晶質矽區域51接觸之情形，漏電流變得難以發生。
於是，如第15圖、第16圖所示，切換電晶體5係汲極5h連接於信號線3，源極5i連接於驅動電晶體6之閘極6a，雖然用以使發光元件8發光之伴隨切換的源極/汲極間之電流的流向未定，但是因為不純物半導體層5f、5g皆未與微晶質矽區域51接觸，所以可抑制起因於微晶質矽之電洞電子對的發生。
藉此，無論是從汲極5h及不純物半導體層5f而向源極5i及不純物半導體層5g的電流(從一方之非晶質矽區域52通過微晶質矽區域51而向另一方之非晶質矽區域52的電流)流入半導體層5b之情形，或者是從源極5i及不純物半導體層5g而向汲極5h及不純物半導體層5f的電流(從另一方之非晶質矽區域52通過微晶質矽區域51而流向一方之非晶質矽區域52的電流)流入半導體層5b之情形，皆使抑制各自漏電流發生之適宜的電流控制成為可能。
另外，如第16圖、第17圖所示，驅動電晶體6係倒交錯構造的電晶體。此驅動電晶體6係具有：閘極6a、半導體層6b、通道保護層6d、不純物半導體層6f、6g、汲極6h、及源極6i等者。
閘極6a係具有例如Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜或AlTiNd合金膜，相同於閘極5a，形成於基板10與閘極絕緣膜11之間。於是，閘極6a係由例如含有矽氮化物或矽氧化物之閘極絕緣膜11所被覆。
在此閘極絕緣膜11之上且對應於閘極6a之位置，設置有形成通道之半導體層6b，此半導體層6b係夾住閘極絕緣膜11而與閘極6a相對。
半導體層6b係例如，一種單層膜，其係具有：含微晶質矽之微晶質矽區域61、與含非晶質矽之非晶質矽區域62。還有，微晶質矽區域61係位於從半導體層6b中之閘極6a之上方中央側起至不純物半導體層6g側之範圍，非晶質矽區域62係位於從半導體層6b中之閘極6a之上方邊緣側起至不純物半導體層6f側之範圍。
另外，在半導體層6b之中央部上，形成絕緣性之通道保護層6d。通道保護層6d係覆蓋位於半導體層6b中之中央側的微晶質矽區域61部分，此通道保護層6d之一端側係覆蓋微晶質矽區域61側之非晶質矽區域62的一部分。此通道保護層6d係含有例如矽氮化物或矽氧化物。
另外，在半導體層6b之一端部側之非晶質矽區域62之上，使不純物半導體層6f以重疊於一部分通道保護層6d的方式來形成；在半導體層6b之另一端部的微晶質矽區域61之上，使不純物半導體層6g以重疊於一部分通道保護層6d的方式來形成。於是，不純物半導體層6f、6g係分別在半導體層6b之兩端側相互分開而形成，不純物半導體層6f、6g係在半導體層6b上且夾住通道保護層6d而形成相對向之配置。還有，雖然不純物半導體層6f、6g係n型半導體，但是並不受此所限定，也可以為p型半導體。
於不純物半導體層6f之上，形成有汲極6h。在不純物半導體層6g之上，形成有源極6i。汲極6h、源極6i係例如含有：Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜或AlTiNd合金膜。
在通道保護層6d、汲極6h及源極6i之上，形成絕緣性的第二絕緣膜12，通道保護層6d、汲極6h及源極6i係由第二絕緣膜12所被覆。於是，驅動電晶體6係以由第二絕緣膜12所覆蓋的方式來形成。
如此方式，於EL面板1中，作為驅動元件所用之驅動電晶體6，係如第17圖所示，具有含微晶質矽區域61與非晶質矽區域62的半導體層6b。還有，從通道保護層6d起，至不純物半導體層6g之下面，配置有微晶質矽區域61；從通道保護層6d之端側起，至不純物半導體層6f之下面，配置有非晶質矽區域62。
另外，驅動電晶體6之通道保護層6d係覆蓋位於閘極6a之上方的微晶質矽區域61部分，並且利用此通道保護層6d之端部覆蓋微晶質矽區域61側(汲極6h側)之非晶質矽區域62之一部分。另外，未被通道保護層6d所覆蓋的微晶質矽區域61部分，係被不純物半導體層6g所覆蓋，半導體層6b中之非晶質矽區域62係被不純物半導體層6f所覆蓋。
亦即，半導體層6b中之微晶質矽區域61係從通道保護層6d之下面側起而位於一對不純物半導體層中之一方的不純物半導體層6g之下面側；半導體層6b中之非晶質矽區域62係位於一對不純物半導體層中之另一方的不純物半導體層6f之下面側；微晶質矽區域61與非晶質矽區域62之邊界係位於通道保護層6d之下面側。還有，沿著半導體層6b中之一對不純物半導體層6f、6g相對向之方向的長度且微晶質矽區域61部分的長度，係較非晶質矽區域62部分的長度還長。
於是，成為通道區域之半導體層6b中之微晶質矽區域61與非晶質矽區域62之邊界，係位於通道保護層6d之下面側；成為源極/汲極區域之不純物半導體層6f係與半導體層6b中之非晶質矽區域62連接；成為源極/汲極區域之不純物半導體層6g係與半導體層6b中之微晶質矽區域61連接。
於此，因為不純物半導體層6f係不與微晶質矽區域61接觸，而與非晶質矽區域62連接而與半導體層6b電性連接，所以相較於不純物半導體層6f與微晶質矽區域61接觸之情形，漏電流變得難以發生。
於是，如第15圖、第16圖所示，驅動電晶體6係汲極6h連接於電壓供應線4，源極6i連接於發光元件8，用以使發光元件8發光之伴隨切換驅動的源極/汲極間之電流流向，已決定為從非晶質矽區域62而向微晶質矽區域61之一方向，另外，因為不純物半導體層6f未與微晶質矽區域61接觸，所以可抑制起因於微晶質矽之電洞電子對的發生。
藉此，在從汲極6h及不純物半導體層6f而向源極6i及不純物半導體層6g的電流(從非晶質矽區域62向微晶質矽區域61的電流)流入半導體層6b之情形，使抑制漏電流發生之適宜的電流控制成為可能。
尤其，電流流向已定之驅動電晶體6之情形，若預先將與成為電流上游側之不純物半導體層6f接觸之半導體層6b部分作為非晶質矽區域62的話，便能夠抑制漏電流之發生。另外，對於電流方向而言，藉由將微晶質矽區域61部分的長度增長為比非晶質矽區域62部分的長度還長，而使電流變得容易流入電晶體。
亦即，即使縮小電晶體尺寸，也使得流入更大的電流成為可能，能夠使發光元件8之發光亮度提高，能使EL面板1之顯示性成為良好。
電容器7係連接於驅動電晶體6之閘極6a與源極6i之間，如第16圖、第18圖所示，在基板10與閘極絕緣膜11之間形成一方之電極7a，在閘極絕緣膜11與第二絕緣膜12之間形成另一方之電極7b，電極7a與電極7b係夾住介電體之閘極絕緣膜11而相對。
還有，信號線3、電容器7之電極7a、切換電晶體5之閘極5a、及驅動電晶體6之閘極6a，係藉由利用光微影法及蝕刻法等而進行在基板10之一面所成膜的導電性金屬膜之形狀加工來一倂形成者。
另外，掃描線2、電壓供應線4、電容器7之電極7b、切換電晶體5之汲極5h、源極5i及驅動電晶體6之汲極6h、源極6i，係藉由利用光微影法及蝕刻法等而進行在閘極絕緣膜11之一面所成膜的導電性金屬膜之形狀加工來形成者。
另外，於閘極絕緣膜11中，在閘極5a與掃描線2重疊的區域形成有接觸孔11a；在汲極5h與信號線3重疊的區域形成有接觸孔11b；在閘極6a與源極5i重疊的區域形成有接觸孔11c；將接觸栓塞20a～20c分別理入接觸孔11a～11c內。藉由接觸栓塞20a而電性導通切換電晶體5之閘極5a與掃描線2；藉由接觸栓塞20b而電性導通切換電晶體5之汲極5h與信號線3；藉由接觸栓塞20c而電性導通切換電晶體5之源極5i與電容器7之電極7a同時也電性導通切換電晶體5之源極5i與驅動電晶體6之閘極6a。還有，也可以不透過接觸栓塞20a～20c，使掃描線2直接與閘極5a接觸；使汲極5h與信號線3接觸；使源極5i與閘極6a接觸。
另外，使驅動電晶體6之閘極6a與電容器7之電極7a連接成一體；使驅動電晶體6之汲極6h與電壓供應線4連接成一體；使驅動電晶體6之源極6i與電容器7之電極7b連接成一體。
像素電極8a係透過閘極絕緣膜11而設置在基板10上，每個像素P獨立地形成。此像素電極8a係透明電極，例如，含有：錫摻雜氧化銦(ITO)、鋅摻雜氧化銦、氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)或鎘-錫氧化物(CTO)。
還有，像素電極8a係一部分重疊於驅動電晶體6之源極6i，像素電極8a與源極6i連接。
於是，如第16圖、第17圖所示，第二絕緣膜12係以覆蓋掃描線2、信號線3、電壓供應線4、切換電晶體5、驅動電晶體6、像素電極8a之周邊部、電容器7之電極7a及閘極絕緣膜11的方式來形成。於第二絕緣膜12中，以使各像素電極8a之中央部露出的方式來形成開口部12a。因此，從平面上看去，第二絕緣膜12係形成為格子狀。
於是，在基板10之表面形成掃描線2、信號線3、電壓供應線4、切換電晶體5、驅動電晶體6、電容器7、像素電極8a及第二絕緣膜12所構成之面板便成為電晶體陣列面板。
如第16圖、第17圖所示，發光元件8係具備：作為成為陽極之第一電極的像素電極8a；在像素電極8a之上所形成的化合物膜之電洞注入層8b；在電洞注入層8b之上所形成的化合物膜之發光層8c；及作為在發光層8c之上所形成的第二電極之對向電極8d。對向電極8d係對全部像素P共通之單一電極，對全部像素P連續地形成。
電洞注入層8b係例如含有導電性高分子之PEDOT(poly(ethylenedioxy)thiophene：聚(伸乙二氧)噻吩)及摻雜劑之PSS(polystyrene sulfonate：聚苯乙烯磺酸酯)之功能層，從像素電極8a向發光層8c注入電洞之載體注入層。
發光層8c，係在每個像素P中含有發射R(紅)、G(綠)、B(藍)中任一種光的材料，例如，具有聚茀系發光材料或是聚伸苯乙烯系發光材料，伴隨從對向電極8d所供應的電子、與從電洞注入層8b所注入的電洞之再結合而發光之層。因此，發射R(紅)之光的像素P、發射G(綠)之光的像素P、發射B(藍)之光的像素P係相互不同的發光層8c之發光材料。像素P之R(紅)、G(綠)、B(藍)的圖案可以為三角形(Delta)排列，或是也可以為在縱方向上排列有同色像素之條紋狀圖案。
對向電極8d係利用較像素電極8a之功函數還低的材料所形成，例如，利用含有銦、鎂、鈣、鋰、鋇、稀土類金屬之至少一種的單體或合金所形成。
此對向電極8d係對全部的像素P共通的電極，被覆發光層8c等之化合物膜及後述擋堤19。
如此方式，成為發光部位之發光層8c係藉由第二絕緣膜12及擋堤19而區隔每個像素P。
於是，於開口部19a內，作為載體輸送層之電洞注入層8b及發光層8c積層於像素電極8a上。
具體而言，擋堤19係於利用濕式法而形成電洞注入層8b或發光層8c之際，以使成為電洞注入層8b或發光層8c之材料發揮作為溶解或分散於溶劑中之液狀物不滲出至鄰接的像素P的方式來進行之隔牆的功能。
例如，如第17圖所示，設置在第二絕緣膜12之上的擋堤19中，在較第二絕緣膜12之開口部12a還內側處形成開口部19a。
於是，在各開口部19a所包圍的各像素電極8a上，塗布含有成為電洞注入層8b之材料的液狀物，加熱每片基板10，使其液狀物乾燥而予以成膜之化合物膜將成為第1載體輸送層之電洞注入層8b。
再者，在各開口部19a所包圍的各電洞注入層8b上，塗布含有成為發光層8c之材料的液狀物，加熱每片基板10，使其液狀物乾燥而予以成膜之化合物膜將成為第2載體輸送層之發光層8c。
還有，以被覆此發光層8c與擋堤19的方式來設置對向電極8d。
於是，於此EL面板1中，像素電極8a、基板10及閘極絕緣膜11為透明，從發光層8c發出的光將穿透像素電極8a、閘極絕緣膜11及基板10而射出。因此，基板10之背面成為顯示面。
還有，並非基板10側，相反側也可以成為顯示面。此情形下，將對向電極8d作成透明電極，將像素電極8a作成反射電極，從發光層8c發出的光將穿透對向電極8d而射出。
此EL面板1係以如下方式來予以驅動而發光。
在將既定位準之電壓施加於全部電壓供應線4之狀態下，藉由利用掃描驅動器而依序將電壓施加於掃描線2，依序選擇此等掃描線2。
於選擇各掃描線2之時，若利用資料驅動器而將對應於階調之位準的電壓施加於所有的信號線3時，由於對應於此所選擇的掃描線2之切換電晶體5成為On，所以對應於其階調之位準的電壓被施加於驅動電晶體6之閘極6a。
對應於施加至此驅動電晶體6之閘極6a的電壓，決定驅動電晶體6之閘極6a與源極6i之間的電位差，決定驅動電晶體6中之汲極-源極電流之大小，發光元件8係以對應於其汲極-源極電流之亮度而發光。
之後，若解除其掃描線2之選擇時，因為切換電晶體5成為Off，所以根據施加於驅動電晶體6之閘極6a的電壓之電荷會累積於電容器7，保持驅動電晶體6之閘極6a與源極6i間的電位差。
因此，驅動電晶體6係持續流動與選擇時相同的電流值之汲極-源極電流，得以維持發光元件8之亮度。
接著，於有關本發明之EL面板1中，以切換電晶體5為例，說明作為驅動元件所使用之電晶體的製造方法。
首先，利用濺鍍而使靶金屬層堆積於基板10上，利用光微影法及蝕刻法等進行圖案化，如第19圖所示，形成閘極5a(閘極形成製程)。
還有，與閘極6a同時地在基板10上，形成驅動電晶體6之閘極6a、信號線3、電容器7之電極7a(參照第17圖、第18圖)。
接著，如第20圖所示，利用電漿CVD而連續堆積含有氮化矽等之閘極絕緣膜11、與成為半導體層5b之非晶質矽(amorphous silicon)之半導體層9b而形成二層薄膜(二層成膜製程)。
接著，如第21圖所示，在半導體層9b上，依序形成光-熱轉換層30與正型光阻層40。此光-熱轉換層30係含有能夠將照射於光-熱轉換層30之光轉換成熱的材料(光-熱轉換材料)之層。例如，能夠使用鑽碳膜(DLC)或鉬(Mo)等。也可以使顯示於第2C圖之緩衝層21介於半導體層9b與光-熱轉換層30之間。
再者，如第21圖所示，在光阻層40之上方，配置具有遮罩部50a之光罩50，進行利用光微影法及蝕刻法等的圖案化，如第22圖所示，在閘極5a之上方的光-熱轉換層30上形成阻劑40a。此阻劑40a之大小係對應於在半導體層5b中形成微晶質矽區域之範圍。還有，在成為驅動電晶體6之閘極6a的上方之光-熱轉換層30上，也形成對應於在半導體層6b中形成微晶質矽區域之範圍的阻劑。
然後，對於形成阻劑40a之光-熱轉換層30實施乾蝕刻或濕蝕刻後，進行阻劑40a之剝離，如第23圖所示，在半導體層9b上形成含有光-熱轉換材料之半導體處理膜30a(處理膜形成製程)。此半導體處理膜30a係具有對應於在半導體層5b中形成微晶質矽區域之範圍的大小，其兩端部係位於閘極5a之上方。還有，對於驅動電晶體6之半導體處理膜也同樣形成於半導體層9b上，對應於在半導體層6b形成微晶質矽區域之範圍，其一端部係具有位於閘極6a之上方的大小。
接著，如第24圖所示，對於形成有半導體處理膜30a之半導體層9b，實施作為既定處理之雷射光(可見光或紅外線)之照射，使此半導體處理膜30a所覆蓋的半導體層9b部分之非晶質矽結晶化成微晶質矽，在此半導體層9b設置微晶質矽區域51與非晶質矽區域52(矽結晶化製程)。形成此微晶質矽區域51後，如第25圖所示，藉由蝕刻等而去除半導體處理膜30a。
還有，藉由對於驅動電晶體6之半導體處理膜，也同樣地在半導體層9b形成微晶質矽區域51與非晶質矽區域52。
接著，如第26圖所示，利用CVD法等而在半導體層9b上，形成成為通道保護層之矽氮化物等之保護絕緣膜9d。
然後，如第27圖所示，利用光微影法/蝕刻法等而進行保護絕緣膜9d之圖案化，形成通道保護層5d(保護膜形成製程)。從位於閘極5a之上方的半導體層9b中之微晶質矽區域51的兩端面起，在非晶質矽區域52側具有兩端部，此通道保護層5d係覆蓋對應於閘極5a之上方的微晶質矽區域51。
還有，也同樣形成驅動電晶體6之通道保護層6d，此通道保護層6d，係從位於閘極6a之上方的半導體層9b中之微晶質矽區域61的一方端面起，在非晶質矽區域62側具有一方端部，覆蓋對應於閘極6a之上方的微晶質矽區域61部分。
接著，如第28圖所示，在形成有通道保護層5d之半導體層9b上，利用CVD法等而形成成為不純物半導體層的不純物半導體層9f之薄膜。
接著，如第29圖所示，利用光微影而連續進行不純物半導體層9f及半導體層9b之圖案化，形成不純物半導體層5f、5g及半導體層5b(半導體層形成製程)。還有，驅動電晶體6之不純物半導體層6f、6g及半導體層6b也同樣地形成。
另外，藉由光微影而形成接觸孔11a～11c，在接觸孔11a～11c內形成接觸栓塞20a～20c。
接著，如第30圖所示，藉由濺鍍而形成基板10上之不純物半導體層5f、5g、通道保護層5d、半導體層5b、覆蓋閘極絕緣膜11之金屬膜，藉由光微影而將此金屬膜圖案化，在一對不純物半導體層5f、5g上形成源極5i及汲極5h(源極/汲極形成製程)。
如此進行而製造切換電晶體5。還有，也同樣形成驅動電晶體6之源極6i及汲極6h，製造驅動電晶體6。
另外，以形成源極及汲極，同時也形成掃描線2、電壓供應線4、電容器7之電極7b的方式來進行(參照第17圖、第18圖)。
進一步形成切換電晶體5及驅動電晶體6後，堆積ITO膜之後，進行圖案化而形成像素電極8a(參照第17圖)。
接著，以覆蓋切換電晶體5或驅動電晶體6的方式來形成第二絕緣膜12(參照第17圖、第18圖)。還有，第二絕緣膜12係與閘極絕緣膜11同樣，藉由電漿CVD而形成氮化矽等之薄膜。藉由利用光微影而將此第二絕緣膜12圖案化來形成露出像素電極8a之中央部的開口部12a(參照第17圖)。
接著，堆積聚醯亞胺等之感光性樹脂後，進行曝光而形成具有露出像素電極8a之開口部19a的格子狀擋堤19(參照第17圖)。
接著，藉由在擋堤19之開口部19a，塗布已將成為電洞注入層8b或發光層8c之材料溶解或分散於溶劑之液狀物，使此液狀物乾燥，來依序形成載體輸送層之電洞注入層8b或發光層8c(參照第17圖)。
接著，藉由在擋堤19之上及發光層8c之上，在一面形成對向電極8d而製造發光元件8(參照第17圖、第18圖)，製造EL面板1。
如上所述，切換電晶體5係微晶質矽區域51之兩端側具有成為非晶質矽區域52之半導體層5b，通道保護層5d係一面覆蓋半導體層5b中之微晶質矽區域51，一面在其通道保護層5d之兩端側，覆蓋微晶質矽區域51側之非晶質矽區域52的一部分。
於是，沿著一對不純物半導體層5f、5g相對向之方向的通道保護層5d的長度，係形成為較半導體層5b中之微晶質矽區域51部分的長度還長，較閘極5a的長度還短，成為源極/汲極區域之不純物半導體層5f、5g不與微晶質矽區域51直接接觸，藉由與半導體層5b中之非晶質矽區域52連接，使汲極5h與源極5i透過不純物半導體層5f、5g而與半導體層5b電性連接，所以可抑制起因於微晶質矽之電洞電子對的發生，使漏電流變得難以發生。
另外，驅動電晶體6係具有含微晶質矽區域61與非晶質矽區域62之半導體層6b，從通道保護層6d至不純物半導體層6g之下面配置有微晶質矽區域61，從通道保護層6d之端側至不純物半導體層6f之下面配置有非晶質矽區域62。
於是，此驅動電晶體6係源極/汲極間之電流流向已決定為從非晶質矽區域62向微晶質矽區域61之一方向，成為電流上游側之不純物半導體層6f，並不與微晶質矽區域61直接接觸，藉由與半導體層6b中之非晶質矽區域62連接，使汲極6h與源極6i透過不純物半導體層6f、6g而與半導體層6b電性連接，可抑制起因於微晶質矽之電洞電子對的發生，使漏電流變得難以發生。
尤其，對於電流方向而言，藉由使微晶質矽區域61部分的長度較非晶質矽區域62的長度還長，使電流變得容易流入電晶體，所以即使縮小電晶體尺寸，流動更大的電流也成為可能，能夠使發光元件8之發光亮度提高，使EL面板1之顯示性能成為良好者。
如此方式，具有含微晶質矽區域(51、61)與非晶質矽區域(52、62)之半導體層(5b、6b)之切換電晶體5、驅動電晶體6，係一面謀求因微晶質矽區域所導致的On電流之提高，一面謀求漏電流之減低，可謂兼顧高的On電流與低的漏電流之適宜電晶體。
於上述各實施形態中，除了顯示於第15圖之像素P以外，也可以為例如顯示於第31圖之像素P。像素P係具備像素電路DS及藉由像素電路DS所控制的發光元件8。
形成有：複數條電流供應線(陽極線)34，係連接於排列在既定行的複數個像素電路DS；對向電極8d，係施加例如接地電位等之電壓Vss，對於全部的像素，藉由形成在單一電極層的陰極；資料線33，係連接於排列在各自既定列的複數個像素電路DS；複數條閘極線32，係選擇各自排列在既定行的複數個像素電路DS之第1選擇電晶體37及第2選擇電晶體38。電流供應線34係連接於未圖示之電源或直流供應驅動器，該電源或電流供應驅動器係對各單位複數個電流供應線34群，於一掃描期間TSC 中與發光期間TEM 中，使施加電壓分別調變成低位準L與高位準H。另外，電流供應線34係使用成為電晶體36～38之源極、汲極之源極-汲極導電層而一倂形成源極、汲極。資料線33係藉由成為各電晶體36～38之閘極的閘極導電層而一倂形成此等閘極，閘極線32係使用源極-汲極導電層所形成。設置在此等不同層之配線與電晶體之各電極，係透過設置在閘極絕緣膜11之接觸孔而連接。
第1選擇電晶體37之閘極係與第2選擇電晶體38之閘極一倂連接於閘極線32；電流供應線34係連接於第1選擇電晶體37之汲極。另外，第1選擇電晶體37之源極係連接於設置在閘極絕緣膜11之電容器39之一方的電極。
另外，第2選擇電晶體38之汲極係連接於發光驅動電晶體36之源極；第2選擇電晶體38之源極係透過設置在閘極絕緣膜11之接觸孔而連接於資料線33。發光驅動電晶體36之汲極係連接於電流供應線34；發光驅動電晶體36之閘極係透過接觸孔而連接於電容器39之一方的電極。另外，發光驅動電晶體36之源極係連接於電容器39之另一方的電極及像素電極8a。電容器39係具有一方的電極、另一方的電極及成為介於此等電極間之感應體的閘極絕緣膜11。
還有，本發明之應用，並不受上述的實施形態所限定，不脫離本發明主旨之範圍內，可能適當變更。
包含在2009年6月26日所提出申請的日本專利申請第2009-153016號及在2009年6月30日所提出申請的日本專利申請第2009-155216號之專利說明書、申請專利範圍、圖式、摘要之全部揭示，係藉由引用而被納入於此。
雖然顯示且說明了各種的典型實施形態，但是本發明並不受上述實施形態所限定。因而，本發明之範圍係僅藉由下列申請專利範圍所限定者。
1．．．EL面板
2．．．掃描線
3．．．信號線
4．．．電壓供應線
5．．．切換電晶體
5a．．．閘極
5b．．．半導體層
5d．．．通道保護層
5f、5g．．．不純物半導體層
5h．．．汲極
5i．．．源極
6．．．驅動電晶體
6a．．．閘極
6b．．．半導體層
6d．．．通道保護層
6f、6g．．．不純物半導體層
6h．．．汲極
6i．．．源極
7．．．電容器
7a、7b．．．電極
8．．．發光元件
8a．．．像素電極
8b．．．電洞注入層
8c．．．發光層
8d．．．對向電極
9b．．．半導體層
9d．．．保護絕緣膜
9f．．．不純物半導體層
10．．．基板
11．．．閘極絕緣膜
11a～11c．．．接觸孔
12．．．第二絕緣膜
12a．．．開口部
13、13a、13m．．．閘極
13x．．．配線
15、15a、15m．．．半導體層
15x．．．非晶質矽薄膜
16、16a、16m．．．通道保護層
16x．．．絕緣層
17、17a、17m、17x．．．不純物半導體層
18、18a、18m．．．源極/汲極
18x．．．汲極金屬層
19．．．擋堤
19a．．．開口部
20a～20c．．．接觸栓塞
21．．．緩衝層
22、22x．．．光熱轉換層
30．．．光-熱轉換層
30a．．．半導體處理膜
32．．．閘極線
33．．．資料線
34．．．電流供應線
36．．．發光驅動電晶體
37．．．第1選擇電晶體
38．．．第2選擇電晶體
39．．．電容器
40．．．光阻層
40a．．．阻劑
50．．．光罩
50a．．．遮罩部
51．．．微晶質矽區域
52．．．非晶質矽區域
61．．．微晶質矽區域
62．．．非晶質矽區域
110．．．顯示面板
111．．．像素陣列
120．．．閘極驅動器
121．．．閘極驅動部
130．．．資料驅動器
131．．．資料驅動部
BM．．．雷射光
Cs．．．電容器
DC．．．像素驅動電路
DS．．．像素電路
Ld．．．資料線
LN．．．配線層
Ls．．．選擇線
N11．．．接點
N12．．．接點
OEL．．．有機EL元件
P．．．像素
PIX．．．顯示像素
Tr、Tr11、Tr12、Tr-a、Tr-m．．．電晶體
Vdata．．．階調電壓
Vdd．．．高電位電壓
Vgnd．．．接地電壓
Vss．．．低電位電壓
Vsel．．．選擇電壓
Vth．．．臨界值電壓
第1圖係顯示有關本發明之半導體裝置之第1實施形態的概略剖面圖。
第2A～2E圖係顯示有關第1實施形態之半導體裝置之製造方法一例的概略製程剖面圖(其1)。
第3A～3E圖係顯示有關第1實施形態之半導體裝置之製造方法一例的概略製程剖面圖(其2)。
第4A、4B圖係顯示比較例中之半導體裝置之製造方法一例的概略製程剖面圖。
第5圖係顯示可用於電晶體之矽薄膜結晶度一例之拉曼(Raman)分光光譜圖。
第6圖係顯示採用有關本發明之半導體裝置之顯示裝置一例的概略製程剖面圖。
第7圖係顯示採用有關本發明之半導體裝置之顯示像素的電路構造例的等價電路圖。
第8圖係示意地顯示第2實施形態所採用的顯示像素基板的構造的剖面構造圖。
第9A～9C圖係顯示有關第2實施形態之半導體裝置之製造方法一例的概略製程剖面圖(其1)。
第10A～10C圖係顯示有關第2實施形態之半導體裝置之製造方法一例的概略製程剖面圖(其2)。
第11A～11C圖係顯示有關第2實施形態之半導體裝置之製造方法一例的概略製程剖面圖(其3)。
第12圖係顯示採用有關本發明之半導體裝置的顯示裝置其他例的概略構造圖。
第13圖係顯示EL面板之像素配置構成的平面圖。
第14圖係顯示EL面板之概略構成的平面圖。
第15圖係顯示相當於EL面板之1像素之電路的電路圖。
第16圖係顯示EL面板之1像素的平面圖。
第17圖係沿著第16圖之XVII-XVII線之面的箭視剖面圖。
第18圖係沿著第16圖之XVIII-XVIII線之面的箭視剖面圖。
第19圖係顯示電晶體製造過程中之閘極形成製程的說明圖。
第20圖係顯示電晶體製造過程中之二層成膜製程的說明圖。
第21圖係顯示電晶體製造過程中之處理膜形成製程之第一製程的說明圖。
第22圖係顯示電晶體製造過程中之處理膜形成製程之第二製程的說明圖。
第23圖係顯示電晶體製造過程中之處理膜形成製程之第三製程的說明圖。
第24圖係顯示電晶體製造過程中之矽結晶化製程的說明圖。
第25圖係顯示電晶體製造過程中之矽結晶化製程的說明圖。
第26圖係顯示電晶體製造過程中之保護絕緣膜成膜製程的說明圖。
第27圖係顯示電晶體製造過程中之保護膜形成製程的說明圖。
第28圖係顯示電晶體製造過程中之不純物半導體層成膜製程的說明圖。
第29圖係顯示電晶體製造過程中之半導體層形成製程的說明圖。
第30圖係顯示電晶體製造過程中之源極/汲極形成製程的說明圖。
第31圖係顯示在1像素中具備3個電晶體之EL面板電路之電路圖。
10．．．絕緣性基板
11．．．閘極絕緣膜
13．．．閘極
13x．．．配線
15．．．半導體層
16．．．通道保護層
17．．．不純物半導體層
18．．．源極/汲極
LN．．．配線層
Tr．．．電晶體

Claims (14)

  1. 一種半導體裝置之製造方法，係在含有要進行配線的區域形成半導體層；在該半導體層上形成具有絕緣膜的緩衝層；在該緩衝層上的與第一區域相異的第二區域形成光熱轉換層，該第一區域和形成該配線的區域對應；在該第一區域與該第二區域上照射光，藉由該光熱轉換層而加熱該半導體層；去除該光熱轉換層後，在該緩衝層上形成絕緣層，將該緩衝層及該絕緣層圖案化，形成將該緩衝層及該絕緣層積層而成的通道保護層。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中照射該光而加熱該半導體層的製程係將對應該第二區域的該半導體層之非晶質部結晶化。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中藉由照射該光而進行加熱，來形成將已結晶化的該半導體層作為通道層的第1電晶體。
  4. 如申請專利範圍第3項之半導體裝置之製造方法，其中將含有導電材料之薄膜圖案化，來形成該第1電晶體之電極，同時也形成該第一區域之配線。
  5. 如申請專利範圍第1項之半導體裝置之製造方法，其中形成該光熱轉換層的製程，係將該光熱轉換層形成在除了第三區域以外的區域，該第三區域與該緩衝層的該 第一區域及第二區域相異，照射該光之製程也將該光照射於該第三區域上，未將與該第三區域對應的該半導體層之非晶質部結晶化，形成將該第三區域之未結晶化的該半導體層作為通道層的第2電晶體。
  6. 一種顯示裝置之製造方法，該顯示裝置具備複數個顯示像素，其等具有顯示元件、及用以驅動該顯示元件之像素驅動電路，該顯示裝置之製造方法為：在含有要進行配線的區域形成半導體層；在該半導體層上形成具有絕緣膜的緩衝層；在該緩衝層的與第一區域相異的第二區域形成光熱轉換層，該第一區域和形成該配線的區域對應；在該第一區域與該第二區域上照射光，藉由該光熱轉換層而加熱該半導體層；去除該光熱轉換層後，在該緩衝層上形成絕緣層；將該緩衝層及該絕緣層圖案化，形成將該緩衝層及該絕緣層積層而成的通道保護層；藉由照射該光而進行加熱，來形成將已結晶化的該半導體層作為通道層之該像素驅動電路的第1電晶體。
  7. 如申請專利範圍第6項之顯示裝置之製造方法，其中該第1電晶體係將發光驅動電流供應至該顯示元件的電晶體。
  8. 如申請專利範圍第6項之顯示裝置之製造方法，其中 形成該光熱轉換層的製程，也將該光熱轉換層形成在該緩衝層的除了第三區域以外的區域，該第三區域與該第一區域及第二區域相異，照射該光之製程也將該光照射於該第三區域上，未將對應該第三區域的該半導體層之非晶質部結晶化，形成將該第三區域之未結晶化的該半導體層作為通道層之該像素驅動電路的第2電晶體。
  9. 如申請專利範圍第8項之顯示裝置之製造方法，其中該第1電晶體係將該發光驅動電流供應至該顯示元件的電晶體；該第2電晶體係選擇該第1電晶體的電晶體。
  10. 如申請專利範圍第6項之顯示裝置之製造方法，其中該像素驅動電路係連接於選擇線與資料線；該配線係發揮作為該選擇線與該資料線之至少任一方的功能。
  11. 如申請專利範圍第6項之顯示裝置之製造方法，其中該半導體層係具有：與該第二區域對應之已結晶化的半導體區域、及對應和該第二區域相異的區域且分別位於該已結晶化的半導體區域兩端之未結晶化的半導體區域。
  12. 如申請專利範圍第6項之顯示裝置之製造方法，其中該半導體層係具有：與該第二區域對應之已結晶化的半導體區域、及對應與該第二區域相異的區域且位於該已結晶化的半導體區域一端之未結晶化的半導體區域。
  13. 一種顯示裝置之製造方法，該顯示裝置具備：排列有複數個顯示像素之像素陣列、用以將該顯示像素設定於選擇狀態之選擇驅動部、及將顯示資料供應至該顯示像素之資料驅動部，該顯示裝置之製造方法為：在除了成為該像素陣列之第一區域的半導體層上方以外的、成為該資料驅動部之第二區域的半導體層上方形成光熱轉換層；在該第一區域與該第二區域上照射光，藉由該光熱轉換層而加熱該資料驅動部之該半導體層。
  14. 如申請專利範圍第13項之顯示裝置之製造方法，其中該選擇驅動部係設置於該第二區域內，也加熱該選擇驅動部之該半導體層。
TW099120729A 2009-06-26 2010-06-25 半導體裝置之製造方法、及顯示裝置之製造方法 TWI437643B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009153016A JP2011009583A (ja) 2009-06-26 2009-06-26 半導体装置及びその製造方法並びに表示装置
JP2009155216A JP4973698B2 (ja) 2009-06-30 2009-06-30 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW201110241A TW201110241A (en) 2011-03-16
TWI437643B true TWI437643B (zh) 2014-05-11

Family

ID=43379706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120729A TWI437643B (zh) 2009-06-26 2010-06-25 半導體裝置之製造方法、及顯示裝置之製造方法

Country Status (4)

Country Link
US (1) US20100327285A1 (zh)
KR (1) KR101116093B1 (zh)
CN (1) CN101937872B (zh)
TW (1) TWI437643B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081078A (zh) 2011-07-05 2013-05-01 松下电器产业株式会社 薄膜晶体管及其制造方法以及显示装置
CN102832169A (zh) * 2012-08-28 2012-12-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
KR20140100307A (ko) * 2013-02-06 2014-08-14 삼성디스플레이 주식회사 유기 발광 트랜지스터
US9698176B1 (en) * 2013-11-05 2017-07-04 Ananda H. Kumar Silicon-based backplane structures and methods for display applications
CN104376813B (zh) * 2013-11-26 2017-09-08 苹果公司 显示器像素单元
CN106057084A (zh) * 2016-07-29 2016-10-26 上海中航光电子有限公司 显示面板及显示装置
CN106501985B (zh) * 2017-01-13 2018-12-21 京东方科技集团股份有限公司 一种显示基板及其驱动方法、显示装置
CN107644882B (zh) * 2017-10-25 2020-06-05 上海中航光电子有限公司 阵列基板、显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402030B2 (ja) * 1995-11-10 2003-04-28 ソニー株式会社 薄膜半導体装置製造方法
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
KR100234894B1 (ko) 1997-05-12 1999-12-15 구본준 비정질 실리콘층의 결정화 방법 및 이를 사용한 박막트랜지스터 의 제조방법
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2005108987A (ja) * 2003-09-29 2005-04-21 Sharp Corp 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置
TWI256515B (en) * 2004-04-06 2006-06-11 Quanta Display Inc Structure of LTPS-TFT and fabricating method thereof
JP4954495B2 (ja) * 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4857639B2 (ja) * 2005-07-27 2012-01-18 ソニー株式会社 表示装置及び表示装置の製造方法
KR20090029221A (ko) * 2006-06-21 2009-03-20 가부시끼가이샤 하이테크 시스템즈 반도체의 열처리방법
JP5034360B2 (ja) * 2006-08-08 2012-09-26 ソニー株式会社 表示装置の製造方法
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법

Also Published As

Publication number Publication date
US20100327285A1 (en) 2010-12-30
CN101937872A (zh) 2011-01-05
CN101937872B (zh) 2013-10-16
KR101116093B1 (ko) 2012-02-21
TW201110241A (en) 2011-03-16
KR20110000501A (ko) 2011-01-03

Similar Documents

Publication Publication Date Title
TWI437643B (zh) 半導體裝置之製造方法、及顯示裝置之製造方法
KR101280827B1 (ko) 어레이 기판 및 이의 제조방법
US7868957B2 (en) Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7830476B2 (en) Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
US8519386B2 (en) Organic light emitting diode display with improved crystallinity of driving semiconductor
WO2021032169A1 (zh) 显示基板及其制备方法和修复方法、显示装置
US8796671B2 (en) Organic light emitting diode display and method of manufacturing the same
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
TWI553847B (zh) 有機發光顯示裝置及其製造方法
US7626330B2 (en) Organic electroluminescence display device
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
KR101757443B1 (ko) 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
CN104600090A (zh) 有机发光二极管显示器
WO2016101392A1 (zh) Amoled背板的制作方法及其结构
US9543415B2 (en) Thin film transistor driving backplane and manufacturing method thereof, and display panel
KR101685716B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
US20050258486A1 (en) Thin film transistor substrate and fabrication method thereof
KR20100069270A (ko) 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
US6635504B2 (en) Method of manufacturing organic EL display
US8426863B2 (en) Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
KR20120073042A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
JP2010225780A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
US20230061983A1 (en) Display apparatus having an oxide semiconductor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees