CN101937872B - 半导体器件及其制造方法、显示装置 - Google Patents

半导体器件及其制造方法、显示装置 Download PDF

Info

Publication number
CN101937872B
CN101937872B CN201010214329XA CN201010214329A CN101937872B CN 101937872 B CN101937872 B CN 101937872B CN 201010214329X A CN201010214329X A CN 201010214329XA CN 201010214329 A CN201010214329 A CN 201010214329A CN 101937872 B CN101937872 B CN 101937872B
Authority
CN
China
Prior art keywords
mentioned
layer
semiconductor layer
transistor
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010214329XA
Other languages
English (en)
Other versions
CN101937872A (zh
Inventor
山本和人
两泽克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009153016A external-priority patent/JP2011009583A/ja
Priority claimed from JP2009155216A external-priority patent/JP4973698B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101937872A publication Critical patent/CN101937872A/zh
Application granted granted Critical
Publication of CN101937872B publication Critical patent/CN101937872B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种能够抑制成品率及生产量的下降的半导体器件及其制造方法以及显示装置。在除了形成有布线的第一区域以外的、形成有半导体层的第二区域形成光热变换层，对上述第一区域及上述第二区域照射光，通过上述光热变换层对上述半导体层进行加热。

Description

半导体器件及其制造方法、显示装置
本申请主张2009年6月26日提出申请的日本发明专利申请第2009-153016号以及2009年6月30日提出申请的日本发明专利申请第2009-155216号的优先权，这里引用其包括说明书、权利要求书、附图、说明书摘要的全部的内容。
技术领域
本发明涉及半导体器件及其制造方法、以及显示装置，特别涉及在基板上具备使用结晶质或微结晶质的半导体层的晶体管的半导体器件及其制造方法、以及使用该半导体器件的显示装置。
背景技术
近年来，以便携电话机及数字照相机等便携设备为代表，作为电视机或个人计算机等的电子设备的显示器或监视器，使用液晶显示装置或有机电致发光显示器、等离子显示器等薄型显示器。并且，在这样的薄型显示器的显示面板及驱动驱动器中，一般使用把硅薄膜用作沟道层的晶体管元件。
众所周知，晶体管元件根据硅薄膜的固体构造，可以大体分为非晶质(非晶)硅晶体管和结晶硅晶体管的两种。非晶质硅晶体管能够将非晶质硅薄膜以低成本大面积地均匀成膜，此外，具有接近元件间的性能偏差较少的优点。但是，由于电子迁移率较低，所以例如在将非晶质硅晶体管用在显示装置中、并与显示区域的像素同时形成驱动器等电路的情况下，具有不能实现作为驱动器电路的足够的性能的问题。此外，非晶质硅晶体管还具有在长期持续驱动的情况下阈值电压(Vth)变动的缺点。
另一方面，结晶性硅晶体管由于电子迁移率较高、阈值电压Vth随着时间的变动较少，所以具有即使在如上述那样与显示装置的像素同时形成驱动器电路的情况下也能够实现作为驱动器电路的足够的性能的优点。作为在这样的结晶性硅晶体管中使用的硅薄膜的形成方法，已知有例如使用等离子化学气相成长法(Plasma Enhanced chemical vapor deposition，PECVD)等将非晶质的硅薄膜成膜后，通过用红外线灯或激光器等的热退火使非晶质硅熔化、冷却而进行结晶化的方法。
这里，在通过激光器将非晶质硅进行结晶化时，通常使用非晶质硅的吸收系数较高的准分子激光器。从量产化的观点来看具有输出不稳定、维护性也较差的问题。所以，提出了输出更稳定、维护性也较好的半导体激光器的应用。
但是，非晶质硅具有对于由半导体激光器激发出的红外光及可视光的波长的光的吸收系数较低的问题。因此，作为高效率地将非晶质硅膜热退火的方法，提出了在将非晶质硅薄膜成膜后、在该薄膜上形成对于红外光及可视光的光吸收系数较高的光热变换层的方法。由此，通过对光热变换层照射激光，将光热变换层加热，通过该热将下层的非晶质硅退火，能够高效率地结晶化。关于这样的结晶性硅薄膜的形成方法，例如在特开2007-005508号公报等中记载。
在上述各先行技术文献中示出的结晶性硅薄膜的形成方法中，由于在形成晶体管元件的基板上的一面上成膜光热变换层，所以在照射了激光时有可能还对不需要加热的部位进行加热。因此，如果结晶性硅晶体管的作为沟道层的区域以外的、例如布线部分被加热，则具有该布线上的膜剥离、或发生裂纹等的问题。特别是，由于在布线部分中加热的程度变大，所以硅绝缘膜等的层间膜的剥离变得显著，有导致制造成品率下降的问题。为了避免这样的问题，需要将激光局部地照射以使得不对布线部分加热，所以具有导致激光的照射工序中的生产量(或作业效率)的下降的问题。
发明内容
所以，本发明鉴于上述问题，目的是提供一种半导体器件及其制造方法、以及显示装置，它们即使在对非晶质硅薄膜进行激光退火而形成结晶性硅薄膜的情况下，也能够抑制成品率及生产量的下降。
在本发明的半导体器件的制造方法中，在除了形成有布线的第一区域以外的、形成有半导体层的第二区域上，形成光热变换层；对上述第一区域及上述第二区域照射光，利用上述光热变换层对上述半导体层进行加热。
在上述半导体器件的制造方法中，也可以是，通过照射上述光而加热，将上述半导体层的非晶质部进行结晶化。
在上述半导体器件的制造方法中，也可以是，在对上述第一区域及上述第二区域照射光之后，除去上述光热变换层。
在上述半导体器件的制造方法中，也可以是，在除去上述光热变换层之后，在上述被加热的半导体层上，形成宽度比上述光热变换层宽的沟道保护层。
在上述半导体器件的制造方法中，也可以是，通过照射上述光而加热，形成第1晶体管，该第1晶体管将结晶化的上述半导体层作为沟道层。
在上述半导体器件的制造方法中，也可以是，通过对含有导电材料的薄膜进行图案化(patterning)，由此与上述第1晶体管的电极一起形成上述第1区域的布线。
在上述半导体器件的制造方法中，也可以是，在形成上述光热变换层之前，在上述第二区域的上述半导体层上形成缓冲层。
在上述半导体器件的制造方法中，也可以是，在形成上述缓冲层之后形成上述光热变换层；对上述第一区域及上述第二区域照射光，通过上述光热变换层对上述半导体层进行加热；除去上述光热变换层；通过图案化形成包括上述缓冲层的沟道保护层。
在上述半导体器件的制造方法中，也可以是，上述半导体层还形成在第三区域中；在照射上述光的工序，将上述光还照射在上述第三区域中；形成第2晶体管，该第2晶体管将上述第三区域的未结晶化的上述半导体层作为沟道层。
显示装置的制造方法，该显示装置具备多个显示像素，该显示像素具有显示元件和用来驱动上述显示元件的像素驱动电路，在除了形成有布线的第一区域以外的、形成有半导体层的第二区域上，形成光热变换层；对上述第一区域及上述第二区域照射光，利用上述光热变换层对上述半导体层进行加热；通过照射上述光而加热，形成上述像素驱动电路的第1晶体管，该第1晶体管将结晶化的上述半导体层作为沟道层。
在上述显示装置的制造方法中，也可以是，上述第1晶体管是对上述显示元件供给发光驱动电流的晶体管。
在上述显示装置的制造方法中，也可以是，上述半导体层也形成在第三区域中；在照射上述光的工序，将上述光也照射在上述第三区域中；形成上述像素驱动电路的第2晶体管，该第2晶体管将上述第三区域的未结晶化的上述半导体层作为沟道层。
在上述显示装置的制造方法中，也可以是，上述第1晶体管是对上述显示元件供给发光驱动电流的晶体管；上述第2晶体管是用于选择上述第1晶体管的晶体管。
在上述显示装置的制造方法中，也可以是，上述像素驱动电路连接在选择线及数据线上；上述布线作为上述选择线及上述数据线中的至少任一个发挥功能。
在上述显示装置的制造方法中，也可以是，上述半导体层具有结晶化的半导体区域和未结晶化的半导体区域，该未结晶化的半导体区域分别位于上述结晶化的半导体区域的两端。
在上述显示装置的制造方法中，也可以是，在上述半导体层上形成宽度比上述光电变换层宽的沟道保护层。
在上述显示装置的制造方法中，也可以是，上述半导体层具有结晶化的半导体区域和未结晶化的半导体区域，该未结晶化的半导体区域位于上述结晶化的半导体区域的一端。
显示装置的制造方法，该显示装置具备：排列有多个显示像素的像素阵列；用来将上述显示像素设定为选择状态的选择驱动器部；以及对上述显示像素供给显示数据的数据驱动器部，除了作为上述像素阵列的第一区域的半导体层的上方以外，在作为上述数据驱动器部的第二区域的半导体层的上方形成光热变换层；对上述第一区域及上述第二区域照射光，利用上述光热变换层对上述数据驱动器部的上述半导体层进行加热。
在上述显示装置的制造方法中，也可以是，上述选择驱动器部设在上述第二区域内，还对上述选择驱动器部的上述半导体层进行加热。
在显示装置中，多个显示像素具备显示元件和用来驱动上述显示元件的像素驱动电路；上述像素驱动电路具备晶体管，该晶体管具有半导体层和沟道保护层，所述半导体层具有结晶化的半导体区域和分别位于上述结晶化的半导体区域的两端的未结晶化的半导体区域，所述沟道保护层配置在上述半导体层上，所述沟道保护层宽度比上述结晶化的区域宽。
在显示装置中，多个显示像素具备显示元件和用来驱动上述显示元件的像素驱动电路；上述像素驱动电路具备晶体管，该晶体管具有半导体层和沟道保护层，所述半导体层具有结晶化的半导体区域和以及位于上述结晶化的半导体区域的一端的未结晶化的半导体区域，所述沟道保护层配置在上述半导体层上，并与上述结晶化的区域的一部分以及上述未结晶化的半导体区域的一部分重叠。
在上述显示装置的制造方法中，也可以是，上述晶体管的源极电极和漏极电极中的一个连接在上述显示元件的像素电极上，上述源极电极和漏极电极中的一个连接在上述半导体层中的、上述结晶化的半导体区域侧，上述源极电极和漏极电极中的另一个连接在上述半导体层中的上述未结晶化的半导体区域侧。
附图说明
图1是表示有关本发明的半导体器件的第1实施方式的概略剖视图。
图2A～图2E是表示有关第1实施方式的半导体器件的制造方法的一例的概略工序剖视图(其一)。
图3A～图3E是表示有关第1实施方式的半导体器件的制造方法的一例的概略工序剖视图(其二)。
图4A和图4B是表示比较例的半导体器件的制造方法的一例的概略工序图。
图5是表示在晶体管中使用的硅薄膜的结晶化程度的一例的拉曼(Raman)分光波谱图。
图6是表示使用有关本发明的半导体器件的显示装置的一例的概略结构图。
图7是表示使用有关本发明的半导体器件的显示像素的电路结构例的等价电路图。
图8是示意地表示在第2实施方式中使用的显示像素的基板构造的截面构造图。
图9A～图9C是表示有关第2实施方式的半导体器件的制造方法的一例的概略工序剖视图(其一)。
图10A～图10C是表示有关第2实施方式的半导体器件的制造方法的一例的概略工序剖视图(其二)。
图11A～图11C是表示有关第2实施方式的半导体器件的制造方法的一例的概略工序剖视图(其三)。
图12是表示使用有关本发明的半导体器件的显示装置的另一例的概略结构图。
图13是表示EL面板的像素的配置结构的俯视图。
图14是表示EL面板的概略结构的俯视图。
图15是表示对应于EL面板的1个像素的电路的电路图。
图16是表示EL面板的1个像素的俯视图。
图17是沿着图16的XVII-XVII线的切开的面的剖视图。
图18是沿着图16的XVIII-XVIII线的切开的面的剖视图。
图19是表示晶体管的制造过程中的栅极形成工序的说明图。
图20是表示晶体管的制造过程中的二层成膜工序的说明图。
图21是表示晶体管的制造过程中的处理膜形成工序的第一工序的说明图。
图22是表示晶体管的制造过程中的处理膜形成工序的第二工序的说明图。
图23是表示晶体管的制造过程中的处理膜形成工序的第三工序的说明图。
图24是表示晶体管的制造过程中的硅结晶化工序的说明图。
图25是表示晶体管的制造过程中的硅结晶化工序的说明图。
图26是表示晶体管的制造过程中的保护绝缘膜成膜工序的说明图。
图27是表示晶体管的制造过程中的保护膜形成工序的说明图。
图28是表示晶体管的制造过程中的杂质半导体层成膜工序的说明图。
图29是表示晶体管的制造过程中的半导体层形成工序的说明图。
图30是表示晶体管的制造过程中的源极-漏极形成工序的说明图。
图31是表示在1个像素中具备3个晶体管的EL面板的电路的电路图。
具体实施方式
以下，对于有关本发明的半导体器件及其制造方法以及显示装置，示出实施方式来进行详细说明。
(半导体器件)
图1是表示有关本发明的半导体器件的第1实施方式的概略剖视图。
这里，在图1中，为了简化说明，示出将晶体管和布线层各设有1处的结构。
如图1所示，有关本实施方式的半导体器件在例如玻璃或塑料等绝缘性基板10的一面(图面上面)侧，在同一层中设置了布线层LN和晶体管(结晶性硅晶体管)Tr，该布线层LN具有布线13x，该晶体管Tr具有包括多结晶质硅或微结晶质硅的半导体层。
具体而言，如图1所示，晶体管Tr具有例如设在绝缘性基板10的一面侧的表面上的栅极电极13、隔着栅极绝缘膜11而设在对应于栅极电极13的区域中的含有结晶性硅的半导体层(沟道层)15、设在半导体层15上的沟道保护层16、从沟道保护层16的两端部延伸到半导体层15上而设置的杂质半导体层(杂质层)17、以及整合设置在杂质半导体层17上的源极电极及漏极电极(以下统称作“源漏极电极”)18。此外，如图1所示，布线层LN具有例如与上述晶体管Tr的栅极电极13设在同一层中的布线13x，被栅极绝缘膜11覆盖。
另外，在图1中，示出了设在基板10上的晶体管Tr的源漏极电极18露出的状态，但在实际制品中，具备晶体管Tr的基板10的上面被省略了图示的绝缘膜等覆盖保护。此外，也可以是具有在图1所示的结构上隔着层间绝缘膜及平坦化膜等形成有显示元件及上层的布线层等的结构的构造。
在具有上述那样的结构的半导体器件中，在本实施方式中，其特征在于，晶体管Tr具有含有结晶性硅的半导体层15。这里，在本发明中，如在后述的半导体器件的制造方法中说明那样，所谓“结晶性”定义为具有通过热退火而对成膜在基板10上的非晶质(非晶)的硅薄膜进行结晶化而得到的多结晶质(多晶)或微结晶质(微晶)的膜质。关于更详细的定义，则在后面叙述。
(制造方法)
接着，参照附图，对上述那样的半导体器件的制造方法进行说明。
图2、图3是示出有关本实施方式的半导体器件的制造方法的一例的概略工序剖视图。
首先，如图2A所示，在绝缘性的基板10上，用溅镀法、蒸镀法等成膜含有导电材料的薄膜之后，通过光刻法按希望的平面形状进行图案化(注：本申请文件中“图案化”对应于英文的“patterning”)，从而形成晶体管Tr的栅极电极13及布线13x。这里，作为基板10的材质，例如使用无碱玻璃。此外，作为形成栅极电极13及布线13x的栅极金属，例如使用铝(Al)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、锌(Zn)、锆(Zr)、铌(Nb)、钼(Mo)、钯(Pd)、银(Ag)、铟(In)、锡(Sn)、钽(Ta)、钨(W)、铂(Pt)、金(Au)等的金属单体、或者含有它们中某种的化合物、或者含有它们的合金的金属材料。
接着，将形成有栅极电极13及布线13x的基板10设置到CVD装置的腔室内，使用例如等离子CVD法，在基板10整个区域中成膜栅极绝缘膜11。由此，如图2A所示，基板10上的栅极电极13及布线13x被栅极绝缘膜11覆盖。这里，作为栅极绝缘膜11，例如使用氮化硅膜或氧化硅膜。
接着，如图2B所示，在上述CVD装置的腔室内，使用等离子CVD法，在基板10的整个区域中连续成膜非晶质硅薄膜15x及缓冲层21。具体而言，作为非晶质硅薄膜15x的成膜条件，将硅烷气体及氢气的气体流量分别设定为硅烷气体/氢气＝1500/190(SCCM)、将功率密度设定为0.034W/cm2，将腔室内压力设定为50Pa。这里，非晶质硅薄膜15x的厚度大致为5nm～100nm是适当的。这是因为，在非晶质硅薄膜15x的厚度是5nm以下的情况下，不能发挥作为薄膜的功能，此外在过厚的情况下，垂直于基板面方向的电阻增大，并且膜应力也增加，容易发生裂纹。
缓冲层21在如后所述那样使用金属薄膜作为成膜在非晶质硅薄膜15x上的光热变换层22x的情况下，夹在非晶质硅薄膜15x与光热变换层22x之间而形成。作为缓冲层21，例如使用氧化硅膜或氮化硅膜，成膜为10nm～50nm左右的厚度。
接着，将形成有非晶质硅薄膜15x及缓冲层21的基板从腔室中取出，如图2C所示，在基板10的整个区域上形成光热变换层22x。这里，在使用类金刚石碳(DLC)作为光热变换层22x的情况下，对于设置在溅镀装置的腔室内的基板10，在真空环境中使用以碳为靶极的溅镀法来成膜。此外，在使用金属薄膜作为光热变换层22x的情况下，使用以例如钼(Mo)、铬(Cr)、铝(Al)、钛(Ti)、铌(Nb)等的金属单体、或它们的合金为靶极的溅镀法来成膜。光热变换层22x的膜厚设定为50nm～100nm左右。
此外，在使用金属薄膜作为光热变换层22x的情况下，有可能非晶质硅与金属化学反应而形成硅化物，所以如上所述，在含有金属薄膜的光热变换层22x与非晶质硅薄膜15x之间形成具备绝缘膜的缓冲层21。
接着，如图2D所示，使用光刻技术对上述光热变换层22x进行图案化，来形成具有预定平面形状的光热变换层22。具体而言，首先，对省略了图示的光致抗蚀剂进行图案化，以使其仅留在作为晶体管Tr的沟道层的区域(即包括栅极电极13的形成区域的区域、通过后述的激光退火使非晶质硅薄膜15x结晶化的区域)上，使用该光致抗蚀剂将下层的光热变换层22x进行蚀刻。在使用上述类金刚石碳(DLC)作为光热变换层22x的情况下，通过氧等离子的干式蚀刻法进行蚀刻。此外，在使用上述金属薄膜作为光热变换层22x的情况下，使用适合于各个薄膜材料的蚀刻剂进行湿式蚀刻、或通过干式蚀刻进行蚀刻。
接着，如图2E所示，使用半导体激光装置(省略图示)对基板10整个区域照射激光BM，仅将光热变换层22的下层的非晶质硅薄膜15x进行热退火(激光退火)。由此，只有保留有光热变换层22的区域之下的非晶质硅薄膜15x进行结晶化，形成含有多结晶质硅薄膜或微结晶质硅薄膜的半导体层15。
具体而言，作为在激光退火中使用的激光光源，使用例如波长808nm的宽区域型高输出半导体激光装置。并且，在这样的半导体激光装置中，连续激发出约4W的光输出的激光，通过微透镜阵列等的均匀照明光学系统整形为希望的束形状。进而，将该束聚光为约2mW/μm2的光强度，一边使基板10例如以约40mm/s的一定速度移动一边对该基板10进行照射。即，通过扫描具有预定的照射范围的激光BM，对基板10整个区域照射激光BM而进行热退火。
由此，形成光热变换层22的膜材料被加热到高温，该热通过热传递经由下层的缓冲层21传递给非晶质硅薄膜15x。并且，通过非晶质硅薄膜15x达到熔点而被热退火，如图3A所示，只有光热变换层22正下方的非晶质硅薄膜15x进行结晶化，形成含有微结晶质硅薄膜的半导体层15。这样，根据激光退火的设定条件，将作为晶体管Tr的沟道层的区域的非晶质硅薄膜15x进行结晶化，能够形成含有多结晶质硅薄膜或微结晶质硅薄膜的半导体层15。另一方面，没有形成光热变换层22的区域的非晶质硅薄膜15x由于吸收系数(吸光度)较低，所以激光BM直接通过而没有被加热，非晶质状态被维持。
接着，如图3B所示，在将缓冲层21上的光热变换层22除去之后，例如使用等离子CVD法，将作为沟道保护层的绝缘层16x成膜在基板10整个区域上。这里，光热变换层22的除去方法可以采用与对上述光热变换层22x进行图案化的工序同样的方法(根据膜材料而用干式蚀刻法或湿式蚀刻法等)。此外，作为绝缘层16x，与上述栅极绝缘膜11及缓冲层21同样，例如使用氮化硅膜或氧化硅膜。
接着，如图3C所示，使用光刻技术，对上述绝缘层16x及缓冲层21连续地进行图案化，形成具有预定的平面形状的沟道保护层16。具体而言，对省略了图示的光致抗蚀剂进行图案化，以使其仅留在作为晶体管Tr的沟道层的区域中、对应于上述栅极电极13的形成区域的区域上，使用该光致抗蚀剂将下层的绝缘层16x及缓冲层21连续地进行干式蚀刻。由此，形成作为绝缘层16x及缓冲层21的层叠体的沟道保护层16。
接着，如图3C所示，将用来形成晶体管Tr的源极、漏极的杂质半导体层(杂质层)17x成膜在基板10整个区域上。这里，作为杂质半导体层17x使用怎样的材料，则根据制造的晶体管Tr是p型还是n型而不同。在p型晶体管的情况下，通过使用等离子CVD法使在硅烷气体中混入了乙硼烷等的受主型杂质的硅层(p+-Si层)成膜，形成杂质半导体层17x。另一方面，在n型晶体管的情况下，通过使用等离子CVD法使在硅烷气体中混入了砷化氢或磷化氢等的施主型杂质的硅层(n+-Si层)，形成杂质半导体层17x。此外，基于与作为无掺杂硅层(i-Si层)的上述非晶质硅薄膜15x的情况同样的理由，杂质半导体层17x的厚度设定为5～10nm。
接着，如图3D所示，对杂质半导体层17x进行图案化，形成具有从沟道保护层16的两端部延伸到半导体层15上的平面形状的杂质半导体层17，并且将作为晶体管Tr的沟道层的区域的半导体层15以外的非晶质硅薄膜15x除去。具体而言，对省略了图示的光致抗蚀剂进行图案化，以使其仅留在与晶体管Tr的源漏极电极18的平面形状对应的区域上，使用该光致抗蚀剂将下层的杂质半导体层17x及非晶质硅薄膜15x连续进行干式蚀刻。由此，在晶体管Tr的形成区域中形成杂质半导体层17，并且晶体管Tr的形成区域外的非晶质硅薄膜15x被除去，栅极绝缘膜11露出。
接着，如图3E所示，将用来形成晶体管Tr的源漏极电极18的漏极金属层18x成膜在基板10整个区域上。漏极金属层18x例如使用溅镀法形成，以使其具有例如层叠了铬(Cr)、铝(Al)、钛(Ti)、铌(Nb)等金属单体、或者含有它们的合金的电极层的电极构造。
接着，对漏极金属层18x进行图案化，以使其具有预定的平面形状，如图1所示，在晶体管Tr的杂质半导体层17上形成源漏极电极18。具体而言，对省略了图示的光致抗蚀剂进行图案化，以使其仅留在与晶体管Tr的源漏极电极18的平面形状对应的区域上，使用该光致抗蚀剂将下层的漏极金属层18x进行干式蚀刻。由此，在晶体管Tr的形成区域中，形成具有从沟道保护层16的两端部延伸到半导体层15上的平面形状的杂质半导体层17及源漏极电极18。
另外，在上述半导体器件的制造方法中，对于通过单独的工序进行非晶质硅薄膜15x的除去以及对杂质半导体层17及源漏极电极18进行图案化(patterning)的情况进行了说明，但本发明并不限定于此，也可以采用如下的制造方法。
即，例如如图3C所示，在作为晶体管Tr的沟道层的区域中，对沟道保护层16进行图案化之后，在基板10上依次成膜杂质半导体层17x及漏极金属层18x。接着，进行图案化以使光致抗蚀剂仅留在与源漏极电极18的平面形状对应的区域上，使用该光致抗蚀剂，首先将漏极金属层18x进行干式蚀刻而形成源漏极电极18。接着，使用经图案化形成的源漏极电极18作为掩模，将下层的杂质半导体层17x及非晶质硅薄膜15x连续地进行干式蚀刻，在源漏极电极18上形成整合的杂质半导体层17，并且将非晶质硅薄膜15x除去。根据这样的制造方法，能够削减光刻及进行图案化的工序数，提高制造效率。
接着，示出比较例，来对于有关上述本实施方式的半导体器件及其制造方法的作用效果的优越性进行详细说明。
图4是用来说明有关本实施方式的半导体器件及其制造方法的作用效果的、示出以往技术(以下记作“比较例”)的半导体器件的制造方法的一例的概略工序图。这里，对于与上述本实施方式相同的结构及制造工序标注相同的附图标记，并且参照图2及图3将其说明简略化或省略。
比较例的半导体器件的制造方法，在上述第1实施方式中，如图2所示，在基板10上对栅极电极13及布线13x进行图案化后，如图4A所示，将栅极绝缘膜11、非晶质硅薄膜15x及光热变换层22x依次层叠形成在基板10的整个区域上。然后，如图4B所示，通过使从省略了图示的半导体激光装置激发出的具有预定的照射区域的激光BM进行扫描，对基板10的整个区域照射激光BM而进行热退火。
在这样的制造方法中，由于在将光热变换层22x形成在基板10的整个区域上的状态下照射激光，所以在本来需要热退火的晶体管Tr(沟道层)的形成区域以外的区域中，也发生因光热变换层22x引起的加热。在此情况下，具有因为例如布线13x与构成栅极绝缘膜11的氮化硅膜及氧化硅膜中的热吸收系数以及热膨胀系数的差异而在布线13x上的栅极绝缘膜11上发生剥离或裂纹等的问题。作为避免这样的现象的方法，也可以考虑以使得仅对需要热退火的区域(晶体管Tr的形成区域)照射激光、而对不需要热退火的区域(例如布线层LN等的形成区域)不照射激光的方式进行扫描方法，但在此情况下，具有导致激光的照射工序中的生产量(作业效率)下降的问题。
相对于此，在有关本实施方式的半导体器件及其制造方法中，在将非晶质硅薄膜15x结晶化时，具有仅在作为晶体管Tr的沟道层的区域上形成光热变换层22之后、照射激光BM来实施热退火的方法。由此，能够仅将晶体管Tr(沟道层)的形成区域中的非晶质硅薄膜15x高效率地加热而进行结晶化，并且能够抑制该晶体管Tr的形成区域以外的、例如布线13x的形成区域中的热退火的加热，能够抑制栅极绝缘膜11等的剥离或裂纹的发生，从而抑制制造成品率下降。此外，在此情况下，与上述比较例同样，只要扫描激光BM来对基板10的整个区域照射就可以，所以不会导致激光BM的照射工序中的生产量(作业效率)下降。
这里，对在有关本实施方式的半导体器件中使用的晶体管Tr的元件特性进行说明。
在上述半导体器件及其制造方法中，作为通过激光退火而形成的具有含有结晶性硅的半导体层的晶体管Tr，对于作为半导体层而具有多结晶质(多晶)或微结晶质(微晶)的硅薄膜的晶体管进行了说明。
特别是，作为半导体层而具有微结晶质的硅薄膜的晶体管(微结晶质硅晶体管)具有以下的优良的特征：虽然电子迁移率与多结晶质硅晶体管相比稍低，但比非晶质硅晶体管高，并且阈值电压Vth的变动也为与多结晶质硅晶体管同样的程度较少，进而，接近元件间的性能的偏差也为与非晶质硅晶体管同样的程度较少。
这样的微结晶质硅一般定义为结晶的粒径在几十nm～几μm量级的范围、并且在结晶化的硅薄膜中含有约30％左右的非晶质硅的状态。这里，基于在上述半导体器件的制造方法中示出的激光退火的设定条件，对于通过对非晶质硅薄膜照射激光来进行热退火而形成的试料(结晶性硅薄膜)，示出拉曼分光波谱的实测数据，对其结晶化程度进行具体分析。
图5是示出在晶体管中使用的硅薄膜的结晶化程度的一例的拉曼(Raman)分光波谱图。
如图5所示，对于上述试料的拉曼分光的实测波谱SPz与将结晶化(多结晶质)硅的典型的波谱SPc的峰值强度(约520cm-1左右)、微结晶质硅的典型的波谱SPm的峰值强度(约500cm-1左右)、和非晶质硅的典型的波谱SPa的峰值强度(约470cm-1左右)合计的计算值的曲线SPx大致一致。即，微结晶质硅薄膜处于混合存在非晶质、微结晶质及结晶质的硅的状态，其实测波谱SPz如图5所示，可以分解为结晶化硅、微结晶质硅和非晶质硅的3个峰值。由此，可以如下式(1)所示那样表示硅的结晶化程度。
结晶化程度＝(Ic-Si+Iμc-Si)/(Ic-Si+Iμc-Si+Ia-Si)……(1)
在式(1)中，Ic-Si是拉曼分光波谱中的结晶化(多结晶质)硅的峰值强度，Iμc-Si是微结晶质硅的峰值强度，Ia-Si是非晶质硅的峰值强度。基于该式(1)来计算具有图5所示的实测波谱SPz的上述试料的结晶化程度，则计算结果为72.2％，由于非晶质硅的含有量是约30％左右，所以可以判断为形成有微结晶质硅。
接着，对有关本发明的半导体器件及其制造方法以及显示装置的第2实施方式进行说明。
在上述第1实施方式中，对在单一的基板10上同时形成具有含有结晶性(多结晶质或微结晶质)的硅的半导体层的晶体管Tr和布线层LN的情况进行了说明。在第2实施方式中，对于在单一的基板10上同时形成结晶性硅晶体管、非晶质硅晶体管和布线层的情况进行说明。
(显示装置)
首先，对于能够采用有关本实施方式的半导体器件及其制造方法的显示装置及显示像素进行说明。另外，在以下所示的实施方式中，对于作为显示面板的有机EL显示面板中使用本发明的半导体器件的情况进行说明，但也可以在通过其他的显示方法显示图像信息的显示面板中使用，所述的有机EL显示面板具有将具有有机电致发光元件(有机EL元件)的多个显示像素2维排列的结构，并且通过各显示像素以对应于显示数据(影像数据)的亮度等级进行发光动作来显示图像信息。
图6是表示使用有关本发明的半导体器件的显示装置的一例的概略结构图，图7是表示使用有关本发明的半导体器件的显示像素的电路结构例的等价电路图。
能够采用有关本实施方式的半导体器件的显示装置如图6所示，至少具备：二维排列有多个显示像素PIX的显示面板110；用来将各显示像素PIX设定为选择状态的栅极驱动器120；以及用来对各显示像素PIX供给与显示数据对应的等级信号的数据驱动器130。
(显示像素)
如图7所示，各显示像素PIX具备像素驱动电路DC和有机EL元件OEL，通过像素驱动电路DC将与显示数据对应的电流值的发光驱动电流供给到有机EL元件OEL中，由此以与该显示数据对应的预定的亮度等级进行发光动作。
例如如图7所示，像素驱动电路DC具备晶体管Tr11、晶体管Tr12和电容器Cs。晶体管Tr11分别将栅极端子连接在选择线Ls上、漏极端子连接在数据线Ld上、源极端子连接在触点N11上。晶体管Tr12将栅极端子连接在触点N11上，将漏极端子连接在被施加了预定的高电位电压Vdd的电源电压线La上，源极电子连接在触点N12上。电容器Cs连接在晶体管Tr12的栅极端子及源极端子间(触点N11及触点N12间)。选择线Ls及数据线Ld的至少任一个为布线13x。
这里，晶体管Tr11、Tr12都采用n沟道型的晶体管(电场效应型晶体管)。如果晶体管Tr11、Tr12是p沟道型，则源极端子及漏极端子成为相互相反。此外，电容器Cs是在晶体管Tr12的栅极-漏极间形成的寄生电容，或者附加地设在该栅极-源极间的辅助电容，或着包括这些寄生电容和辅助电容的电容成分。
此外，有机EL元件OEL的阳极端子(阳极电极)连接在上述像素驱动电路DC的触点N12上，阴极端子(阴极电极)被施加预定的低电位电压Vss(例如接地电压Vgnd)。
并且，选择线Ls连接在上述栅极驱动器120上，以预定的定时被施加选择电平或非选择电平的选择电压Vsel，此外，数据线Ld连接在上述数据驱动器130上，对于通过上述选择电压Vsel设定为选择状态的显示像素PIX施加对应于显示数据的等级信号(灰度等级电压)Vdata。
接着，对具有这样的电路结构的显示像素PIX的驱动控制动作进行简单的说明。
首先，在选择期间，通过从栅极驱动器120对选择线Ls施加选择电平(高电平)的选择电压Vsel，晶体管Tr11进行导通动作而被设定为选择状态。与该定时同步，通过从数据驱动器130对数据线Ld施加与显示数据对应的电压值的灰度等级电压Vdata，经由晶体管Tr11将与灰度等级电压Vdata对应的电位施加在触点N11(晶体管Tr12的栅极端子)上。
由此，晶体管Tr12以对应于灰度等级电压Vdata的导通状态进行导通动作，在漏极和源极间流过预定的电流值的发光驱动电流。因而，有机EL元件OEL以对应于灰度等级电压Vdata(即显示数据)的亮度等级进行发光动作。此时，在连接在晶体管Tr12的栅极和源极间的电容器Cs中，基于施加在触点N11上的灰度等级电压Vdata而被积蓄(充电)电荷。
接着，在非选择期间中，通过对选择线Ls施加非选择电平(低电平)的选择电压Vsel，晶体管Tr11进行导通动作而被设定为非选择状态。由此，积蓄在上述电容器Cs中的电荷(即栅极-源极间的电位差)被保持，在晶体管Tr12的栅极端子上被施加对应于灰度等级电压Vdata的电压。因而，在晶体管Tr12的漏极-源极间流过与上述发光动作状态同样的电流值的发光驱动电流，有机EL元件OEL的发光动作状态持续。并且，通过对2维排列在显示面板110中的所有的显示像素PIX例如按照各行依次执行这样的驱动控制动作，显示希望的图像信息。
这样，在具备图7所示那样的像素驱动电路DC的显示像素PIX中，晶体管Tr11作为选择晶体管发挥功能，此外晶体管Tr12作为驱动晶体管发挥功能。这里，选择晶体管最好开关特性良好，此外，驱动晶体管最好元件特性的变动较小、电子迁移率较高。
因而，在形成在同一基板上的选择晶体管及驱动晶体管中使用结晶性的硅半导体层作为沟道层的情况下，驱动晶体管的阈值电压的变动(Vth变动)被抑制，所以元件特性的劣化被抑制，并且电子迁移率提高，所以具有以较低的栅极电压使希望的电流值的发光驱动电流流到有机EL元件OEL中、能够得到预定的发光亮度等的优点。另一方面，此时如果与驱动晶体管同样将选择晶体管的沟道层结晶化，则与使用非晶质硅半导体层的情况相比，漏极-源极间的泄漏电流变大，所以具有开关特性变差的缺点。
所以，在本实施方式中，在具备图7所示那样的像素驱动电路DC的显示像素PIX中，具有仅在形成在同一基板上的选择晶体管及驱动晶体管中的驱动晶体管的沟道层中使用结晶化的硅半导体层、在选择晶体管的沟道层中使用非晶质硅半导体层的基板构造。以下，示出附图，对在有关本实施方式的显示像素中使用的基板构造进行说明。
图8是示意地表示在本实施方式中使用的显示像素的基板构造的截面构造图。这里，在图8中，为了简化说明，将作为选择晶体管及驱动晶体管的晶体管和布线层单独表示，对于相互的连接关系省略了图示。此外，对于与上述第1实施方式相同的结构，标注相同的附图标记进行说明。
如图8所示，有关本实施方式的半导体器件在单一的绝缘性的基板10的一面(图面上面)侧，在同一层中设有：具有含有多结晶质硅或微结晶质硅的半导体层的晶体管(结晶性硅晶体管，第1晶体管)Tr-m；具有非晶质硅半导体层的晶体管(非晶质硅晶体管，第2晶体管)Tr-a；以及包含布线13x的布线层LN。这里，晶体管Tr-m相当于图7所示的作为驱动晶体管发挥功能的晶体管Tr12，此外，晶体管Tr-a相当于作为选择图7所示的驱动晶体管Tr12的选择晶体管发挥功能的晶体管Tr11。
具体而言，如图8所示，晶体管Tr-m与上述第1实施方式(参照图1)同样，具有：设在绝缘性的基板10的一面侧的表面上的栅极电极13m；隔着栅极绝缘膜11设在对应于栅极电极13m的区域中的、含有结晶性的硅的半导体层15m；设在半导体层15m上的沟道保护层16m；从沟道保护层16m的两端部延伸到半导体层15m上而设置的杂质半导体层17m；以及整合设置在杂质半导体层17m上的源漏极电极18m。
此外，晶体管Tr-a具有：设在基板10的一面侧的栅极电极13a；隔着栅极绝缘膜11设在对应于栅极电极13a的区域中的、含有非结晶硅的半导体层15a；设在半导体层15a上的沟道保护层16a；从沟道保护层16a的两端部延伸到半导体层15a上而设置的杂质半导体层17a；以及源漏极电极18a。
这里，如图8所示，晶体管Tr-m的栅极电极13m、晶体管Tr-a的栅极电极13a、以及构成布线层LN的布线13x被设置于同一层中，被共同的栅极绝缘膜11覆盖。此外，晶体管Tr-m的半导体层15m、沟道保护层16m、杂质半导体层17m和源漏极电极18m，分别与晶体管Tr-a的半导体层15a、沟道保护层16a、杂质半导体层17a和源漏极电极18a被设置于同一层中。即，晶体管Tr-m和晶体管Tr-a形成为，使得只有作为半导体层15m、15a的硅薄膜的膜质不同，其他元件构造相同。
另外，在图8中，也与图1同样，示出了设在基板10上的晶体管Tr-m、Tr-a的源漏极电极18m、18a露出的状态，但在实际制品中被省略了图示的绝缘膜等覆盖保护。
(制造方法)
接着，参照附图对有关本实施方式的半导体器件的制造方法进行说明。
图9至图11是表示有关本实施方式的半导体器件的制造方法的一例的概略工序剖视图。这里，关于与上述第1实施方式(参照图2、图3)同样的制造工序，简化其说明。
首先，如图9A所示，对成膜在绝缘性的基板10上的作为金属材料的薄膜进行图案化，形成晶体管Tr-m的栅极电极13m、晶体管Tr-a的栅极电极13a及布线13x。布线13x作为选择线Ls及数据线Ld的至少任一个发挥功能。然后，在基板10的整个区域上成膜栅极绝缘膜11，覆盖栅极电极13m、13a及布线13x。然后，如图9B所示，在基板10的整个区域上，使用等离子CVD法连续地成膜非晶质硅薄膜15x及缓冲层21，再在其上层上使用溅镀法等来形成光热变换层22x。
接着，如图9C所示，使用光刻技术对光热变换层22x进行图案化，将光热变换层22仅留在作为晶体管Tr-m的沟道层的区域(即上述栅极电极13m的形成区域中、想要通过激光退火使非晶质硅薄膜15x结晶化的区域)上。
接着，如图10A所示，扫描激光RM而照射在基板10整个区域上，通过仅将光热变换层22正下方的非晶质硅薄膜15x进行热退火而进行结晶化，由此，如图10B所示，在晶体管Tr-m的形成区域中，形成含有多结晶质硅薄膜或微结晶质硅薄膜的半导体层15m。此时，晶体管Tr-m的形成区域以外的、晶体管Tr-a及布线层LN的形成区域的非晶质硅薄膜15x没有被结晶化而维持非晶质的状态。
接着，如图10C所示，将缓冲层21上的光热变换层22使用蚀刻法等除去之后，使用等离子CVD法将作为沟道保护层的绝缘层16x成膜在基板10的整个区域上。然后，如图11A所示，使用光刻技术对绝缘层16x及缓冲层21连续地进行图案化，在作为晶体管Tr的沟道层的区域中、对应于上述栅极电极13m、13a的形成区域的区域上形成沟道保护层16m、16a，该沟道保护层16m、16a具备绝缘层16x及缓冲层21的层叠体。然后，使用等离子CVD法将用来形成晶体管Tr-m、Tr-a的源极、漏极的杂质半导体层17x成膜在基板10的整个区域上。
接着，如图11B所示，对杂质半导体层17x进行图案化，分别形成从沟道保护层16m、16a的两端部延伸到半导体层15m、15a上的杂质半导体层17m、17a，并且将作为晶体管Tr-m、Tr-a的沟道层的区域的半导体层15m、15a以外的非晶质硅薄膜15x除去。
接着，如图11C所示，使用溅镀法将用来形成晶体管Tr的源漏极电极18m、18a的漏极金属层18x成膜在基板10整个区域上。然后，对漏极金属层18x进行图案化，如图8所示，在晶体管Tr-m、Tr-a的杂质半导体层17m、17a上分别形成源漏极电极18m、18a。
这样，在有关本实施方式的半导体器件及其制造方法中，在单一的基板10上，混合设置有晶体管Tr-m和晶体管Tr-a，该晶体管Tr-m具有含有多结晶质硅或微结晶质硅的半导体层15m，该晶体管Tr-a具有非晶质硅半导体层15a。并且，在将非晶质硅薄膜15x结晶化时，具有仅在作为晶体管Tr-m的沟道层的区域上形成光热变换层22之后照射激光BM来实施热退火的方法。
由此，能够通过对于单一的基板10的1次的激光退火工序，同时形成构成晶体管Tr-m的含有结晶性硅的半导体层15m和构成晶体管Tr-a的含有非晶质硅的半导体层15a，并且能够抑制晶体管Tr-a及布线13x的形成区域中的栅极绝缘膜11等的剥离或裂纹的发生。
此时，能够仅将晶体管Tr-m的形成区域中的非晶质硅薄膜15x高效率地加热而结晶化，并且能够抑制该晶体管Tr-m的形成区域以外的、晶体管Tr-a及布线13x的形成区域中的热退火的加热。因而，能够在抑制制造成品率及生产量的下降的同时，在同一基板上良好地形成具有结晶性的硅半导体的驱动晶体管和具有非晶质硅半导体的选择晶体管。
并且，根据具有这样的基板构造的显示面板，由于驱动晶体管(晶体管Tr12)的沟道层由结晶性的硅薄膜形成，所以与将沟道层用非晶质硅薄膜形成的情况相比，使阈值电压Vth的变动变少，能够抑制元件劣化。此外，能够提高驱动晶体管(晶体管Tr12)的电子迁移率，所以能够以较低的栅极电压(灰度等级电压Vdata)实现预定的亮度等级的发光动作。另一方面，由于选择晶体管(晶体管Tr11)的沟道层由非晶质硅薄膜形成，所以与将沟道层用结晶性的硅薄膜形成的情况相比，能够大幅地抑制泄漏电流的影响。
另外，在本实施方式中，作为构成显示像素PIX的像素驱动电路DC，示出了具有两个晶体管(晶体管Tr11、Tr12)的电路结构，但本发明并不限定于此。本发明只要是至少像素驱动电路DC各具备一个起到选择晶体管的作用的晶体管和起到驱动晶体管的作用的晶体管就可以，例如也可以是具有3个以上的晶体管的结构。
此外，在图7中，示出了如下结构的电压指定型的等级控制方式的电路结构：作为设在显示像素PIX中的像素驱动电路DC，通过根据显示数据来调节(指定)写入到各显示像素PIX(具体而言是像素驱动电路DC的晶体管Tr12的栅极端子；触点N11)中的灰度等级电压Vdata的电压值，来控制流到有机EL元件OEL中的发光驱动电流的电流值，从而以希望的亮度等级进行发光动作。但是本发明并不限定于该图7所示的方式。即，本发明也可以具有如下的电流指定型的灰度等级控制方式的电路结构：通过根据显示数据调节写入到各显示像素PIX中的电流的电流值，由此控制流到有机EL元件OEL中的发光驱动电流的电流值，从而以希望的亮度等级进行发光动作。
接着，对有关本发明的半导体器件及其制造方法以及显示装置的第3实施方式进行说明。
在上述第2实施方式中，对于将在单一的基板10上设有结晶性硅晶体管和非晶质硅晶体管的基板构造用在显示装置(显示面板)的各显示像素中的情况进行了说明。在第3实施方式中，对于将第2实施方式所示的基板构造在用于显示面板的驱动的驱动器中使用的情况进行说明。
图12是表示使用有关本发明的半导体器件的显示装置的另一例的概略结构图。这里，对于与上述第2实施方式相同的结构标注相同的附图标记，并简化或省略其说明。
如图12所示，能够采用有关本实施方式的半导体器件的显示装置，在单一的基板10上，至少具备二维排列有多个显示像素PIX的像素阵列(显示区域)111、用来将各显示像素PIX设定为选择状态的栅极驱动器部121，以及用来对各显示像素PIX供给对应于显示数据的等级信号的数据驱动器部131。
这里，在本实施方式中，作为形成在同一基板10上的、至少设在栅极驱动器部121及数据驱动器部131的驱动电路中的晶体管，与第2实施方式(参照图8)所示的晶体管Tr-m同样，采用具有结晶性(多结晶质或微结晶质)的硅半导体层的晶体管。
对于具有这样的基板构造的半导体器件(显示装置)的制造方法，参照上述第2实施方式所示的附图进行说明。
首先，如图9A～图9C所示，在单一的基板10的一面侧的、栅极驱动器部121及数据驱动器部131的形成区域中，形成晶体管Tr-m的栅极电极13m、晶体管Tr-a的栅极电极13a及布线13x。然后，在基板10的整个区域成膜栅极绝缘膜11来覆盖栅极电极13m、13a及布线13a，并在其上依次层叠形成非晶质硅薄膜15x、缓冲层21及光热变换层22x。
接着，对光热变换层22x进行图案化，仅在作为设在栅极驱动器部121及数据驱动器部131的驱动电路中的晶体管的沟道层的区域中，留下光热变换层22。接着，在此状态下，如图10A所示，通过扫描激光BM照射基板10的整个区域，如图10B所示，仅将光热变换层22正下方的非晶质硅薄膜15x进行热退火而结晶化，形成包含多结晶质硅薄膜或微结晶质硅薄膜的半导体层15m。此时，没有形成有光热变换层22的区域的非晶质硅薄膜15x没有被结晶化而维持非晶质的状态。
由此，在栅极驱动器部121及数据驱动器部131的驱动电路中，形成具有结晶性的硅半导体层的晶体管，并且在其以外的区域中同时形成具有非晶质硅半导体层的晶体管。
根据有关本实施方式的半导体器件及其制造方法以及显示装置，在将非晶质硅薄膜进行热退火而进行结晶化时，通过在仅在作为结晶性硅晶体管的沟道层的区域上形成光热变换层的状态下进行激光退火，能够仅将该区域的非晶质硅薄膜进行结晶化，所以能够在单一的基板10上同时形成结晶性硅晶体管和非晶质硅晶体管。
此时，在结晶性硅晶体管的形成区域以外的、非晶质硅晶体管及布线层的形成区域中没有形成光热变换层，所以能够抑制热退火的加热，能够抑制形成在栅极电极及布线上的绝缘膜等的剥离及裂纹的发生。因而，在单一的基板10上设有用来驱动像素阵列111的栅极驱动器部121及数据驱动器部131的显示装置中，能够在抑制制造成品率及生产量的下降的同时、良好地形成结晶性硅晶体管和非晶质硅晶体管。
这里，如图12所示，对将排列成像素阵列111的显示像素PIX(像素驱动电路)和用来驱动该显示像素PIX的栅极驱动器部121及数据驱动器部131等形成在单一的基板10上的显示装置进行更详细的说明。
在图12所示的显示装置中，对显示像素PIX具备上述第2实施方式(参照图7)所示那样的像素驱动电路DC的情况进行探讨。在第2实施方式中，说明了如下情况：在像素驱动的特性上，优选根据其性能而采用非晶质硅晶体管或结晶性硅晶体管，来作为像素驱动电路DC的晶体管Tr11、Tr12。
但是，根据显示面板，有时即使是作为像素驱动电路DC的晶体管而仅采用了非晶质硅晶体管的情况下，也满足像素驱动所需要的条件。在图12所示的显示装置中，在单一的基板10上一齐形成像素阵列111、栅极驱动器部121和数据驱动器部131，但在将基板10上的所有的晶体管通过非晶质硅晶体管形成的情况下，由于电子迁移率较低，所以为了使栅极驱动器部121及数据驱动器部131动作，驱动能力变得不够。
作为避免这样的问题的方法，通过在仅在各驱动器部的形成区域中对光热变换层进行图案化后实施激光退火，能够将驱动器部的晶体管的沟道层进行结晶化而提高电子迁移率，但由于驱动器部内的不需要加热的区域(例如布线等的形成区域)也被加热，所以布线上的绝缘膜等有可能剥离或产生裂纹等。
相对于此，在有关本实施方式的半导体器件及其制造方法以及显示装置中，对在对基板10照射激光而使非晶质硅薄膜结晶化时使用的光热变换层进行图案化，以使其仅留在至少设置在栅极驱动器部121及数据驱动器部131中的驱动电路的晶体管的沟道层的形成区域上。然后，通过照射激光而使非晶质硅薄膜结晶化，形成结晶性硅晶体管。
由此，能够在单一基板上同时形成结晶性硅晶体管和非晶质硅晶体管，并且能够抑制结晶性硅晶体管的形成区域以外的、布线层等的形成区域中的加热，抑制该布线层上的膜的剥离及裂纹的发生，能够抑制制造成品率及生产量的下降。
另外，在本实施方式中，对于在显示像素PIX的像素驱动电路中采用了非晶质硅晶体管的情况下、在显示装置的栅极驱动器部121及数据驱动器部131的驱动电路中采用本发明的技术思想的情况进行了说明，但本发明并不限定于此。即，除了栅极驱动器部121及数据驱动器部131的驱动电路以外，如上述第2实施方式所示，在排列在显示面板(像素阵列)中的显示像素PIX的像素驱动电路的驱动晶体管中，当然也能够采用结晶性硅晶体管，采用本发明的技术思想。
此外，在上述各实施方式中，对于作为晶体管而具有蚀刻阻挡型的元件构造的情况进行了说明，但本发明并不限定于此，如果是具有沟道蚀刻型的元件构造的情况，也能够得到与上述同样的作用效果。进而，在上述各实施方式中，对于作为晶体管而具有逆交错型的元件构造的情况进行了说明，但本发明并不限定于此，也可以是具有正交错型的元件构造的情况。
以下，利用附图对用来实施本发明的其他实施方式进行说明，但在以下所述的实施方式中，为了实施本发明而附加了技术上优选的各种限定，但并不是将本发明的范围限定于以下的实施方式及图示例。
图13是表示作为发光装置的EL面板1中的多个像素P的配置结构的俯视图，图14是表示EL面板1的概略结构的俯视图。
如图13、图14所示，在EL面板1中，分别发出R(红)、G(绿)、B(蓝)光的多个像素P以预定的图案配置为矩阵状。
在该EL面板1中，沿着行方向相互大致平行地排列有多个扫描线2，，多个信号线3在俯视图中为沿着列方向相互大致平行且与扫描线2大致正交地排列。此外，在相邻的扫描线2之间，沿着扫描线2设有电压供给线4。并且，由与这些各扫描线2相邻的两条信号线3和电压供给线4包围的范围对应于像素P。
此外，在EL面板1中，设有作为栅格状的隔壁的堤坝19，该堤坝19覆盖扫描线2、信号线3以及电压供给线4的上方。由该堤坝19包围而成的大致长方形状的多个开口部19a形成在每个像素P上，在该开口部19a内设有预定的载体输送层(后述的空穴注入层8b、发光层8c)，成为像素P的发光区域。所谓载体输送层，是通过被施加电压而输送空穴或电子的层。
图15是表示以有源矩阵驱动方式动作的对应于EL面板1的1个像素的电路的电路图。
如图15所示，在EL面板1中，设有扫描线2、与扫描线2交叉的信号线3、沿着扫描线2的电压供给线4，对于该EL面板1的1个像素P，设有作为晶体管的开关晶体管5、作为晶体管的驱动晶体管6、电容器7和有机EL元件等的发光元件8。
在各像素P中，开关晶体管5的栅极连接在扫描线2上，开关晶体管5的漏极和源极中的一个连接在信号线3上，开关晶体管5的漏极和源极中的另一个连接在电容器7的一个电极及驱动晶体管6的栅极上。驱动晶体管6的源极和漏极中的一个连接在电压供给线4上，驱动晶体管6的源极和漏极中的另一个连接在电容器7的另一个电极及发光元件8的阳极上。另外，所有的像素P的发光元件8的阴极被保持为一定的电压Vss(例如被接地)。
此外，在该EL面板1的周围，各扫描线2连接在扫描驱动器上，各电压供给线4连接在一定电压源或输出适当电压信号的驱动器上，各信号线3连接在数据驱动器上，通过这些驱动器以有源矩阵驱动方式驱动EL面板1。对于电压供给线4，通过一定电压源或驱动器供给预定的电力。
接着，利用图16～图18对EL面板1和其像素P的电路构造进行说明。这里，图16是表示对应于EL面板1的1个像素P的俯视图，图17是沿着图16的XVII-XVII线切开的面的剖视图，图18是沿着图16的XVIII-XVIII线切开的面的剖视图。另外，在图16中，主要表示电极及布线。
如图16所示，开关晶体管5及驱动晶体管6沿着信号线3排列，在开关晶体管5的附近配置有电容器7，在驱动晶体管6的附近配置有发光元件8。此外，在扫描线2与电压供给线4之间，配置有开关晶体管5、驱动晶体管6、电容器7及发光元件8。
如图16～图18所示，在基板10上的一面上成膜有作为栅极绝缘膜的栅极绝缘膜11，在该栅极绝缘膜11上成膜有绝缘膜12。信号线3形成在栅极绝缘膜11与基板10之间，扫描线2及电压供给线4形成在栅极绝缘膜11与第二绝缘膜12之间。
此外，如图16、图18所示，开关晶体管5是逆交错构造的晶体管。该开关晶体管5是具有栅极电极5a、半导体层5b、沟道保护层5d、杂质半导体层5f、5g、漏极电极5h及源极电极5i等的结构。
栅极电极5a形成在基板10与栅极绝缘膜11之间。该栅极电极5a例如含有Cr膜、Al膜、Cr/Al层叠膜、Al/Ti合金膜或AlTiNd合金膜。此外，在栅极电极5a之上成膜有绝缘性的栅极绝缘膜11，通过该栅极绝缘膜11覆盖栅极电极5a。
栅极绝缘膜11例如具有透光性，含有硅氮化物或硅氧化物。在栅极绝缘膜11上的对应于栅极电极5a的位置上，形成有天然的半导体层5b，半导体层5b夹着栅极绝缘膜11与栅极电极5a相对。
半导体层5b例如是具有含有微结晶硅的微结晶硅区域51和含有非晶质硅的非晶质硅区域52的单层膜，在该半导体层5b上形成有沟道。另外，微结晶硅区域51位于半导体层5b中的栅极电极5a的上方，该微结晶硅区域51的两侧分别为非晶质硅区域52。
此外，在半导体层5b的中央部上，形成有绝缘性的沟道保护层5d。沟道保护层5d覆盖半导体层5b中的微结晶硅区域51，该沟道保护层5d的两端侧覆盖微结晶硅区域51侧的非晶质硅区域52的一部分。该沟道保护层5d例如含有硅氮化物或硅氧化物。
此外，在半导体层5b的一端部侧的非晶质硅区域52上，形成有杂质半导体层5f，该杂质半导体层5f的一部分与沟道保护层5d重叠，在半导体层5b的另一端部侧的非晶质硅区域52之上，杂质半导体层5g以其一部分与沟道保护层5d重叠的方式形成。并且，杂质半导体层5f、5g分别相互离开而形成在半导体层5b的两端侧，杂质半导体层5f、5g在半导体层5b上、以夹着沟道保护层5d对置的配置形成。另外，杂质半导体层5f、5g是n型半导体，但并不限于此，也可以是p型半导体。
在杂质半导体层5f之上，形成有漏极电极5h。在杂质半导体层5g之上，形成有源极电极5i。漏极电极5h、源极电极5i例如含有Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜。
在沟道保护层5d、漏极电极5h及源极电极5i之上，成膜有作为保护膜的绝缘性的第二绝缘膜12，沟道保护层5d、漏极电极5h及源极电极5i被第二绝缘膜12覆盖。并且，开关晶体管5被第二绝缘膜12覆盖。第二绝缘膜12例如含有氮化硅或氧化硅。
这样，如图18所示，在EL面板1中作为驱动元件使用的开关晶体管5具有半导体层5b，该半导体层5b的微结晶硅区域51的两端侧成为非晶质硅区域52。另外，非晶质硅区域52的杂质半导体层5f、5g位于夹着沟道保护层5d对置的方向的微结晶硅区域51的两侧。
此外，开关晶体管5的沟道保护层5d覆盖半导体层5b中的微结晶硅区域51，并且由该沟道保护层5d的两端侧覆盖微结晶硅区域51侧的非晶质硅区域52的一部分。此外，半导体层5b中的非晶质硅区域52被杂质半导体层5f、5g覆盖。
即，半导体层5b中的微结晶硅区域51位于沟道保护层5d的下面侧，半导体层5b中的非晶质硅区域52位于微结晶硅区域51的两侧的、杂质半导体层5f、5g的下面侧，微结晶硅区域51的两端与非晶质硅区域52的边界位于沟道保护层5d的下面侧。
并且，位于栅极电极5a的上方的沟道保护层5d的长度的、沿着一对杂质半导体层5f、5g对置的方向的长度形成为，比半导体层5b中的微结晶硅区域51部分的长度长、且为栅极电极5a的长度以下。
并且，作为沟道区域的半导体层5b具有微结晶硅区域51和非晶质硅区域52，但作为源极-漏极区域的杂质半导体层5f、5g与半导体层5b中的非晶质硅区域52接触，而不与微结晶硅区域51直接接触。
这里，杂质半导体层5f、5g不与微结晶硅区域51接触，而与非晶质硅区域52接触，与半导体层5b电连接，所以与杂质半导体层5f、5g和微结晶硅区域51接触的情况相比，更难发生泄漏电流。
并且，如图15、图16所示，开关晶体管5的漏极电极5h连接在信号线3上，源极电极5i连接在驱动晶体管6的栅极电极6a上，虽然伴随着用来使发光元件8发光的开关的源极-漏极间的电流的方向没有决定，但由于杂质半导体层5f、5g都不与微结晶硅区域51接触，所以起因于微结晶硅的空穴电子对的发生被抑制。
由此，不论是从漏极电极5h及杂质半导体层5f向源极电极5i及杂质半导体层5g的电流(从一个非晶质硅区域52通过微结晶硅区域51朝向另一个非晶质硅区域52的电流)流到半导体层5b中的情况，还是从源极电极5i及杂质半导体层5g向漏极电极5h及杂质半导体层5f的电流(从另一个非晶质硅区域52通过微结晶硅区域51朝向一个非晶质硅区域52的电流)流到半导体层5b中的情况，都分别能够进行抑制了泄漏电流的发生的适当的电流控制。
此外，如图16、图17所示，驱动晶体管6是逆交错构造的晶体管。该驱动晶体管6具有栅极电极6a、半导体层6b、沟道保护层6d、杂质半导体层6f、6g、漏极电极6h、源极电极6i等。
栅极电极6a例如具有Cr膜、Al膜、Cr/Al膜、AlTi合金膜或AlTiNd合金膜，与栅极电极5a同样形成在基板10与栅极绝缘膜11之间。并且，栅极电极6a例如被含有硅氮化物或硅氧化物的栅极绝缘膜11覆盖。
在该栅极绝缘膜11之上，在对应于栅极电极6a的位置上，设有形成有沟道的半导体层6b，半导体层6b夹着栅极绝缘膜11与栅极电极6a相对。
半导体层6b例如是具有含有微结晶硅的微结晶硅区域61和含有非晶质硅的非晶质硅区域62的单层膜。另外，微结晶硅区域61位于半导体层6b中的从栅极电极6a的上方中央侧到杂质半导体层6g侧的范围中，非晶质硅区域62位于半导体层6b中的从栅极电极6a的上方缘侧到杂质半导体层6f侧的范围中。
此外，在半导体层6b的中央部上，形成有绝缘性的沟道保护层6d。沟道保护层6d将半导体层6b中的位于中央侧的微结晶硅区域61部分覆盖，该沟道保护层6d的一端侧将微结晶硅区域61侧的非晶质硅区域62的一部分覆盖。该沟道保护层6d例如含有硅氮化物或硅氧化物。
此外，在半导体层6b的一端部侧的非晶质硅区域62之上，杂质半导体层6f的一部分与沟道保护层6d重叠地形成，在半导体层6b的另一端部的微结晶硅区域61之上，杂质半导体层6g的一部分与沟道保护层6d重叠地形成。并且，杂质半导体层6f、6g分别相互离开而形成在半导体层6b的两端侧，杂质半导体层6f、6g在微结晶硅区域61上以夹着沟道保护层6d对置的配置形成。另外，杂质半导体层6f、6g是n型半导体，但并不限于此，也可以是p型半导体。
在杂质半导体层6f之上，形成有漏极电极6h。在杂质半导体层6g之上，形成有源极电极6i。漏极电极6h、源极电极6i例如含有Cr膜、Al膜、Cr/Al膜、AlTi合金膜或AlTiNd合金膜。
在沟道保护层6d、漏极电极6h及源极电极6i之上，成膜有绝缘性的第二绝缘膜12，沟道保护层6d、漏极电极6h及源极电极6i被第二绝缘膜12覆盖。并且，驱动晶体管6被第二绝缘膜12覆盖。
这样，如图17所示，在EL面板1中作为驱动元件使用的驱动晶体管6具有半导体层6b，该半导体层6b包括微结晶硅区域61和非晶质硅区域62。另外，从沟道保护层6d到杂质半导体层6g的下面配设有微结晶硅区域61，从沟道保护层6d的端部到杂质半导体层6f的下面配设有非晶质硅区域62。
此外，驱动晶体管6的沟道保护层6d覆盖位于栅极电极6a的上方的微结晶硅区域61部分，并且该沟道保护层6d的端部覆盖微结晶硅区域61侧(漏极电极6h侧)的非晶质硅区域62的一部分。此外，没有被沟道保护层6d覆盖的微结晶硅区域61部分被杂质半导体层6g覆盖，半导体层6b中的非晶质硅区域62被杂质半导体层6f覆盖。
即，半导体层6b中的微结晶硅区域61位于从沟道保护层6d的下面侧到一对杂质半导体层中的一个杂质半导体层6g的下面侧，半导体层6b中的非晶质硅区域62位于一对杂质半导体层中的另一个杂质半导体层6f的下面侧，微结晶硅区域61与非晶质硅区域62的边界位于沟道保护层6d的下面侧。另外，半导体层6b的沿着一对杂质半导体层6f、6g对置的方向的长度的、微结晶硅区域61部分的长度，比非晶质硅区域62部分的长度长。
并且，作为沟道区域的半导体层6b中的微结晶硅区域61与非晶质硅区域62的边界位于沟道保护层6d的下面侧，作为源极-漏极区域的杂质半导体层6f与半导体层6b中的非晶质硅区域62接触，作为源极-漏极区域的杂质半导体层6g与半导体层6b的微结晶硅区域61接触。
这里，杂质半导体层6f不与微结晶硅区域61接触，而与非晶质硅区域62接触，与半导体层6b电连接，所以与杂质半导体层6f和微结晶硅区域61接触的情况相比，更难发生泄漏电流。
并且，如图15、图16所示，驱动晶体管6的漏极电极6h连接在电压供给线4上，源极电极6i连接在发光元件8上，伴随着用来使发光元件8发光的开关驱动的源极-漏极间的电流的方向决定为从非晶质硅区域62朝向微结晶硅区域61的单方向，此外，由于杂质半导体层6f与微结晶硅区域61不接触，所以起因于微结晶硅的空穴电子对的产生被抑制。
由此，在从漏极电极6h及杂质半导体层6f朝向源极电极6i及杂质半导体层6g的电流(从非晶质硅区域62朝向微结晶硅区域61的电流)流到半导体层6b中的情况下，能够进行抑制了泄漏电流的发生的适当的电流控制。
特别是，在电流的方向确定的驱动晶体管6的情况下，如果将与作为电流的上游侧的杂质半导体层6f接触的半导体层6b部分做成非晶质硅区域62，则能够抑制泄漏电流的发生。此外，通过相对于电流方向，使微结晶硅区域61部分的长度比非晶质硅区域62部分的长度长，电流容易流到晶体管中。
即，即使减小晶体管尺寸，也能够流过更大的电流，能够使发光元件8的发光亮度提高，使EL面板1的显示性能变好。
电容器7连接在驱动晶体管6的栅极电极6a与源极电极6i之间，如图16、图18所示，在基板10与栅极绝缘膜11之间形成有一个电极7a，在栅极绝缘膜11与第二绝缘膜12之间形成有另一个电极7b，电极7a和电极7b夹着作为电介体的栅极绝缘膜11而相对。
另外，信号线3、电容器7的电极7a、开关晶体管5的栅极电极5a及驱动晶体管6的栅极电极6a是通过将以成膜在基板10的一面上的导电性的金属模，用光刻法及蚀刻法等进行形状加工而一齐形成的。
此外，扫描线2、电压供给线4、电容器7的电极7b、开关晶体管5的漏极电极5h、源极电极5i及驱动晶体管6的漏极电极6h、源极电极6i是通过将以成膜在栅极绝缘膜11的一面上的导电性的金属模，用光刻法或蚀刻法等进行形状加工而形成的。
此外，在栅极绝缘膜11上，在栅极电极5a与扫描线2重叠的区域形成有接触孔11a，在漏极电极5h与信号线3重叠的区域形成有接触孔11b，在栅极电极6a与源极电极5i重叠的区域形成有接触孔11c，在接触孔11a～11c内分别埋设有插头20a～20c。通过插头20a，开关晶体管5的栅极电极5a与扫描线2电导通，通过插头20b，开关晶体管5的漏极电极5h与信号线3电导通，通过插头20c，开关晶体管5的源极电极5i与电容器7的电极7a电导通，并且开关晶体管5的源极电极5i与驱动晶体管6的栅极电极6a电导通。另外，也可以不通过插头20a～20c，而是直接使扫描线2与栅极电极5a接触，漏极电极5h与信号线3接触，源极电极5i与栅极电极6a接触。
此外，驱动晶体管6的栅极电极6a一体地连接在电容器7的电极7a上，驱动晶体管6的漏极电极6h一体地连接在电压供给线4上，驱动晶体管6的源极电极6i一体地连接在电容器7的电极7b上。
像素电极8a隔着栅极绝缘膜11设在基板10上，按每个像素P独立地形成。该像素电极8a是透明电极，例如包含掺锡氧化铟(ITO)、掺锌氧化铟、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)或镉-锡氧化物(CTO)。另外，像素电极8a的一部分与驱动晶体管6的源极电极6i重叠，像素电极8a与源极电极6i连接。
并且，如图16、图17所示，第二绝缘膜12形成为覆盖扫描线2、信号线3、电压供给线4、开关晶体管5、驱动晶体管6、像素电极8a的周缘部、电容器7的电极7b以及栅极绝缘膜11。在第二绝缘膜12上形成有开口部12a，以使各像素电极8a的中央部露出。因此，第二绝缘膜12形成为俯视时呈栅格状。
并且，在基板10的表面上形成扫描线2、信号线3、电压供给线4、开关晶体管5、驱动晶体管6、电容器7、像素电极8a及第二绝缘膜12而成的面板成为晶体管阵列面板。
如图16、图17所示，发光元件8具备作为是阳极的第一电极的像素电极8a、形成在像素电极8a之上的作为化合物膜的空穴注入层8b、形成在空穴注入层8b之上的作为化合物膜的发光层8c、以及形成在发光层8c之上的作为第二电极的对置电极8d。对置电极8d是所有像素P共用的单一电极，在所有像素P上连续形成。
空穴注入层8b例如是含有作为导电性高分子的PEDOT(poly(othylenedioxy)thiophene，聚乙撑二氧噻吩)以及作为掺杂剂的PSS(polystyrene sulfonate，聚苯乙烯磺酸盐)的功能层，是从像素电极8a朝向发光层8c注入空穴的载体注入层。
发光层8c按每个像素P而包括发出R(红)、G(绿)、B(蓝)的某种颜色光的材料，例如具有聚芴类发光材料或聚苯撑乙烯(ポリフエニレンビニレン)类发光材料，是随着从对置电极8d供给的电子与从空穴注入层8b注入的空穴的再结合而发光的层。因此，发R(红)光的像素P、发G(绿)光的像素P、发B(蓝)光的像素P的发光层8c的发光材料相互不同。像素P的R(红)、G(绿)、B(蓝)的图案既可以是Δ排列，也可以是沿纵向排列相同颜色像素的条纹图案。
对置电极8d以功函数比像素电极8a低的材料形成，例如由含有铟、镁、钙、锂、钡、稀土类金属的至少一种的单体或合金形成。
该对置电极8d是所有的像素P共用的电极，与发光层8c等的化合物膜一起覆盖后述的堤坝19。
这样，利用第二绝缘膜12及堤坝19将作为发光部位的发光层8c按照像素P进行分隔。
并且，在开口部19a内，作为载体输送层的空穴注入层8b及发光层8c层叠在像素电极8a上。
具体而言，堤坝19在通过湿式法形成空穴注入层8b及发光层8c时，发挥使得作为空穴注入层8b及发光层8c的材料溶解或分散到溶媒中的液状体不会渗出到相邻的像素P中的隔壁的功能。
例如，如图17所示，在设在第二绝缘膜12之上的堤坝19上，在比第二绝缘膜12的开口部12a靠内侧形成有开口部19a。
并且，在被各开口部19a包围的各像素电极8a上，涂布含有作为空穴注入层8b的材料的液状体，连同基板10一起加热，使该液状体干燥成膜后的化合物膜成为第1载体输送层即空穴注入层8b。
进而，在被各开口部19a包围的各空穴注入层8b上，涂布含有作为发光层8c的材料的液状体，对每一个基板10进行加热，使该液状体干燥成膜后的化合物膜成为第2载体输送层即发光层8c。
另外，设有对置电极8d，以使其覆盖该发光层8c和堤坝19。
并且，在该EL面板1中，像素电极8a、基板10及栅极绝缘膜11是透明的，从发光层8c发出的光透过像素电极8a、栅极绝缘膜11及基板10而射出。因此，基板10的背面成为显示面。
另外，也可以不是基板10侧，而是相反侧为显示面。在此情况下，将对置电极8d作为透明电极，将像素电极8a作为反射电极，从发光层8c发出的光透过对置电极8d而射出。
该EL面板1如以下这样被驱动而发光。
在对所有的电压供给线4施加了规定电平的电压的状态下，通过由扫描驱动器对扫描线2依次施加电压，依次选择这些扫描线2。
在各扫描线2被选择时，如果由数据驱动器对所有的信号线3施加对应于灰度等级的电平的电压，则与该被选择的扫描线2对应的开关晶体管5成为导通，所以对应于该灰度等级的电平的电压被施加到驱动晶体管6的栅极电极6a上。
根据施加在该驱动晶体管6的栅极电极6a上的电压，驱动晶体管6的栅极电极6a与源极电极6i之间的电位差确定，驱动晶体管6中的漏极-源极电流的大小确定，发光元件8以对应于该漏极-源极电流的明亮度发光。
然后，如果该扫描线2的选择被解除，则开关晶体管5成为关闭，所以伴随着施加在驱动晶体管6的栅极电极6a上的电压的电荷被积蓄到电容器7中，驱动晶体管6的栅极电极6a与源极电极6i间的电位差被保持。
因此，驱动晶体管6持续流过与选择时相同的电流值的漏极-源极电流，维持发光元件8的亮度。
接着，以开关晶体管5为例，说明在有关本发明的EL面板1中作为驱动元件使用的晶体管的制造方法。
首先，在基板10上通过溅镀而堆积栅极金属层，通过光刻法及蚀刻法等进行图案化，如图19所示，形成栅极电极5a(栅极形成工序)。
另外，与栅极电极5a一起，在基板10上，形成了驱动晶体管6的栅极电极6a、信号线3、电容器7的电极7a(参照图17、图18)。
接着，如图20所示，通过等离子CVD，连续地堆积氮化硅等的栅极绝缘膜11和作为半导体层5b的含有非晶质硅(非晶硅)的半导体层9b，成膜两层(两层成膜工序)。
接着，如图21所示，在半导体层9b上，依次成膜光-热变换层30和正类型的光致抗蚀剂层40。该光-热变换层30是含有能够将照射在光-热变换层30上的光变换为热的材料(光-热变换材料)的层，例如可以使用类金刚石碳(DLC)或钼(Mo)等。在半导体层9b与光-热变换层30之间，也可以夹着图2C所示的缓冲层21。
进而，如图21所示，在光致抗蚀剂层40的上方，配置具有掩模部50a的光掩模50，进行通过光刻法及蚀刻法等的图案化(patterning)，如图22所示，在栅极电极5a的上方的光-热变换层30上形成抗蚀剂层40a。该抗蚀剂层40a的尺寸对应于在半导体层5b上形成微结晶硅区域的范围。另外，在作为驱动晶体管6的栅极电极6a的上方的光-热变换层30上，也形成有与在半导体层6b上形成微结晶硅区域的范围对应的抗蚀剂层。
接着，在对形成有抗蚀剂层40a的光-热变换层30实施干式蚀刻或湿式蚀刻之后，进行抗蚀剂层40a的剥离，如图23所示，在半导体层9b上形成含有光-热变换材料的半导体处理膜30a(处理膜形成工序)。该半导体处理膜30a具有与在半导体层5b上形成微结晶硅区域的范围对应的尺寸，其两端部位于栅极电极5a的上方。另外，对于驱动晶体管6的半导体处理膜也同样形成在半导体层9b上，对应于在半导体层6b上形成微结晶硅区域的范围，具有其一端部位于栅极电极6a的上方的尺寸。
接着，如图24所示，对于形成有半导体处理膜30a的半导体层9b，作为预定的处理而实施激光(可视光或红外线)的照射，并将覆盖在该半导体处理膜30a上的半导体层9b部分的非晶质硅结晶化为微结晶硅，在该半导体层9b上设置微结晶硅区域51和非晶质硅区域52(硅结晶化工序)。在形成该微结晶硅区域51之后，如图25所示，通过蚀刻等除去半导体处理膜30a。
另外，通过对于驱动晶体管6的半导体处理膜也同样在半导体层9b上形成微结晶硅区域51和非晶质硅区域52。
接着，如图26所示，在半导体层9b上，通过CVD法等成膜作为沟道保护层的硅氮化物等保护绝缘膜9d。
接着，如图27所示，对保护绝缘膜9d通过光刻法-蚀刻法等进行图案化，形成沟道保护层5d(保护膜形成工序)。该沟道保护层5d在位于栅极电极5a的上方的半导体层9b中的比微结晶硅区域51的两端面更靠非晶质硅区域52侧具有两端部，并覆盖与栅极电极5a的上方对应的微结晶硅区域51。
另外，驱动晶体管6的沟道保护层6d也同样地形成，该沟道保护层6d在比位于栅极电极6a的上方的半导体层9b中的比微结晶硅区域61的一个端面靠非晶质硅区域62侧具有一个端部，并覆盖与栅极电极6a的上方对应的微结晶硅区域61部分。
接着，如图28所示，在形成有沟道保护层5d的半导体层9b上，通过CVD法等形成作为杂质半导体层的杂质半导体层9f。
接着，如图29所示，通过光刻法对杂质半导体层9f及半导体层9b连续地进行图案化，形成杂质半导体层5f、5g及半导体层5b(半导体层形成工序)。另外，驱动晶体管6的杂质半导体层6f、6g及半导体层6b也同样地形成。
此外，通过光刻法形成接触孔11a～11c，在接触孔11a～11c内形成插头20a～20c。
接着，如图30所示，通过溅镀成膜用于覆盖基板10上的杂质半导体层5f、5g、沟道保护层5d、半导体层5b和栅极绝缘膜11的金属模，对该金属模通过光刻法进行图案化，在一对杂质半导体层5f、5g上形成源极电极5i及漏极电极5h(源极-漏极形成工序)。
这样制造开关晶体管5。另外，驱动晶体管6的源极电极6i及漏极电极6h也同样地形成，制造出驱动晶体管6。
此外，与源极电极及漏极电极一起形成扫描线2、电压供给线4、电容器7的电极7b(参照图17、图18)。
进而，在形成开关晶体管5及驱动晶体管6之后，将ITO膜堆积后进行图案化，形成像素电极8a(参照图17)。
接着，成膜第二绝缘膜12，以使其覆盖开关晶体管5及驱动晶体管6(参照图17、图18)。另外，第二绝缘膜12与栅极绝缘膜11同样，是通过等离子CVD将氮化硅等成膜而成的。通过对该第二绝缘膜12用光刻法进行图案化，形成像素电极8a的中央部露出的开口部12a(参照图17)。
接着，在堆积聚酰亚胺等的感光性树脂之后，进行曝光，形成具有开口部19a的栅格状的堤坝19(参照图17)，该开口部19a用于露出像素电极8a。
接着，在堤坝19的开口部19a上涂布使作为空穴注入层8b及发光层8c的材料溶解或分散到溶媒中的液状体，通过使该液状体干燥，依次形成作为载体输送层的空穴注入层8b及发光层8c(参照图17)。
接着，通过在堤坝19之上以及发光层8c之上的一面成膜对置电极8d，制造出发光元件8(参照图17、图18)，制造出EL面板1。
以上，开关晶体管5具有微结晶硅区域51的两端侧成为非晶质硅区域52的半导体层5b，沟道保护层5d覆盖半导体层5b的微结晶硅区域51，并且通过该沟道保护层5d的两端侧覆盖微结晶硅区域51侧的非晶质硅区域52的一部分。
并且，沿着一对杂质半导体层5f、5g对置的方向的沟道保护层5d的长度形成得比半导体层5b的微结晶硅区域51部分的长度长、比栅极电极5a的长度短，作为源极-漏极区域的杂质半导体层5f、5g与微结晶硅区域51不直接接触，而与半导体层5b的非晶质硅区域52接触，由此，漏极电极5h与源极电极5i经由杂质半导体层5f、5g与半导体层5b电连接，所以起因于微结晶硅的空穴电子对的发生被抑制，不易发生泄漏电流。
此外，驱动晶体管6具有包括微结晶硅区域61和非晶质硅区域62的半导体层6b，从沟道保护层6d到杂质半导体层6g的下面而配设有微结晶硅区域61，从沟道保护层6d的端侧到杂质半导体层6f的下面而配设有非晶质硅区域62。
并且，该驱动晶体管6的源极-漏极间的电流的方向确定为从非晶质硅区域62朝向微结晶硅区域61的一方向，作为电流的上游侧的杂质半导体层6f与微结晶硅区域61不直接接触，而与半导体层6b的非晶质硅区域62接触，由此，漏极电极6h与源极电极6i经由杂质半导体层6f、6g与半导体层6b电连接，所以起因于微结晶硅的空穴电子对的发生被抑制，不易发生泄漏电流。
特别是，通过相对于电流方向、使微结晶硅区域61部分的长度比非晶质硅区域62部分的长度长，电流容易流到晶体管中，所以即使减小晶体管尺寸，也能够流过更大的电流，能够提高发光元件8的发光亮度，使EL面板1的显示性能变好。
这样，具有包括微结晶硅区域51、61和非晶质硅区域52、62的半导体层5b、6b的开关晶体管5、驱动晶体管6实现微结晶硅区域带来的开启电流的上升的同时，实现泄漏电流的降低，可以说是使较高的导通电流和较低的泄漏电流两立的适合的晶体管。
在上述各实施方式中，在图15所示的像素P以外，例如也可以是图31所示那样的像素P。像素P具备像素电路DS及由像素电路DS控制的发光元件8。
形成有：多个电流供给线(阳极线)34，连接在排列于规定行中的多个像素电路DS上；被施加例如接地电位等的电压Vss、是对所有的像素通过单一的电极层形成的阴极的对置电极8d；数据线33，连接在分别排列于规定列中的多个像素电路DS上；以及多个栅极线32，选择分别排列于规定行中的多个像素电路DS的第1选择晶体管37及第2选择晶体管38。电流供给线34连接在未图示的电源或电流供给驱动器上，该电源或电流供给驱动器对于各单位的多个电流供给线34群，在一扫描期间TSC和发光期间TEM使施加电压分别变换为低电平L和高电平H。此外，电流供给线34使用作为晶体管36～38的源极电极、漏极电极的源极-漏极导电层与这些源极电极、漏极电极一起形成。数据线33通过作为各晶体管36～38的栅极电极的栅极导电层与这些栅极电极一起形成，栅极线32使用源极-漏极导电层形成。这些设在不同的层中的布线和晶体管的各电极经由设在栅极绝缘膜11上的接触孔连接。
第1选择晶体管37的栅极电极、第2选择晶体管38的栅极电极都接触在栅极线32上，电流供给线34接触在第1选择晶体管37的漏极电极上。此外，第1选择晶体管37的源极电极连接在设于栅极绝缘膜11上的电容器39的一个电极上。
此外，第2选择晶体管38的漏极电极连接在发光驱动晶体管36的源极电极上。经由设在栅极绝缘膜11上的接触孔，第2选择晶体管38的源极电极连接在数据线33上。发光驱动晶体管36的漏极电极连接在电流供给线34上，经由接触孔，发光驱动晶体管36的栅极电极与电容器39的一个电极连接。此外，发光驱动晶体管36的源极电极与电容器39的另一个电极及像素电极8a连接。电容器39具有一个电极、另一个电极以及夹在这些电极间的作为电介体的栅极绝缘膜11。
另外，本发明的使用并不限定于上述实施方式，在不脱离本发明的主旨的范围内能够适当变更。
以上示出并说明了各种典型的实施方式，但本发明并不限定于上述实施方式。因而，本发明的范围仅由权利要求书限定。

Claims (17)

1.一种半导体器件的制造方法，其特征在于，
在形成有半导体层的第二区域的上述半导体层上形成缓冲层；
在除了形成有布线的第一区域以外的、上述第二区域的上述缓冲层上，形成光热变换层；
对上述第一区域及上述第二区域照射光，利用上述光热变换层对上述半导体层进行加热；
在除去上述光热变换层之后，在上述缓冲层上形成绝缘层；
对上述缓冲层及上述绝缘层进行图案化来形成将上述缓冲层及上述绝缘层层叠而成的沟道保护层；
在上述半导体层上及上述沟道保护层上形成金属层；
在上述沟道保护层上分离上述金属层来形成源极电极、漏极电极。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
通过照射上述光而加热，将上述半导体层的非晶质部进行结晶化。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，
在除去上述光热变换层之后，在上述被加热的半导体层上，形成宽度比上述光热变换层宽的沟道保护层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，
通过照射上述光而加热，形成第1晶体管，该第1晶体管将结晶化的上述半导体层作为沟道层。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，
通过对含有导电材料的薄膜进行图案化，由此与上述第1晶体管的电极一起形成上述第1区域的布线。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，
上述半导体层还形成在第三区域中；
在照射上述光的工序，将上述光也照射在上述第三区域中；
形成第2晶体管，该第2晶体管将上述第三区域的未结晶化的上述半导体层作为沟道层。
7.一种半导体器件，其特征在于，通过权利要求1所述的半导体器件的制造方法制造。
8.一种显示装置的制造方法，该显示装置具备多个显示像素，该显示像素具有显示元件和用来驱动上述显示元件的像素驱动电路，其特征在于，
在形成有半导体层的第二区域的上述半导体层上形成缓冲层；
在除了形成有布线的第一区域以外的、上述第二区域的上述缓冲层上，形成光热变换层；
对上述第一区域及上述第二区域照射光，利用上述光热变换层对上述半导体层进行加热；
在除去上述光热变换层之后，在上述缓冲层上形成绝缘层；
对上述缓冲层及上述绝缘层进行图案化来形成将上述缓冲层及上述绝缘层层叠而成的沟道保护层；
在上述半导体层上及上述沟道保护层上形成金属层；
在上述沟道保护层上分离上述金属层来形成源极电极、漏极电极；
通过照射上述光而加热，形成上述像素驱动电路的第1晶体管，该第1晶体管将结晶化的上述半导体层作为沟道层。
9.如权利要求8所述的显示装置的制造方法，其特征在于，
上述第1晶体管是对上述显示元件供给发光驱动电流的晶体管。
10.如权利要求8所述的显示装置的制造方法，其特征在于，
上述半导体层也形成在第三区域中；
在照射上述光的工序，将上述光也照射在上述第三区域中；
形成上述像素驱动电路的第2晶体管，该第2晶体管将上述第三区域的未结晶化的上述半导体层作为沟道层。
11.如权利要求10所述的显示装置的制造方法，其特征在于，
上述第1晶体管是对上述显示元件供给发光驱动电流的晶体管；
上述第2晶体管是用于选择上述第1晶体管的晶体管。
12.如权利要求8所述的显示装置的制造方法，其特征在于，
上述像素驱动电路连接在选择线及数据线上；
上述布线作为上述选择线及上述数据线中的至少任一个发挥功能。
13.如权利要求8所述的显示装置的制造方法，其特征在于，
上述半导体层具有结晶化的半导体区域和未结晶化的半导体区域，该未结晶化的半导体区域分别位于上述结晶化的半导体区域的两端。
14.如权利要求8所述的显示装置的制造方法，其特征在于，
在上述半导体层上形成宽度比上述光热变换层宽的沟道保护层。
15.如权利要求8所述的显示装置的制造方法，其特征在于，
上述半导体层具有结晶化的半导体区域和未结晶化的半导体区域，该未结晶化的半导体区域位于上述结晶化的半导体区域的一端。
16.一种显示装置的制造方法，该显示装置具备：排列有多个显示像素的像素阵列；用来将上述显示像素设定为选择状态的选择驱动器部；以及对上述显示像素供给显示数据的数据驱动器部，其特征在于，
在形成有半导体层的第二区域的上述半导体层上形成缓冲层；
在除了作为上述像素阵列的第一区域以外的、作为上述数据驱动器部的上述第二区域的上述缓冲层上，形成光热变换层；
对上述第一区域及上述第二区域照射光，利用上述光热变换层对上述数据驱动器部的上述半导体层进行加热；
在除去上述光热变换层之后，在上述缓冲层上形成绝缘层；
对上述缓冲层及上述绝缘层进行图案化来形成将上述缓冲层及上述绝缘层层叠而成的沟道保护层；
在上述半导体层上及上述沟道保护层上形成金属层；
在上述沟道保护层上分离上述金属层来形成源极电极、漏极电极。
17.如权利要求16所述的显示装置的制造方法，其特征在于，
上述选择驱动器部设在上述第二区域内，还对上述选择驱动器部的上述半导体层进行加热。
CN201010214329XA 2009-06-26 2010-06-25 半导体器件及其制造方法、显示装置 Expired - Fee Related CN101937872B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP153016/2009 2009-06-26
JP2009153016A JP2011009583A (ja) 2009-06-26 2009-06-26 半導体装置及びその製造方法並びに表示装置
JP155216/2009 2009-06-30
JP2009155216A JP4973698B2 (ja) 2009-06-30 2009-06-30 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN101937872A CN101937872A (zh) 2011-01-05
CN101937872B true CN101937872B (zh) 2013-10-16

Family

ID=43379706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010214329XA Expired - Fee Related CN101937872B (zh) 2009-06-26 2010-06-25 半导体器件及其制造方法、显示装置

Country Status (4)

Country Link
US (1) US20100327285A1 (zh)
KR (1) KR101116093B1 (zh)
CN (1) CN101937872B (zh)
TW (1) TWI437643B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081078A (zh) 2011-07-05 2013-05-01 松下电器产业株式会社 薄膜晶体管及其制造方法以及显示装置
CN102832169A (zh) * 2012-08-28 2012-12-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
KR20140100307A (ko) * 2013-02-06 2014-08-14 삼성디스플레이 주식회사 유기 발광 트랜지스터
US9698176B1 (en) * 2013-11-05 2017-07-04 Ananda H. Kumar Silicon-based backplane structures and methods for display applications
CN104376813B (zh) * 2013-11-26 2017-09-08 苹果公司 显示器像素单元
CN106057084A (zh) * 2016-07-29 2016-10-26 上海中航光电子有限公司 显示面板及显示装置
CN106501985B (zh) * 2017-01-13 2018-12-21 京东方科技集团股份有限公司 一种显示基板及其驱动方法、显示装置
CN107644882B (zh) * 2017-10-25 2020-06-05 上海中航光电子有限公司 阵列基板、显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402030B2 (ja) * 1995-11-10 2003-04-28 ソニー株式会社 薄膜半導体装置製造方法
KR100234894B1 (ko) 1997-05-12 1999-12-15 구본준 비정질 실리콘층의 결정화 방법 및 이를 사용한 박막트랜지스터 의 제조방법
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2005108987A (ja) * 2003-09-29 2005-04-21 Sharp Corp 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置
TWI256515B (en) * 2004-04-06 2006-06-11 Quanta Display Inc Structure of LTPS-TFT and fabricating method thereof
JP4954495B2 (ja) * 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4857639B2 (ja) * 2005-07-27 2012-01-18 ソニー株式会社 表示装置及び表示装置の製造方法
JP5467238B2 (ja) * 2006-06-21 2014-04-09 株式会社ハイテック・システムズ 半導体の熱処理方法
JP5034360B2 (ja) * 2006-08-08 2012-09-26 ソニー株式会社 表示装置の製造方法
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2005-108987A 2005.04.21
JP特开2006-310445A 2006.11.09
JP特开2008-40192A 2008.02.21

Also Published As

Publication number Publication date
CN101937872A (zh) 2011-01-05
KR101116093B1 (ko) 2012-02-21
TW201110241A (en) 2011-03-16
KR20110000501A (ko) 2011-01-03
US20100327285A1 (en) 2010-12-30
TWI437643B (zh) 2014-05-11

Similar Documents

Publication Publication Date Title
CN101937872B (zh) 半导体器件及其制造方法、显示装置
CN101043047B (zh) 显示装置及其制造方法
US7830476B2 (en) Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
US6762564B2 (en) Display apparatus
CN1735302B (zh) 显示板
CN100461445C (zh) 有机电致发光显示元件及其制造方法
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
KR101506671B1 (ko) 유기 발광 장치 및 그 제조 방법
CN101330094A (zh) 有机发光二极管显示装置及其制造方法
CN101068026A (zh) 有机电致发光显示元件及其制造方法
US7935578B2 (en) Thin film transistor, thin film transistor panel, and method of manufacturing the same
CN106992185A (zh) 薄膜晶体管基板、包括其的显示器及其制造方法
CN103094305A (zh) 薄膜晶体管阵列基板及其制造方法以及有机发光显示器
KR20050098596A (ko) 유기 전계 발광 표시장치 및 그 제조 방법
CN101150142A (zh) 有机电致发光显示器及制造其的方法
JP2006227610A (ja) 薄膜トランジスタ表示板
CN103745954A (zh) 显示装置、阵列基板及其制造方法
US6635504B2 (en) Method of manufacturing organic EL display
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
US8426863B2 (en) Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
KR20050079097A (ko) 유기 전계 발광 표시장치 및 그 제조 방법
US20230061983A1 (en) Display apparatus having an oxide semiconductor
KR20190029856A (ko) 표시 장치 및 이를 이용한 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131016

Termination date: 20160625

CF01 Termination of patent right due to non-payment of annual fee