TWI427653B - 薄膜元件及其製造方法 - Google Patents

薄膜元件及其製造方法 Download PDF

Info

Publication number
TWI427653B
TWI427653B TW095140004A TW95140004A TWI427653B TW I427653 B TWI427653 B TW I427653B TW 095140004 A TW095140004 A TW 095140004A TW 95140004 A TW95140004 A TW 95140004A TW I427653 B TWI427653 B TW I427653B
Authority
TW
Taiwan
Prior art keywords
film
conductor layer
lower conductor
thickness
dielectric
Prior art date
Application number
TW095140004A
Other languages
English (en)
Other versions
TW200729251A (en
Inventor
Kuwajima Hajime
Miyazaki Masahiro
Furuya Akira
Original Assignee
Tdk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corp filed Critical Tdk Corp
Publication of TW200729251A publication Critical patent/TW200729251A/zh
Application granted granted Critical
Publication of TWI427653B publication Critical patent/TWI427653B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

薄膜元件及其製造方法
本發明係關於具備電容器之薄膜元件及其製造方法。
近年來，隨著行動電話機等高頻電子機器之小型化、薄型化之要求，而希望搭載於高頻電子機器上之電子零件小型化、低背化(reduction in profile)。於電子零件中，存在具備電容器者。電容器通常具有介電體層、以及以夾持該介電體層之方式而配置之一對導體層。
對於具備電容器之電子零件，為了小型化、低背化，重要的為縮小一對導體層介隔介電體層而對向之區域之面積以及縮小電容器之構成層數。習知，主要使用介電常數大之材料作為構成介電體層之介電體材料、或者縮小介電體層之厚度，藉此而實現縮小上述區域之面積與縮小電容器之構成層數。
習知，作為具備電容器之電子零件，於日本專利特開2003－347155號公報中所揭示之薄膜電容器(thin film capacitor)以及於日本專利特開2003－17366號公報中所揭示之薄膜電容器元件已為人所知。於日本專利特開2003－347155號公報中所揭示之薄膜電容器，其具有採用薄膜成形技術而於基板上依序形成之下部電極層、介電體層以及上部電極層。於日本專利特開2003－17366號公報中所揭示之薄膜電容器元件，其具有採用薄膜成形技術而於基板上依序形成之下部電極、介電體層以及上部電極。於日本專利特開2003－17366號公報中，揭示有使配置於下部電極及其周圍之絕緣體層之上表面平坦化，以於其上形成介電體層之技術。於本申請案中，如上述薄膜電容器或薄膜電容器元件，將採用薄膜成形技術所形成之電子零件稱為薄膜元件。
再者，於日本專利特開平11－168306號公報中揭示有具備下述部分之元件：介電體基板；薄膜多層電極，其係將薄膜導體層與薄膜介電體層經由黏著層而交替積層於該介電體基板上所構成；以及平坦化膜，其介於介電體基板與薄膜多層電極之間。於該元件中，對與平坦化膜之薄膜多層電極連接之面，實施用以使該面平坦化之研磨處理。
於具備電容器之薄膜元件中，由於採用薄膜形成技術而形成介電體層，故可縮小介電體層之厚度，其結果可使薄膜元件低背化。然而，於具備電容器之薄膜元件中，若介電體層之厚度變小，則會產生電容器之耐電壓下降、或者製品間電容器之耐電壓之偏差變大之問題。以下，參照圖25，就該問題進行詳細說明。
圖25係表示具備電容器之薄膜元件結構之一例之剖面圖。圖25所示之薄膜元件具備於基板101上所配置之下部導體層102；於基板101及下部導體層102上所配置之介電體層103；以及在與下部導體層102之間夾隔介電體層103之位置處所配置之上部導體層104。該薄膜元件採用薄膜形成技術，於基板101上依序形成下部導體層102、介電體層103、以及上部導體層104而形成。
於圖25所示之薄膜元件中，若下部導體層102之上表面之表面粗糙度大，則介電體層103之厚度變得不均勻。於是，於介電體層103中，產生厚度極小之部分，該部分之絕緣性降低，有時會導致電容器之耐電壓極端下降。於此情況時，由介電體層103之絕緣破壞等而容易產生電容器之短路不良。又，當介電體層103之厚度不均勻時，製品間電容器之耐電壓之偏差會變大。
又，當具備電容器之薄膜元件用於高頻時，若下部導體層102之上表面之表面粗糙度大，則下部導體層102之表皮電阻增大，其結果有時會導致下部導體層102之訊號傳送特性劣化。
下部導體層102必須具有某種程度之厚度，以可流通充足之電流。因此，下部導體層102之形成方法例如採用電鍍法。於此情況下，尤其下部導體層102之上表面之表面粗糙度易變大，故使上述問題顯著出現。
於日本專利特開2003－17366號公報，如上所述，揭示有使配置於下部電極及其周圍之絕緣體層之上表面平坦化，以於其上形成介電體層之技術。然而，於日本專利特開2003－17366號公報中，並未揭示當介電體層之厚度為何種程度之情況下，下部電極之上表面之表面粗糙度為何種程度時即較佳。
再者，於日本專利特開平11－168306號公報所揭示之技術，係使與作為薄膜多層電極之底層的平坦化膜之薄膜多層電極連接之面平坦化者，而並非使薄膜多層電極之上表面平坦化者。
本發明之目的在於提供薄膜元件及其製造方法，該薄膜元件係具備電容器者，可抑制電容器之耐電壓之下降、或者製品間電容器之耐電壓之偏差增大。
本發明之第1薄膜元件具備電容器，電容器係具有下述部分者：下部導體層、配置於下部導體層上之介電體膜、以及配置於介電體膜上之上部導體層。介電體膜之厚度為0.02~1 μ m之範圍內，且小於下部導體層之厚度。下部導體層之上表面之最大高度粗糙度為介電體膜之厚度以下。
於本發明之第1薄膜元件中，下部導體層之上表面之最大高度粗糙度為介電體膜之厚度以下，藉此而使配置於下部導體層上之介電體膜之厚度均勻化。
本發明之第2薄膜元件具備電容器，電容器具有下述部分者：下部導體層、配置於下部導體層上且由導電材料構成之平坦化膜、配置於平坦化膜上之介電體膜、以及配置於介電體膜上之上部導體層。介電體膜之厚度為0.02~1 μ m之範圍內，且小於下部導體層之厚度。平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下。
於本發明之第2薄膜元件中，平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下，藉此而使配置於平坦化膜上之介電體膜之厚度均勻化。
本發明之第3薄膜元件具備電容器，該電容器係具有下述部分者：下部導體層；配置於下部導體層上且由絕緣材料構成之平坦化膜；配置於平坦化膜上之介電體膜；以及配置於介電體膜上之上部導體層。介電體膜之厚度為0.02~1 μ m之範圍內，且小於下部導體層之厚度。平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下。
於本發明之第3薄膜元件中，平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下，藉此而使配置於平坦化膜上之介電體膜之厚度均勻化。
利用本發明之第1薄膜元件之製造方法而製造之薄膜元件具備電容器，電容器係具有下述部分者：下部導體層；配置於下部導體層上之介電體膜；以及配置於介電體膜上之上部導體層；上述介電體膜之厚度為0.02~1 μ m範圍內，且小於上述下部導體層之厚度。
本發明之第1薄膜元件之製造方法具備下述步驟：採用電鍍法而形成下部導體層之步驟；使下部導體層之上表面平坦化，以使下部導體層之上表面之最大高度粗糙度為介電體膜之厚度以下之步驟；於平坦化後之下部導體層上形成介電體膜之步驟；以及於介電體膜上形成上部導體層之步驟。
於本發明之第1薄膜元件之製造方法中，使下部導體層之上表面平坦化，以使下部導體層之上表面之最大高度粗糙度為介電體膜之厚度以下，藉此而使配置於下部導體層上之介電體膜之厚度均勻化。
又，於本發明之第1薄膜元件之製造方法中，使下部導體層之上表面平坦化之步驟，亦可包含研磨下部導體層之上表面之步驟。於此情況下，研磨下部導體層之上表面之步驟亦可採用化學機械研磨。
利用本發明之第2薄膜元件之製造方法而製造之薄膜元件具備電容器，電容器係具有下述部分者：下部導體層；配置於下部導體層上且由導電材料構成之平坦化膜；配置於平坦化膜上之介電體膜；以及配置於介電體膜上之上部導體層；介電體膜之厚度為0.02~1 μ m之範圍內，且小於上述下部導體層之厚度，平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下。
本發明之第2薄膜元件之製造方法具備下述步驟：採用電鍍法而形成下部導體層之步驟；於下部導體層上形成平坦化膜之步驟；於平坦化膜上形成介電體膜之步驟；以及於介電體膜上形成上部導體層之步驟。
於本發明之第2薄膜元件之製造方法中，平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下，藉此而使配置於平坦化膜上之介電體膜之厚度均勻化。
又，本發明之第2薄膜元件之製造方法，亦可於形成平坦化膜之步驟後且形成介電體膜之步驟前，更具備研磨平坦化膜之上表面之步驟。
又，本發明之第2薄膜元件之製造方法，亦可於形成下部導體層之步驟後且形成平坦化膜之步驟前，更具備研磨下部導體層之上表面之步驟。
又，於本發明之第2薄膜元件之製造方法中，形成平坦化膜之步驟亦可採用電鍍法、物理氣相沈積法、化學氣相沈積法中之任一個而形成平坦化膜。
利用本發明之第3薄膜元件之製造方法所製造之薄膜元件具備電容器，電容器係具有下述部分者：下部導體層；配置於下部導體層上且由絕緣材料構成之平坦化膜；配置於平坦化膜上之介電體膜；以及配置於介電體膜上之上部導體層；介電體膜之厚度為0.02~1 μ m範圍內，且小於上述下部導體層之厚度，平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下。
本發明之第3薄膜元件之製造方法具備下述步驟：採用電鍍法而形成下部導體層之步驟；於下部導體層上形成平坦化膜之步驟；於平坦化膜上形成介電體膜之步驟；以及於介電體膜上形成上部導體層之步驟。
於本發明之第3薄膜元件之製造方法中，平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下，藉此而使配置於平坦化膜上之介電體膜之厚度均勻化。
本發明之第3薄膜元件之製造方法，亦可於形成下部導體層之步驟後且形成平坦化膜之步驟前，更具備研磨下部導體層之上表面之步驟。
又，於本發明之第3薄膜元件之製造方法中，形成平坦化膜之步驟中，亦可於下部導體層上塗佈構成平坦化膜之材料，藉此而形成平坦化膜。
根據本發明之第1薄膜元件或者第1薄膜元件之製造方法，下部導體層之上表面之最大高度粗糙度為介電體膜之厚度以下，由此而使配置於下部導體層上之介電體膜之厚度均勻化。藉此，根據本發明，可抑制電容器之耐電壓之下降以及製品間電容器之耐電壓之偏差增大。
根據本發明之第2或第3薄膜元件或者第2或第3薄膜元件之製造方法，平坦化膜之上表面之最大高度粗糙度為介電體膜之厚度以下，以此而使配置於平坦化膜上之介電體膜之厚度均勻化。藉此，根據本發明，可抑制電容器之耐電壓之下降以及製品間電容器之耐電壓之偏差增大。本發明之其他目的、特徵及益處，將依下述說明而充分明瞭。
以下，參照附圖，就本發明之實施形態進行詳細說明。
[第1實施形態]
首先，參照圖1，就本發明第1實施形態之薄膜元件進行說明。圖1係本實施形態之薄膜元件之剖面圖。如圖1所示，本實施形態之薄膜元件1具備基板2以及設置於該基板2上之電容器3。電容器3具有：配置於基板2上之下部導體層10；配置於該下部導體層10上之介電體膜20；以及配置於該介電體膜20上之上部導體層30。
下部導體層10與上部導體層30分別被圖案化為特定形狀。介電體膜20以覆蓋下部導體層10之上表面與側面以及基板2之上表面之方式而配置。上部導體層30配置在與下部導體層10之間夾隔介電體膜20之位置處。下部導體層10與上部導體層30於電容器3中，構成夾隔介電體膜20而對向之一對電極。
基板2由絕緣材料(介電體材料)而構成。構成基板2之絕緣材料可為無機材料，亦可為有機材料。構成基板2之絕緣材料例如可使用Al2 O3 。
下部導體層10與上部導體層30由Cu等導電材料而構成。介電體膜20由介電體材料而構成。構成介電體膜20之介電體材料較佳為無機材料。構成介電體膜20之介電體材料例如可使用Al2 O3 、Si4 N3 或SiO2 。
介電體膜20之厚度為0.02~1 μ m之範圍內，且小於下部導體層10之厚度。介電體膜20之厚度較佳為0.05~0.5 μ m之範圍內。下部導體層10之厚度較佳為5~10 μ m之範圍內。上部導體層30之厚度較佳為5~10 μ m之範圍內。
此處，就下部導體層10及上部導體層30之厚度為上述範圍內時較佳之理由進行說明。本實施形態之薄膜元件可利用例如無線LAN(Local Area Network，區域網路)用及行動電話機用之帶通濾波器。於無線LAN中，使用頻帶為2.5 GHz之帶。若考慮該頻帶之通過損失，則下部導體層10及上部導體層30之厚度必須為3 μ m以上。即，當下部導體層10及上部導體層30之厚度未達3 μ m時，通過損失會變得過大。又，於行動電話機中，使用有800 MHz~1.95 GHz之頻帶域。為了抑制該頻帶中特別於低頻側之雜訊以及提高帶通濾波器之衰減特性，下部導體層10及上部導體層30之厚度必須為5 μ m以上。因此，下部導體層10及上部導體層30之厚度較佳為5 μ m以上。另一方面，若下部導體層10及上部導體層30過厚，則下部導體層10及上部導體層30之各上表面之表面粗糙度會變大，使下部導體層10及上部導體層30之表皮電阻增大。或者，必須實施用以降低下部導體層10及上部導體層30之各上表面之表面粗糙度之平坦化處理之步驟，而該平坦化處理費事。因此，就實用性而言，下部導體層10及上部導體層30之厚度較佳為10 μ m以下。
於本實施形態中，將下部導體層10之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。再者，最大高度粗糙度Rz係表示表面粗糙度之參數之一，定義為基準長度之輪廓曲線的峰高度之最大值與谷深度之最大值之和。
上述下部導體層10之上表面之最大高度粗糙度Rz與介電體膜20之厚度之關係，係根據以下所說明之實驗結果所規定。於該實驗中，首先，製作介電體膜20之厚度與下部導體層10的上表面之最大高度粗糙度Rz不同之數個電容器3之樣品。繼而，就各個樣品，測定關於電容器3之短路不良之不良率。此處，不良率設為對樣品施加3 V電壓時產生電容器3之短路不良之比例。樣品中介電體膜20之厚度為20 nm、50 nm、100 nm、300 nm、500 nm、1000 nm此6種。又，樣品之下部導體層10之上表面之最大高度粗糙度Rz設為1~2000 nm之範圍內。實驗結果顯示於圖10中。圖10係表示下部導體層10之上表面之最大高度粗糙度Rz與電容器3之不良率的關係特性圖。由圖10可知，介電體膜20之厚度為上述6種情況中任何一種時，若下部導體層10之上表面之最大高度粗糙度Rz大於介電體膜20之厚度，則均可產生電容器3之短路不良；若下部導體層10之上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下，則不會產生電容器3之短路不良。由此可知，若下部導體層10之上表面之最大高度粗糙度Rz為介電體膜20之厚度以下，則可防止電容器3之耐電壓下降而產生電容器3因介電體膜20之絕緣破壞等所導致之短路不良。根據以上所述，本實施形態中’將下部導體層10之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。
其次，參照圖2至圖9，就本實施形態之薄膜元件1之製造方法進行說明。再者，於以下說明中，列舉有各層材料與厚度之一列，而本實施形態之薄膜元件1之製造方法並非限定於其等。
圖2係表示本實施形態之薄膜元件1之製造方法之一步驟之剖面圖。於薄膜元件1之製造方法中，首先，如圖2所示，例如藉由濺鍍法，於基板2上依序形成第1電極膜11與第2電極膜12。此等電極膜11、12係其後採用電鍍法以形成電鍍膜時作為電極而使用，並且構成下部導體層10之一部分者。第1電極膜11之材料例如使用Ti。第1電極膜11之厚度例如為5 nm。第2電極膜12之材料例如使用Cu或Ni。第2電極膜12之厚度例如為100 nm。再者，亦可形成1層電極膜，以取代電極膜11、12。
圖3表示下一步驟。於該步驟中，首先，於電極膜12上，形成例如厚度為8 μ m之光阻層。其次，藉由光微影而使光阻層圖案化，以形成框架40。該框架40具有與欲形成之下部導體層10之形狀對應之槽部41。
其次，如圖4所示，將電極膜11、12用作電極，藉由電鍍法，於槽部41內形成電鍍膜13。電鍍膜13之材料例如可使用Cu。電鍍膜13之厚度例如設為9~10 μ m。
其次，如圖5所示，使電鍍膜13之上表面平坦化，以使電鍍膜13之上表面之最大高度粗糙度Rz為其後所形成之介電體膜20之厚度以下。例如，當將介電體膜20之厚度設為0.1 μ m時，使電鍍膜13之上表面平坦化，以使電鍍膜13之上表面之最大高度粗糙度Rz達到0.1 μ m以下。
本實施形態之平坦化處理，藉由研磨電鍍膜13之上表面而進行。於此情況下之研磨方法例如採用化學機械研磨(以下記作CMP)。使平坦化後之電鍍膜13之厚度例如為8 μ m。再者，電鍍膜13之上表面之研磨方法並非限於CMP，亦可為拋光研磨、精研研磨、切割研磨等其他研磨方法。又，電鍍膜13之上表面之平坦化處理亦可組合2種以上之研磨方法而進行。其次，如圖6所示，剝離框架40。
再者，當圖4所示之步驟中，以電鍍膜13之厚度大於框架40之厚度之方式而形成電鍍膜13時，亦可於圖5所示之步驟中，研磨電鍍膜13中自框架40之槽部41露出之部分，並且在電鍍膜13之厚度與框架40之厚度一致時，結束研磨。於此情況下，可正確控制由電鍍膜13所形成之下部導體層10之厚度。又，若框架40之研磨量多，則會使磨石等研磨構件產生堵塞，其結果有時妨礙電鍍膜13之上表面之平坦化。在電鍍膜13之厚度與框架40之厚度一致時結束研磨，藉此可防止上述不良情況之產生。
其次，如圖7所示，利用乾式蝕刻或濕式蝕刻而去除存在於電極膜11、12中電鍍膜13下之部分以外之部分。藉此，由殘留之電極膜11、12及電鍍膜13而形成下部導體層10。再者，當電極膜12之材料與電鍍膜13之材料均為Cu之情況下，於用以去除電極膜11、12之蝕刻時，電鍍膜13之一部分亦被蝕刻。然而，於該蝕刻之前後，電鍍膜13之上表面之表面粗糙度幾乎無變化。當電極膜12之材料為Ni，電鍍膜13之材料為Cu時，由用以去除電極膜11、12之蝕刻而選擇電鍍膜13未被蝕刻之條件。於圖5所示之步驟中，由於對電鍍膜13之上表面實施平坦化處理，故利用圖7所示之步驟而形成之下部導體層10之上表面之最大高度粗糙度Rz，達到其後所形成之介電體膜20之厚度以下。
其次，如圖8所示，例如藉由濺鍍法而形成介電體膜20，以覆蓋下部導體層10之上表面及側面以及基板2之上表面。介電體膜20之厚度例如設為0.1 μ m。
其次，如圖9所示，於介電體膜20上，在與下部導體層10之間夾隔介電體膜20之位置處，形成上部導體層30。上部導體層30之形成方法除平坦化之處理以外，與下部導體層10之形成方法相同。即，首先，於介電體膜20之上，依序形成電極膜31、32。電極膜31、32之材料及厚度與電極膜11、12相同。其次，於電極膜32上形成例如厚度為8 μ m之光阻層。其次，藉由光微影而使光阻層圖案化，以形成未圖示之框架。該框架具有與欲形成之上部導體層30之形狀對應之槽。其次，將電極膜31、32用作電極，藉由電鍍法，於槽部內形成電鍍膜33。電鍍膜33之材料可使用例如Cu。電鍍膜33之厚度例如設為8 μ m。其次，剝離框架。其次，藉由乾式蝕刻或濕式蝕刻而去除存在於電極膜31、32中電鍍膜33下之部分以外之部分。藉此，由殘留之電極膜31、32及電鍍膜33而形成上部導體層30。
如以上所說明，本實施形態中，使下部導體層10之上表面平坦化，以使下部導體層10之上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下，並且於平坦化後之下部導體層10之上表面上形成介電體膜20。因此，根據本實施形態，與未使下部導體層10之上表面平坦化之情況相比，可使介電體膜20之厚度均勻化。藉此，根據本實施形態，可抑制電容器3之耐電壓之下降以及製品間電容器3之耐電壓之偏差增大。例如，電容器3之耐電壓於未使下部導體層10之上表面平坦化而達到30 V以下之條件時，如本實施形態，當使下部導體層10之上表面平坦化時，可使電容器3之耐電壓達到80 V以上。又，根據本實施形態，可抑制電容器3之耐電壓之下降，故可防止因介電體膜20之絕緣破壞等而產生之電容器3之短路不良。
又，根據本實施形態，使介電體膜20之厚度均勻化，故可於將電容器3之耐電壓維持在足夠大小之狀態下，將介電體膜20變薄。藉此，於實現相同電容之電容器時，可縮小下部導體層10與上部導體層30介隔介電體膜20而對向之區域之面積，或者減少導體層與介電體膜之積層數。因此，根據本實施形態，可實現薄膜元件之小型化、低背化。
又，根據本實施形態，下部導體層10之上表面之表面粗糙度小，故可減小下部導體層10之表皮電阻。藉此，根據本實施形態，當薄膜元件1用於高頻時，可防止下部導體層10之訊號傳送特性劣化。
再者，於本實施形態之薄膜元件1之製造方法中，採用電鍍法而形成下部導體層10。然而，於本實施形態之薄膜元件1中，下部導體層10亦可係採用電鍍法以外之方法而形成者。例如，下部導體層10亦可係採用濺鍍、蒸鍍等物理氣相沈積法(以下，記作PVD法)而形成者。當採用電鍍法而形成下部導體層10時，較佳為控制電鍍浴之組成與電流密度，以調整析出粒之大小。又，當採用電鍍法而形成下部導體層10時，為了控制下部導體層10之上表面之表面粗糙度之經時變化，較佳為於對下部導體層10實施熱處理以使下部導體層10達到平衡狀態後，於下部導體層10上形成介電體膜20。當採用PVD法而形成下部導體層10時，下部導體層10達到大致平衡狀態，故無須下部導體層10之熱處理。
又，本實施形態中，於形成介電體膜20之前，亦可採用逆向濺鍍等，以去除存在於下部導體層10之表面之氧化物、有機物等不要物質，並且使下部導體層10之表面活性化，以使下部導體層10之表面與介電體膜20之密接性提高。於此情況下，尤其於同一真空腔內，連續進行使下部導體層10之表面與介電體膜20之密接性提高之處理以及形成介電體膜20之處理，藉此可更進一步提高下部導體層10與介電體膜20之密接性。
又，於形成電極膜11及電極膜31之前，亦可採用逆向濺鍍等，去除存在於電極膜11及電極膜31之底層表面之氧化物、有機物等不要物質，並且使底層表面與電極膜11及電極膜31之密接性提高。
再者，於形成下部導體層10之步驟及形成上部導體層30之步驟中，去除電極膜中存在於電鍍膜下之部分以外之部分之方法，可使用例如逆向濺鍍。於此情況下，由於逆向濺鍍之條件，會使下部導體層10或上部導體層30或者介電體膜20之上表面粗糙。防止此情況之方法有：藉由濕式蝕刻來去除電極膜之方法、以及藉由逆向濺鍍來去除電極膜時，調整逆向濺鍍之輸出或時間之方法。又，亦可於例如由Cu所構成之電鍍膜上，藉由例如電鍍法而形成由電極膜上未使用之材料(例如Ni)所構成之膜，再藉由諸如逆向濺鍍來選擇性蝕刻電極膜。又，例如於由Cu而構成之電鍍膜上，亦可形成例如由Cu而構成之濺鍍膜。於此情況下，由於濺鍍膜之結晶粒徑小於電鍍膜之結晶粒徑，故可防止逆向濺鍍而導致之下部導體層10或上部導體層30之上表面粗糙。
又，當介電體膜20形成後且電極膜31形成前進行逆向濺鍍時，或者藉由逆向濺鍍來去除電極膜31、32而形成上部導體層30時，為了防止介電體膜20之厚度減少、或者防止介電體膜20之損壞，必須調整輸出、氣體流量、處理時間等逆向濺鍍之條件。
[第2實施形態]
其次，對本發明之第2實施形態之薄膜元件進行說明。圖15係本實施形態之薄膜元件之剖面圖。如圖15所示，本實施形態之薄膜元件51具備基板2以及設置於該基板2上之電容器3。該電容器3具有：配置於基板2上之下部導體層10；配置於該下部導體層10上且由導電材料構成之平坦化膜52；配置於該平坦化膜52上之介電體膜20；以及配置於該介電體膜20上之上部導體層30。本實施形態之薄膜元件51與第1實施形態之薄膜元件1之不同點在於，平坦化膜52之有無以及下部導體層10之表面粗糙度。
於本實施形態中，下部導體層10之上表面之最大高度粗糙度Rz無特別規定。取代此，於本實施形態中，將平坦化膜52之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。其原因與於第1實施形態中，將下部導體層10之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下之原因相同。又，平坦化膜52之上表面之最大高度粗糙度Rz小於下部導體層10之上表面之最大高度粗糙度Rz。平坦化膜52之厚度根據下部導體層10之上表面之最大高度粗糙度Rz而設定，較佳為0.05~2 μ m之範圍內。
平坦化膜52可採用電鍍法、PVD法、化學氣相沈積法(以下記作CVD法中)任一個而形成。又，平坦化膜52使用將材料與成膜方法加以組合以發揮均化作用之膜，即發揮使凹凸大之面平坦化之作用之膜。作為發揮均化作用之膜，例如具有藉由電鍍法而形成之Ni膜。因此，平坦化膜52例如亦可使用以電鍍法所形成之Ni膜。又，平坦化膜52例如亦可使用以電鍍法而形成之Ni膜與在其上以電鍍法而形成之Au膜之積層膜。又，當利用電鍍法而形成平坦化膜52時，亦可使用添加有添加劑之電鍍浴，形成平坦化膜52，上述添加劑係如勻化劑或光澤劑之具有降低電鍍膜之表面粗糙度之作用者。又，作為平坦化膜52，亦可使用以PVD法或CVD法而形成之金屬膜。偏壓濺鍍法或熱CVD法尤其適用於平坦化膜52之形成方法。
再者，本實施形態中之平坦化膜52藉由導電材料而構成，故該平坦化膜52係與下部導體層10一起，構成電容器3之一方電極。
其次，參照圖11至圖15，就本實施形態之薄膜元件51之製造方法進行說明。再者，於以下說明中，列舉各層材料與厚度之一例，而本實施形態中之薄膜元件51之製造方法並非限定於其等。
於本實施形態之薄膜元件51之製造方法中，如圖3所示，在形成框架40之步驟前，與第1實施形態相同。
圖11表示下一步驟。於該步驟中，使用電極膜11、12作為電極，藉由電鍍法，於框架40之槽部41內依序形成電鍍膜13與平坦化膜52。電鍍膜13之材料例如使用Cu。電鍍膜13之厚度例如設為8μm。平坦化膜52例如使用厚度為1μm之Ni膜，或者厚度為1μm之Ni膜與厚度為0.1μm之Au膜之積層膜。再者，平坦化膜52亦可藉由PVD法或CVD法而非電鍍法來形成。
再者，於圖11所示之步驟中，亦可將框架40之厚度例如設為15μm，將電鍍膜13及平坦化膜52之合計厚度設為例如9~10μm。於此情況下，平坦化膜52之上表面配置在低於框架40之上表面之位置處，故電鍍膜13及平坦化膜52之全體被收容於框架40之槽部41內。藉此，可高精度管理下部導體層10之形狀。
於本實施形態中，形成平坦化膜52，以使平坦化膜52之上表面之最大高度粗糙度Rz達到其後所形成之介電體膜20之厚度以下。例如，當將介電體膜20之厚度設為0.1 μ m時，形成平坦化膜52，以使平坦化膜52之上表面之最大高度粗糙度Rz為0.1 μ m以下。
如上所述之平坦化膜52之上表面之最大高度粗糙度Rz即便在未經研磨而使平坦化膜52之上表面平坦化時亦達到介電體膜20之厚度以下時，亦可不藉由研磨來使平坦化膜52之上表面平坦化。另一方面，利用研磨而使平坦化膜52之上表面平坦化，藉此亦可使平坦化膜52之上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下。平坦化膜52之上表面之研磨方法與第1實施形態中電鍍膜13之上表面之研磨方法相同。
其次，如圖12所示，剝離框架40。其次，如圖13所示，藉由乾式蝕刻或濕式蝕刻而去除存在於電極膜11、12中電鍍膜13下之部分以外之部分。藉此，由殘留之電極膜11、12及電鍍膜13而形成下部導體層10。
其次，如圖14所示，例如藉由濺鍍法而形成介電體膜20，以使其覆蓋平坦化膜52之上表面、下部導體層10之側面以及基板2之上表面。介電體膜20之厚度例如設為0.1 μ m。
其次，如圖15所示，於介電體膜20上，在與下部導體層10之間夾隔介電體膜20之位置處，形成上部導體層30。上部導體層30之形成方法與第1實施形態相同。
如以上說明，本實施形態中形成平坦化膜52，以使平坦化膜52之上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下，並且於該平坦化膜52之上表面上形成介電體膜20。藉此，根據本實施形態，可獲得與第1實施形態相同之效果。本實施形態之其他構成、作用以及效果與第1實施形態相同。
[第3實施形態]
其次，對本發明之第3實施形態之薄膜元件進行說明。圖21係本實施形態之薄膜元件之剖面圖。如圖21所示，本實施形態之薄膜元件61具備基板2以及設置於該基板2上之電容器3。電容器3具有：配置於基板2上之下部導體層10；配置於該下部導體層10上且由導體材料構成之平坦化膜62；配置於該平坦化膜62上之介電體膜20；以及配置於該介電體膜20上之上部導體層30。本實施形態之薄膜元件61與第1實施形態之薄膜元件1之不同點在於平坦化膜62之有無以及下部導體層10之表面粗糙度。
於本實施形態中，下部導體層10之上表面之最大高度粗糙度Rz無特別規定。取代此，於本實施形態中，將平坦化膜62之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。其原因與第1實施形態中，將下部導體層10之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下之原因相同。又，平坦化膜62之上表面之最大高度粗糙度Rz小於下部導體層10之上表面之最大高度粗糙度Rz。平坦化膜62之厚度根據下部導體層10之上表面之最大高度粗糙度Rz而設定，較佳為0.05~2 μ m之範圍內。平坦化膜62之材料及形成方法與第2實施形態之平坦化膜52相同。
再者，本實施形態之平坦化膜62藉由導電材料而構成，故該平坦化膜62係與下部導體層10一起，構成電容器3之一方電極。
其次，參照圖16至圖21，就本實施形態之薄膜元件61之製造方法進行說明。再者，於以下之說明中，列舉各層材料與厚度之一例，而本實施形態之薄膜元件61之製造方法並非限定於其等。
本實施形態之薄膜元件61之製造方法中，如圖3所示，在形成框架40之步驟前，與第1實施形態相同。
圖16表示下一步驟。於該步驟中，使用電極膜11、12作為電極，藉由電鍍法，於框架40之槽部41內形成電鍍膜13。電鍍膜13之材料例如使用Cu。電鍍膜13之厚度例如設為8μm。
於本實施形態中，其次，可藉由研磨而使電鍍膜13之上表面平坦化，亦可不使其平坦化。當使電鍍膜13之上表面平坦化時，電鍍膜13之上表面之研磨方法與第1實施形態之電鍍膜13之上表面之研磨方法相同。
其次，如圖17所示，剝離框架40。其次，如圖18所示，藉由乾式蝕刻或濕式蝕刻而去除存在於電極膜11、12中電鍍膜13下之部分以外之部分。藉此，由殘留之電極膜11、12以及電鍍膜13而形成下部導體層10。
其次，如圖19所示，例如藉由電鍍法而形成平坦化膜62，以使其覆蓋下部導體層10之上表面及側面。平坦化膜62例如使用厚度為1 μ m之Ni膜、或者厚度為1 μ m之Ni膜與厚度為0.1 μ m之Au膜之積層膜。再者，平坦化膜62亦可藉由PVD法或CVD法而非電鍍法來形成。
於本實施形態中，形成平坦化膜62，以使平坦化膜62之上表面之最大高度粗糙度Rz達到其後所形成之介電體膜20之厚度以下。例如，當將介電體膜20之厚度設為0.1 μ m時，形成平坦化膜62，以使平坦化膜62之上表面之最大高度粗糙度Rz達到0.1 μ m以下。再者，於圖16所示之步驟中，當藉由研磨而使電鍍膜13之上表面平坦化時，可進一步減小平坦化膜62之上表面之表面粗糙度。
其次，如圖20所示，例如藉由濺鍍法而形成介電體膜20，以使其覆蓋平坦化膜62之上表面及側面以及基板2之上表面。介電體膜20之厚度例如設為0.1 μ m。
其次，如圖21所示，於介電體膜20上，在與下部導體層10之間夾隔介電體膜20之位置處，形成上部導體層30。上部導體層30之形成方法與第1實施形態相同。
如以上說明，於本實施形態中形成平坦化膜62，以使平坦化膜62之上表面之最大高度粗糙度Rz達到介電體膜20之厚度以下，並且於該平坦化膜62之上表面上形成介電體膜20。藉此，根據本實施形態，可獲得與第1實施形態相同之效果。本實施形態之其他構成、作用以及效果與第1實施形態相同。
[第4實施形態]
其次，對本發明之第4實施形態之薄膜元件進行說明。圖24係本實施形態之薄膜元件之剖面圖。如圖24所示，本實施形態之薄膜元件71具備基板2以及設置於該基板2上之電容器3。電容器3具有：配置於基板2上之下部導體層10；配置於該下部導體層10上且由絕緣材料構成之平坦化膜72；配置於該平坦化膜72上之介電體膜20；以及配置於該介電體膜20上之上部導體層30。本實施形態之薄膜元件71與第1實施形態之薄膜元件1之不同點在於平坦化膜72之有無以及下部導體層10之表面粗糙度。
於本實施形態中，下部導體層10之上表面之最大高度粗糙度Rz無特別規定。取代此，於本實施形態中，將平坦化膜72之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下。其原因與第1實施形態中，將下部導體層10之上表面之最大高度粗糙度Rz設為介電體膜20之厚度以下之原因相同。又，平坦化膜72之上表面之最大高度粗糙度Rz小於下部導體層10之上表面之最大高度粗糙度Rz。平坦化膜72之厚度根據下部導體層10之上表面之最大高度粗糙度Rz而設定，較佳為0.05~2 μ m之範圍內。
平坦化膜72之材料可為有機材料，亦可為無機材料。平坦化膜72之材料尤佳為有機材料之樹脂。此時，樹脂可為熱可塑性樹脂與熱硬化性樹脂中之任一者。當使用樹脂等有機材料作為平坦化膜72之材料時，較佳為於具有流動性之狀態下，將構成平坦化膜之有機材料塗佈於下部導體層10上，其後，使有機材料硬化，以形成平坦化膜72。又，平坦化膜72亦可由旋塗玻璃(SOG，Spin-on-Glass)膜而構成。又，平坦化膜72亦可利用噴墨技術而形成。
再者，本實施形態之平坦化膜72藉由絕緣材料而構成，故該平坦化膜72係與介電體膜20一起，構成配置於電容器3之一對電極間之介電體層。
其次，參照圖22至圖24，就本實施形態之薄膜元件71之製造方法進行說明。再者，於以下說明中，列舉各層材料與厚度之一例，而本實施形態中之薄膜元件71之製造方法並非限定於其等。
於本實施形態之薄膜元件71之製造方法中，如圖18所示，在藉由電極膜11、12以及電鍍膜13而形成下部導體層10之步驟前，與第3實施形態相同。
圖22表示下一步驟。於該步驟中形成平坦化膜72，以使其覆蓋下部導體層10之上表面及側面。平坦化膜72之材料例如使用有機材料。於此情況下，例如，在使構成平坦化膜之有機材料具有流動性之狀態下進行塗佈，以使其覆蓋下部導體層10之上表面及側面，其後，使有機材料硬化，藉此而形成平坦化膜72。
於本實施形態中形成平坦化膜72，以使平坦化膜72之上表面之最大高度粗糙度Rz達到其後所形成之介電體膜20之厚度以下。例如，當將介電體膜20之厚度設為0.1μm時，形成平坦化膜72，以使平坦化膜72之上表面之最大高度粗糙度Rz為0.1 μ m以下。再者，於圖16所示之步驟中，當藉由研磨而使電鍍膜13之上表面平坦化時，可進一步減小平坦化膜72之上表面之表面粗糙度。
其次，如圖23所示，例如藉由濺鍍法而形成介電體膜20，以使其覆蓋平坦化膜72之上表面及側面以及基板2之上表面。介電體膜20之厚度例如設為0.1 μ m。
其次，如圖24所示，於介電體膜20上，在與下部導體層10之間夾隔介電體膜20之位置處，形成上部導體層30。上部導體層30之形成方法與第1實施形態相同。
如以上所說明，本實施形態中形成平坦化膜72，以使平坦化膜72之上表面之最大高度粗糙度Rz為介電體膜20之厚度以下，並且於平坦化膜72之上表面上形成介電體膜20。藉此，根據本實施形態，可獲得與第1實施形態相同之效果。本實施形態之其他構成、作用以及效果與第1實施形態相同。
再者，本發明並非限定於上述各實施形態，其可進行種種變更。例如，於本發明之薄膜元件中，可於上部導體層30上設置保護膜，上部導體層30亦可露出。又，亦可於上部導體層30之上方再配置1以上之層。
又，於本發明中，亦可與下部導體層10之上表面同樣，對上部導體層30之上表面實施研磨或平坦化膜形成之平坦化處理，並且於上部導體層30之上表面或者平坦化膜之上表面上，依序形成新介電體膜與新導體層。亦可以同樣方式，再反覆進行對導體層上表面之平坦化處理、以及新介電體膜與新導體層之形成。藉此，可形成由導體層與介電體膜交替積層共計5層以上所構成之電容器。
又，本發明之薄膜元件亦可包含電容器以外之元件。薄膜元件所包含之電容器以外之元件可為電感器等被動元件，亦可為電晶體等主動元件。又，薄膜元件所包含之電容器以外之元件可為集總參數元件，亦可為分佈常數元件。
又，本發明之薄膜元件亦可具備配置於側部、底面或上表面之端子。又，本發明之薄膜元件亦可具備連接複數個導體層之通孔。又，本發明之薄膜元件亦可具備用以將下部導體層10或上部導體層30與端子或其他元件連接之佈線用導體層。或者，下部導體層10或上部導體層30之一部分亦可兼作端子，下部導體層10或上部導體層30亦可經由通孔而與端子連接。
又，本發明之薄膜元件當包含電容器以外之元件時，可利用作為LC電路零件、或者低通濾波器、高通濾波器、帶通濾波器等各種濾波器、同向雙工器或收發雙工器等包含電容器之各種電路零件。
又，本發明之薄膜元件例如利用於行動電話機等移動體通訊機器、或者無線LAN用通訊裝置中。
根據以上說明而明白，可實施本發明之各種態樣或變形例。因此，在與以下申請專利範圍均等之範圍內，亦能以除上述最佳形態以外之形態來實施本發明。
1、51、61、71．．．薄膜元件
2、101．．．基板
3．．．電容器
10、102．．．下部導體層
11、12、31、32．．．電極膜
13、33．．．電鍍膜
20、103．．．介電體層(介電體膜)
30、104．．．上部導體層
40．．．框架
41．．．槽部
52、62、72．．．平坦化膜
圖1係本發明第1實施形態之薄膜元件之剖面圖。
圖2係表示本發明第1實施形態之薄膜元件之製造方法之一步驟的剖面圖。
圖3係表示繼圖2所示之步驟後之步驟之剖面圖。
圖4係表示繼圖3所示之步驟後之步驟之剖面圖。
圖5係表示繼圖4所示之步驟後之步驟之剖面圖。
圖6係表示繼圖5所示之步驟後之步驟之剖面圖。
圖7係表示繼圖6所示之步驟後之步驟之剖面圖。
圖8係表示繼圖7所示之步驟後之步驟之剖面圖。
圖9係表示繼圖8所示之步驟後之步驟之剖面圖。
圖10係表示本發明第1實施形態中下部導體層之上表面之最大高度粗糙度與電容器之不良率之關係特性圖。
圖11係表示本發明第2實施形態之薄膜元件之製造方法中之一步驟的剖面圖。
圖12係表示繼圖11所示之步驟後之步驟之剖面圖。
圖13係表示繼圖12所示之步驟後之步驟之剖面圖。
圖14係表示繼圖13所示之步驟後之步驟之剖面圖。
圖15係表示繼圖14所示之步驟後之步驟之剖面圖。
圖16係表示本發明第3實施形態之薄膜元件之製造方法之一步驟的剖面圖。
圖17係表示繼圖16所示之步驟後之步驟之剖面圖。
圖18係表示繼圖17所示之步驟後之步驟之剖面圖。
圖19係表示繼圖18所示之步驟後之步驟之剖面圖。
圖20係表示繼圖19所示之步驟後之步驟之剖面圖。
圖21係表示繼圖20所示之步驟後之步驟之剖面圖。
圖22係表示本發明第4實施形態之薄膜元件之製造方法之一步驟的剖面圖。
圖23係表示繼圖22所示之步驟後之步驟之剖面圖。
圖24係表示繼圖23所示之步驟後之步驟之剖面圖。
圖25係表示具備電容器之薄膜元件的結構之一例之剖面圖。
1．．．薄膜元件
2．．．基板
3．．．電容器
10．．．下部導體層
20．．．介電體層(介電體層)
30．．．上部導體層

Claims (8)

  1. 一種薄膜元件，其係具備有基板與設置於上述基板上之電容器者，其特徵在於：上述電容器具有：具有上表面及側面，且配置於上述基板上之下部導體層；以覆蓋上述下部導體層之上表面及側面之方式所配置且由導電材料所構成之平坦化膜；配置於上述平坦化膜上之介電體膜；以及配置於上述介電體膜上之上部導體層；上述下部導體層為由配置於上述基板上之電極膜與配置於上述電極膜上之電鍍膜構成，上述介電體膜之厚度為0.02μm~1μm之範圍內，且小於上述下部導體層之厚度，上述平坦化膜之上表面之最大高度粗糙度小於上述下部導體層之上表面之最大高度粗糙度，且為上述介電體膜之厚度以下。
  2. 一種薄膜元件之製造方法，該薄膜元件具備有基板與設置於上述基板上之電容器，上述電容器具有：具有上表面及側面，且配置於上述基板上之下部導體層；以覆蓋上述下部導體層之上表面及側面之方式所配置之平坦化膜；配置於上述平坦化膜上之介電體膜；以及配置於上述介電體膜上之上部導體層；上述介電體膜之厚度為0.02μm~1μm之範圍內，且小於上述下部導體層之厚 度，上述平坦化膜之上表面之最大高度粗糙度小於上述下部導體層之上表面之最大高度粗糙度，且為上述介電體膜之厚度以下；如此之薄膜元件之製造方法，其特徵在於具備下述步驟：於上述基板上形成電極膜之步驟；於上述電極膜上，形成具有與欲形成之上述下部導體層之形狀對應之形狀之槽部的框架之步驟；將上述電極膜使用作為電極，並利用電鍍法於上述框架之上述槽部內形成電鍍膜之步驟；剝離上述框架之步驟；去除上述電極膜中存在於上述電鍍膜下之部分以外的部分，並由殘餘之電極膜與上述電鍍膜形成上述下部導體層之步驟；以覆蓋上述下部導體層之上表面及側面之方式形成上述平坦化膜之步驟；於上述平坦化膜上形成上述介電體膜之步驟；以及於上述介電體膜上形成上述上部導體層之步驟。
  3. 如申請專利範圍第2項之薄膜元件之製造方法，其中，在上述形成電鍍膜之步驟之後，進一步具備研磨上述電鍍膜之上表面之步驟。
  4. 如申請專利範圍第2項之薄膜元件之製造方法，其中，上述平坦化膜為由導電材料所構成。
  5. 如申請專利範圍第4項之薄膜元件之製造方法，其中，形成上述平坦化膜之步驟係採用電鍍法、物理氣相沈 積法、化學氣相沈積法中之任一個而形成上述平坦化膜。
  6. 如申請專利範圍第2項之薄膜元件之製造方法，其中，上述平坦化膜為由絕緣材料所構成。
  7. 如申請專利範圍第6項之薄膜元件之製造方法，其中，上述絕緣材料為有機材料。
  8. 如申請專利範圍第7項之薄膜元件之製造方法，其中，上述形成平坦化膜之步驟係在具有流動性之狀態下，以覆蓋上述下部導體層之上表面及側面之方式塗佈上述有機材料，其後，藉由使上述有機材料硬化而形成上述平坦化膜。
TW095140004A 2005-10-31 2006-10-30 薄膜元件及其製造方法 TWI427653B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316293A JP4461386B2 (ja) 2005-10-31 2005-10-31 薄膜デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
TW200729251A TW200729251A (en) 2007-08-01
TWI427653B true TWI427653B (zh) 2014-02-21

Family

ID=37995973

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095140004A TWI427653B (zh) 2005-10-31 2006-10-30 薄膜元件及其製造方法

Country Status (3)

Country Link
US (2) US20070097596A1 (zh)
JP (1) JP4461386B2 (zh)
TW (1) TWI427653B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4953877B2 (ja) * 2006-08-30 2012-06-13 京セラ株式会社 コンデンサ及び高周波部品
US8057883B2 (en) * 2007-05-30 2011-11-15 Kemet Electronics Corporation Abrasive process for modifying corners, edges, and surfaces of capacitor anode bodies
KR101032342B1 (ko) * 2009-04-24 2011-05-02 삼화콘덴서공업주식회사 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
JP5919009B2 (ja) * 2012-02-03 2016-05-18 太陽誘電株式会社 ポーラスコンデンサ及びその製造方法
CN107533918A (zh) * 2015-05-12 2018-01-02 株式会社村田制作所 电容器及其制造方法
JP6582669B2 (ja) * 2015-07-22 2019-10-02 Tdk株式会社 薄膜キャパシタ及び半導体装置
US10607779B2 (en) * 2016-04-22 2020-03-31 Rohm Co., Ltd. Chip capacitor having capacitor region directly below external electrode
WO2018003445A1 (ja) * 2016-06-28 2018-01-04 株式会社村田製作所 キャパシタ
US10395841B2 (en) * 2016-12-02 2019-08-27 Capacitor Sciences Incorporated Multilayered electrode and film energy storage device
JP2018107337A (ja) * 2016-12-27 2018-07-05 大日本印刷株式会社 電子部品およびその製造方法
JP7009958B2 (ja) * 2017-11-30 2022-01-26 凸版印刷株式会社 キャパシタ内蔵ガラス基板の製造方法
JP7206589B2 (ja) 2017-12-22 2023-01-18 凸版印刷株式会社 キャパシタ内蔵ガラス回路基板の製造方法
JP7354867B2 (ja) * 2020-02-13 2023-10-03 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
EP3992998A1 (en) * 2020-11-03 2022-05-04 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor apparatus including the same
JP2022131768A (ja) * 2021-02-26 2022-09-07 Tdk株式会社 電子部品

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031515A (ja) * 1989-05-29 1991-01-08 Matsushita Electric Ind Co Ltd 薄膜コンデンサの製造方法
JPH08273978A (ja) * 1995-03-29 1996-10-18 Kyocera Corp 薄膜コンデンサ
JPH09270495A (ja) * 1996-04-01 1997-10-14 Ricoh Co Ltd 容量素子およびその製造方法
JPH10189909A (ja) * 1996-12-27 1998-07-21 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
JPH10223476A (ja) * 1997-02-07 1998-08-21 Tdk Corp 強誘電体薄膜およびその製造方法
US5943547A (en) * 1995-04-19 1999-08-24 Nec Corporation Method of forming highly-integrated thin film capacitor with high dielectric constant layer
JP2000228494A (ja) * 1999-02-04 2000-08-15 Rohm Co Ltd キャパシタ
JP2003017366A (ja) * 2001-07-02 2003-01-17 Alps Electric Co Ltd 薄膜キャパシタ素子およびその製造方法
JP2003297664A (ja) * 2003-02-03 2003-10-17 Ngk Spark Plug Co Ltd セラミック基板
TW200308083A (en) * 2002-02-05 2003-12-16 Sharp Kk Semiconductor device and method of manufacturing the same
US6821839B2 (en) * 2002-06-28 2004-11-23 Hynix Semiconductor Inc. Method for fabricating MIM capacitor
JP2005045077A (ja) * 2003-07-23 2005-02-17 National Institute Of Advanced Industrial & Technology チタン酸ストロンチウム薄膜積層体及びその作製方法
JP2005136396A (ja) * 2003-10-06 2005-05-26 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP2005203680A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd インターポーザキャパシタの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0356212B1 (en) * 1988-08-25 1993-04-28 Matsushita Electric Industrial Co., Ltd. Thin-film capacitor and method of manufacturing a hybrid microwave integrated circuit
EP0415750B1 (en) * 1989-08-30 1994-11-09 Nec Corporation Thin-film capacitors and process for manufacturing the same
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法
JP3683972B2 (ja) * 1995-03-22 2005-08-17 三菱電機株式会社 半導体装置
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP4200792B2 (ja) * 2003-03-12 2008-12-24 株式会社村田製作所 積層セラミックコンデンサ
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
KR101051219B1 (ko) * 2003-10-06 2011-07-21 니혼도꾸슈도교 가부시키가이샤 박막 전자부품 및 그 제조방법
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031515A (ja) * 1989-05-29 1991-01-08 Matsushita Electric Ind Co Ltd 薄膜コンデンサの製造方法
JPH08273978A (ja) * 1995-03-29 1996-10-18 Kyocera Corp 薄膜コンデンサ
US5943547A (en) * 1995-04-19 1999-08-24 Nec Corporation Method of forming highly-integrated thin film capacitor with high dielectric constant layer
JPH09270495A (ja) * 1996-04-01 1997-10-14 Ricoh Co Ltd 容量素子およびその製造方法
JPH10189909A (ja) * 1996-12-27 1998-07-21 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
JPH10223476A (ja) * 1997-02-07 1998-08-21 Tdk Corp 強誘電体薄膜およびその製造方法
JP2000228494A (ja) * 1999-02-04 2000-08-15 Rohm Co Ltd キャパシタ
JP2003017366A (ja) * 2001-07-02 2003-01-17 Alps Electric Co Ltd 薄膜キャパシタ素子およびその製造方法
TW200308083A (en) * 2002-02-05 2003-12-16 Sharp Kk Semiconductor device and method of manufacturing the same
US6821839B2 (en) * 2002-06-28 2004-11-23 Hynix Semiconductor Inc. Method for fabricating MIM capacitor
JP2003297664A (ja) * 2003-02-03 2003-10-17 Ngk Spark Plug Co Ltd セラミック基板
JP2005045077A (ja) * 2003-07-23 2005-02-17 National Institute Of Advanced Industrial & Technology チタン酸ストロンチウム薄膜積層体及びその作製方法
JP2005136396A (ja) * 2003-10-06 2005-05-26 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP2005203680A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd インターポーザキャパシタの製造方法

Also Published As

Publication number Publication date
US20070097596A1 (en) 2007-05-03
US20090244809A1 (en) 2009-10-01
JP4461386B2 (ja) 2010-05-12
JP2007123690A (ja) 2007-05-17
TW200729251A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
TWI427653B (zh) 薄膜元件及其製造方法
US7683740B2 (en) Electronic component and method for manufacturing same
US7491569B2 (en) Method for manufacturing a patterned bottom electrode in a piezoelectric device
TWI430301B (zh) 薄膜元件之製造方法
JPS63195815A (ja) 垂直磁気記録再生薄膜ヘッドの製造方法
TWI400730B (zh) 薄膜元件及其製造方法
US20060180842A1 (en) Capacitor, method of making the same, filter using the same, and dielectric thin film used for the same
US7473981B2 (en) Electronic component
WO2010122993A1 (ja) 弾性境界波装置及びその製造方法
TWI391967B (zh) 薄膜裝置及其製造方法
US6698073B2 (en) Method of manufacturing a piezoelectric filter with an acoustic resonator situated on an acoustic reflector layer formed by a carrier substrate
JP2003017366A (ja) 薄膜キャパシタ素子およびその製造方法
JP2007184499A (ja) 薄膜デバイスの製造方法
JP3016353B2 (ja) 薄膜回路素子およびその製造方法
JP2004023593A (ja) 弾性表面波装置及びその製造方法
KR20030083174A (ko) 반도체 소자의 에어갭 형성방법
JP2002033559A (ja) 電子回路基板
JP2002033560A (ja) 電子回路基板の製造方法
JP2003017301A (ja) 薄膜抵抗素子およびその製造方法
JP3750324B2 (ja) 薄膜多層電極を有する素子、およびその製造方法
JP3880505B2 (ja) 薄膜高周波回路及びその製造方法
JP2003338409A (ja) 積層磁性薄膜及びその製造方法
WO2022181323A1 (ja) 電子部品
JP2001332441A (ja) 単板コンデンサ
JPH09213568A (ja) コンデンサおよびその製造方法