TWI419558B - 放大類比訊號之裝置與方法、類比處理電路以及影像拾取電路 - Google Patents

放大類比訊號之裝置與方法、類比處理電路以及影像拾取電路 Download PDF

Info

Publication number
TWI419558B
TWI419558B TW100117035A TW100117035A TWI419558B TW I419558 B TWI419558 B TW I419558B TW 100117035 A TW100117035 A TW 100117035A TW 100117035 A TW100117035 A TW 100117035A TW I419558 B TWI419558 B TW I419558B
Authority
TW
Taiwan
Prior art keywords
gain
signal
double sampler
correlated double
amplifier
Prior art date
Application number
TW100117035A
Other languages
English (en)
Other versions
TW201146001A (en
Inventor
Hee-Cheol Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201146001A publication Critical patent/TW201146001A/zh
Application granted granted Critical
Publication of TWI419558B publication Critical patent/TWI419558B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H03G1/0094—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated using switched capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Studio Devices (AREA)
  • Picture Signal Circuits (AREA)

Description

放大類比訊號之裝置與方法、類比處理電路以及影像拾取電路
本發明是有關於一種影像處理，且特別是有關於用於掃描器、多功能週邊(MFP,multi-function periphery)、數位相機(DSC,digital still camera)以及/或是攝錄像機(camcorder)之一種類比前端(AFE,analog front end)。
一個傳統影像處理系統包括電荷耦合元件(CCD)、類比前端(AFE)以及數位影像處理器。類比裝置(例如電荷耦合元件)與數位設備之間的類比前端介面用以從類比裝置轉換類比資料成為數位設備所需之數位資料。
圖1是一張說明影像處理系統之概念性方塊圖。物體110的影像係由影像形成元件(如透鏡120所描述)而形成在類比影像檢測設備(譬如電荷耦合元件130)上。類比前端140把從電荷耦合元件輸出之類比資料轉換成數位資料，並且將已轉換的數位資料前傳給數位的後處理器(post processor) 150。後處理器150用以處理資料以便傳送至一個或多個資料/顯示設備，譬如電腦170-A，存貯碟片170-B，列印/傳真機170-C或攝錄像機170-D。
用以獲取影像類比資料的類比裝置可以視為感測器(sensor)。此感測器可以是接觸式影像感測器(CIS,contact image sensor)。在接觸式影像感測器中，物體是與系統相接觸的，譬如將一張紙放置在影印機、傳真機或掃描器的玻璃面上。此接觸式影像感測器可以是電荷耦合元件之接觸式影像感測器或是互補金屬氧化物半導體(CMOS)之接觸式影像感測器。
圖2是一個在影像處理系統中類比前端140的例子之電路方塊圖。類比前端140可以被看成包括二部份，即類比信號處理部分以及數位器(digitizer)。類比信號處理部分包括關聯式雙重取樣器(CDS,correlated double sampler)141以及可程式增益放大器(PGA,programmable gain amplifier) 142。數位器可以包括類比數位轉換器(ADC) 143。關聯式雙重取樣器141經由輸入端144接受所輸入之類比影像信號並且取樣此輸入信號。可程式增益放大器142從關聯式雙重取樣器141接受被取樣的信號，使用可變的增益以放大取樣信號並且提供輸出信號至類比數位轉換器143。類比數位轉換器143將從可程式增益放大器142輸出之信號數位化，並且在輸出端145提供數位輸出。
圖3是說明典型輸入類比影像信號的信號波形圖。請參照圖3，對於各個像素(pixel)而言，信號包括如所示之重置部份、黑部份或參考部份、以及信號部份。在信號波形圖中，信號的真正信號或資料部份延伸於在標記1和2之虛線之間。
在標記1和2上，關聯式雙重取樣器141取樣資料信號。關聯式雙重取樣器141從參考信號(即黑信號)減去資料信號。被取樣資料的差值即為真正的信號。
請參照圖3，尤其注意到從像素到像素之信號準位(特別是黑參考信號)的變化。這歸結於在各像素中各二極體的不同特性所致。
在其中一個觀點中，本發明係針對影像處理系統和方法。依照本發明，輸入端接收輸入信號。關聯式雙重取樣器(CDS)接收輸入信號、取樣輸入信號和提供輸出信號。本發明的關聯式雙重取樣器包括用以放大輸入信號之放大器。
在其中一個實施例中，關聯式雙重取樣器之增益是可設定到多個準位其中之一。在一個特殊實施例中，關聯式雙重取樣器之增益是可設定到四個準位的當中一個。在一實施例中，四個準位包括0.5、1.0、2.0和4.0。
關聯式雙重取樣器之增益可以是可設定到一個準位，此準位在1.0至2.0之間。
關聯式雙重取樣器之增益是可由數位輸入信號所設定。此數位輸入信號包含多個位元，特別是，可以包括二位元。
在一個實施例中，系統包括一個可程式增益放大器(PGA)用以接收從關聯式雙重取樣器輸出之輸出信號並且放大被接受的信號。可程式增益放大器之增益可以設定到多個準位其中之一。在特殊情形，可程式增益放大器之增益可設定到四個準位的當中一個。四個準位可能包括0.5、1.0、2.0和4.0。
可程式增益放大器之增益可設定至一個準位，此準位在1.0至2.0之間。
在一實施例中，可程式增益放大器的增益可由數位輸入信號所設定。數位輸入信號包含多個位元。於實施例中，多個位元的第一部份係應用於關聯式雙重取樣器以設定關聯式雙重取樣器的增益，並且多個位元的第二部份係應用於可程式增益放大器以設定可程式增益放大器之增益。
在一實施例中，系統的整體增益包括關聯式雙重取樣器增益和可程式增益放大器增益之組合。整體增益可以是虛擬對數的(pseudo-logarithmic)。
在其它觀點中，發明係針對影像處理系統和方法。依照本發明，關聯式雙重取樣器(CDS)接收輸入信號。關聯式雙重取樣器取樣輸入信號並提供輸出信號。關聯式雙重取樣器包括放大器用以放大輸入信號。可程式增益放大器(PGA)接收從關聯式雙重取樣器輸出之輸出信號並放大被接收的信號。
在一實施例中，關聯式雙重取樣器之增益是可設定到多個準位其中之一。在一特殊實施例中，關聯式雙重取樣器之增益是可設定到四個準位的當中一個。在一實施例中，四個準位包括0.5、1.0、2.0和4.0。
關聯式雙重取樣器之增益可以設定至一個準位，此準位在1.0至2.0之間。
可程式增益放大器之增益可以設定到多個準位其中之一。在特殊其況中，可程式增益放大器之增益可以設定到四個準位的當中一個。四個準位可能包括0.5、1.0、2.0和4.0。
可程式增益放大器之增益在可以設定至一個準位，此準位在1.0至2.0之間。
關聯式雙重取樣器之增益與可程式增益放大器之增益可以由數位輸入信號設定之。數位輸入信號可以包含多個位元。一實施例中，多個位元的第一部份係應用於關聯式雙重取樣器以設定關聯式雙重取樣器的增益，並且多個位元的第二部份係應用於可程式增益放大器以設定可程式增益放大器之增益。
在一實施例中，系統的整體增益包括關聯式雙重取樣器增益與可程式增益放大器增益之組合。整體增益可以是虛擬對數的。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
如上所記載，可程式增益放大器提供由可變增益所放大之輸出資料。可以使用運算放大器與被切換的電容器達到放大作用。在這樣電路裡，使用電容器比率以達到增益。其中係依靠標準電容器比率，需要非常大或者是非常小的電容器以達到可變增益的寬大範圍。
在此係可以被使用在可程式增益放大器中的多增益方法。在線性標度(linear scale)方法中，電容器使用是極端大的。結果，運算放大器的驅動能力必須是大的，造成一個整體更大尺寸的系統。增加驅動能力，也就是需要更大的關聯式雙重取樣器尺寸。大尺寸可以減慢系統性能。在對數標度(log scale)方法中，小尺寸和高速可以體會。但是，在這樣系統中，電容器比率不是一個固定值。這可能使電路難實施。在虛擬對數標度(pseudo log scale)方法中，可以使用單位電容器簡化電路。
圖4是本發明的部份影像處理系統之電路方塊圖。參見圖4，本發明之系統包括關聯式雙重取樣器(CDS) 210。關聯式雙重取樣器210提供輸出至可程式增益放大器(PGA) 220，可程式增益放大器220提供被放大的輸出至類比數位轉換器(ADC) 230。依照本發明，可程式增益放大器220以及關聯式雙重取樣器210皆具有放大增益作用。亦即是，可程式增益放大器220具有增益G2，並且關聯式雙重取樣器210具有增益G1。關聯式雙重取樣器210的增益G1係由第一輸入控制信號所控制，並且可程式增益放大器220的增益G2係由第二控制信號所控制。在一實施例中，如下所述，此系統產生數位輸入信號，此數位輸入信號被用來產生此二個增益控制信號。例如，數字輸入信號可能包括多個位元。這些位元的第一部份可能被使用於控制關聯式雙重取樣器210的增益G1，並且這些位元的第二部份可能被使用來控制可程式增益放大器220的增益G2。
在圖4本發明的系統中，系統的整體增益被形成作為二個部份的組合。那就是說，系統的整體增益是關聯式雙重取樣器210的增益G1以及可程式增益放大器220的增益G2的組合。首先由關聯式雙重取樣器210將輸入信號放大，然後由可程式增益放大器220放大之。這導致被減少的晶片面積以及被減少的雜訊。並且，增益G1和G2的組合導致整體增益(虛擬對數標度增益，如下所述)。
圖5是使用電容器C1和C2設置增益之放大器電路的電路方塊圖。放大器電路包括具有第一和第二輸入端之運算放大器250。第一電容器C1被連接在電路的輸入端和運算放大器250輸入端的其中一個之間。第二電容器C2被連接在C1和運算放大器250之連接點以及運算放大器250輸出端之間。輸入信號是被應用於電路的輸入端(電容器C1的其中一端)。此輸入信號根據電路的增益被放大。被放大的信號出現在運算放大器250的輸出端。
電路的增益由C1和C2電容值比率而決定。那就是說，增益G1=C1/C2。例如，如果C1的電容值是128C0並且C2的電容值是1C0，則電路的增益是128，其中C0是單位電容值。
圖6是依照本發明所繪示在類比前端(AFE)的放大作用的電路圖。圖6的電路包括在關聯式雙重取樣器的放大作用以及在可程式增益放大器的放大作用。關聯式雙重取樣器的增益指G1，並且在可程式增益放大器的增益指G2。增益G1和G2由電容值比率決定。具體地，增益G1由電容C3和C4的比率所決定(即G1=C3/C4)。增益G2由電容C5和C6的比率所決定(即G2=C5/C6)。系統的整體或總增益GT是增益G1和G2之乘積，即GT=G1 X G2。
例如，如果C3=4C0，C4=1C0，C5=32C0和C6=1C0，關聯式雙重取樣器中增益G1是4，並且在可程式增益放大器中增益G2是32。系統的整體增益是128。圖6電路的電路面積遠少於圖5的電路面積。亦即是，圖5的電路需要比圖6電路的總電容(即38C0)更高的總電容(即129C0)。如果電容佔據某些電容單位面積，那麼在圖5中C1和C2所佔據的總面積可以說是129個單位面積。相反，在圖6中總電容佔據38個單位面積。
圖7是依本發明所繪示之系統200的電路方塊圖。如圖7所示和上述，系統200包括關聯式雙重取樣器210以及可程式增益放大器220。關聯式雙重取樣器210以及可程式增益放大器220皆包括用以提供增益之多個放大器。如圖7所示，關聯式雙重取樣器210和可程式增益放大器220接受用以分別設置其增益之多位元數位輸入信號PGA的一部份。在圖7的特殊示範實施例中，由一個八位元數位信號PGA[7:0]設定整體增益。在這特殊實施例中，二位元PGA[7:6]備用於關聯式雙重取樣器210並且被用來設定關聯式雙重取樣器210之增益。剩餘的六位元PGA[5:0]被用於可程式增益放大器220以設定其增益。關聯式雙重取樣器210接受輸入類比信號Vin和參考電壓Vref。關聯式雙重取樣器210根據信號位元PGA[7:6]設定之增益而取樣和放大信號Vin，以產生用於可程式增益放大器220之輸出信號Vcoutp和Vcoutn。可程式增益放大器根據信號位元PGA[5:0]所設定之增益而放大所接受的信號(從關聯式雙重取樣器210)，以輸出被用以輸入類比數位轉換器243之信號Vpoutp和Vpoutn。類比數位轉換器243將所接收的信號數位化並且產生被數位化的輸出信號Vout。
因此，依照本發明，在關聯式雙重取樣器以及可程式增益放大器二階段中此輸入信號被處理和放大。在兩階段中增益是可以由多位元數字信號PGA[7:0]所設定。這些位元的第一部份被用以設定在關聯式雙重取樣器210之增益，並且這些位元的第二個部份被用以設定在可程式增益放大器220的增益。
圖8是本發明關聯式雙重取樣器(CDS) 210的實施例之電路方塊圖。請參照圖8，關聯式雙重取樣器210接收所輸入之輸入資料信號Vin、參考信號Vref_in、參考信號Vref_b以及信號Vdac_in。信號Vref_in為輸入信號提供黑準位電壓。Vref_in與Vin之間的電位差即為真正的視頻信號。信號Vdac_in和Vref_b之間的電位差是補償電壓Voffset。在取樣控制時脈信號QC1和QC2之控制下，取樣電晶體T1至T4取樣此輸入信號。所取樣的輸入被用於可變電容單元251之輸入邊，包括二個可變的輸入電容Ci1和Ci2。根據二個控制輸入信號位元PGA[7:6]的狀態而設定電容Ci1和Ci2之值。
反饋電容器Cf1和Cf2分別被連接到運算放大器249的反相和非反相輸入端。在控制信號QC2以及QC1P之控制下，電晶體T7和T8選擇性地連接並導通反饋電容器Cf1。在控制信號QC2和QC1P之控制下，電晶體T9和T10選擇性地連接並導通反饋電容器Cf2。在電晶體T5與T6以及時脈信號QC1之控制下，選擇性地將信號Vrefm應用於反饋電容器Cf1和Cf2。
關聯式雙重取樣器取樣並且放大輸入信號以提供輸出信號Vout。輸出信號Vout是自運算放大器所輸出信號之間之差值，即Vout=Vcoutp-Vcoutn。
在圖8之關聯式雙重取樣器中，放大器電路的增益係由電容的比率所設定。在電荷守恆之下，導致以下等式：
Vout=Ci/Cf(Vref_in-Vin+Voffset)-Vref
本發明的關聯式雙重取樣器因此包括一個可程式增益放大器。因為Ci1=Ci2=Ci，並且Cf1=Cf2=Cf，關聯式雙重取樣器的增益是Ci/Cf。通過輸入信號位元PGA[7:6]，輸入電容Ci是可設定的。以此二個被輸入的位元，兩個電容器皆可設定到四個可能的位準當中一個。如圖8所示，如果各反饋電容皆為C，然後，在一特殊實施例中，輸入電容器可以設定為，例如，5C、1C、2C和4C。相應地，關聯式雙重取樣器的增益可設定到四個值當中一個，即，0.5，1.0，2.0以及4.0。被取樣及被放大的輸出信號被應用於可程式增益放大器PGA 220。
圖9是依照本發明所述可程式增益放大器220的一個實施例之電路方塊圖。可程式增益放大器220包括多個(例如128個)被切換的第一電容器Cp0至Cp127。在第一開關控制351以及多個被連接的開關的控制之下，這些電容器選擇性地被連接到運算放大器349的反相輸入端。在剩餘的數位信號位元PGA[5:0]的控制之下，開關控制351決定每一電容器Cp0至Cp127是否被連接到關聯式雙重取樣器輸出信號Vcoutp、參考電壓Vrefm或運算放大器349之輸出信號Vpoutp。開關控制351亦接受控制信號QC2和QC2B，並且在選擇電容器的連接時使用他們。可程式增益放大器220並且包括多個(例如128個)被交換的第二電容器Cn0至Cn127。在第二開關控制353以及多個被連接開關的控制之下，這些電容器選擇性地被連接到運算放大器349的非反相輸入端。在剩餘的數位信號位元PGA[5:0]的控制之下，開關控制353決定每一電容器Cn0至Cn127是否被連接到關聯式雙重取樣器之輸出信號Vcoutn、參考電壓Vrefm或是運算放大器349之輸出信號Vpoutn。開關控制353亦接受控制信號QC2和QC2B，並且在選擇電容器的連接時使用他們。
在信號QC2P的控制之下，電晶體T11和T12選擇性地連接並導通反饋電容。
圖9之可程式增益放大器電路係操作在輸入模式和輸出模式下。
在電荷守恆之下，圖9的電路有以下結果。
(128-y)C X(Vpoutp-Vpoutn)=128C X(Vcoutp-Vcoutn)
Vpoutp-Vpoutn=128C/(128-y)C X(Vcoutp-Vcoutn)
Vout=(2(6+1 ))/(2(6+1) -y) X Vin=(128/128-y) X Vin
在上述中，Cp=Cn=C；y是介於1到64之間的整數。
在圖9可程式增益放大器中之增益由(128)/(128-y)而被給定。所以，以y在1到64範圍而言，可程式增益放大器的增益是在大約1到2的範圍內。
開關控制351和353的操作係依照如下。當QC2是邏輯high，QC2B是邏輯low。位元PGA[5:0]是不理會(don’t care)狀態，即，他們的狀態是毫不相關的。在這個狀態中，由開關控制351、353控制所有上部開關而被連接到Vcoutp，以及控制所有下部開關連接到Vcoutn。結果，在上述增益中分子是128。
當QC2B是在高邏輯狀態，QC2是在低邏輯狀態。增益設置位元PGA[5:0]決定哪些開關被連接到Vrefm並且哪些被連接到Vpoutp。這由可程式增益放大器所需的增益而決定。例如，如果位元PGA[5:0]是000000，則一個開關被連接到Vrefm並且127個開關被連接到Vpoutp。如果位元PGA[5:0]是111111，則64個開關被連接到Vrefm並且64個開關被連接到Vpoutp。這控制方法允許在上述增益之分母中參量y變化從1到64，如此允許可程式增益放大器的增益變化從128/127(1.008)到2。圖10是說明作為數位增益設定信號(即PGA[7:6]與PGA[5:0])位元的增益設定值在關聯式雙重取樣器(標記為A)中之增益、在可程式增益放大器(被標記為B)中之增益、整體DC增益(V/V)以及整體DC增益(dB)的表格。圖11是整體增益的圖表。在圖表中，控制步階(control step)是位元PGA[7:0]的價值，其範圍從0至255。關於圖11，注意到，本發明系統的增益係幾乎完美的對數標度，亦即為虛擬對數標度。
圖12是在本發明的系統中，用以產生時脈信號之電路的一種詳細電路方塊圖。在圖12的電路中，二時脈信號CLK1和CLK2被用來產生此中所描述並且說明之時脈信號。一般，信號CLK1傳統地被用來在黑水平間隔時間(參見圖3)取樣輸入視頻信號。信號CLK2被用以控制在信號的視頻資料部份取樣視頻信號。但是，參照圖14，信號CLK1和CLK2在時序上重疊是可能的，導致輸入信號的取樣的畸變。圖14是說明發明的電路中，在時脈信號重疊時之信號時序波形圖。圖13是說明發明的電路中，在時脈信號不重疊時之信號時序波形圖。
為了避免重疊時脈信號的情況，本發明使用信號不同於信號CLK1和CLK2取樣輸入信號。具體地，如上所述並如圖所示，本發明的系統使用信號QC1和QC2控制取樣。這些信號係從圖12之電路圖中所示之時脈信號CLK1和CLK2而被衍生獲得。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
例如，在前面描述過程中，關聯式雙重取樣器被描述為具有接受二控制位元以控制輸入電容器之電容量已設定增益為四個準位當中一個。可程式增益放大器被描述作為具有開關控制和被交換的電容器。值得注意的是，這些放大作用方法也許被扭轉。即關聯式雙重取樣器也許使用此被交換的電容器方法代替可程式增益放大器。
1、2．．．標記
110．．．物體
120．．．透鏡
130．．．電荷耦合元件(CCD)
140．．．類比前端(AFE,analog front end)
141、210．．．關聯式雙重取樣器(CDS,correlated double sampler)
142、220．．．可程式增益放大器(PGA,programmable gain amplifier)
143、230、243．．．類比數位轉換器(ADC)
144．．．輸入端
145．．．輸出端
150．．．後處理器(post processor)
170a~170d．．．電腦、存貯碟片、列印/傳真機及攝錄像機
200．．．系統
250、249、349．．．運算放大器
251．．．可變電容單元
351、353．．．開關控制
Ci1、Ci2．．．可變的輸入電容
Cf1、Cf2．．．反饋電容器
CLK1、CLK2．．．時脈信號
QC1、QC1P、QC2．．．取樣控制時脈信號
T1~T4．．．取樣電晶體
T5~T12．．．電晶體
Vin．．．輸入資料信號
Vref_in、Vref_b‧‧‧參考信號
Vdac_in、Vrefm‧‧‧信號
圖1是包含影像處理系統的電路方塊圖。
圖2是在影像處理系統中類比前端(AFE)的電路方塊圖。
圖3是說明典型的輸入類比影像信號之信號波形圖。
圖4是本發明的部份影像處理系統的一種電路方塊圖。
圖5是一種使用電容器設定增益的放大器電路之電路方塊圖。
圖6是依照本發明所述在類比前端(AFE)中放大電路圖。
圖7是依照本發明所述在影像處理系統的一個實施例之電路方塊圖。
圖8是本發明關聯式雙重取樣器(CDS)的一個實施例之電路方塊圖。
圖9是依照本發明可程式增益放大器(PGA)的一個實施例之電路方塊圖。
圖10是依照本發明說明在關聯式雙重取樣器中增益、在可程式增益放大器中增益以及整體直流增益對於數位增益設定信號的各位元之增益設定值之對照表。
圖11是本發明的系統中整體增益的圖表。
圖12是本發明的系統中用於產生時脈信號之電路的詳細電路方塊圖。
圖13是本發明的電路中在時脈信號不重疊的情況下信號之波形圖。
圖14是本發明的電路中在時脈信號重疊的情況下信號之波形圖。
200．．．系統
210．．．關聯式雙重取樣器(CDS,correlated double sampler)
220．．．可程式增益放大器(PGA,programmable gain amplifier)
230．．．類比數位轉換器(ADC)

Claims (14)

  1. 一種影像處理系統，包括：一輸入，用以接收一輸入信號；一關聯式雙重取樣器(CDS)，用以接收該輸入信號、取樣該輸入信號、以一第一增益放大該輸入信號以及提供一輸出信號，該關聯式雙重取樣器包括：一放大器，該放大器以該第一增益放大該輸入信號，根據一第一輸入控制信號而使該第一增益可設定至多數個第一準位其中之一；以及一可程式增益放大器(PGA)，用以接收來自該關聯式雙重取樣器的該輸出信號並且放大該被接受的輸出信號，該可程式增益放大器包括：一第二放大器，該第二放大器以一第二增益放大該被接收的輸出信號，根據一第二輸入控制信號而使該第二增益可設定至多數個第二準位其中之一；且，該系統的一整體增益是由：該關聯式雙重取樣器的該第一增益以及該可程式增益放大器的該第二增益的一組合而決定。
  2. 如申請專利範圍第1項所述的影像處理系統，其中，該第一輸入控制信號與該第二輸入控制信號包括一數位輸入信號。
  3. 如申請專利範圍第2項所述的影像處理系統，其中，該數位輸入信號包含多數個位元。
  4. 如申請專利範圍第3項所述的影像處理系統，其 中，根據該些位元的一第一部份而使該關聯式雙重取樣器的該第一增益可設定至該些第一準位其中之一，且根據該些位元的一第二部份而使該可程式增益放大器的該第二增益可設定至該些第二準位其中之一。
  5. 如申請專利範圍第1項所述的影像處理系統，其中，該整體增益是虛擬對數的(pseudo-logarithmic)。
  6. 如申請專利範圍第1項所述的影像處理系統，其中，在該關聯式雙重取樣器中的該第一增益是可設定至一準位，該準位是介於1.0至2.0之間。
  7. 如申請專利範圍第1項所述的影像處理系統，其中，在該可程式增益放大器中的該第二增益是可設定至一準位，該準位是介於1.0至2.0之間。
  8. 一種處理影像之方法，包括：提供一關聯式雙重取樣器(CDS)，用以接收一輸入信號、取樣該輸入信號、以該關聯式雙重取樣器的一第一增益放大該輸入信號、提供一輸出信號，以及根據一第一輸入控制信號而使該第一增益設定至多數個第一準位其中之一；提供一可程式增益放大器(PGA)，用以接收來自該關聯式雙重取樣器的該輸出信號並且以該可程式增益放大器的一第二增益放大該被接受的輸出信號；以及根據一第二輸入控制信號而使該第二增益設定至多數個第二準位其中之一；且， 由該關聯式雙重取樣器的該第一增益以及該可程式增益放大器的該第二增益的一組合而決定一整體增益。
  9. 如申請專利範圍第8項所述的處理影像之方法，其中，該第一輸入控制信號與該第二輸入控制信號包括一數位輸入信號。
  10. 如申請專利範圍第9項所述的處理影像之方法，其中，該數位輸入信號包含多數個位元。
  11. 如申請專利範圍第10項所述的處理影像之方法，其中，根據該些位元的一第一部份而使該關聯式雙重取樣器的該第一增益可設定至該些第一準位其中之一，且根據該些位元的一第二部份而使該可程式增益放大器的該第二增益可設定至該些第二準位其中之一。
  12. 如申請專利範圍第8項所述的處理影像之方法，其中，該整體增益是虛擬對數的(pseudo-logarithmic)。
  13. 如申請專利範圍第8項所述的處理影像之方法，其中，在該關聯式雙重取樣器中的該第一增益是可設定至一準位，該準位是介於1.0至2.0之間。
  14. 如申請專利範圍第8項所述的處理影像之方法，其中，在該可程式增益放大器中的該第二增益是可設定至一準位，該準位是介於1.0至2.0之間。
TW100117035A 2003-07-25 2004-05-19 放大類比訊號之裝置與方法、類比處理電路以及影像拾取電路 TWI419558B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051552A KR100513387B1 (ko) 2003-07-25 2003-07-25 증폭기 및 그 증폭방법과 이를 이용한 아날로그 처리회로및 이미지 픽업회로

Publications (2)

Publication Number Publication Date
TW201146001A TW201146001A (en) 2011-12-16
TWI419558B true TWI419558B (zh) 2013-12-11

Family

ID=32866995

Family Applications (2)

Application Number Title Priority Date Filing Date
TW093114052A TWI356292B (en) 2003-07-25 2004-05-19 Image processing system and method of processing a
TW100117035A TWI419558B (zh) 2003-07-25 2004-05-19 放大類比訊號之裝置與方法、類比處理電路以及影像拾取電路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW093114052A TWI356292B (en) 2003-07-25 2004-05-19 Image processing system and method of processing a

Country Status (5)

Country Link
US (1) US7508427B2 (zh)
JP (1) JP4426391B2 (zh)
KR (1) KR100513387B1 (zh)
GB (1) GB2404516B (zh)
TW (2) TWI356292B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110495A (ja) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd クロック信号発生回路
KR100722692B1 (ko) * 2005-11-08 2007-05-29 플래닛팔이 주식회사 고화소를 갖는 이미지 센서
ES2736954T3 (es) * 2006-03-23 2020-01-09 Becton Dickinson Co Procedimiento de gestión y utilización mejoradas de datos de diabetes utilizando conectividad inalámbrica entre pacientes y proveedores de atención sanitaria, y repositorio de información de gestión de la diabetes
TW200805878A (en) * 2006-07-12 2008-01-16 Sunplus Technology Co Ltd Programmable gain amplifier
KR100888262B1 (ko) * 2007-05-21 2009-03-11 삼성전자주식회사 신호 변환기 및 신호 변환 방법
JP4293265B2 (ja) * 2007-05-22 2009-07-08 セイコーエプソン株式会社 アナログフロントエンド回路及び電子機器
US7961127B2 (en) * 2007-07-23 2011-06-14 Micron Technology, Inc. Variable gain stage having same input capacitance regardless of the stage gain
KR100974882B1 (ko) 2007-10-02 2010-08-11 한국전자통신연구원 이중 ＣＤＳ／ＰｘＧＡ 회로
JP2009267607A (ja) * 2008-04-23 2009-11-12 Renesas Technology Corp 半導体集積回路装置
US8035073B2 (en) * 2008-11-25 2011-10-11 Analog Devices, Inc. Switched capacitor input stage for imaging front-ends
KR101248485B1 (ko) * 2010-03-29 2013-04-03 서강대학교산학협력단 가변 이득 증폭기를 갖는 ａｄｃ
JP5858652B2 (ja) * 2011-06-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
KR101925355B1 (ko) * 2012-09-27 2018-12-06 삼성전자 주식회사 비디오 신호 처리 장치
KR102074948B1 (ko) * 2013-07-19 2020-02-07 삼성전자 주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
KR102196713B1 (ko) 2014-04-21 2020-12-30 삼성전자주식회사 연산 메모리 장치, 이를 포함하는 이미지 센서 및 그 연산 메모리 장치의 동작 방법
KR101706283B1 (ko) * 2015-09-04 2017-02-13 주식회사 씨자인 다중 입력 신호를 위한 아날로그-디지털 변환 장치
US10027295B2 (en) 2016-03-30 2018-07-17 Texas Instruments Incorporated Common mode gain trimming for amplifier
JP6699305B2 (ja) * 2016-04-07 2020-05-27 株式会社リコー 信号処理装置、光電変換素子、画像読取装置、画像形成装置及び信号処理方法
CN108337455B (zh) * 2017-01-18 2022-03-11 三星电子株式会社 图像传感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444436B (en) * 1998-08-31 2001-07-01 Exar Corp Method and apparatus for performing analog to digital conversion
US6388500B1 (en) * 1999-05-24 2002-05-14 Samsung Electronics Co., Ltd. Gain controller using switched capacitors
US20020176009A1 (en) * 1998-05-08 2002-11-28 Johnson Sandra Marie Image processor circuits, systems, and methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100260421B1 (ko) 1996-11-07 2000-07-01 윤종용 최종 중간 주파수 신호 포락선의 필드 동기화 코드에 응답하는정합필터를 구비한 디지털 수신기
US6499663B1 (en) 1997-11-04 2002-12-31 Hitachi, Ltd. Image input system
US6529237B1 (en) 1997-12-02 2003-03-04 Texas Instruments Incorporated Complete CDS/PGA sample and hold amplifier
US6650364B1 (en) * 1998-05-08 2003-11-18 Cirrus Logic, Inc. Selectable threshold multimode gain control apparatus and method for setting mutually continuous analog, digital, and shutter gain levels
US6940548B2 (en) 1998-07-15 2005-09-06 Texas Instruments Incorporated Analog optical black clamping circuit for a charge coupled device having wide programmable gain range
JP3596307B2 (ja) 1998-09-28 2004-12-02 日本ビクター株式会社 撮像装置
US6757018B1 (en) * 1998-12-18 2004-06-29 Agilent Technologies, Inc. CMOS image sensor with pixel level gain control
US6720999B1 (en) * 1999-03-31 2004-04-13 Cirrus Logic, Inc. CCD imager analog processor systems and methods
JP2002158585A (ja) 2000-11-16 2002-05-31 Sony Corp アナログフロントエンド回路
US6838787B2 (en) * 2002-01-16 2005-01-04 Eastman Kodak Company Variable bandwidth correlated doubling sampling circuits for image sensors
JP3621385B2 (ja) * 2002-02-20 2005-02-16 シャープ株式会社 スイッチトキャパシタ増幅器、および、それを用いた電荷結合素子用アナログインターフェース回路
US7038720B2 (en) * 2002-10-16 2006-05-02 Exar Corporation Pixel-by-pixel digital control of gain and offset correction for video imaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176009A1 (en) * 1998-05-08 2002-11-28 Johnson Sandra Marie Image processor circuits, systems, and methods
TW444436B (en) * 1998-08-31 2001-07-01 Exar Corp Method and apparatus for performing analog to digital conversion
US6388500B1 (en) * 1999-05-24 2002-05-14 Samsung Electronics Co., Ltd. Gain controller using switched capacitors

Also Published As

Publication number Publication date
US20050018061A1 (en) 2005-01-27
GB0415566D0 (en) 2004-08-11
JP2005045786A (ja) 2005-02-17
KR20050012558A (ko) 2005-02-02
TW201146001A (en) 2011-12-16
TWI356292B (en) 2012-01-11
GB2404516B (en) 2006-03-29
GB2404516A (en) 2005-02-02
US7508427B2 (en) 2009-03-24
KR100513387B1 (ko) 2005-09-07
JP4426391B2 (ja) 2010-03-03
TW200504488A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
TWI419558B (zh) 放大類比訊號之裝置與方法、類比處理電路以及影像拾取電路
US10986296B2 (en) Solid-state image pickup device and control method thereof
CN102859996B (zh) 固体摄像装置及其驱动方法、照相机
KR100866950B1 (ko) Ｓ/ｎ비 향상을 위한 ｃｄｓ회로 및 상기 ｃｄｓ회로를이용한 신호변환방법
JP2007074447A (ja) Ｃｍｏｓセンサ
KR100821408B1 (ko) 아날로그 프론트-엔드 회로
US6950137B1 (en) Noise reduction circuit for charge coupled imaging device
JP2006067558A (ja) 増幅回路、それを用いた信号処理回路およびデジタルカメラ
JP5115601B2 (ja) 半導体装置およびその制御方法
JP2010259109A (ja) 半導体装置の制御方法
US6423961B1 (en) Pixel readout switched capacitor buffer circuit and method therefor
WO2022262111A1 (zh) 一种用于消除固定图案噪声的电路和图像传感器
JP2005210335A (ja) 相関二重サンプリング回路、信号処理回路及び固体撮像装置
JPH0865580A (ja) 撮像装置
JP2006074084A (ja) 増幅回路
JPH10164442A (ja) 相関二重サンプリング回路
JP2005110275A (ja) 電荷検出装置
JP4366646B2 (ja) Ａｄ変換回路及び固体撮像装置
WO2002028094A1 (en) Solid-state imaging device and correlated double sampling circuit
JP2007336053A (ja) 撮像信号前処理装置及びこれを備えた撮像装置
JP4618329B2 (ja) 半導体装置の制御方法
JP2001339644A (ja) 映像信号処理回路
Kim et al. CMOS Analog-Front End for CCD Image Sensors
JP2001197377A (ja) 電荷結合素子及び電荷結合素子の信号処理回路
JP2013162437A (ja) 半導体集積回路