TWI406288B - 記憶體的測試裝置以及測試方法 - Google Patents

Description

記憶體的測試裝置以及測試方法

本發明是有關於一種記憶體的測試裝置以及測試方法。

作為個人計算機或工作站等的電子計算機的主存儲裝置，使用DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)。DRAM是藉由在電容器中保持電荷，而保持1或0的數據。在電容器中所積蓄的電荷經由放電路徑進行放電，所以需要按照1秒鐘數次的速率，臨時讀出數據並再次寫回的更新動作。

更新動作在DRAM的測試過程中也是必要的動作。因此，DRAM的測試裝置搭載具有計時器的演算法圖形產生器(ALPG)，其中，該計時器用於使作為被測試元件(DUT)的DRAM中產生更新圖案。

計時器按照一定間隔產生插入信號，其用於產生更新圖案。在進行DUT測試的測試圖案產生程式內允許產生更新圖案之週期，通常是使DUT形成空閒狀態(待存取狀態)的時序。測試裝置的ALPG的程式計數器具有在該時序可偵測是否產生插入信號，並產生用於生成更新圖案的插入子程式之機能。因為在DUT為活動(active)狀態(被存取的狀態)時不允許產生更新圖案，所以在形成空閒狀態的週期之前不能產生更新圖案。

在習知的程式計數器的電路中，當長時間存取DUT時，如插入信號被確認(assert)2次以上，則只保持最初的1次的確認，所以存在即使形成可進行更新動作的週期，也只能進行1次更新動作的問題。因此，在測試圖案執行中會產生DUT的更新次數不足，且DUT內的數據受到破壞之狀況。通常，DRAM在更新次數稍稍不滿足規格的程度下，不會形成數據破壞的狀況，但即使是相同的測試圖案，因電壓或溫度的條件、DUT各個的特性差，數據也有可能受到破壞或並未破壞，特別是在數據破壞的情況下，其原因的特定變困難。

本發明是鑒於上述課題而形成的，其目的之一是提供一種測試裝置、測試方法，以抑制因更新的次數不足所造成的數據破壞。

本發明的形態之一是關於一種DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)的測試裝置。該測試裝置包括：更新控制電路，其接收每一規定時序中要求已被確認之DRAM的更新的插入信號，並計數該插入信號已被確認的次數，且在DRAM從外部可存取的空閒狀態下，確認：所計數的次數以及用於使DRAM更新的插入子程式開始信號；以及更新電路，其在插入子程式開始信號被確認時，執行規定的插入子程序，將更新圖案供給到DRAM。

如利用該形態，則可保持插入信號已被確認的次數，所以能夠確實地只執行必要次數的更新動作，可防止DRAM的數據的破壞。

更新控制電路也可包含計數器，在插入信號確認時增加計數，在更新電路開始插入子程式時減少計數。

藉由利用增減計數器，可恰當地保持更新次數。

更新控制電路也可包含插入子程式開始信號生成部，以生成插入子程式開始信號。該插入子程式開始信號生成部也可‧在DRAM為空閒狀態，且更新電路不是正在執行插入子程式中，且計數器的計數值非零時，或者‧在更新電路正在執行插入子程式中，且DRAM為空閒狀態，且計數值為非零，且表示從子程式的復位的復位信號進行了確認時，確認該插入子程式開始信號。

計數器也可在該插入子程式開始信號確認時，使計數下降。藉由參照該插入子程式開始信號，可確實地執行與插入子程式的開始相稱的向下計數動作。

該插入子程式開始信號生成部除了插入子程式開始信號以外，還可生成表示從插入子程式的復位的插入子程式復位信號。插入子程式開始信號生成部也可‧在更新電路正在執行插入子程式中，且DRAM為非空閒狀態，且表示從子程式的復位的復位信號被確認時，或者‧在更新電路正在執行插入子程式中，且計數器的計數值為零，且表示從子程式的復位的復位信號進行了確認時，確認插入子程式復位信號。

更新控制電路還可包含插入開始信號生成部和插入判定信號生成部。插入開始信號生成部生成插入開始信號，該插入開始信號在DRAM為空閒狀態，且更新電路不是正在執行插入子程式中，且計數器的計數值非零時進行確認。插入判定信號生成部生成表示更新電路正在執行插入子程式中的插入判定信號。也可還包含插入判定信號生成部。插入判定信號生成部也可‧在插入開始信號被確認時，使插入判定信號被確認，‧在插入開始信號被否定的狀態下，當插入子程式復位信號被確認時，否定該插入判定信號，‧在插入開始信號被否定的狀態下，當插入子程式復位信號被否定時，使插入判定信號保持前次的值。

更新控制電路也可包含生成更新錯誤信號的更新錯誤信號生成部，該更新錯誤信號在計數器的計數值超過規定的上限值時被確認。測試裝置也可在該更新錯誤信號被確認時，使產生插入信號的圖案產生器停止。

當DRAM產生某些錯誤時，非空閒狀態有可能長時間持續。計數器的計數值可利用這種情況的錯誤處理。

計數器的計數值的初期值也可從外部進行設定。藉由在測試圖案的執行前對計數器賦予初期值，可執行設定次數的更新。

本發明的另一形態是關於一種DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)的測試方法。該方法執行以下的步驟。

1.生成每一規定時序中要求已確認之DRAM更新的插入信號。

2.計數該插入信號被確認的次數。

3.在DRAM從外部可存取的空閒狀態下，確認：已計數的次數以及用於使DRAM更新之插入子程式開始信號。

4.在插入子程式開始信號被確認後，執行規定的插入子程式，並將更新圖案供給到DRAM。

如利用上述形態，則可保持插入信號被確認的次數，所以能夠確實地只執行必要次數的更新動作，可防止DRAM的數據的破壞。

另外，以上的構成要素的任意的組合，以及在方法、裝置、程式、記錄程式的媒體等之間變換本發明的表現之形態，作為本發明的形態也都是有效的。

【發明的效果】

如利用本發明的某形態，則在DRAM的測試時可防止因更新不足所造成的數據的破壞。

以下，根據較佳的實施形態，參照圖示來對本發明進行說明。對各圖示所示的相同或同等的構成要素、構件、處理，付以相同的符號，並根據情況省略重複的說明。而且，實施形態並不對發明進行限定而是例示，且實施形態所記述之所有的特徵或其組合，也未必限於發明的本質。

圖1所示為實施形態所示之測試裝置100的全體構成的方塊圖。

測試裝置100具有判定作為DUT的DRAM200的好壞，或者特定不良位置之機能。

測試裝置100包括時序產生器102、圖案產生器104、波形整形器106、寫入驅動器108、比較器110和邏輯比較部112。

圖案產生器104生成時序設置信號(以下稱作「TS信號」。)，並供給到時序產生器102。時序產生器102根據TS信號所指定的時序數據，產生週期時脈CKp及延遲時脈CKd，並將週期時脈CKp供給到圖案產生器104，將延遲時脈CKd供給到波形整形器106。然後，圖案產生器104產生地址ADRS和多個測試圖案數據Dt，並供給到波形整形器106，其中，地址ADRS分別表示DRAM200所具有的多個存儲區域亦即方塊，多個測試圖案數據Dt應分別寫入到多個方塊中。

波形整形器106根據從時序產生器102所供給的延遲時脈CKd，生成與圖案產生器104所產生的測試圖案數據Dt相稱的測試圖案信號St。然後，波形整形器106將從圖案產生器104所供給的地址ADRS及生成的測試圖案信號St，經由寫入驅動器108而供給到DRAM200。

而且，圖案產生器104預先產生期待值數據Dexp，並供給到邏輯比較部112，其中，期待值數據Dexp是DRAM200應依據地址ADRS及測試圖案信號St而輸出的輸出數據。

比較器110從DRAM200讀出與地址ADRS相對應的數據Do並向邏輯比較部112輸出。邏輯比較部112將從DRAM200所讀出的數據Do和從圖案產生器104所供給的期待值數據Dexp進行比較，判定DRAM200的好壞。

測試裝置100在執行上述測試期間，于規定的時序更新該DRAM200。實施形態的測試裝置100在DRAM200的更新動作方面具有特徵。但是，測試裝置100的構成並不限定於圖1的構成。

圖2為關於實施形態的測試裝置100的更新處理之方塊圖。測試裝置100包括計時器2、更新電路4和更新控制電路10。在圖1的方塊圖中只例示更新電路的周邊電路，其它的電路方塊省略，其中，更新電路用於使DRAM200更新。另外，圖中作為進行各種各樣處理的機能方塊而記載的各要素，在硬體上可由CPU、記憶體、機能電路和其它的LSI構成，在軟體上可利用導入到記憶體中的程式等而實現。因此，本行業的技術人員可理解，這些機能方塊可只由硬體、軟體或它們的組合而以各種各樣的形式實現，且並不限定於某一種。

計時器2內置於演算法圖形產生器ALPG內，產生要求DRAM的更新之插入信號REFTEND(REFresh Time END)。計時器2每一規定的時序，對插入信號REFTEND進行確認。

更新控制電路10每一規定的時序接收被確認的插入信號(REFTEND)，並計數該插入信號REFTEND被確認的次數。更新控制電路10在DRAM200從外部可存取的空閒狀態下，確認：所計數的次數以及該插入子程式開始信號IJMP。

更新電路4在確認該插入子程式開始信號IJMP後，執行規定的插入子程式，並將更新圖案供給到DRAM200。

以上為關於實施形態的更新控制電路10的概要。如利用該更新控制電路10，則可保持該插入信號REFTEND被確認的次數，所以能夠確實地只執行必要次數的更新動作，可防止DRAM200的數據被破壞。

接著，對用於實現上述更新控制電路10的機能之詳細構成進行說明。圖3所示為更新控制電路10的構成的方塊圖。更新控制電路10包括計數器12、零判定部14、插入開始信號生成部16、插入判定信號生成部18、插入子程式開始信號生成部20及更新錯誤信號生成部22。

對更新控制電路10從外部輸入插入信號REFTEND、復位信號RTN、最大次數設定信號ITMAX[15：0]、插入禁止信號INTINH、開始信號PGSTART、模式信號DGMD、寫入數據信號WBUS[15：0]和寫入命令信號WE_ITCNT。

而且，更新控制電路10除了上述的插入子程式開始信號IJMP以外，還生成更新錯誤信號RFERR、插入開始信號IREF和插入子程式復位信號IRTN。

在本說明書中，在更新控制電路10的內部所生成的信號是以小文字來表記，從外部輸入或向外部輸出的信號是以大文字來表記。

計數器12在插入信號REFTEND被確認時增加計數，在更新電路4開始插入子程式時減少計數。藉由利用增減計數器，可保持指示更新動作的次數和已經執行的更新動作的次數之差。換言之，在當前時刻應執行的更新動作的次數作為計數值itcnt而保持著。

零判定部14判定計數器itcnt是否為零，並生成與判定結果相稱的零判定信號itcntz。零判定部14在計數值itcntz為零時被確認。亦即，為

itcntz=(itcnt==0)

。“=”表示將右邊的值代入至左邊的符號。“==”是2個值相等時返回「真」的運算子。

插入子程式開始信號生成部20生成該插入子程式開始信號IJMP。插入子程式開始信號IJMP是成為ALPG的圖案地址所產生的觸發器之信號，所以在新開始插入子程式的時序(條件1)，或從插入子程式復位後應再次執行插入子程式的時序(條件2)時被確認。

條件1、條件2如以下所示。

條件1是DRAM200為空閒狀態，且更新電路4不是正在執行插入子程式中，且計數器12的計數值itcnt非零時，條件2是更新電路4正在執行插入子程式中，且DRAM200為空閒狀態，且計數值itcnt非零，且表示從子程式的復位之復位信號RTN被確認時。

DRAM200是否為空閒狀態，是依據插入禁止信號INTINH而進行判定。該插入禁止信號在DRAM200為活動狀態，亦即來自外部的存取被禁止時得以確認，在空閒狀態下，即，來自外部的存取成為可能時被否定。

更新電路4是否為正在執行插入子程式，是利用更新控制電路10的內部信號亦即插入判定信號nowint而進行判定。該插入判定信號nowint是利用後述的插入判定信號生成部18來生成，並在插入子程式的執行中被確認。

復位信號RTN為圖案產生命令(指令)的一個，是指示從哪幾個子程式來的復位的信號。亦即，即使在從用於更新的插入子程式開始的復位週期中，復位信號RTN也被確認。

插入開始信號生成部16生成在滿足條件1時被確認的插入開始信號IREF。亦即，IREF=(！(INTINH|mowint))&(！itcntz)…(1)“！”為表示邏輯否定的運算子，“&”為表示邏輯積的運算子，“|”為表示邏輯和的運算子。

當以下的邏輯式(2)為真時，滿足條件2。

(nowint&(！(INTINH|itcntz)))&RTN…(2)

因此，利用插入子程式開始信號生成部20所生成的插入子程式開始信號IJMP，可由以下的邏輯式(3)表現。

IJMP=IREF|((nowint&(！(INTINH|itcntz)))& RTN)…(3)

計數器12在插入子程式開始信號IJMP被確認時，減少計數。藉由參照該插入子程式開始信號IJMP，可依據插入子程式的開始而確實地使計數值itcnt減少。

插入子程式開始信號生成部20除了插入子程式開始信號IJMP以外，還生成表示從插入子程式的復位的插入子程式復位信號IRTN。

插入子程式復位信號IRTN以在插入子程式的執行中接收到復位命令RTN來作為觸發器而被確認，但在反復一種中斷子程式的環路(loop)中不應進行確認。因此，計數值itcnt的值也成為評價對象(條件3)。

而且，由於DRAM200在活動狀態時表示插入禁止，所以無條件地被復位(條件4)。此時，在計數值itcnt為非零的情況下，是在復位目標已解除插入禁止的週期時再開該插入子程式。

插入子程式復位信號IRTN在滿足以下的條件3或條件4時被確認。

條件3是更新電路4正在執行插入子程式，且DRAM為非空閒狀態，且表示從子程式的復位的復位信號RTN被確認時，

條件4是更新電路4正在執行插入子程式，且計數器12的計數值itcnt為零(itcntz)，且表示從子程式的復位的復位信號RTN被確認時。

當滿足條件4時，以下的邏輯式(4)為真。

nowint&itcntz&RTN…(4)

當滿足條件3時，以下的邏輯式(5)為真。

nowint&INTINH&RTN…(5)

合併邏輯式(4)、(5)，得到邏輯式(6)。

IRTN=(nowint&(INTINH | itcntz))&RTN…(6)

插入判定信號生成部18生成插入判定信號nowint，其在更新電路4正在執行插入子程式時被確認。

插入判定信號生成部18在插入開始信號IREF被確認時，確認插入判定信號nowint。

而且，在插入開始信號IREF被否定的狀態下，當插入子程式復位信號IRTN被確認時，否定該插入判定信號nowint。

另外，在插入開始信號IREF被否定的狀態下，當插入子程式復位信號IRTN被否定時，使插入判定信號nowint保持前次的值。

更新錯誤信號生成部22生成更新錯誤信號RFERR，其在計數器12的計數值itcnt超過規定的上限值時被確認。測試裝置100在更新錯誤信號RFERR被確認時，使產生插入信號REFTEND的圖案產生器PG停止。上限值可利用最大次數設定信號ITMAX〔15：0〕而從外部來設定。在實施形態下，ITMAX為16位元，可保持最大到64k-1次的更新插入。

更新錯誤信號生成部22在itcnt==ITMAX的狀態下，確認插入信號REFTEND，且在插入子程式開始信號 未被確認時，確認插入錯誤信號RFERR，然後保持該值。

開始信號PGSTART在程式序列開始的同時被確認。當開始信號PGSTART被確認時，計數器12的計數值itcnt清除成零，而且，插入判定信號生成部18的插入判定信號nowint被否定。

模式信號DGMD為程式計數器內的模式信號。當模式信號DGMD為“1”時，由開始信號PGSTRT所形成的計數值itcnt不被清空。

寫入數據信號WBUS〔15：0〕是用於從未圖示的匯流排直接來改寫計數器12的計數值itcnt的數據。當寫入命令信號WE_ITCNT被確認時，寫入數據信號WBUS〔15：0〕被寫入至計數器12中。亦即，計數器12的計數值itcnt的初期值可從外部進行設定。

以上為測試裝置100及更新控制電路10的構成。接著，參照幾個時間表而對測試裝置100的動作進行說明。

圖4~圖6所示為測試裝置100的基本動作的時間圖。

如圖4所示，在插入禁止信號INTINH被確認的狀態下，當插入信號REFTEND被確認時(第6週期、第11週期)，計數值itcnt增加。當在第15週期，插入禁止信號INTINH被否定時，為了在第16週期滿足條件1，而確認由邏輯式(1)表示的插入開始信號IREF，還根據邏輯式(3)，確認插入子程式開始信號IJMP。接著，在第17週期使計數器12減少。在第17週期開始更新動作，並使插入判定信號nowint被確認。

當在第21週期復位信號RTN被確認時，為了滿足條件2，而再次確認該插入子程式開始信號IJMP，並執行插入子程式。接著，在第22週期使計數值itcent減少而歸零。

在第25週期復位信號RTN被確認，但此時因為計數值itcnt為零，所以不滿足條件2，該插入子程式開始信號IJMP未被確認，使插入判定信號nowint被否定。

圖5所示為在插入子程式的執行中插入信號REFTEND被確認時的動作。在第6週期確認第1個插入信號REFTEND，且在第7週期，計數值itcent增值，插入開始信號IREF被確認，當在第8週期插入子程式開始時，插入判定信號nowint被確認且計數值itcnt減少而歸零。

在插入判定信號nowint被確認之期間中的第12週期，產生插入信號REFTEND的第2次確認。接收此確認，計數值itcnt增值。在第17週期，復位信號RTN被確認，但計數值itcnt為非零，不滿足邏輯式(6)，所以插入子程式復位信號IRTN不被確認。作為其替代，插入子程式開始信號IJMP被確認，並再次返回插入子程式，且計數值itcnt減少而歸零。當在第21週期再次從子程式復位時，此次滿足邏輯式(6)，所以插入子程式復位信號IRTN被確認而從環路脫出。

圖6所示為在從插入子程式的復位週期中，插入禁止信號INTINH被確認之情況下的動作的時間圖。在這種情況下，是無條件地，亦即無論計數值itcnt是否為零，都從插入子程式復位。

在8週期以後，開始該插入子程式，插入判定信號nowint被確認。當在該狀態下，於第17週期復位信號RTN及插入禁止信號INTINH被確認時，無論計數值itcnt是否為零，都滿足條件3，所以插入子程式復位信號IRTN被確認，接著在第18週期該插入判定信號nowint被否定。當在第18週期插入禁止信號INTINH被否定時，可立即再次確認插入開始信號IREF，開始插入子程式。

圖7所示為更新錯誤信號被確認之情形的時間圖。在圖7的時間圖中，設定ITMAX=1。在插入禁止信號INTINH被確認的狀態下，當插入信號REFTEND確認2次時，計數值itcnt為2，超過ITMAX所設定的上限值1。在該時序，更新錯誤信號RFERR被確認。

圖8為對計數值進行初期設定之情況下的時間圖。作為寫入數據信號WBUS[15：0]=(...100)，計數值itcnt的初期值設定為4。在模式信號DGMD為1的狀態下，當確認開始信號PGSTART時，計數器12不進行初始化而執行程式。當插入子程式開始信號IJMP被確認4次時，計數值itcnt為零，然後，當插入子程式復位信號IRTN被確認時，更新動作完成。

這樣，藉由利用寫入數據信號WBUS[15：0]而對計數值itcnt賦予初期值，並在模式信號DGMD為“1”的狀態下開始程式，可預先執行設定次數的更新圖案(插入子程式)。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

2．．．計時器

4．．．更新電路

10．．．更新控制電路

12．．．計數器

14．．．零判定部

16．．．插入開始信號生成部

18．．．插入判定信號生成部

20．．．插入子程式開始信號生成部

22．．．更新錯誤信號生成部

100．．．測試裝置

102．．．時序產生器

104．．．圖案產生器

106．．．波形整形器

108．．．寫入驅動器

110．．．比較器

112．．．邏輯比較部

200．．．DRAM

REFTEND．．．插入信號

RTN．．．復位信號

IRTN．．．插入子程式復位信號

IREF．．．插入開始信號

IJMP．．．插入子程式開始信號

INTINH．．．插入禁止信號

RFERR．．．更新錯誤信號

DGMD．．．模式信號

PGSTART．．．開始信號

itcnt．．．計數值

nowint．．．插入判定信號

圖1所示為關於實施形態的測試裝置的全體構成之方塊圖。

圖2為關於實施形態的測試裝置的更新處理之方塊圖。

圖3所示為更新控制電路的構成方塊圖。

圖4所示為測試裝置的基本動作的時間圖。

圖5所示為在插入子程式的執行中插入信號被確認時的動作。

圖6所示為在從插入子程式開始的復位週期中，插入禁止信號被確認之情況下的運作的時間圖。

圖7所示為更新錯誤信號被確認之情況的時間圖。

圖8為對計數值進行初期設定之情況下的時間圖。

2．．．計時器

4．．．更新電路

10．．．更新控制電路

100．．．測試裝置

110．．．比較器

REFTEND．．．插入信號

RTN．．．復位信號

IJMP．．．插入子程式開始信號

Claims (15)

1. 一種測試裝置，為一種DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)的測試裝置，包括：更新控制電路，接收每一規定時序要求已被確認之前述DRAM的更新的插入信號，並計數前述插入信號已被確認的次數，且在前述DRAM從外部可存取的空閒狀態下，確認：所計數的次數以及用於使前述DRAM更新的插入子程式開始信號；以及更新電路，在前述插入子程式開始信號被確認時，執行規定的插入子程式，將更新圖案供給到前述DRAM。
2. 如申請專利範圍第1項所述之測試裝置，其中，前述更新控制電路包含計數器，在前述插入信號被確認時增加計數，在前述更新電路開始前述插入子程式時減少計數。
3. 如申請專利範圍第2項所述的測試裝置，其中，前述更新控制電路包含插入子程式開始信號生成部，生成前述插入子程式開始信號，該插入子程式開始信號生成部在前述DRAM為空閒狀態，且前述更新電路不是正在執行前述插入子程式中，且前述計數器的計數值非零時，或者在前述更新電路正在執行前述插入子程式中，且前述DRAM為空閒狀態，且前述計數值為非零，且表示從子程式的復位的復位信號已被確認時，確認前述插入子程式開始信號。
4. 如申請專利範圍第3項所述之測試裝置，其中，前述計數器在確認前述插入子程式開始信號時，使計數下降。
5. 如申請專利範圍第3項所述之測試裝置，其中，前述插入子程式開始信號生成部除了前述插入子程式開始信號以外，還生成表示由前述插入子程式的復位的插入子程式復位信號；在前述更新電路正在執行前述插入子程式中，且前述DRAM為非空閒狀態，且表示從子程式的復位的復位信號被確認時，或者在前述更新電路正在執行前述插入子程式中，且前述計數器的計數值為零，且表示從子程式的復位的復位信號已被確認時，確認前述插入子程式復位信號。
6. 如申請專利範圍第5項所述之測試裝置，其中，前述更新控制電路還包含插入開始信號生成部，生成插入開始信號，該插入開始信號在前述DRAM為空閒狀態，且前述更新電路不是正在執行前述插入子程式中，且前述計數器的計數值非零時被確認；以及插入判定信號生成部，生成插入判定信號，其表示前述更新電路正在執行前述插入子程式中；前述插入判定信號生成部在前述插入開始信號被確認時，確認前述插入判定信號，在前述插入開始信號被否定的狀態下，當前述插入子程式復位信號被確認時，否定前述插入判定信號，在前述插入開始信號被否定的狀態下，當前述插入子程式復位信號被否定時，使前述插入判定信號保持前次的值。
7. 如申請專利範圍第2項所述之測試裝置，其中，前述更新控制電路包含生成更新錯誤信號的更新錯誤信號生成部，該更新錯誤信號在前述計數器的計數值超過規定的上限值時被確認；前述測試裝置在該更新錯誤信號被確認時，使產生前述插入信號的圖案產生器停止。
8. 如申請專利範圍第2項所述之測試裝置，其中，前述計數器的計數值的初期值可從外部來設定。
9. 一種測試方法，為一種DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)的測試方法，包括：生成每一規定時序要求已被確認的前述DRAM的更新的插入信號之步驟；計數前述插入信號被確認的次數；在前述DRAM從外部可存取的空閒狀態下，確認：所計數的次數以及用於使前述DRAM更新的插入子程式開始信號之步驟；在前述插入子程式開始信號被確認後，執行規定的插入子程式，並將更新圖案供給到前述DRAM。
10. 如申請專利範圍第9項所述之測試方法，其中，前述進行計數的步驟在前述插入信號被確認時，使計數器增值，在前述插入子程式開始時，使前述計數器降值。
11. 如申請專利範圍第10項所述之測試方法，其中，還具有生成前述子程式開始信號的步驟，在前述DRAM為空閒狀態，且不是正在執行前述插入子程式中，且前述計數器的計數值非零時，或者在正在執行前述插入子程式中，且前述DRAM為空閒狀態，且前述計數器的計數值為非零，且表示從子程式的復位的復位信號被確認時，確認前述插入子程式開始信號。
12. 如申請專利範圍第11項所述之測試方法，其中，前述計數器在確認前述插入子程式開始信號時，實施降值。
13. 如申請專利範圍第11項所述之測試方法，其中，還具有生成表示由前述插入子程式的復位的插入子程式復位信號之步驟；在正在執行前述插入子程式中，且前述DRAM為非空閒狀態，且表示從子程式的復位的復位信號被確認時，或者在正在執行前述插入子程式中，且前述計數器的計數值為零，且表示從子程式的復位的復位信號已被確認時，確認前述插入子程式復位信號。
14. 如申請專利範圍第13項所述之測試方法，其中，還包括生成插入開始信號的步驟，該插入開始信號在前述DRAM為空閒狀態，且正在執行前述插入子程式中，且前述計數器的計數值為非零時被確認；生成插入判定信號的步驟，該插入判定信號表示正在執行前述插入子程式；前述插入判定信號在前述插入開始信號被確認時得以確認；在前述插入開始信號被否定的狀態下，當前述插入子程式復位信號被確認時被否定；在前述插入開始信號被否定的狀態下，當前述插入子程式復位信號被否定時，保持前次的值。
15. 如申請專利範圍第10項所述之測試方法，其中，還具有生成更新錯誤信號的步驟，該更新錯誤信號在前述計數器的計數值超過規定的上限值時被確認；當該更新錯誤信號被確認時，停止前述插入信號的產生。