KR20110016920A - 메모리 시험 장치 및 시험 방법 - Google Patents

메모리 시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR20110016920A
KR20110016920A KR1020107027646A KR20107027646A KR20110016920A KR 20110016920 A KR20110016920 A KR 20110016920A KR 1020107027646 A KR1020107027646 A KR 1020107027646A KR 20107027646 A KR20107027646 A KR 20107027646A KR 20110016920 A KR20110016920 A KR 20110016920A
Authority
KR
South Korea
Prior art keywords
interrupt
signal
subroutine
refresh
dram
Prior art date
Application number
KR1020107027646A
Other languages
English (en)
Other versions
KR101202531B1 (ko
Inventor
타카시 나카무라
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110016920A publication Critical patent/KR20110016920A/ko
Application granted granted Critical
Publication of KR101202531B1 publication Critical patent/KR101202531B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

리프레쉬 제어 회로(10)는, 소정의 타이밍마다 인가되는 DRAM(Dynamic Random Access Memory)(200)의 리프레쉬를 요구하는 인터럽트 신호(REFTEND)를 수신한다. 리프레쉬 제어 회로(10)는, 인터럽트 신호(REFTEND)가 인가된 회수를 카운트하여, DRAM(200)이 외부로부터 액세스 가능한 아이들 상태에 있어서, 카운트한 회수, DRAM(200)을 리프레쉬 시키기 위한 인터럽트 서브루틴 개시 신호(IJMP)를 인가한다. 리프레쉬 회로(4)는, 인터럽트 서브루틴 개시 신호(IJMP)가 인가되면, 소정의 인터럽트 서브루틴을 실행하여, 리프레쉬 패턴을 DRAM(200)에 공급한다.

Description

메모리 시험 장치 및 시험 방법{MEMORY TEST APPARATUS AND TESTING METHOD}
본 발명은 메모리 시험 장치 및 시험 방법에 관한 것이다.
퍼스널 컴퓨터나 워크스테이션 등의 전자계산기의 주기억장치로서, DRAM(Dynamic Random Access Memory)이 사용된다. DRAM은 커패시터에 전하를 유지하는 것에 의해, 1 또는 0의 데이터를 유지한다. 커패시터에 축적된 전하는 방전 경로를 개재하여 방전하기 때문에, 1초간에 수회의 레이트로 일단 데이터를 독출하고 재입력하는 리프레쉬 동작이 필요하다.
리프레쉬 동작은 DRAM의 시험 공정에 있어서도 필요하다. 따라서, DRAM의 시험 장치는 피시험 디바이스(DUT)인 DRAM에 리프레쉬 패턴을 발생시키기 위한 타이머를 갖는 알고리즘 패턴 발생기(ALPG)가 탑재된다.
타이머는 일정 간격으로, 리프레쉬 패턴을 발생시키기 위한 인터럽트(interrupt) 신호를 발생시킨다. DUT의 시험을 진행하는 테스트 패턴 발생 프로그램 내에서 리프레쉬 패턴의 발생이 허가되는 사이클은, 통상 DUT가 아이들 상태(액세스 대기 상태)로 되는 타이밍이다. 시험 장치는, 상기 타이밍으로 인터럽트 신호의 발생 유무를 검출하고, 리프레쉬 패턴을 생성하기 위한 인터럽트 서브루틴(interrupt subroutine)을 발생시키는 기능을 ALPG의 프로그램 카운터 내에 구비한다. DUT가 액티브 상태(액세스되고 있는 상태)에서는 리프레쉬 패턴의 발생이 허용되지 않기 때문에, 아이들 상태의 사이클이 될 때까지 리프레쉬 패턴의 발생은 진행되지 않는다.
종래의 프로그램 카운터의 회로에서는, 장시간에 걸쳐 DUT에 액세스하고 있는 동안, 인터럽트 신호가 2회 이상 인가된 경우, 최초의 1회의 이가만 유지되기 때문에, 리프레쉬 동작 가능한 사이클로 되어도, 1회밖에 리프레쉬 동작이 진행되지 않는 문제가 있었다. 이 때문에, 시험 패턴 실행 중에 DUT의 리프레쉬 회수가 부족하여, DUT 내의 데이터가 파손되는 상황이 발생할 수 있다. 통상 DRAM은 리프레쉬 회수가 약간 규격에 못 미치는 정도라면 데이터가 파손되는 상황까지는 되지않지만, 동일한 시험 패턴이어도, 전압이나 온도 조건, 각 DUT의 특성차이에 의해, 데이터가 파손될 수 있는 우려가 있고, 특히 데이터가 파손된 경우 그 원인 규명이 곤란하였다.
상기한 과제에 비추어, 본 발명은, 리프레쉬의 회수부족에 의한 데이터 파손을 억제한 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태는, DRAM(Dynamic Random Access Memory)의 시험 장치에 관한 것이다. 이 시험 장치는, 소정의 타이밍마다 인가되는 DRAM의 리프레쉬를 요구하는 인터럽트 신호를 수신하고, 인터럽트 신호가 인가된 회수를 카운트하여, DRAM이 외부로부터 액세스 가능한 아이들 상태에 있어서, 카운트한 회수, DRAM을 리프레쉬 시키기 위한 인터럽트 서브루틴 개시 신호를 인가하는 리프레쉬 제어 회로와, 인터럽트 서브루틴 개시 신호가 인가되면, 소정의 인터럽트 서브루틴을 실행하여, 리프레쉬 패턴을 DRAM에 공급하는 리프레쉬 회로를 구비한다.
본 실시형태에 의하면, 인터럽트 신호가 인가된 회수가 유지되기 때문에, 필요한 회수만큼 리프레쉬 동작을 확실하게 실행할 수 있어, DRAM의 데이터 파손을 방지할 수 있다.
리프레쉬 제어 회로는, 인터럽트 신호가 인가되면 카운트업하고, 리프레쉬 회로가 인터럽트 서브루틴을 개시하면 카운트다운하는 카운터를 포함해도 좋다. 업/다운 카운터를 이용하는 것에 의해, 리프레쉬 회수를 적절하게 유지할 수 있다.
리프레쉬 제어 회로는, 인터럽트 서브루틴 개시 신호를 생성하는 인터럽트 서브루틴 개시 신호 생성부를 포함해도 좋다. 당해 인터럽트 서브루틴 개시 신호 생성부는,
＊ DRAM이 아이들 상태이고, 또한 리프레쉬 회로가 인터럽트 서브루틴을 실행 중이 아니고, 또한 카운터의 카운트값이 비제로일 때, 또는,
＊ 리프레쉬 회로가 인터럽트 서브루틴을 실행 중이고, 또한 DRAM이 아이들 상태이고, 또한 카운트값이 비제로이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때에, 인터럽트 서브루틴 개시 신호를 인가해도 좋다.
카운터는, 인터럽트 서브루틴 개시 신호가 인가되면, 카운트다운 해도 좋다. 인터럽트 서브루틴 개시 신호를 참조하는 것에 의해, 인터럽트 서브루틴의 개시에 대응한 카운트다운 동작을 확실하게 실행할 수 있다.
인터럽트 서브루틴 개시 신호 생성부는, 인터럽트 서브루틴 개시 신호에 더하여, 인터럽트 서브루틴으로부터의 복귀를 나타내는 인터럽트 서브루틴 복귀 신호를 생성해도 좋다. 인터럽트 서브루틴 개시 신호 생성부는,
＊ 리프레쉬 회로가 인터럽트 서브루틴을 실행 중이고, 또한 DRAM이 비아이들 상태이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때, 또는,
＊ 리프레쉬 회로가 인터럽트 서브루틴을 실행 중이고, 또한 카운터의 카운트값이 0이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때에, 인터럽트 서브루틴 복귀 신호를 인가해도 좋다.
리프레쉬 제어 회로는, 인터럽트 개시 신호 생성부와, 인터럽트 판정 신호 생성부를 더 포함해도 좋다. 인터럽트 개시 신호 생성부는, DRAM이 아이들 상태이고, 또한 리프레쉬 회로가 인터럽트 서브루틴을 실행 중이 아니고, 또한 카운터의 카운트값이 비제로일 때 인가되는 인터럽트 개시 신호를 생성한다. 인터럽트 판정 신호 생성부는, 리프레쉬 회로가 인터럽트 서브루틴을 실행 중임을 나타내는 인터럽트 판정 신호를 생성한다. 인터럽트 판정 신호 생성부와, 를 더 포함해도 좋다. 인터럽트 판정 신호 생성부는,
＊ 인터럽트 개시 신호가 인가될 때, 인터럽트 판정 신호를 인가하고,
＊ 인터럽트 개시 신호가 차단된 상태에 있어서, 인터럽트 서브루틴 복귀 신호가 인가되면, 인터럽트 판정 신호를 차단하고,
＊ 인터럽트 개시 신호가 차단된 상태에 있어서, 인터럽트 서브루틴 복귀 신호가 차단되면, 인터럽트 판정 신호를 그전의 값으로 유지해도 좋다.
리프레쉬 제어 회로는, 카운터의 카운트값이 소정의 상한값을 넘으면 인가되는 리프레쉬 에러 신호를 생성하는 리프레쉬 에러 신호 생성부를 포함해도 좋다. 시험 장치는, 당해 리프레쉬 에러 신호가 인가되면, 인터럽트 신호를 발생하는 패턴 발생기를 정지시켜도 좋다.
DRAM에 어떠한 에러가 발생하면, 비아이들 상태가 장기간에 걸쳐 지속될 가능성이 있다. 카운터의 카운트값은 이 경우의 에러 처리에 이용할 수 있다.
카운터의 카운트값의 초기값을, 외부로부터 설정 가능해도 좋다. 시험 패턴의 실행에 앞서, 카운터에 초기값을 부여하는 것으로, 설정한 회수, 리프레쉬를 실행할 수 있다.
본 발명의 다른 실시형태는, DRAM(Dynamic Random Access Memory)의 시험 방법에 관한 것이다. 이 방법은, 이하의 스텝을 실행한다. 1. 소정의 타이밍마다 인가되는 DRAM의 리프레쉬를 요구하는 인터럽트 신호를 생성한다. 2. 인터럽트 신호가 인가된 회수를 카운트한다. 3. DRAM이 외부로부터 액세스 가능한 아이들 상태에 있어서, 카운트한 회수, DRAM을 리프레쉬 시키기 위한 인터럽트 서브루틴 개시 신호를 인가한다. 4. 인터럽트 서브루틴 개시 신호가 인가되면, 소정의 인터럽트 서브루틴을 실행하여, 리프레쉬 패턴을 DRAM에 공급한다.
본 실시형태에 의하면, 인터럽트 신호가 인가된 회수가 유지되기 때문에, 필요한 회수만큼 리프레쉬 동작을 확실하게 실행할 수 있어, DRAM의 데이터 파손을 방지할 수 있다.
또, 이상의 구성 요소의 임의의 조합, 본 발명의 표현을 방법, 장치, 프로그램, 프로그램을 기록한 매체 등의 사이에서 변환한 것 또한, 본 발명의 실시형태로서 유효하다.
본 발명의 일 실시형태에 의하면, DRAM의 시험시에 있어서 리프레쉬 부족에 의한 데이터의 파손을 방지할 수 있다.
도 1은 실시형태에 따른 시험 장치의 전체 구성을 나타내는 블록도.
도 2는 실시형태에 따른 시험 장치의 리프레쉬 처리에 관한 블록도.
도 3은 리프레쉬 제어 회로의 구성을 나타내는 블록도.
도 4는 시험 장치의 기본 동작을 나타내는 타임차트.
도 5는 인터럽트 서브루틴의 실행 중에 인터럽트 신호가 인가되었을 때의 동작을 나타내는 도면.
도 6은 인터럽트 서브루틴으로부터의 복귀 사이클에 있어서, 인터럽트 금지 신호가 인가된 경우의 동작을 나타내는 타임차트.
도 7은 리프레쉬 에러 신호가 인가되는 양상을 나타내는 타임차트.
도 8은 카운트값을 초기 설정하는 경우의 타임차트.
이하, 본 발명을 바람직한 실시형태에 따라 도면을 참조하면서 설명한다. 각 도면에 도시되는 동일 또는 동등한 구성 요소, 부재, 처리에는, 동일한 부호를 부여하고, 중복되는 설명은 적절히 생략한다. 또한, 실시형태는, 발명을 한정하는 것이 아닌 예시일 뿐이고, 실시형태에 기술되는 모든 특징이나 그 조합은, 꼭 발명의 본질적인 것은 아니다.
도 1은 실시형태에 따른 시험 장치(100)의 전체 구성을 나타내는 블록도이다. 시험 장치(100)는 DUT인 DRAM(200)의 양호 여부를 판정하거나, 또는 불량 개소를 특정하는 기능을 갖는다.
시험 장치(100)는 타이밍 발생기(102), 패턴 발생기(104), 파형 정형기(106), 라이트 드라이버(108), 비교기(110), 논리비교부(112)를 구비한다.
패턴 발생기(104)는 타이밍 세트 신호(이하, "TS 신호")를 생성하여, 타이밍 발생기(102)에 공급한다. 타이밍 발생기(102)는 TS 신호에 의해 지정된 타이밍 데이터에 근거하여 주기 클럭(CKp) 및 지연 클럭(CKd)을 발생시켜, 주기 클럭(CKp)을 패턴 발생기(104)에 공급하고, 지연 클럭(CKd)을 파형 정형기(106)에 공급한다. 그리고, 패턴 발생기(104)는, DRAM(200)이 갖는 복수의 기억 영역인 블록을 각각 나타내는 어드레스(ADRS), 및 복수의 블록 각각 입력해야 할 복수의 시험 패턴 데이터(Dt)를 발생시켜, 파형 정형기(106)에 공급한다.
파형 정형기(106)는, 타이밍 발생기(102)로부터 공급된 지연 클럭(CKd)에 근거하여, 패턴 발생기(104)가 발생시킨 시험 패턴 데이터(Dt)에 대응한 시험 패턴 신호(St)를 생성한다. 그리고, 파형 정형기(106)는 패턴 발생기(104)로부터 공급된 어드레스(ADRS), 및 생성한 시험 패턴 신호(St)를, 라이트 드라이버(108)를 개재하여 DRAM(200)에 공급한다.
또한, 패턴 발생기(104)는, DRAM(200)이 어드레스(ADRS) 및 시험 패턴 신호(St)에 대응하여 출력해야 할 출력 데이터인 기대값 데이터(Dexp)를 미리 발생시켜, 논리비교부(112)에 공급한다.
비교기(110)는 DRAM(200)으로부터 어드레스(ADRS)에 대응하는 데이터(Do)를 독출하여 논리비교부(112)에 출력한다. 논리비교부(112)는 DRAM(200)으로부터 독출된 데이터(Do)와 패턴 발생기(104)로부터 공급된 기대값 데이터(Dexp)를 비교하여, DRAM(200)의 양호 여부를 판정한다.
시험 장치(100)는, 상기 서술한 시험의 한창 실행중에, DRAM(200)을 소정의 타이밍으로 리프레쉬한다. 실시형태에 따른 시험 장치(100)는, DRAM(200)의 리프레쉬 동작에 특징이 있다. 단, 시험 장치(100)의 구성은 도 1의 도시에 한정되지 않는다.
도 2는 실시형태에 따른 시험 장치(100)의 리프레쉬 처리에 관한 블록도이다. 시험 장치(100)는 타이머(2), 리프레쉬 회로(4), 리프레쉬 제어 회로(10)를 구비한다. 도 1의 블록도에는, DRAM(200)을 리프레쉬 시키는 리프레쉬 회로의 주변회로만 도시되고, 기타 회로의 블록은 생략되어 있다. 또, 도면에 있어서, 다양한 처리를 진행하는 기능 블록으로서 기재되는 각 요소는, 하드웨어적으로는 CPU, 메모리, 기능 회로, 기타 LSI에 의해 구성할 수 있고, 소프트웨어적으로는 메모리에 로드된 프로그램 등에 의해 실현된다. 따라서, 이들의 기능 블록이 하드웨어만으로, 소프트웨어만으로, 또는 그들의 조합에 의해 다양한 형태로 실현될 수 있음은 당업자에 있어서 자명하며, 어느 하나에 한정되지 않는다.
타이머(2)는, 알고리즘 패턴 발생기(ALPG)에 내장되어 있고, DRAM의 리프레쉬를 요구하는 인터럽트 신호(REFTEND: REFresh Time END)를 생성한다. 타이머(2)는 소정의 타이밍마다 인터럽트 신호(REFTEND)를 인가한다.
리프레쉬 제어 회로(10)는, 소정의 타이밍마다 인가되는 인터럽트 신호(REFTEND)를 수신하고, 인터럽트 신호(REFTEND)가 인가된 회수를 카운트한다. 리프레쉬 제어 회로(10)는, DRAM(200)이 외부로부터 액세스 가능한 아이들 상태에 있어서, 카운트한 회수, 인터럽트 서브루틴 개시 신호(IJMP)를 인가한다.
리프레쉬 회로(4)는 인터럽트 서브루틴 개시 신호(IJMP)가 인가되면, 소정의 인터럽트 서브루틴을 실행하여, 리프레쉬 패턴을 DRAM(200)에 공급한다.
이상이 실시형태에 따른 리프레쉬 제어 회로(10)의 개요이다. 이 리프레쉬 제어 회로(10)에 의하면, 인터럽트 신호(REFTEND)가 인가된 회수를 유지할 수 있기 때문에, 필요한 회수만큼 리프레쉬 동작을 확실하게 실행할 수 있어, DRAM(200)의 데이터가 파손되는 것을 방지할 수 있다.
다음으로, 상기 서술한 리프레쉬 제어 회로(10)의 기능을 실현하기 위한 상세한 구성에 대해 설명한다. 도 3은 리프레쉬 제어 회로(10)의 구성을 나타내는 블록도이다. 리프레쉬 제어 회로(10)는 카운터(12), 제로 판정부(14), 인터럽트 개시 신호 생성부(16), 인터럽트 판정 신호 생성부(18), 인터럽트 서브루틴 개시 신호 생성부(20), 리프레쉬 에러 신호 생성부(22)를 포함한다.
리프레쉬 제어 회로(10)에는, 외부로부터 인터럽트 신호(REFTEND), 복귀 신호(RTN), 최대회수 설정 신호(ITMAX)[15:0], 인터럽트 금지 신호(INTINH), 개시 신호(PGSTART), 모드 신호(DGMD), 입력 데이터 신호(WBUS)[15:0], 라이트 커맨드 신호(WE_ITCNT)가 입력된다.
또한, 리프레쉬 제어 회로(10)는, 상기 서술한 인터럽트 서브루틴 개시 신호(IJMP)에 더하여, 리프레쉬 에러 신호(RFERR), 인터럽트 개시 신호(IREF), 인터럽트 서브루틴 복귀 신호(IRTN)를 생성한다. 본 명세서에 있어서, 리프레쉬 제어 회로(10)의 내부에서 생성되는 신호는 소문자로 표기하고, 외부로부터 입력되거나, 또는 외부에 출력되는 신호는 대문자로 표기한다.
카운터(12)는 인터럽트 신호(REFTEND)가 인가되면 카운트업하고, 리프레쉬 회로(4)가 인터럽트 서브루틴을 개시하면 카운트다운 한다. 업/다운 카운터를 이용하는 것에 의해, 리프레쉬 동작을 지시된 회수와, 이미 실행한 리프레쉬 동작의 회수의 차이를 유지할 수 있다. 즉, 현시점에서 실행해야 할 리프레쉬 동작의 회수가 카운트값(itcnt)으로서 유지된다.
제로 판정부(14)는 카운트값(itcnt)이 0인지 여부를 판정하고, 판정 결과에 대응한 제로 판정 신호(itcntz)를 생성한다. 제로 판정부(14)는 카운트값(itcntz)이 0일 때 인가된다. 즉, itcntz=(itcnt==0)이다. "="은 우측의 값을 좌측의 심벌(symbol)에 대입하는 것을 나타낸다. "=="은 두 값이 동등할 때에 "참"을 반환하는 연산자이다.
인터럽트 서브루틴 개시 신호 생성부(20)는, 인터럽트 서브루틴 개시 신호(IJMP)를 생성한다. 인터럽트 서브루틴 개시 신호(IJMP)는, ALPG의 패턴 어드레스 발생의 트리거가 되는 신호이기 때문에, 새롭게 인터럽트 서브루틴이 개시되는 타이밍(조건 1), 또는 인터럽트 서브루틴으로부터 복귀한 직후에 다시 인터럽트 서브루틴을 실행해야 할 타이밍(조건 2)으로 인가된다.
조건 1, 조건 2는 아래와 같다. 조건 1: DRAM(200)이 아이들 상태이고, 또한 리프레쉬 회로(4)가 인터럽트 서브루틴을 실행 중이 아니고, 또한 카운터(12)의 카운트값(itcnt)이 비제로일 때. 조건 2: 리프레쉬 회로(4)가 인터럽트 서브루틴을 실행 중이고, 또한 DRAM(200)이 아이들 상태이고, 또한 카운트값(itcnt)이 비제로이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호(RTN)가 인가되었을 때.
DRAM(200)이 아이들 상태인지의 여부는, 인터럽트 금지 신호(INTINH)에 대응하여 판정된다. 이 인터럽트 금지 신호는 DRAM(200)이 액티브 상태, 즉 외부로부터의 액세스가 금지될 때에 인가되고, 아이들 상태, 즉 외부로부터의 액세스가 가능할 때에 차단된다.
리프레쉬 회로(4)가 인터럽트 서브루틴을 실행 중인지의 여부는, 리프레쉬 제어 회로(10)의 내부 신호인 인터럽트 판정 신호(nowint)에 의해 판정된다. 이 인터럽트 판정 신호(nowint)는, 후술되는 인터럽트 판정 신호 생성부(18)에 의해 생성되고, 인터럽트 서브루틴의 실행 중에 인가된다.
복귀 신호(RTN)는 패턴 발생 명령(instruction)의 일종이고, 어떠한 서브루틴으로부터의 복귀를 지시하는 신호이다. 즉, 리프레쉬를 위한 인터럽트 서브루틴으로부터의 복귀 사이클에 있어서도, 복귀 신호(RTN)는 인가된다.
인터럽트 개시 신호 생성부(16)는, 조건 1을 만족할 때에 인가되는 인터럽트 개시 신호(IREF)를 생성한다. 즉,
IREF=(!(INTINH｜nowint))&(!itcntz) …(1) "!"은 논리부정을 나타내고, "&"은 논리곱을 나타내고, "｜"은 논리합을 나타내는 연산자이다.
하기 논리식 (2)가 "참"일 때, 조건 2가 성립된다.(nowint&(!(INTINH｜itcntz)))&RTN …(2)따라서, 인터럽트 서브루틴 개시 신호 생성부(20)에 의해 생성되는 인터럽트 서브루틴 개시 신호(IJMP)는, 하기 논리식 (3)으로 표현할 수 있다. IJMP=IREF｜((nowint&(!(INTINH｜itcntz)))&RTN) …(3)
카운터(12)는, 인터럽트 서브루틴 개시 신호(IJMP)가 인가되면, 카운트다운 한다. 인터럽트 서브루틴 개시 신호(IJMP)를 참조하는 것에 의해, 카운트값(itcnt)을 인터럽트 서브루틴의 개시에 대응하여 확실하게 감소(decrement)시킬 수 있다.
인터럽트 서브루틴 개시 신호 생성부(20)는, 인터럽트 서브루틴 개시 신호(IJMP)에 더하여, 인터럽트 서브루틴으로부터의 복귀를 나타내는 인터럽트 서브루틴 복귀 신호(IRTN)를 생성한다. 인터럽트 서브루틴 복귀 신호(IRTN)는, 인터럽트 서브루틴의 실행 중에 복귀 명령(RTN)을 수신한 것을 트리거로하여 인가되지만, 인터럽트 서브루틴을 반복하는 루프 중에서는 인가하지 말아야 한다. 그 때문에, 카운트값(itcnt)의 값도 평가 대상이 된다(조건 3).
또한, DRAM(200)이 액티브 상태일 때는 인터럽트 금지를 나타내므로, 무조건적으로 복귀시킨다(조건 4). 이때, 카운트값(itcnt)이 비제로인 경우에는, 복귀처에서 인터럽트 금지가 해제된 사이클에서 인터럽트 서브루틴이 재개된다.
인터럽트 서브루틴 복귀 신호(IRTN)는, 하기의 조건 3 또는 조건 4를 만족할 때 인가된다.
조건 3: 리프레쉬 회로(4)가 인터럽트 서브루틴을 실행 중이고, 또한 DRAM이 비아이들 상태이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호(RTN)가 인가되었을 때.
조건 4: 리프레쉬 회로(4)가 인터럽트 서브루틴을 실행 중이고, 또한 카운터(12)의 카운트값(itcnt)이 0이고(itcntz), 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호(RTN)가 인가되었을 때.
조건 3을 만족할 때, 하기의 논리식 (4)가 "참"으로 된다. nowint&itcntz&RTN …(4)조건 4를 만족할 때, 하기의 논리식 (5)가 "참"으로 된다.nowint&INTINH&RTN …(5)
논리식 (4), (5)를 결합하면, 논리식 (6)을 얻는다.IRTN=(nowint&(INTINH｜itcntz))&RTN …(6)
인터럽트 판정 신호 생성부(18)는, 리프레쉬 회로(4)가 인터럽트 서브루틴을 실행 중에 인가되는 인터럽트 판정 신호(nowint)를 생성한다.인터럽트 판정 신호 생성부(18)는, 인터럽트 개시 신호(IREF)가 인가될 때, 인터럽트 판정 신호(nowint)를 인가한다. 또한, 인터럽트 개시 신호(IREF)가 차단된 상태에 있어서, 인터럽트 서브루틴 복귀 신호(IRTN)가 인가되면, 인터럽트 판정 신호(nowint)를 차단한다.또한, 인터럽트 개시 신호(IREF)가 차단된 상태에 있어서, 인터럽트 서브루틴 복귀 신호(IRTN)가 차단되면, 인터럽트 판정 신호(nowint)를 그전의 값으로 유지한다.
리프레쉬 에러 신호 생성부(22)는, 카운터(12)의 카운트값(itcnt)이 소정의 상한값을 넘으면 인가되는 리프레쉬 에러 신호(RFERR)를 생성한다. 시험 장치(100)는 리프레쉬 에러 신호(RFERR)가 인가되면, 인터럽트 신호(REFTEND)를 발생하는 패턴 발생기(PG)를 정지시킨다. 상한값은 최대회수 설정 신호(ITMAX)[15:0]에 의해 외부로부터 설정 가능하게 되어 있다. 실시형태에서는, ITMAX는 16비트이기 때문에, 최대로 64k-1회까지의 리프레쉬 인터럽트를 유지할 수 있다.
리프레쉬 에러 신호 생성부(22)는, itcnt==ITMAX의 상태에서, 인터럽트 신호(REFTEND)가 인가되고, 또한 인터럽트 서브루틴 개시 신호가 인가되지 않을 때에, 리프레쉬 에러 신호(RFERR)를 인가하고, 그 후, 값을 유지한다.
개시 신호(PGSTART)는, 프로그램 시퀀스의 개시와 함께 인가된다. 개시 신호(PGSTART)가 인가되면, 카운터(12)의 카운트값(itcnt)이 0으로 초기화(zero clear)되고, 또한, 인터럽트 판정 신호 생성부(18)의 인터럽트 판정 신호(nowint)가 차단된다.
모드 신호(DGMD)는 프로그램 카운터 내의 모드 신호이다. 모드 신호(DGMD)가 "1"일 때, 개시 신호(PGSTART)에 의한 카운트값(itcnt)은 초기화(clear)되지 않는다.
입력 데이터 신호(WBUS)[15:0]는, 도시하지 않는 버스로부터 카운터(12)의 카운트값(itcnt)을 직접 재입력하기 위한 데이터이다. 라이트 커맨드 신호(WE_ITCNT)가 인가되면, 입력 데이터 신호(WBUS)[15:0]가 카운터(12)에 입력된다. 즉, 카운터(12)의 카운트값(itcnt)의 초기값은, 외부로부터 설정 가능하다.
이상이 시험 장치(100) 및 리프레쉬 제어 회로(10)의 구성이다. 다음으로, 몇 개의 타임차트를 참조하면서 시험 장치(100)의 동작을 설명한다.
도 4∼도 6은, 시험 장치(100)의 기본 동작을 나타내는 타임차트이다. 도 4에 나타내는 바와 같이, 인터럽트 금지 신호(INTINH)가 인가된 상태에서, 인터럽트 신호(REFTEND)가 인가되면(6번째 사이클, 11번째 사이클), 카운트값(itcnt)이 증가(increment)한다. 15번째 사이클에서 인터럽트 금지 신호(INTINH)가 차단되면, 16번째 사이클에서 조건 1을 만족하기 때문에, 논리식 (1)로 표시되는 인터럽트 개시 신호(IREF)가 인가되고, 나아가 논리식 (3)에 따라 인터럽트 서브루틴 개시 신호(IJMP)가 인가된다. 이어지는 17번째 사이클에서 카운터(12)가 감소된다. 17번째 사이클에서 리프레쉬 동작이 개시되고, 인터럽트 판정 신호(nowint)가 인가된다.
21번째 사이클에 복귀 신호(RTN)가 인가되면, 조건 2를 만족하기 때문에, 다시 인터럽트 서브루틴 개시 신호(IJMP)가 인가되고, 인터럽트 서브루틴이 실행된다. 이어지는 22번째 사이클에서 카운트값(itcnt)이 감소되어 0으로 된다.
25번째 사이클에서 복귀 신호(RTN)가 인가되지만, 이때 카운트값(itcnt)은 0이기 때문에, 조건 2를 만족하지 못하고, 인터럽트 서브루틴 개시 신호(IJMP)는 인가되지 않고, 인터럽트 판정 신호(nowint)가 차단된다.
도 5는, 인터럽트 서브루틴의 실행 중에 인터럽트 신호(REFTEND)가 인가되었을 때의 동작을 나타낸다. 6번째 사이클에 1회째 인터럽트 신호(REFTEND)가 인가되어, 7번째 사이클에서 카운트값(itcnt)이 증가되고, 인터럽트 개시 신호(IREF)가 인가되어, 8번째 사이클에서 인터럽트 서브루틴이 개시되면, 인터럽트 판정 신호(nowint)가 인가됨과 함께 카운트값(itcnt)이 감소되어 0으로 된다.
인터럽트 판정 신호(nowint)가 인가되어 있는 기간 중의 12번째 사이클에, 인터럽트 신호(REFTEND)의 2회째 인가가 발생한다. 이를 수신하여 카운트값(itcnt)이 증가한다. 17번째 사이클에 복귀 신호(RTN)가 인가되지만, 카운트값(itcnt)이 비제로이고 논리식 (6)을 만족하지 못하기 때문에, 인터럽트 서브루틴 복귀 신호(IRTN)는 인가되지 않는다. 그 대신, 인터럽트 서브루틴 개시 신호(IJMP)가 인가되어 다시 인터럽트 서브루틴으로 복귀하고, 카운트값(itcnt)이 감소되어 0으로 된다. 21번째 사이클에 다시 인터럽트 서브루틴으로부터 복귀하면, 이때는 논리식 (6)을 만족하기 때문에, 인터럽트 서브루틴 복귀 신호(IRTN)가 인가되고, 루프로부터 빠져나온다.
도 6은, 인터럽트 서브루틴으로부터의 복귀 사이클에 있어서, 인터럽트 금지 신호(INTINH)가 인가된 경우의 동작을 나타내는 타임차트이다. 이 경우, 무조건적으로, 즉, 카운트값(itcnt)이 0인지 여부에 상관없이, 인터럽트 서브루틴으로부터 복귀한다.
8-사이클 이후, 인터럽트 서브루틴이 개시되고, 인터럽트 판정 신호(nowint)가 인가된다. 이 상태에서 17번째 사이클에 복귀 신호(RTN) 및 인터럽트 금지 신호(INTINH)가 인가되면, 카운트값(itcnt)이 0이 아님에도 불구하고, 조건 3을 만족하기 때문에, 인터럽트 서브루틴 복귀 신호(IRTN)가 인가되고, 이어지는 18번째 사이클에서 인터럽트 판정 신호(nowint)가 차단된다. 18번째 사이클에 인터럽트 금지 신호(INTINH)가 차단되면, 즉시 인터럽트 개시 신호(IREF)가 다시 인가되어, 인터럽트 서브루틴을 개시할 수 있다.
도 7은, 리프레쉬 에러 신호가 인가되는 양상을 나타내는 타임차트이다. 도 7의 타임차트에서는, ITMAX=1로 설정된다. 인터럽트 금지 신호(INTINH)가 인가된 상태에서, 인터럽트 신호(REFTEND)가 2회 인가되면, 카운트값(itcnt)이 2로 되고, ITMAX에서 설정되는 상한값 1을 넘는다. 이 타이밍으로 리프레쉬 에러 신호(RFERR)가 인가된다.
도 8은, 카운트값을 초기 설정하는 경우의 타임차트이다. 입력 데이터 신호(WBUS)[15:0]=(…100)로서 카운트값(itcnt)의 초기값이 4로 설정된다. 모드 신호(DGMD)를 1로 한 상태에서, 개시 신호(PGSTART)를 인가하면, 카운터(12)가 초기화되지 않고 프로그램이 실행된다. 인터럽트 서브루틴 개시 신호(IJMP)가 4회 인가되면, 카운트값(itcnt)이 0으로 되고, 그 후, 인터럽트 서브루틴 복귀 신호(IRTN)가 인가되면, 리프레쉬 동작이 완료된다. 이와 같이, 입력 데이터 신호(WBUS)[15:0]에 의해 카운트값(itcnt)에 초기값을 부여하고, 모드 신호(DGMD)를 "1"로 한 상태에서 프로그램을 개시하는 것에 의해, 미리 리프레쉬 패턴(인터럽트 서브루틴)을 설정 회수만큼 실행시키는 것이 가능하게 된다.
실시형태에 근거하여, 특정한 어구를 이용하여 본 발명을 설명하였지만, 실시형태는, 본 발명의 원리, 응용을 나타내는 것에 지나지 않고, 실시형태에는, 청구범위에 규정된 본 발명의 사상범위 내에서, 다양한 변형예나 배치 변경이 가능하다.
본 발명은 반도체 장치의 시험에 이용할 수 있다.
100: 시험 장치
200: DRAM
2: 타이머
4: 리프레쉬 회로
10: 리프레쉬 제어 회로
12: 카운터
14: 제로 판정부
16: 인터럽트 개시 신호 생성부
18: 인터럽트 판정 신호 생성부
20: 인터럽트 서브루틴 개시 신호 생성부
22: 리프레쉬 에러 신호 생성부
102: 타이밍 발생기
104: 패턴 발생기
106: 파형 정형기
108: 라이트 드라이버
110: 비교기(comparator)
112: 논리비교부
REFTEND: 인터럽트 신호
RTN: 복귀 신호
IRTN: 인터럽트 서브루틴 복귀 신호
IREF: 인터럽트 개시 신호
IJMP: 인터럽트 서브루틴 개시 신호
INTINH: 인터럽트 금지 신호
RFERR: 리프레쉬 에러 신호
DGMD: 모드 신호
PGSTART: 개시 신호
itcnt: 카운트값
nowint: 인터럽트 판정 신호

Claims (15)

  1. DRAM(Dynamic Random Access Memory)의 시험 장치이고,
    소정의 타이밍마다 인가되는 상기 DRAM의 리프레쉬를 요구하는 인터럽트 신호를 수신하고, 상기 인터럽트 신호가 인가된 회수를 카운트하여, 상기 DRAM이 외부로부터 액세스 가능한 아이들 상태에 있어서, 카운트한 회수, 상기 DRAM을 리프레쉬 시키기 위한 인터럽트 서브루틴 개시 신호를 인가하는 리프레쉬 제어 회로와,
    상기 인터럽트 서브루틴 개시 신호가 인가되면, 소정의 인터럽트 서브루틴을 실행하여, 리프레쉬 패턴을 상기 DRAM에 공급하는 리프레쉬 회로를 구비하는 것을 특징으로 하는 시험 장치.
  2. 제 1항에 있어서,
    상기 리프레쉬 제어 회로는, 상기 인터럽트 신호가 인가되면 카운트업하고, 상기 리프레쉬 회로가 상기 인터럽트 서브루틴을 개시하면 카운트다운하는 카운터를 포함하는 것을 특징으로 하는 시험 장치.
  3. 제 2항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 인터럽트 서브루틴 개시 신호를 생성하는 인터럽트 서브루틴 개시 신호 생성부를 포함하고, 당해 인터럽트 서브루틴 개시 신호 생성부는,
    상기 DRAM이 아이들 상태이고, 또한 상기 리프레쉬 회로가 상기 인터럽트 서브루틴을 실행 중이 아니고, 또한 상기 카운터의 카운트값이 비제로일 때,
    또는,
    상기 리프레쉬 회로가 상기 인터럽트 서브루틴을 실행 중이고, 또한 상기 DRAM이 아이들 상태이고, 또한 상기 카운트값이 비제로이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때에,
    상기 인터럽트 서브루틴 개시 신호를 인가하는 것을 특징으로 하는 시험 장치.
  4. 제 3항에 있어서,
    상기 카운터는, 상기 인터럽트 서브루틴 개시 신호가 인가되면, 카운트다운하는 것을 특징으로 하는 시험 장치.
  5. 제 3항에 있어서,
    상기 인터럽트 서브루틴 개시 신호 생성부는, 상기 인터럽트 서브루틴 개시 신호에 더하여, 상기 인터럽트 서브루틴으로부터의 복귀를 나타내는 인터럽트 서브루틴 복귀 신호를 생성하고,
    상기 리프레쉬 회로가 상기 인터럽트 서브루틴을 실행 중이고, 또한 상기 DRAM이 비아이들 상태이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때,
    또는,
    상기 리프레쉬 회로가 상기 인터럽트 서브루틴을 실행 중이고, 또한 상기 카운터의 카운트값이 0이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때에,
    상기 인터럽트 서브루틴 복귀 신호를 인가하는 것을 특징으로 하는 시험 장치.
  6. 제 5항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 DRAM이 아이들 상태이고, 또한 상기 리프레쉬 회로가 상기 인터럽트 서브루틴을 실행 중이 아니고, 또한 상기 카운터의 카운트값이 비제로일 때 인가되는 인터럽트 개시 신호를 생성하는 인터럽트 개시 신호 생성부와,
    상기 리프레쉬 회로가 상기 인터럽트 서브루틴을 실행 중임을 나타내는 인터럽트 판정 신호를 생성하는 인터럽트 판정 신호 생성부를 더 포함하고,
    상기 인터럽트 판정 신호 생성부는,
    상기 인터럽트 개시 신호가 인가될 때, 상기 인터럽트 판정 신호를 인가하고,
    상기 인터럽트 개시 신호가 차단된 상태에 있어서, 상기 인터럽트 서브루틴 복귀 신호가 인가될 때, 상기 인터럽트 판정 신호를 차단하고,
    상기 인터럽트 개시 신호가 차단된 상태에 있어서, 상기 인터럽트 서브루틴 복귀 신호가 차단될 때, 상기 인터럽트 판정 신호를 그전의 값으로 유지하는 것을 특징으로 하는 시험 장치.
  7. 제 2항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 카운터의 카운트값이 소정의 상한값을 넘으면 인가되는 리프레쉬 에러 신호를 생성하는 리프레쉬 에러 신호 생성부를 포함하고,
    상기 시험 장치는, 당해 리프레쉬 에러 신호가 인가되면, 상기 인터럽트 신호를 발생하는 패턴 발생기를 정지시키는 것을 특징으로 하는 시험 장치.
  8. 제 2항에 있어서,
    상기 카운터의 카운트값의 초기값을, 외부로부터 설정 가능한 것을 특징으로 하는 시험 장치.
  9. DRAM(Dynamic Random Access Memory)의 시험 방법이고,
    소정의 타이밍마다 인가되는 상기 DRAM의 리프레쉬를 요구하는 인터럽트 신호를 생성하는 스텝과,
    상기 인터럽트 신호가 인가된 회수를 카운트하는 스텝과,
    상기 DRAM이 외부로부터 액세스 가능한 아이들 상태에 있어서, 카운트한 회수, 상기 DRAM을 리프레쉬 시키기 위한 인터럽트 서브루틴 개시 신호를 인가하는 스텝과,
    상기 인터럽트 서브루틴 개시 신호가 인가되면, 소정의 인터럽트 서브루틴을 실행하여, 리프레쉬 패턴을 상기 DRAM에 공급하는 스텝을 포함하는 것을 특징으로 하는 시험 방법.
  10. 제 9항에 있어서,
    상기 카운트하는 스텝은, 상기 인터럽트 신호가 인가되면 카운터를 카운트업하고, 상기 인터럽트 서브루틴이 개시되면 상기 카운터를 카운트다운하는 것을 특징으로 하는 시험 방법.
  11. 제 10항에 있어서,
    상기 인터럽트 서브루틴 개시 신호를 생성하는 스텝을 더 포함하고,
    상기 DRAM이 아이들 상태이고, 또한 상기 인터럽트 서브루틴을 실행 중이 아니고, 또한 상기 카운터의 카운트값이 비제로일 때,
    또는,
    상기 인터럽트 서브루틴을 실행 중이고, 또한 상기 DRAM이 아이들 상태이고, 또한 상기 카운터의 카운트값이 비제로이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때에,
    상기 인터럽트 서브루틴 개시 신호를 인가하는 것을 특징으로 하는 시험 방법.
  12. 제 11항에 있어서,
    상기 카운터는, 상기 인터럽트 서브루틴 개시 신호가 인가되면, 카운트다운하는 것을 특징으로 하는 시험 방법.
  13. 제 11항에 있어서,
    상기 인터럽트 서브루틴으로부터의 복귀를 나타내는 인터럽트 서브루틴 복귀 신호를 생성하는 스텝을 더 포함하고,
    상기 인터럽트 서브루틴을 실행 중이고, 또한 상기 DRAM이 비아이들 상태이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때,
    또는,
    상기 인터럽트 서브루틴을 실행 중이고, 또한 상기 카운터의 카운트값이 0이고, 또한 서브루틴으로부터의 복귀를 나타내는 복귀 신호가 인가되었을 때에,
    상기 인터럽트 서브루틴 복귀 신호를 인가하는 것을 특징으로 하는 시험 방법.
  14. 제 13항에 있어서,
    상기 DRAM이 아이들 상태이고, 또한 상기 인터럽트 서브루틴을 실행 중이 아니고, 또한 상기 카운터의 카운트값이 비제로일 때 인가되는 인터럽트 개시 신호를 생성하는 스텝과,
    상기 인터럽트 서브루틴을 실행 중임을 나타내는 인터럽트 판정 신호를 생성하는 스텝을 더 포함하고,
    상기 인터럽트 판정 신호는,
    상기 인터럽트 개시 신호가 인가될 때, 인가되고,
    상기 인터럽트 개시 신호가 차단된 상태에 있어서, 상기 인터럽트 서브루틴 복귀 신호가 인가될 때, 차단되고,
    상기 인터럽트 개시 신호가 차단된 상태에 있어서, 상기 인터럽트 서브루틴 복귀 신호가 차단될 때, 그전의 값이 유지되는 것을 특징으로 하는 시험 방법.
  15. 제 10항에 있어서,
    상기 카운터의 카운트값이 소정의 상한값을 넘으면 인가되는 리프레쉬 에러 신호를 생성하는 스텝을 더 포함하고,
    당해 리프레쉬 에러 신호가 인가되면, 상기 인터럽트 신호의 발생을 정지하는 것을 특징으로 하는 시험 방법.
KR1020107027646A 2008-05-09 2009-05-07 메모리 시험 장치 및 시험 방법 KR101202531B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-123353 2008-05-09
JP2008123353A JP5113617B2 (ja) 2008-05-09 2008-05-09 メモリの試験装置および試験方法
PCT/JP2009/002011 WO2009136503A1 (ja) 2008-05-09 2009-05-07 メモリの試験装置および試験方法

Publications (2)

Publication Number Publication Date
KR20110016920A true KR20110016920A (ko) 2011-02-18
KR101202531B1 KR101202531B1 (ko) 2012-11-16

Family

ID=41264560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107027646A KR101202531B1 (ko) 2008-05-09 2009-05-07 메모리 시험 장치 및 시험 방법

Country Status (5)

Country Link
US (1) US8345496B2 (ko)
JP (1) JP5113617B2 (ko)
KR (1) KR101202531B1 (ko)
TW (1) TWI406288B (ko)
WO (1) WO2009136503A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014193412A1 (en) * 2013-05-31 2014-12-04 Hewlett-Packard Development Company, L.P. Memory error determination
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464050A (en) * 1987-09-04 1989-03-09 Nec Corp Refresh control circuit for memory test device
JPH06259962A (ja) * 1991-11-20 1994-09-16 Oki Micro Design Miyazaki:Kk 半導体メモリ装置
JPH06236683A (ja) * 1993-02-09 1994-08-23 Oki Electric Ind Co Ltd メモリリフレッシュ制御回路
JP3819056B2 (ja) * 1994-09-01 2006-09-06 テラダイン・インコーポレーテッド ベクトル・モジュール・テーブルを用いる自動テスト装置のためのメモリ・アーキテクチャ
JP3552184B2 (ja) * 1996-10-18 2004-08-11 株式会社アドバンテスト 半導体メモリ試験装置
JPH117763A (ja) * 1997-06-13 1999-01-12 Nec Ic Microcomput Syst Ltd Ｄｒａｍリフレッシュ制御方法及びその回路
DE10125022A1 (de) * 2001-05-22 2002-12-12 Infineon Technologies Ag Dynamischer Speicher und Verfahren zum Testen eines dynamischen Speichers
WO2004027780A1 (ja) * 2002-09-20 2004-04-01 Fujitsu Limited 半導体メモリ
JP4342223B2 (ja) * 2002-10-31 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体メモリ
US7444577B2 (en) * 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
JP2011248964A (ja) * 2010-05-28 2011-12-08 Elpida Memory Inc 半導体装置及びその制御方法

Also Published As

Publication number Publication date
JP2009272013A (ja) 2009-11-19
KR101202531B1 (ko) 2012-11-16
WO2009136503A1 (ja) 2009-11-12
JP5113617B2 (ja) 2013-01-09
TW200951972A (en) 2009-12-16
TWI406288B (zh) 2013-08-21
US20110116333A1 (en) 2011-05-19
US8345496B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
US7155579B1 (en) Memory controller having programmable initialization sequence
JP3098393B2 (ja) プログラム式自己リフレッシュ機能を備えたメモリ素子とそのためのテスト方法
US5761703A (en) Apparatus and method for dynamic memory refresh
US5367550A (en) Break address detecting circuit
WO2004097657A2 (en) Method and apparatus to establish, report and adjust system memory usage
US5933381A (en) Semiconductor integrated circuit having DRAM mounted on semiconductor chip
KR101202531B1 (ko) 메모리 시험 장치 및 시험 방법
RU2001130347A (ru) Защита ядра вычислительного устройства от несанкционированных изменений извне
US8996738B2 (en) Data transfer operation completion detection circuit and semiconductor memory device provided therewith
KR20010040640A (ko) 피드백 기능을 갖춘 리셋-아웃 회로
US6930946B2 (en) Refresh control and internal voltage generation in semiconductor memory device
JPH0844594A (ja) データ処理装置
CN1215391C (zh) 计算机系统
US11869570B2 (en) Refresh counter circuit, refresh counting method and semiconductor memory
US7287142B2 (en) Memory device and method for arbitrating internal and external access
KR100457533B1 (ko) 리프레쉬 제어방법 및 장치
JP5982845B2 (ja) トレース制御装置及びトレース制御方法
US7062678B2 (en) Diagnostic memory interface test
JP2004022014A (ja) 半導体装置およびそのテスト方法
JP6133386B2 (ja) 半導体メモリ装置
KR960004062B1 (ko) 이상데이타 쓰기 방지장치 및 방법
KR0176464B1 (ko) 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어회로
JPH06333387A (ja) Ｄｒａｍのリフレッシュ周期監視回路
JPH10198410A (ja) パルス発生回路
JPH04181590A (ja) メモリリフレッシュ制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191023

Year of fee payment: 8