TWI397966B - 探測器之控制方法及控制程式 - Google Patents

探測器之控制方法及控制程式 Download PDF

Info

Publication number
TWI397966B
TWI397966B TW096120978A TW96120978A TWI397966B TW I397966 B TWI397966 B TW I397966B TW 096120978 A TW096120978 A TW 096120978A TW 96120978 A TW96120978 A TW 96120978A TW I397966 B TWI397966 B TW I397966B
Authority
TW
Taiwan
Prior art keywords
wafers
tested
semiconductor
wafer
test
Prior art date
Application number
TW096120978A
Other languages
English (en)
Other versions
TW200802659A (en
Inventor
Yasukazu Ono
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200802659A publication Critical patent/TW200802659A/zh
Application granted granted Critical
Publication of TWI397966B publication Critical patent/TWI397966B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

探測器之控制方法及控制程式 相關申請案之對照參考資料
本申請案係根據並主張2006年6月27日提申的日本專利申請案第2006-177015號之優先權,其全部內容於此被併入參考。
發明領域
本發明係有關一種用於測試半導體晶圓的探測器並且特別是能夠提升產量之探測器的控制方法與控制程式。
發明背景
第4圖是日本未審查專利公報第4(1992)-354345號中所揭露的一方塊圖。一晶圓103中的顆粒(晶片)之電特性係由一半導體測試裝置101來測量,並且當一個晶圓上的所有測試已被完成時,一控制裝置105讀取來自一探測裝置102的晶圓103之良率,而且其良率係少於一特定標準之晶圓數量係由一計數器107來計算。當該計算的數量達到一預定數量時,一控制器106自一命令傳送器108將一測量資料輸出請求命令送至該半導體測試裝置101。自該半導體測試裝置101所送出的測量資料被放到一測量資料儲存區109,並且當一預定數量之晶圓的資料收集已被完成時,該控制器發出一停止信號給該探測裝置102以便停止探測。
相關技藝係揭露於日本未審查專利公報第54(1979)-004078號。
在大量生產項目的運輸測試之測量中,多數個(通常為25個)晶圓通常被被裝到一盒中並被儲存作為一批,並且該等晶圓係以一批為單位來測試。然而,晶圓係總是非必要地以一批為單位來測試。已通過一測試之晶片達到一預定數量時,該等晶圓被分割、並繼續進行到一隨後程序。在此一情況下,一批可能有時需要根據測試的測試結果來被劃分。
例如,當測試後劃分一批時,組成一批的晶圓被設定在盒中,並且當通過該測試之晶片數量達到一預定數量時,該測試被中斷,該盒係自該探測器取出,並且該批被劃分。如此情況下,為了繼續在剩下的晶圓之測試,其中儲存有剩下晶圓的盒被再度設定在該探測器中。再度設定及然後校準的程序,該等晶圓佔用地方且產量水準可能被降低。
另外,例如,當一批在測試係開始前被劃分,預測良率且準備一些晶圓其被認為足夠以獲得將通過測試之晶片的目的係必要的。然而,若良率係高於預測的,一不必要的測量被執行。另一方面,若良率係低於預測的,額外的晶圓需要被加到該批,移動該盒與再度設定它的程序花費時間。不管哪種情況,在時間方面的效率是貧乏的且產量的水準被降低。
發明概要
按照如此的背景技藝,本發明的一目標係提供一種探測器的控制方法與控制程式,其能夠藉由排除對於設定晶圓盒第二次或對於校準該晶圓盒第二次所需的時間來提高產量。
為了達成以上目標,提供有一種探測器的控制方法,其測試多數個製造在一半導體晶圓上的半導體元件,包含部步驟有:自一儲存了多數個要被測試的半導體晶圓在其中的第一儲存單元取出須受測試的半導體晶圓、並連續地測試該等半導體晶圓上的半導體元件之步驟,及將已被測試的該等半導體晶圓儲存在一第二儲存單元中之步驟,其中該測試步驟與該儲存步驟被重複。
為了達成該目標,亦提供有一種用於測試多數個製造在一半導體晶圓上的半導體元件的探測器控制程式,包含有:自一儲存了多數個要被測試的半導體晶圓在其中的第一儲存單元取出須受測試的半導體晶圓、並連續地測試該等半導體晶圓上的半導體元件之步驟,及將已被測試的該等半導體晶圓儲存在一第二儲存單元中之步驟,其中該測試步驟與該儲存步驟被重複。
在一半導體晶圓上,多數個半導體元件被製造。一測試之步驟係自一儲存了多數個要被測試的半導體晶圓在其中的第一儲存單元取出須受測試的半導體晶圓,在取出的該等半導體晶圓上的半導體元件連續測試電特性,一儲存步驟係將已被測試的半導體晶圓儲存在一第二儲存單元中。該測試與儲存步驟被重複直到該第一儲存單元中的全部半導體晶圓都被測試並被轉換至該第二儲存單元。附帶地,須受測試的半導體晶圓並非僅包含不曾被測試的半導體晶圓,不用說,而是可能亦包含已被失敗地測試一次但須被測試一第二次的半導體晶圓。
利用探測器,已被測試的半導體晶圓被儲存在該第二儲存單元中,並且新的半導體晶圓被儲存在該第一儲存單元中。換言之,已被測試的半導體晶圓與要被測試的半導體晶圓能被完全分開。
傳統上,已被測試的半導體晶圓與要被測試的半導體晶圓已被儲存在相同儲存單元中。在這些環境中,當半導體晶圓是正被測試的同時、且當意圖是藉由將已被測試的半導體晶圓與還未被測試的半導體晶圓分開來取出半導體晶圓時,已成必要的是將該儲存單元自該探測器取出。於是,為了繼續測試新的半導體晶圓,其中儲存了剩下的半導體晶圓之儲存單元必須再度被設定在該探測器上。對於再一次設定該儲存單元以及再一次校準它必須花費時間,並且這導致在產量水準上的降低。
新的半導體晶圓與已被測試的半導體晶圓被分別分開儲存在該第一儲存單元與該第二儲存單元。於是,藉由自該探測器取出該第二儲存單元,將已被測試的半導體晶圓與卻要被測試的半導體晶圓分開並且自取出已被測試的半導體晶圓係變成可能。該第一儲存單元不須被取出自該探測器,並且對於剩下的半導體晶圓要被連續測試係變成可能。於是,當已被測試的半導體晶圓係與卻要被測試的半導體晶圓分開並且被事先取出時,該儲存單元的設定與校準的重複是不必要的,並且產量水準能被提高。
本發明的以上與另外的目標及新特徵在其與附圖結合來讀取時將更完全顯現自以下詳細說明。然而,要被明確理解的是,圖式僅是為了說明的目的而並不想作為本發明的限制定義。
圖式簡單說明
第1圖是一探測器1的一概要圖;第2圖是一第一實施例中的探測器1之操作流程圖;第3圖是一第二實施例中的探測器1之操作流程圖;及第4圖是一背景技藝的方塊圖。
較佳實施例之詳細說明
本發明的一種探測器之控制方法現將參考繪示示範實施例的第1圖至第3圖來明確地說明。一第一實施例係繪示於第1圖與第2圖,第1圖是本發明的探測器1之概要圖,一探測器1是一種用於電性測試半導體晶圓之裝置,該探測器1包含一輸入盒IC、輸出盒OC1與OC2、及一測試台11。該輸入盒IC、及輸出盒OC1與OC2執行一利用以等間距來儲存一批(25個)晶圓之功能。該輸入盒IC儲存測試前的一晶圓,並且該等輸出盒OC1與OC2儲存測試後的晶圓,而且不言而喻的是,有可能僅使用一個輸出盒。而必須被測試且被儲存在該輸入盒的晶圓需要被限制為不曾被測試一次的半導體晶圓,但亦有可能包含曾不成功地被測試一次的半導體晶圓,並且卻必須被測試第二次。
該探測器的一臂(未示)自該輸入盒IC一個一個地拾起晶圓並將它們傳送到該測試台11(第1圖中的箭頭(1)),已被形成在該晶圓上的每一個半導體晶片係利用探測來測試(第1圖中的(2))。當測試已被完成時,已被測試的晶圓被該臂放至該輸出盒OC1或OC2(第1圖的箭頭(3))。同樣地,從(1)至(3)之程序被重複如被儲存在該輸入盒IC中的晶圓數量之多次。全部25個晶圓之測試完成意謂一批的測試。
該探測器1之操作將參考第2圖中的流程圖來明確地說明。為了準備測試,任意數量的晶圓被放入到該輸入盒IC、並設定在該探測器1中。此實施例中,25個晶圓被儲存在該輸入盒IC中。在該輸入盒IC設定到該探測器1中後,校準及溫度設定被執行。準備依靠諸如溫度之因素有些改變,但無論如何需要一段長時間,且有時可能花約2小時。
步驟S1中,一預定數量的符合晶片X事先被登錄於該探測器1之控制器的記憶體(未示)作為一測試條件。預定的符合晶片X之數量係能設定在一任意值。該實施例中,例如,預定的符合晶片X之數量為1000。假設每一晶圓的有效晶片CE數量為500、要被測試的晶圓數量為25、且良率為80%,測試該晶圓上的全部晶片之方法現將一個晶片接一個晶片地來說明。
當測試被指示時,符合晶片的計算數量Y被初始化在0,且晶圓數量WN與晶片數量CN被設定到1。測試係從該第一晶圓的第一晶片開始。
步驟S2中,晶片被測試。當一晶片為一符合晶片、且已通過該測試時,符合晶片的計算數量Y係增加1(Y=Y+1)。另一方面,若一晶片是缺陷的且未通過該測試時,符合晶片的計算數量Y則保持不變(Y=Y)。
當一晶片之測試已被完成時,程序進行至步驟S3,且關於是否符合晶片的計算數量Y已達到構成該測試之條件的符合晶片X預定數量之判斷被做出。當符合晶片X的預定數量係小於符合晶片的計算數量Y時,所做出的判斷係此一條件仍未被滿足(在步驟S3的否),程序進行到步驟S4,且測試繼續。對照下,若一致晶片的計算數量Y係等於一至晶片X的預定數量,所做出的判斷係測試結果滿足測試之條件,且程序前進到步驟S10。
步驟S4中,關於是否一晶圓上的全部晶片已被測試的判斷被做出。若一晶片數量CN<有效晶片CE之數量,則對於該結果係做出一該晶圓上的全部晶片仍未被測試(在步驟S4的否)之判斷。於是,程序前進到步驟S5,該晶片數量CN係增加1(CN=CN+1),程序返回到步驟S2,且隨後得晶片被測試。
另一方面,步驟S4中,在該晶片數量CN=有效晶片CE數量的情況下,該晶圓上的全部晶片之測試已被完成的判斷被做出(在步驟S4的是)。晶圓測試因此被完成,並且一繪示測試該晶圓上全部晶片之結果的晶圓圖被編輯。程序前進到步驟S6,已被測試之晶圓被儲存在該輸出盒OC1中,且程序前進到步驟S7。
步驟S7中,關於是否已被儲存在該輸入盒IC中的晶圓已被測試的判斷被做出。若晶圓數量CN之值係小於25(在步驟S7的否),則全部晶片仍未被測試之判斷被做出,且程序前進到步驟S8。步驟S8中,該晶圓數量WN係增加1(WN=WN+1),隨後的晶圓被測試。另一方面,當該晶圓數量WN之值為25時(在步驟S7的是),全部晶圓的測試已被完成的判斷被做出,程序前進到步驟S9,且該批之測試被完成。在此情況下,該批未被分割。
另一方面,步驟S3中,當符合晶片的計算數量Y達到1000時,測試之結果滿足測試之條件,且程序前進到步驟S10。此實施例中,因為有效晶片CE的數量被假設為500,且良率為80%,每一晶圓係獲得400個符合晶片。因此,在該第三晶圓之測試中,符合晶片的計算數量Y達到1000,且程序前進到步驟S10。
步驟S10中,第三晶圓之測試被中斷,已被中斷的第三晶圓被儲存在該輸出盒OC1中。結果,該實施例中,已被完成的第一與第二晶圓測試(一共800個符合晶片)、以及已被中斷的第三晶圓(包含200個符合晶片)被儲存在該輸出盒OC1中。
關於已被儲存在該輸出盒OC1中的第三晶圓,一繪示測試結果的晶圓圖被完成。該第三晶圓包含仍未被測試的晶片,並且作為假資料,拒絕的測試結果被指派至仍未測試的該等晶片。此外,該第一至第三晶圓的一晶圓圖被發出作為劃分該批的目的之資料。
該輸出盒OC1係自該探測器1取出、並與為了劃分該批的目的之資料一起被送至隨後的程序。在下一個程序中,每一個晶片係利用劃分該批的目的之資料以及所執行的變異來評估。在仍未被測試的晶片之情況中,因為指示拒絕的測試結果已被指派為假資料,所以它們被辨識成為缺陷的。此方式中,仍未被測試的晶片係防止被處理為符合晶片。
此文中,若僅一個輸出盒存在,則必要的是,此輸出盒總被設定在該探測器1中用於已被測試的晶圓。另外,當該輸出盒已自該探測器1移除時,無任何儲存終點用於已被測試的晶圓,並且晶圓的測試必須被擱置。然而,該實施例中,兩個輸出盒被提供,即,輸出盒OC1與OC2。於是,根據測試結果,用於已被測試之晶圓的儲存終點係能從輸出盒OC1改變到OC2。於是,在輸出盒的轉換已發生後,甚至當該輸出盒OC1係自該探測器1移除時,晶圓測試不必被擱置。結果,該探測器1之產量能被提高。
當該第三晶圓已被儲存在該輸出盒OC1中時程序前進至步驟S11,並且隨後的晶圓,即,第四晶圓之測試係開始。步驟S11中,全部晶片相繼被測試。此外,當該半導體晶圓上的全部晶片之測試已被完成時,該第四晶圓的測試係完成,並且一指示該測試結果的晶圓圖被編匯。其測試結果被完成的第四晶圓被儲存在該輸出盒OC2中(步驟S12)。步驟S13中,關於是否儲存在該輸入盒IC的全部晶圓已被測試之判斷被做出。該實施例中,因為這是該第四晶圓之測試被完成所在的階段,所以對於結果係做出所有晶圓仍未被測試的判斷,程序返回到步驟S11,且隨後晶圓的測試係開始。之後,步驟S11至步驟S13的程序被重複,且當全部25個晶圓之測試已被完成時(在步驟S13的是),對於結果係做出全部晶圓之測試已被完成的判斷,程序進行到步驟S14,且全部批的測試被完成。
依照以上明確所述,該第一實施例之探測器1能將仍未被測試之晶圓與已被測試之晶圓分別儲存在該輸入盒IC與該輸出盒OC1。藉由自該探測器取出該輸出盒OC1,已被測試的該等晶圓係能藉由將它們與仍未被測試的晶圓分開而被擷取。該輸入盒IC不被取出自該探測器,並且測試係能繼續在仍未被測試的晶圓。於是,當已被測試的晶圓藉由將它們與仍未被測試的晶圓分開而被事先取出時,對於設定與校準該盒第二次無需時間與工作,並且產量水準能被提高。
該第一實施例中的探測器1包含一偵測是否符晶片的計算數量Y與符合晶片的預定數量X一致之步驟,並是該偵測結果而定,在那時的晶圓測試能被中斷。於是,首先,在其良率係非肯定之晶圓測試中,一批係能根據測試結果來自動劃分,並且對於設定與校準該盒第二次所需之時間與工作能被省下。第二,對於不需被測試的晶片,測試能被刪除。結果,產量的水準能被提高。
在該第一實施例的探測器1中,若任何未被測試的晶片存在在一已被中斷的晶圓上,作為假資料,拒絕的測試結果被指派至該未測試之晶片。在此方式下,於一隨後程序期間,一未測試的晶片係能防止被處理作為一符合晶片。
該第一實施例的探測器1具有兩個輸出盒,並且取決於在測試條件期間符合晶片的預定數量X,已被測試之晶圓的儲存終點係能從輸出盒OC1轉換到OC2。因此,變得有可能將起初已被取出且被測試的晶圓與仍保持要被測試的晶圓分開並且分別取出。結果,測試資料亦能被分別取出,依照起出被取出的晶圓之測量資料與剩下晶圓的測量資料。
該第一實施例之探測器1具有兩個輸出盒,OC1與OC2,並取決於測試結果,已被測試的晶圓之儲存終點係能自輸出盒OC1轉換到OC2。因此,在輸出盒之轉換已發生後,即使該輸出盒OC1係自該探測器1移除,晶圓之測試不被中斷,並且產量能被提高。
實施例2中該探測器1操作現將參考第3圖之流程圖來詳細說明。為準備測試,一批(25個)晶圓被放入到該輸入盒IC、並被設定在該探測器1中。在該輸入盒IC之設定後,校準與溫度設定被執行。
步驟S21中,要被劃分的一預定數量WX之晶圓事先被登錄在該探測器1之控制器(未示)的記憶體中作為測試的一條件。該等要被畫分之晶圓的預定數量WX能被設定為一任意值,例如,該實施例中要被劃分之晶圓的預定數量WX為2。此實施例中,如以下所述,儲存在該輸入盒中的25個晶圓被分成兩部分,2個晶圓與23個晶圓。
當測試係開始時,已被測試之晶圓數量WY被初始化在0。測試係從該輸入盒中的第一晶圓開始。步驟S22中,當全部晶圓已被測試時,並且測試於是被完成,程序前進到步驟S23。步驟S23中,已被測試之晶圓數量WY係增加1(WY=WY+1),並且程序前進到步驟S24。
步驟S24中,有關是否已被測試之晶圓數量WY係大於要被劃分之晶圓的預定數量WX的一判斷被做出。若已被測試之晶圓數量WY係小於要被劃分之晶圓的預定數量WX,則程序前進到步驟S25,且已被測試之該等晶圓被儲存在該輸出盒OC1中。程序現回復至步驟S22,並且晶圓之測試係繼續。
另一方面,若已被測試之晶圓數量WY係大於要被劃分之晶圓的預定數量WX,則程序前進到步驟S26,並且已被測試之晶圓被儲存在該輸出盒OC2中。該實施例涵蓋一種情況其中要被劃分之晶圓的預定數量WX=2。因此,已被測試的第一與第二晶圓被儲存在該輸出盒OC1中,並且剩下要被測試的第三及隨後的晶圓被儲存在該輸出盒OC2中。
有關該等被儲存在該輸出盒OC1中的第一與第二晶圓,一繪示測試結果的晶圓圖被編匯,並且一晶圓圖被發出作為劃分該批的目的之資料。換言之,首先的兩個晶圓之測試結果與第三及隨後晶圓之測試結果分別被輸出。因此,分別在該輸入盒OC1與OC2中測試結果能被分開管理。該輸出盒OC1,其中劃分已被完成,係自該探測器1移除、並與用於劃分該批的目的之資料一起被送至隨後的程序。
步驟S27中,關於是否該輸入盒IC中全部晶圓已被測試之判斷被做出。該實施例中,25個晶圓被儲存在該輸入盒IC中。若已被測試之晶圓數量WY係小於25時,則做出該輸入盒IC中全部晶圓仍未被測試之判斷,程序返回到步驟S22,且隨後的晶圓被測試。當已被測試之晶圓數量WY為25時,做出全部晶圓之測試已被完成的判斷,程序前進到步驟S28,且該批之測試完成。
依照於此所說明的,該第二實施例的探測器具有兩個輸出盒,並取決於要被劃分之晶圓的預定數量WX其構成測試的條件,晶圓的儲存終點係從該輸出盒OC1改變至OC2。有關已被測試之晶圓,於是係有可能區別已被事先設定的預定數量之晶圓、以及起初已被測試的晶圓與剩下已被測試之晶圓。同樣根據要被劃分之晶圓的預定數量WX,該等測量結果亦能被分開。此方式下,測量結果能被分別管理於該輸出盒OC1與OC2。
本發明並不只限於以上實施例,而可能在一不脫離本發明之真精神的範圍中被改變或修飾。該等實施例中,製造在晶圓上的複數晶片被該探測器1測試,而本發明並不限於如此範例。本發明亦能被應用至一晶圓級封裝之測試。一晶圓級封裝之測試是一種探測測試,面形或球形端子設在一封裝裝置的背表面。例如,元件係以在X與Y方向上等距地等黏在一平坦薄板上以至於其上定位有端子的一面變成表面側並且以至於它們然後係能以相同如半導體晶圓之方式來探測。
該等實施例中,當符合晶片的計算數量Y達到符合晶片X的預定數量時,晶圓測試被中斷,但本發明亦不受此範例之限制。甚至在符合晶片的數量X已達到後,本發明亦能被應用至接連地測試晶圓的一種形式,直到該晶圓上的全部晶片已完全被測試。
該等實施例中,在符合晶片之計算數量Y達到符合晶片的預定數量X之後,剩下晶圓的測試係繼續,但本發明亦不受此範例之限制。在當符合晶片之計算數量Y已達到符合晶片的預定數量X時,對於結果已做出一狀態已被達到的通知後,本發明亦能被應用至長備測試或完成一批測試之形式。
該等實施例中,用於晶圓劃分之設定數量WX為1,且已被測試的晶圓被分到輸出盒OC1與OC2中。然而,本發明亦不受此範例之限制,複數數量可能被設定給用於晶圓劃分的設定數量WX。在這些情況下,將用於晶圓劃分之設定數量WX設定到n(n為一自然數),輸出盒之數量為n+1,且晶圓能被分配於n+1個晶圓盒。例如,當有兩個用於晶圓劃分之設定數量WX,2與4、並且有3個輸出盒時,第一與第二晶圓被儲存在該第一輸出盒中,且第三至第六晶圓被儲存在該第二輸出盒中,並且第七至第二十五晶圓被儲存在一第三輸出盒OC3中。於是,對於一任意數量的晶圓變得有可能被分配到3個盒中。
此外,測試結果係分別以該等輸出盒OC1與OC2來發出,但本發明並不受此範例之限制。測試結果係能以對於輸出盒OC1與OC2的總結果之形式來發出。
該等實施例中,盒被用來作為晶圓的一儲存單元,但本發明並不受此範例之限制,並且該探測器1亦可當作晶圓除躊躇不前的一場所。
該等實施例中,用於已被測試之晶圓的該等儲存終點盒係根據符合晶片的預定數量X或用於晶圓劃分之設定數量WX來改變,但本發明不需被限制在這些範例。由於再任意時序自該探測器1取出被指定為一用於已被測試之晶圓的儲存終點的輸出盒,用來作為一用於已被測試之晶圓的儲存終點之盒能被改變。結果,若符合晶片的一預定數量未被決定,則已被測試的晶圓係能在任何時間自由地取出,並且測試的自由度能被提高。
另外,該等實施例中,符合晶片之預定數量X或用於晶圓劃分之設定數量WX已被用來作為一測試條件,但本發明並不受此範例之限制。同樣有可能為此目的來使用其它條件諸如半導體晶片的操作速度。
該等實施例中,拒絕的測試結果被指派至未被測試的晶片作為假資料,但本發明亦不受此範例之限制。資料可能被指派到該結果係測試仍未發生。結果,未被測試之晶片能被辨識,且未被測試之晶片能被測試。
另外,該輸入盒IC構成一第一儲存單元的範例,輸出盒OC1與OC2構成第二儲存單元的範例,且晶片構成半導體元件的範例。
本發明提供了一種用於探測器的控制方法與控制程式,其能夠藉由排除對於晶圓盒的重複設定或校準所需之時間來提高產量水準。
1...探測器
11...測試台
IC...輸入盒
OC1...輸出盒
OC2...輸出盒
101...半導體測試裝置
102...探測裝置
103...晶圓
105...控制裝置
106...控制器
107...計數器
108...命令傳送器
109...測量資料儲存區
S1-S14...步驟
S21-S28...步驟
第1圖是一探測器1的一概要圖;第2圖是一第一實施例中的探測器1之操作流程圖;第3圖是一第二實施例中的探測器1之操作流程圖;及第4圖是一背景技藝的方塊圖。
1...探測器
11...測試台
IC...輸入盒
OC1...輸出盒
OC2...輸出盒

Claims (5)

  1. 一種探測器的控制方法,該探測器測試多數個製造在一半導體晶圓上的半導體元件,包含下述步驟:自一儲存了多數個要被測試之半導體晶圓的第一儲存單元中取出半導體晶圓之須受測試的一者,並連續地測試該等半導體晶圓之該一者上的半導體元件;於測試期間偵測以下兩者之至少一者的計算數量是否已達到一預定數量:已藉由該測試步驟所測試之該等半導體元件中之符合元件,以及已藉由該測試步驟所測試之該等半導體晶圓中之晶圓;以及將其上的該等半導體元件已被測試的該等半導體晶圓之該一者儲存在多數個第二儲存單元之一者中,其中該取出步驟、該測試步驟與該儲存步驟被重複,且在該儲存步驟中,基於藉由該偵測步驟而偵測到該計算數量達到該預定數量之結果,其中儲存有該半導體晶圓的該等多數第二儲存單元之該一者係被交換為該等多數第二儲存單元之另一者。
  2. 如申請專利範圍第1項所述之探測器的控制方法,其中基於偵測到該計算數量達到該預定數量,該半導體晶圓之測試在中途被中斷。
  3. 如申請專利範圍第1或2項所述之探測器的控制方法,其中基於偵測到該計算數量達到該預定數量,測試該等儲存在該等多數第二儲存單元中的半導體晶圓之結果被 輸出。
  4. 如申請專利範圍第1項所述之探測器的控制方法,其中基於藉由該偵測步驟而偵測到該計算數量達到該預定數量之結果,該等半導體晶圓之該一者上的該半導體元件之測試在中途被中斷,且當半導體元件係出現在當測試被中斷時仍未被測試的該半導體晶圓上,則假測試資料被指派至仍未被測試的該等半導體元件。
  5. 一種有形電腦可讀取之媒體,具有適應於該媒體上之電腦可執行的指令,當被一處理器執行時,實行一用於一探測器的方法,該探測器測試多數個製造在一半導體晶圓上的半導體元件,該方法包含下述步驟:自一儲存了多數個要被測試之半導體晶圓的第一儲存單元中取出該等半導體晶圓之須受測試的一者,並連續地測試該等半導體晶圓之該一者上的半導體元件;於測試期間偵測以下兩者之至少一者的計算數量是否已達到一預定數量:已藉由該測試步驟所測試之該等半導體元件中之符合元件,以及已藉由該測試步驟所測試之該等半導體晶圓中之晶圓;以及將其上的該等半導體元件已被測試的該等半導體晶圓之該一者儲存在多數個第二儲存單元之一者中,其中該取出步驟、該測試步驟與該儲存步驟被重複,且在該儲存步驟中,基於藉由該偵測步驟而偵測到該計 算數量達到該預定數量之結果,其中儲存有該半導體晶圓的該等多數第二儲存單元之該一者被交換為該等第二儲存單元之另一者。
TW096120978A 2006-06-27 2007-06-11 探測器之控制方法及控制程式 TWI397966B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006177015A JP5040190B2 (ja) 2006-06-27 2006-06-27 プローバ装置の制御方法、制御プログラム、およびプローバ装置

Publications (2)

Publication Number Publication Date
TW200802659A TW200802659A (en) 2008-01-01
TWI397966B true TWI397966B (zh) 2013-06-01

Family

ID=38872955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096120978A TWI397966B (zh) 2006-06-27 2007-06-11 探測器之控制方法及控制程式

Country Status (5)

Country Link
US (1) US7768279B2 (zh)
JP (1) JP5040190B2 (zh)
KR (1) KR100922408B1 (zh)
CN (1) CN100530587C (zh)
TW (1) TWI397966B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040579B1 (ko) * 2008-07-24 2011-06-10 대한민국 스트레스 유도성 자가-절단형 식물형질전환 벡터 및 이를이용한 선발 마커 프리 식물체의 제조방법
US9317351B2 (en) * 2010-09-07 2016-04-19 Advantest Corporation System, methods and apparatus using virtual appliances in a semiconductor test environment
CN102623369A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 一种晶圆检验方法
CN103943523B (zh) * 2013-01-21 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体生产过程中的抽样量测方法
CN112630627B (zh) * 2021-03-08 2021-05-28 南京派格测控科技有限公司 一种基于多站串测的抽测方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128134A (ja) * 1985-11-29 1987-06-10 Toshiba Corp 半導体ウエハの表面検査装置
JPH09321115A (ja) * 1996-05-30 1997-12-12 Nec Yamagata Ltd 半導体集積回路テスト方法およびテスト制御装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS544078A (en) 1977-06-13 1979-01-12 Hitachi Ltd Inspection method of performance of circuit element
JP2716288B2 (ja) * 1991-05-31 1998-02-18 山形日本電気株式会社 半導体回路試験方式
JPH0536763A (ja) * 1991-07-26 1993-02-12 Mitsubishi Electric Corp ウエハ検査装置
JP2606554Y2 (ja) * 1992-01-17 2000-11-27 株式会社東京精密 プロービング装置
JP2984155B2 (ja) 1992-09-29 1999-11-29 日立電子エンジニアリング株式会社 ウエハのicチップ検査方法
JP2984518B2 (ja) * 1993-07-05 1999-11-29 山形日本電気株式会社 半導体試験テストシステムを制御する制御装置
KR100350692B1 (ko) 1995-11-20 2002-12-26 동경 엘렉트론 주식회사 피검사체를 검사위치에 반송하기 위한 장치
JPH10125743A (ja) * 1996-10-24 1998-05-15 Sony Corp 半導体装置の検査装置
JP3639887B2 (ja) * 1997-01-30 2005-04-20 東京エレクトロン株式会社 検査方法及び検査装置
US6097240A (en) * 1998-11-25 2000-08-01 Antec Corporation Temperature controlled attenuator and method for stabilizing a temperature-dependent voltage
US6137303A (en) * 1998-12-14 2000-10-24 Sony Corporation Integrated testing method and apparatus for semiconductor test operations processing
KR100319898B1 (ko) 2000-03-20 2002-01-10 윤종용 웨이퍼의 치수인자 측정방법 및 그 장치
JP2001284416A (ja) * 2000-03-30 2001-10-12 Nagase & Co Ltd 低温試験装置
JP4034500B2 (ja) * 2000-06-19 2008-01-16 株式会社日立製作所 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法
JP2002280425A (ja) * 2001-03-16 2002-09-27 Hitachi Ltd 半導体集積回路装置の製造方法およびテスト方法
JP2004265895A (ja) 2003-01-20 2004-09-24 Tokyo Electron Ltd 光学的測長器を備えたプローブ装置及びプローブ検査方法
US7533312B2 (en) * 2004-07-29 2009-05-12 Agilent Technologies, Inc. System and method for testing of electronic circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128134A (ja) * 1985-11-29 1987-06-10 Toshiba Corp 半導体ウエハの表面検査装置
JPH09321115A (ja) * 1996-05-30 1997-12-12 Nec Yamagata Ltd 半導体集積回路テスト方法およびテスト制御装置

Also Published As

Publication number Publication date
KR20080000531A (ko) 2008-01-02
JP2008010505A (ja) 2008-01-17
CN101097877A (zh) 2008-01-02
US20070296430A1 (en) 2007-12-27
US7768279B2 (en) 2010-08-03
CN100530587C (zh) 2009-08-19
TW200802659A (en) 2008-01-01
JP5040190B2 (ja) 2012-10-03
KR100922408B1 (ko) 2009-10-16

Similar Documents

Publication Publication Date Title
TWI397966B (zh) 探測器之控制方法及控制程式
JP2007164865A (ja) 半導体記憶装置
JP2005181222A (ja) 半導体装置の製造方法
EP3239673B1 (en) Semiconductor device, temperature sensor and power supply voltage monitor
US20090216388A1 (en) Wafer and temperature testing method of the same
JP6308145B2 (ja) 二次電池の検査方法
CN113936730B (zh) 半导体芯片的测试方法、测试系统及测试设备
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
JP2765771B2 (ja) 半導体記憶装置の試験方法
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
US20080129371A1 (en) Semiconductor device and trimming method
JP5864382B2 (ja) 半導体装置のテスト方法
JP2008204975A (ja) 半導体装置の検査装置及びそれを用いた検査方法
JP2010177290A (ja) 半導体チップの検査方法
JP2868462B2 (ja) 半導体集積回路テスト方法およびテスト制御装置
CN113009321B (zh) 晶圆漏电流测试方法、装置、晶圆级测试仪及存储介质
JP2008041859A (ja) 半導体ウエハの試験装置及び試験方法
JP2008124049A (ja) 半導体チップの検査方法
JP2984155B2 (ja) ウエハのicチップ検査方法
Pai Large volume testing and calibration
US10429329B2 (en) Environmental sensor test methodology
US8832634B2 (en) Integrated circuit characterization based on measured and static apparent resistances
JP5167312B2 (ja) 半導体装置のテスト方法
JP2008210831A (ja) 半導体チップの検査方法
TW202133180A (zh) 記憶體檢測方法與記憶體檢測系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees