TWI392240B - 使用動態元件匹配之連續時間σ-δ調變器及動態元件匹配方法 - Google Patents

Description

使用動態元件匹配之連續時間Σ-△調變器及動態元件匹配方法

本發明有關於Σ-△調變器(Sigma-Delta Modulator)以及動態元件匹配(dynamic element matching，簡稱DEM)方法，特別有關於使用具有低延遲之DEM之連續時間Σ-△調變器與DEM方法。

請參考第1圖，第1圖為使用DEM之傳統連續時間Σ-△調變器100之示意圖。如第1圖所示，連續時間Σ-△調變器100包含頻率響應模組102、量化器104、DEM模組106、數位至類比轉換器(digital-to-analog converter，簡稱DAC)108、加法器110以及數位低通濾波器(low-pass filter，簡稱LPF)112。於加法器110之第一輸入端接收第一連續時間訊號x(t)以作為來源訊號，而於加法器110之第二輸入端輸入第二連續時間訊號y(t)用於補償第一連續時間訊號x(t)中可能的錯誤。由頻率響應模組102所產生之連續時間訊號q(t)根據輸入至量化器104之時脈訊號ck由量化器104進行取樣。DEM模組106負責將量化器104之數位輸出訊號之不匹配移動至高頻，這樣一來，在第1圖所示之迴路(loop)之下一期間，不匹配將會隨著雜訊一起被低通濾波器112濾除掉。需要注意的是，DEM模組106之輸入訊號以及輸出訊號均為數位的，這樣一來，DAC 108負責將DEM模組106之數位輸出訊號轉換至類比回授訊號，即，第二連續時間訊號y(t)。請注意，數位 低通濾波器112有助於量化器104之輸出訊號之雜訊整形(noise shaping)以及下取樣(down sampling)。

請參考第2圖，第2圖為第1圖所示之來自DAC 108之類比回授訊號y(t)之過度迴路延遲之波形示意圖。在時脈訊號ck之單一期間裡，必須為量化器104以及DEM模組106包留有限的時間槽，這樣一來，過度迴路延遲則出現在類比回授訊號y(t)中。

請參考第3圖，第3圖為當第1圖所示之DAC 108用不歸零(non-return-to-zero)DAC實施時之波形示意圖。請注意，DAC 108之輸出訊號不為零，如第3圖所示，且必須應用於時脈訊號ck之整個週期。所以，如果必須為DEM模組106保留時間槽，則會出現相同的過度迴路延遲。除此之外，在時脈訊號ck之相同週期裡，DAC 108之輸出訊號必須在量化器104之數位輸出訊號產生時以回授的方式輸出至加法器110，這樣一來，為DEM模組106保留之時間槽則不可用了。否則，第3圖所示之過度迴路延遲會明顯增加迴路階數(order)且會導致連續時間Σ-△調變器100之不穩定性。這表明了一個事實就是用不歸零DAC來實施DAC 108必須面臨連續時間Σ-△調變器100之迴路穩定性與為DEM模組106保留之可用延遲之間之權衡。

請參考第4圖，第4圖為為當第1圖所示之DAC 108用歸零(return-to-zero，RZ)DAC實施時之波形示意圖。如第4圖所示，與第3圖相比，由於DAC 108之輸出訊號有時為零，則在時脈訊號ck之單一週期結束前，DAC 108之所需的持續時間會被切割，這樣一來，可用 的延遲則為DEM模組106保留。由於傳統的Σ-△調變器使用過取樣(over-sampling)，相關的取樣頻率必須高，這樣一來，時脈訊號ck之週期才會短，所以，DEM模組106之可用延遲必須儘量短。

DEM模組106用以平衡DAC 108之DAC單元之使用可能性。請參考第5圖，第5圖為DEM模組106怎樣在DAC 108之DAC單元之間進行平衡的示意圖。請注意，碼包含code(1),code(2),...,以及code(6)，假設碼按順序輸入至DAC 108。每一列多個填充的區域表示在時間t多個位元被填充，這樣一來，code(t)=n表示n位元應該被放入時間t之列。從第5圖可以看出，每一行對應於特定的DAC單元，在碼被輸入至DAC 108時，每一DAC單元在碼期間僅僅被用了2或3次，，因為碼中之位元以重排(shuffle)以及統一的方式被填充至DAC單元。結果，DAC單元之長期被使用的可能性將接近彼此相等。如果DEM模組106沒有應用於DAC 108，DAC單元之間之不匹配將限制連續時間Σ-△調變器100之線性，且可表示為什麼應該應用DEM模組106用以與DAC 108合作。

請參考第6圖，第6圖為第5圖所顯示之技術怎樣工作於第1圖所顯示之連續時間Σ-△調變器100之示意圖。請注意，第6圖中列出的表格，每一行之位元表示具有值在0和3之間的特定碼，而每一行表示量化器104之一比較器之一特定位元。請參考這些列在左邊表格且還沒有被DEM模組106處理過之碼，碼中之位元均按照比較器A、B以及C之順序被填充，這樣一來，對應於比較器A之DAC 108之 DAC單元一定比其他DAC單元更常被使用。DEM模組106按以下方式來安排碼中之位元：(1)Code(1)=0，不需要放置任何位元；(2)Code(2)=2，順序放置對應於A’以及B’之兩位元；(3)Code(3)=1，由於在上一碼Code(2)之結束位元對應於B’放置，在B’旁邊之C’放置一位元；(4)Code(4)=3，由於在上一碼Code(3)之結束位元對應於C’放置，按順序在對應於A’(需要注意的是A’循環位於C’旁邊)、B’以及C’放置三位元；(5)Code(5)=2，由於在上一碼Code(4)之結束位元對應於C’放置，按順序在對應於A’(需要注意的是A’循環位於C’旁邊)放置兩位元。從第6圖右邊的表格可以看出，在DEM模組106安排完碼中之位元後，根據第6圖左邊的表格對應於A’、B’以及C’之使用可能性被平衡了。

然而，來自DEM模組106之輸出訊號在時脈訊號ck之相同週期中，與自量化器104之比較器A、B以及C產生之原始資料(即第6圖左邊表格之碼)一起輸入至DAC 108。所以，會產生過度迴路延遲，以致於DAC 108中產生錯誤。

為了解決迴路穩定性與為DEM模組保留之可用延遲之間之權衡之技術問題，本發明提供一種使用動態元件匹配之連續時間Σ-△調變器以及動態元件匹配方法。

本發明實施例提供一種使用動態元件匹配之連續時間Σ-△調變 器，包含頻率響應模組；量化器，量化器之輸入端耦接至頻率響應模組之輸出端；數位多工器，數位多工器之第一輸入端耦接至量化器之輸出端；動態元件匹配模組，動態元件匹配模組之輸入端耦接至量化器之輸出端，以及動態元件匹配模組之輸出端耦接至數位多工器之第二輸入端；數位至類比轉換器，數位至類比轉換器之輸入端耦接至數位多工器之輸出端；以及加法器，加法器之第一輸入端用以接收連續時間訊號，加法器之第二輸入端耦接至數位至類比轉換器之輸出端，以及加法器之輸出端耦接至頻率響應模組之輸入端；量化器之輸出訊號在當前週期中被傳送至動態元件匹配模組，以在下一週期決定數位多工器之選擇結果。

本發明實施例還提供一種使用動態元件匹配之連續時間Σ-△調變器，包含頻率響應模組；量化器，量化器之輸入端耦接至頻率響應模組之輸出端；動態元件匹配組，包含多個動態元件匹配模組，動態元件匹配組之輸入端耦接至量化器之輸出端；數位多工器，數位多工器之第一輸入端耦接至動態元件匹配組之輸出端；數位比較器，數位比較器之輸入端耦接至量化器，以及數位比較器之輸出端耦接至數位多工器；數位至類比轉換器，數位至類比轉換器之輸入端耦接至數位多工器之輸出端；加法器，加法器之第一輸入端用以接收連續時間訊號，加法器之第二輸入端耦接至數位至類比轉換器之輸出端，以及加法器之輸出端耦接至頻率響應模組之輸入端；動態元件匹配組中之每個動態元件匹配模組提前產生數位多工器之候選選擇結果；量化器之輸出訊號在當前週期中傳送至動態元件匹配組以及數位比較器，以將來自 量化器之多個進入碼與來自動態元件匹配組之多個預測碼進行比較，以在下一週期藉由數位多工器決定來自動態元件匹配組之多個候選選擇結果之所選擇之結果。

本發明實施例還提供一種用於連續時間Σ-△調變器之動態元件匹配方法，包含根據數位至類比轉換器之多個數位至類比轉換單元之間使用之平衡，藉由以選擇設定循環移動多個可用位元，來將來自量化器之多個比較器之多個輸出位元重排；以及將多個重排後之輸出位元輸出至數位至類比轉換器。

本發明實施例還提供一種用於連續時間Σ-△調變器之動態元件匹配方法，包含量化器之多個比較器自頻率響應模組將頻率響應訊號轉換成多個位元，每個位元自多個比較器之對應的比較器輸出；根據數位至類比轉換器之多個數位至類比轉換單元使用之平衡，以選擇設定藉由循環移動不同數目之多個可用位元，將自該多個比較器輸出之多個位元重排；數位比較器，藉由將預測碼與進入碼進行比較來決定重排之多個位元。

本發明所揭露之連續時間Σ-△調變器以及運用於所揭露之連續時間Σ-△調變器之DEM方法，在連續時間Σ-△調變器以及DEM方法之幫助下，取樣訊號之每個週期中，用於相關DEM操作之時間槽可以明顯的增加。

為了解決先前技術中所描述的缺陷，本發明揭露了多個連續時間Σ-△調變器。所揭露之連續時間Σ-△調變器中，DEM模組106從迴路中移除，此迴路包含頻率響應模組102、量化器104、DEM模組106、DAC 108以及加法器110，這樣一來，在時脈訊號ck之相同週期(cycle)中，來自DEM模組106之輸出訊號不需要與自量化器104之比較器產生之原始資料(raw data)一起輸入至DAC 108。除此之外，來自DEM模組106之輸出訊號在自DEM模組106產生後之下一相鄰週期中，被DAC 108處理，即，來自DEM模組106之輸出訊號被延遲一個週期，用來被DAC 108處理，這樣一來，DEM模組106之延遲並不像先前技術中時脈訊號ck之每個週期裡那麼嚴格。

請參考第7圖，第7圖為根據本發明第一實施例之連續時間Σ-△調變器200之示意圖。且一併參考第8圖，第8圖為第7圖中所示之連續時間Σ-△調變器200相關波形圖。如第7圖所示，與第1圖中之連續時間Σ-△調變器100相比，DEM模組106從連續時間Σ-△調變器100之迴路中移除，且加入數位多工器210用以幫助與DEM模組106合作以及重排量化器104之比較器，每個比較器對應於DAC 108之特定的DAC單元，這樣一來，每個DAC單元則可以有效的被重排。請注意，DEM模組106之操作獨立於迴路中之操作與訊號，此迴路包含頻率響應模組102、量化器104、數位多工器210、DAC 208以及加法器110。除此之外，DAC 108也由歸零DAC 208所代替，用以避免第2圖中之過度迴路延遲。連續時間Σ-△調變器200包含頻率響應模組 102、量化器104、DEM模組106、數位多工器210、歸零DAC 208、加法器110以及數位低通濾波器112。來自量化器104之輸出位元根據前一週期之DEM結果選擇經由數位多工器210輸入至DAC 208，且來自量化器104之輸出位元也輸入至DEM模組106，用以計算下一週期之數位多工器210之選擇結果。所以，從第8圖可以看出，除了為量化器104保留之一短時間槽，在時脈訊號ck相同週期中剩餘的時間可以完全保留給DEM模組106，因為此時由DEM模組處理之輸出位元在下一週期中將作為數位多工器210之輸入位元。

為了進一步解釋連續時間Σ-△調變器200之特性或好處，第9圖所示之示意圖用以解釋量化器104、數位多工器210、DEM模組106以及歸零DAC 208在量化器104之比較器上執行動態元件匹配之合作。請注意，為了簡要的描述以及圖示，第9圖僅僅顯示了範圍從0至3之處理過之碼之值之狀態，所以，量化器104中只有三個比較器，以及數位多工器210中只有三個子多工器2101、2102以及2103。來自量化器104之輸出位元，即，來自比較器A、B以及C之輸出位元，分別輸入至數位多工器210之子多工器以及DEM模組106。DEM模組106負責決定三個選擇訊號selA、selB以及selC，所有的選擇訊號將分別輸入至子多工器2101、2102以及2103。所以，每個子多工器2101、2102以及2103接收所有來自比較器A、B以及C之輸出位元，並根據選擇訊號selA、selB以及selC中之對應一個選擇訊號，將來自量化器104之三個輸出位元之一輸出至DAC 208。以第9圖中所示之兩個表格為例，其中左邊的表格表示被數位多工器210以及DEM模 組106處理之前之原始資料，而右邊的表格表示被數位多工器210以及DEM模組106處理之後之資料。當Code(1)=0出現時，包含selA、selB以及selC之選擇設定均不更新。當Code(2)=2出現時，兩個位元1自比較器A以及B輸出，同時(或相同週期)，根據先前週期之選擇設定，即，當Code(1)=0出現之週期。子多工器2101根據選擇訊號selA允許來自比較器A之輸出位元，子多工器2102根據選擇訊號selB允許來自比較器B之輸出位元，子多工器2103根據選擇訊號selC允許來自比較器C之輸出位元，在Code(3)=1出現之下一週期，包含selA、selB以及selC之選擇設定將循環向下移動兩個位置或數位，且只有位元1自比較器A輸出。在Code(3)=1出現之週期，子多工器2101根據選擇訊號selA允許來自比較器C之輸出位元，子多工器2102根據選擇訊號selB允許來自比較器A之輸出位元，子多工器2103根據選擇訊號selC允許來自比較器B之輸出位元。在Code(4)=3出現之週期，包含SelA、SelB以及selC之選擇設定將循環向下移動一個位置或數位，且三個位元1自比較器A、B以及C輸出。在相同的週期，子多工器2101根據選擇訊號selA允許來自比較器A之輸出位元，子多工器2102根據選擇訊號selB允許來自比較器B之輸出位元，子多工器2103根據選擇訊號selC允許來自比較器C之輸出位元。在Code(5)=2出現之週期，包含selA、selB以及selC之選擇設定將循環向下移動三個位置或數位，且兩個位元1自比較器A以及B輸出。在相同的週期，子多工器2101根據選擇訊號selA允許來自比較器A之輸出位元，子多工器2102根據選擇訊號selB允許來自比較器B之輸出位元，子多工器2103根據選擇訊號selC允許來自比較器C之輸出位元。在下一週期，包含selA、 selB以及selC之選擇設定將循環向下移動兩個位置或數位。

藉由觀察第9圖中右邊的表格可以發現在子多工器2101、2102以及2103中，第9圖所示之右邊的表格之每一行表示根據在時脈訊號ck之前一週期輸入之碼來允許來自比較器A、B以及C之輸出位元之循環移動順序。舉例來說，Code(3)=1影響對應至Code(4)=3之行之循環移動順序。與第6圖所示比較，使用來自比較器A、B以及C之輸出位元之允許順序，來替代循環移動來自量化器104之輸出位元，這樣一來，用於DEM模組106之時間槽可以在時脈訊號ck之每個週期內明顯的變短。

將第7圖、第8圖以及第9圖進行總結，在時脈訊號ck之每個週期內用於DEM模組106之時間槽可以減少，因為(1)DEM模組106自連續時間Σ-△調變器之迴路中移除；以及(2)使用來自比較器A、B以及C之輸出位元之允許順序，來替代循環移動來自量化器104之輸出位元，這樣一來，用於DEM模組106之時間槽可以在時脈訊號ck之每個週期內明顯的變短。需要注意的是，如果DEM結果之延遲可以保持足夠低，前述技術可以應用至不歸零DAC。

請參考第10圖，第10圖為根據本發明第二實施例之連續時間Σ-△調變器300之示意圖。請一併參考第11圖，第11圖為第10圖中所示之連續時間Σ-△調變器300相關波形圖。如第10圖所示，並與第1圖以及第7圖所示之連續時間Σ-△調變器100和200進行比較，包含多個DEM模組之DEM組306用以替代DEM模組106，除此之外， 數位比較器312進一步用以與數位多工器210以及DEM組306合作。DEM組306之輸入端耦接至量化器104之輸出端，用以接收來自量化器104之比較器之多個輸出位元。DEM組306之輸出端耦接至數位多工器210之第一輸入端，用以選擇來自DEM組306之特定DEM模組之一組可用輸出位元。數位比較器312包含耦接至量化器104之輸出端之一輸入端，用以接收來自量化器104之比較器之多個輸出位元，且數位比較器312還包含耦接至數位多工器210之第二輸入端之一輸出端，用以幫助數位多工器210決定被DEM組306之哪一DEM模組處理過之位元將被數位多工器210允許。與從第8圖中觀察到之類似，在第11圖中，除了為量化器104保留之一短時間槽，在時脈訊號ck相同週期中剩餘的時間可以完全保留給DEM組306，因為侯選的輸出位元已經提前自DEM組306產生，這樣一來，一非常短之時間槽用以自DEM組306選擇一組特定的DEM結果。請注意，數位比較器312以及DEM組306之操作獨立於迴路中之操作與訊號，此迴路包含頻率響應模組102、量化器104、數位多工器210、DAC 208以及加法器110。

為了進一步解釋連續時間Σ-△調變器300之特性或好處，第12圖所示之示意圖用以解釋量化器104、數位多工器210、DEM組306之DEM模組以及數位比較器312執行動態元件匹配之合作。請注意，為了簡要的描述以及圖示，第12圖僅僅顯示了範圍從0至3之處理過之碼之值之狀態，所以，DEM組306中只有三個DEM模組。第12圖中之操作可以簡要的描述於下：(1)將來自量化器104之碼Code(n)延 遲時脈訊號ck之一個週期以產生延遲後之碼Code(n-1)；(2)分別藉由DEM模組DEM 0，DEM 1以及DEM 2計算對應碼Code(n-1)-1，Code(n-1)以及Code(n-1)+1之DEM結果，並提前將DEM結果儲存於DEM組306之查找表中；(3)藉由數位比較器312將碼Code(n-1)-1，Code(n-1)以及Code(n-1)+1與碼Code(n)進行比較，用以將碼Code(n-1)-1，Code(n-1)以及Code(n-1)+1中之匹配後之碼輸入至數位多工器210；(4)根據來自數位比較器312之匹配後之碼，自DEM模組DEM 0，DEM 1以及DEM 2中選擇一DEM結果。請注意，由於在連續時間Σ-△調變器300中使用過取樣(over-sampling)，相鄰碼(如碼Code(n-1)以及Code(n))之間之差異不大，所以，由於碼之值的範圍是從0至3，相鄰碼Code(n-1)以及Code(n)之間之合理的候選差異為±1。DEM組306之DEM模組提前計算後選DEM結果，並當碼Code(n)自量化器104輸出時，在儲存於DEM組306中之查找表中查找候選DEM結果，需要注意的是，範例查找DEM結果顯示為第12圖中DEM模組DEM 0，DEM 1以及DEM 2右邊之子表。同時，數位比較器312將用以預測碼Code(n)之值之碼Code(n-1)-1，Code(n-1)以及Code(n-1)+1與碼Code(n)進行比較，用以輸出碼Code(n-1)-1，Code(n-1)以及Code(n-1)+1中之一個至數位多工器210。最後，數位多工器210自數位比較器312選擇碼Code(n-1)-1，Code(n-1)以及Code(n-1)+1中之一個。從DEM模組DEM 0，DEM 1以及DEM 2右邊之子表可以看出，當Code(1)=0出現時，自DEM模組DEM 2選擇所預測之行碼；當Code(2)=1出現時，自DEM模組DEM 2選擇所預測之行碼；當Code(3)=2出現時，自DEM模組DEM 0選擇所預測之行碼。需要注意的是，所預測之行碼根據動態元件匹配來選擇，如前所述， 相關技術不再重複解釋。

根據第10圖、第11圖以及第12圖之顯示，在時脈訊號ck之每個週期內用於DEM組306之時間槽明顯的減少，因為(1)DEM結果預先被計算且儲存於DEM組306之查找表中，這樣一來，自量化器104輸出之碼之相關最終結果可以在任何時間被查找；(2)數位比較器312之比較花費很短的時間槽，這樣一來，比較結果用作數位多工器210自對應的DEM模組獲得相關以及查找DEM結果之快捷鍵。所以，根據第12圖之相關描述，連續時間Σ-△調變器300可以在時脈訊號ck之每個週期降低很多DEM延遲。

需要注意的是，連續時間Σ-△調變器200以及300為全數位(all-digital)以節省電力，佔據較小區域，以及在本發明相關實施例中獲得即時的計算結果。

請參考第13圖，第13圖為根據本發明第一實施例應用於第7圖所示之連續時間Σ-△調變器200以及第9圖之相關示意圖之DEM方法流程圖。根據第13圖，DEM方法包含以下步驟：步驟502：根據數位多工器，藉由循環移動選擇設定，自量化器之多個比較器重排多個輸出位元，以平衡使用每個DAC單元的可能性；步驟504：輸出重排後之輸出位元至DAC。

請參考第14圖，第14圖為根據本發明第二實施例應用於第10 圖所示之連續時間Σ-△調變器300以及第12圖之相關示意圖之DEM方法流程圖。根據第14圖，DEM方法包含以下步驟：步驟602：量化器之多個比較器將來自頻率響應模組之頻率響應訊號轉換成多個位元，每個位元自多個比較器之對應比較器輸出；步驟604：將包含量化器之多個輸出位元之第一碼延遲輸入至量化器之取樣時脈訊號之一週期；步驟606：為DEM組之每個DEM模組，計算對應於來自第二碼之多個候選差異之候選DEM結果，第二碼由將第一碼延遲取樣時脈訊號之一週期而產生；步驟608：根據使用DAC之DAC單元的平衡，藉由以選擇設定循環移動不同數目之可用位元，將自多個比較器輸出之多個位元重排；步驟610：DEM組保留查找表，用以儲存所計算的候選DEM結果；步驟612：藉由將多個候選差異與第二碼相加以產生預測碼，將預測碼與第一碼進行比較；以及步驟614：數位多工器根據與第一碼匹配並藉由使用數位比較器之結果而輸出之預定碼，於取樣時脈訊號之每一週期，允許從查找表中查出之候選DEM結果。

需要注意的是，第13圖以及第14圖中所示流程圖之執行順序在本發明實施例中可以被取代或是交換，所以，第13圖以及第14圖中所示流程圖之執行順序並不限制於此。

本發明所揭露了連續時間Σ-△調變器以及運用於所揭露之連續時間Σ-△調變器之DEM方法。在連續時間Σ-△調變器以及DEM方法之幫助下，取樣訊號之每個週期中，用於相關DEM操作之時間槽可以明顯的增加。

100‧‧‧連續時間Σ-△調變器

102‧‧‧頻率響應模組

104‧‧‧量化器

106‧‧‧DEM模組

108‧‧‧數位至類比轉換器

110‧‧‧加法器

112‧‧‧數位低通濾波器

200‧‧‧連續時間Σ-△調變器

208‧‧‧數位至類比轉換器

210‧‧‧數位多工器

300‧‧‧連續時間Σ-△調變器

306‧‧‧DEM組

312‧‧‧數位比較器

第1圖為使用DEM之傳統連續時間Σ-△調變器之示意圖。

第2圖為第1圖所示之來自DAC之類比回授訊號y(t)號之過度迴路延遲之波形示意圖。

第3圖為當第1圖所示之DAC用不歸零DAC實施時之波形示意圖。

第4圖為為當第1圖所示之DAC用歸零DAC實施時之波形示意圖。

第5圖為DEM模組怎樣在DAC之DAC單元之間進行平衡的示意圖。

第6圖為第5圖所顯示之技術怎樣工作於第1圖所顯示之連續時間Σ-△調變器之示意圖。

第7圖為根據本發明第一實施例之連續時間Σ-△調變器之示意圖。

第8圖為第7圖中所示之連續時間Σ-△調變器相關波形圖。

第9圖為解釋量化器、數位多工器、DEM模組以及歸零DAC在量化器之比較器上執行動態元件匹配之合作之示意圖。

第10圖為根據本發明第二實施例之連續時間Σ-△調變器之示意 圖。

第11圖為第10圖中所示之連續時間Σ-△調變器相關波形圖。

第12圖所示之示意圖用以解釋量化器104、數位多工器210、DEM組306之DEM模組以及數位比較器312執行動態元件匹配之合作。

第13圖為根據本發明第一實施例應用於第7圖所示之連續時間Σ-△調變器以及第9圖之相關示意圖之DEM方法流程圖。

第14圖為根據本發明第二實施例應用於第10圖所示之連續時間Σ-△調變器以及第12圖之相關示意圖之DEM方法流程圖。

200‧‧‧連續時間Σ-△調變器

102‧‧‧頻率響應模組

104‧‧‧量化器

106‧‧‧DEM模組

208‧‧‧數位至類比轉換器

110‧‧‧加法器

112‧‧‧數位低通濾波器

210‧‧‧數位多工器

Claims (19)

1. 一種使用動態元件匹配之連續時間Σ-△調變器，包含：一頻率響應模組；一量化器，該量化器之一輸入端耦接至該頻率響應模組之一輸出端；一數位多工器，該數位多工器之一第一輸入端耦接至該量化器之一輸出端；一動態元件匹配模組，該動態元件匹配模組之一輸入端耦接至該量化器之該輸出端，以及該動態元件匹配模組之一輸出端耦接至該數位多工器之一第二輸入端；一數位至類比轉換器，該數位至類比轉換器之一輸入端耦接至該數位多工器之一輸出端；以及一加法器，該加法器之一第一輸入端用以接收一連續時間訊號，該加法器之一第二輸入端耦接至該數位至類比轉換器之一輸出端，以及該加法器之一輸出端耦接至該頻率響應模組之一輸入端；其中，該量化器之輸出訊號在一當前週期中被傳送至該動態元件匹配模組，以在一下一週期決定該數位多工器之一選擇結果。
2. 如申請專利範圍第1項所述之使用動態元件匹配之連續時間Σ-△調變器，更包含：一數位低通濾波器，該數位低通濾波器之一輸入端耦接至該量化器之該輸出端。
3. 如申請專利範圍第1項所述之使用動態元件匹配之連續時間Σ-△調變器，其中該數位至類比轉換器為一歸零數位至類比轉換器。
4. 如申請專利範圍第1項所述之使用動態元件匹配之連續時間Σ-△調變器，其中：該量化器包含多個比較器，該多個比較器之每一比較器之一輸入端耦接至該量化器之該輸入端，以及該多個比較器之每一比較器之一輸出端耦接至該量化器之該輸出端；該多個比較器用以將來自該頻率響應模組之一頻率響應訊號轉換至多個位元，該多個位元之每一位元自該多個比較器之對應比較器輸出。
5. 如申請專利範圍第4項所述之使用動態元件匹配之連續時間Σ-△調變器，其中：該數位多工器與該動態元件匹配模組合作，用以根據使用該數位至類比轉換器之多個數位至類比轉換單元之間之平衡，藉由以一選擇設定循環移動多個可用位元，來將來自該多個比較器之該多個輸出位元重排；該動態元件匹配模組之操作獨立於一迴路中之操作與訊號，該迴路包含該頻率響應模組、該量化器、該數位多工器、該數位至類比轉換器以及該加法器。
6. 如申請專利範圍第1項所述之使用動態元件匹配之連續時間Σ-△調變器，其中： 該量化器包含多個比較器，每個比較器輸出一位元；該數位多工器包含多個子多工器，每個子多工器包含耦接至該量化器之對應比較器之一輸出端之輸入端，用以接收來自該多個比較器之該多個輸出位元；該動態元件匹配模組包含耦接至每個子多工器之多個輸出端，用以決定該多個比較器之該多個輸出位元中之一輸出位元被該每個子多工器允許。
7. 一種使用動態元件匹配之連續時間Σ-△調變器，包含：一頻率響應模組；一量化器，該量化器之一輸入端耦接至該頻率響應模組之一輸出端；一動態元件匹配組，包含多個動態元件匹配模組，該動態元件匹配組之一輸入端耦接至該量化器之一輸出端；一數位多工器，該數位多工器之一第一輸入端耦接至該動態元件匹配組之一輸出端；一數位比較器，該數位比較器之一輸入端耦接至該量化器，以及該數位比較器之一輸出端耦接至該數位多工器；一數位至類比轉換器，該數位至類比轉換器之一輸入端耦接至該數位多工器之一輸出端；以及一加法器，該加法器之一第一輸入端用以接收一連續時間訊號，該加法器之一第二輸入端耦接至該數位至類比轉換器之一輸出端，以及該加法器之一輸出端耦接至該頻率響應模組之一輸入端； 其中，該動態元件匹配組中之每個該動態元件匹配模組提前產生該數位多工器之一候選選擇結果；該量化器之輸出訊號在一當前週期中傳送至該動態元件匹配組以及該數位比較器，以將來自該量化器之多個進入碼與來自動態元件匹配組之多個預測碼進行比較，以在下一週期藉由該數位多工器決定來自該動態元件匹配組之多個候選選擇結果之一所選擇之結果。
8. 如申請專利範圍第7項所述之使用動態元件匹配之連續時間Σ-△調變器，更包含：一數位低通濾波器，該數位低通濾波器之一輸入端耦接至該量化器之該輸出端。
9. 如申請專利範圍第7項所述之使用動態元件匹配之連續時間Σ-△調變器，其中該數位至類比轉換器為一歸零數位至類比轉換器。
10. 如申請專利範圍第7項所述之使用動態元件匹配之連續時間Σ-△調變器，其中：該量化器包含多個比較器並行連接，每個比較器之一輸入端耦接至該量化器之該輸入端，以及每個比較器之一輸出端耦接至該量化器之該輸出端；該數位比較器以及該動態元件匹配組之操作獨立於一迴路中之操作與訊號，該迴路包含該頻率響應模組、該量化器、該數位多工器、該數位至類比轉換器以及該加法器；根據該數位比較器之操作，每次在該數位多工器輸出該所選擇之 結果之前，自該動態元件匹配組之一選擇之動態元件匹配模組加載一候選選擇結果；該多個比較器用以將來自該頻率響應模組之一頻率響應訊號轉換成多個位元，該每個位元自該多個比較器之一對應比較器輸出。
11. 如申請專利範圍第10項所述之使用動態元件匹配之連續時間Σ-△調變器，其中：該數位多工器以及該動態元件匹配組之該多個動態元件匹配模組合作，用以根據該數位至類比轉換器之該多個數位至類比轉換單元使用之平衡，以一選擇設定藉由循環移動不同數目之多個可用位元，將自該多個比較器輸出之多個位元重排；該數位比較器用以決定以該選擇設定藉由循環移動一特定數目之該多個可用位元重排之多個位元。
12. 如申請專利範圍第7項所述之使用動態元件匹配之連續時間Σ-△調變器，其中：該量化器之多個輸出位元之一第一碼被延遲輸入至該量化器之一取樣時脈訊號之一週期；該動態元件匹配組之每個動態元件匹配模組計算對應於來自一第二碼之多個候選差異之多個候選動態元件匹配結果，該第二碼由將該第一碼延遲該取樣時脈訊號之一週期而產生；該動態元件匹配組保留一查找表，用以儲存該所計算的候選動態元件匹配結果； 該數位比較器藉由將該多個候選差異與該第二碼相加以產生多個預測碼，並將該多個預測碼與該第一碼進行比較；該數位多工器根據與該第一碼匹配以及自該數位比較器輸出之一預定碼，於該取樣時脈訊號之每一週期，允許從該查找表中查出之一候選動態元件匹配結果。
13. 一種用於連續時間Σ-△調變器之動態元件匹配方法，包含：提供一數位多工器之多個子多工器以接收來自該多個比較器之該多個輸出位元；以及提供一動態元件匹配模組用以決定該多個比較器之該多個輸出位元中之一輸出位元被允許，以在每個子多工器作為一結果被輸出至該數位至類比轉換器。
14. 如申請專利範圍第13項所述之用於連續時間Σ-△調變器之動態元件匹配方法，其中該連續時間Σ-△調變器包含：一頻率響應模組；該量化器，該量化器之一輸入端耦接至該頻率響應模組之一輸出端；該數位多工器，該數位多工器之一第一輸入端耦接至該量化器之一輸出端；該動態元件匹配模組，該動態元件匹配模組之一輸入端耦接至該量化器之該輸出端，以及該動態元件匹配模組之一輸出端耦接至該數位多工器之一第二輸入端； 該數位至類比轉換器，該數位至類比轉換器之一輸入端耦接至該數位多工器之一輸出端；以及一加法器，該加法器之一第一輸入端用以接收一連續時間訊號，該加法器之一第二輸入端耦接至該數位至類比轉換器之一輸出端，以及該加法器之一輸出端耦接至該頻率響應模組之一輸入端；一數位低通濾波器，該數位低通濾波器之一輸入端耦接至該量化器之該輸出端；其中，該量化器之多個輸出訊號在一當前週期中被傳送至該動態元件匹配模組，以在一下一週期決定該數位多工器之一選擇結果。
15. 如申請專利範圍第14項所述之用於連續時間Σ-△調變器之動態元件匹配方法，其中該數位至類比轉換器為歸零數位至類比轉換器。
16. 一種用於連續時間Σ-△調變器之動態元件匹配方法，包含：提供一量化器之多個比較器自一頻率響應模組將一頻率響應訊號轉換成多個位元，每個位元自該多個比較器之一對應的比較器輸出；根據一數位至類比轉換器之多個數位至類比轉換單元使用之平衡，以一選擇設定藉由循環移動不同數目之多個可用位元，將自該多個比較器輸出之該多個位元重排；提供一數位比較器，藉由將預測碼與進入碼進行比較來決定該重排之多個位元。
17. 如申請專利範圍第16項所述之用於連續時間Σ-△調變器之動態元件匹配方法，更包含： 將包含該量化器之多個輸出位元之一第一碼延遲輸入至該量化器之一取樣時脈訊號之一週期；對一動態元件匹配組之每個動態元件匹配模組計算對應於來自一第二碼之多個候選差異之多個動態元件匹配結果候選，該第二碼由將該第一碼延遲該取樣時脈訊號之一週期而產生；使該動態元件匹配組保留一查找表，用以儲存該所計算的候選動態元件匹配結果；藉由將該多個候選差異與該第二碼相加以產生多個預測碼，並將該多個預測碼與該第一碼進行比較；使一數位多工器根據與該第一碼匹配以及自該數位比較器輸出之一預定碼，於該取樣時脈訊號之每一週期，允許從該查找表中查出之一候選動態元件匹配結果。
18. 如申請專利範圍第17項所述之用於連續時間Σ-△調變器之動態元件匹配方法，其中使用動態元件匹配之該連續時間Σ-△調變器包含：該頻率響應模組；該量化器，該量化器之一輸入端耦接至該頻率響應模組之一輸出端，用以輸出該多個進入碼；該動態元件匹配組，包含多個動態元件匹配模組，該動態元件匹配組之一輸入端耦接至該量化器之一輸出端，用以提前產生並儲存該多個預測碼；該數位多工器，該數位多工器之一第一輸入端耦接至該動態元件匹配組之一輸出端； 該數位比較器，該數位比較器之一輸入端耦接至該量化器，以及該數位比較器之一輸出端耦接至該數位多工器；該數位至類比轉換器，該數位至類比轉換器之一輸入端耦接至該數位多工器之一輸出端；一加法器，該加法器之一第一輸入端用以接收一連續時間訊號，該加法器之一第二輸入端耦接至該數位至類比轉換器之一輸出端，以及該加法器之一輸出端耦接至該頻率響應模組之一輸入端；以及一數位低通濾波器，該數位低通濾波器之一輸入端耦接至該量化器之該輸出端。
19. 如申請專利範圍第18項所述之用於連續時間Σ-△調變器之動態元件匹配方法，其中該數位至類比轉換器為歸零數位至類比轉換器。