JP2003338758A - サーモメータコードのデジタル・オーディオ変換器 - Google Patents

サーモメータコードのデジタル・オーディオ変換器

Info

Publication number
JP2003338758A
JP2003338758A JP2003127181A JP2003127181A JP2003338758A JP 2003338758 A JP2003338758 A JP 2003338758A JP 2003127181 A JP2003127181 A JP 2003127181A JP 2003127181 A JP2003127181 A JP 2003127181A JP 2003338758 A JP2003338758 A JP 2003338758A
Authority
JP
Japan
Prior art keywords
signal
digital
input
module
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003127181A
Other languages
English (en)
Inventor
Friedrich Heizmann
ハイツマン フリードリヒ
Maximilian Erbar
エルバール マクシミーリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2003338758A publication Critical patent/JP2003338758A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】 本発明の目的は、デジタル・アナログ変換の
改良された方法及び改良されたＤＡＣを、特にオーディ
オの応用例に提供することである。 【解決手段】 本発明は、デジタル信号をアナログ信号
へ変換する方法に関し、デジタル信号をサーモメータコ
ード化信号へ変換する手段と、サーモメータコード化信
号をランドマイズする手段と、デジタル信号に基づい
て、ランドマイズする手段を制御する手段と、ランドマ
イズされた信号をアナログに変換する手段とを含むデジ
タル・アナログ変換器に関する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にデジタル・
アナログ変換の分野に関し、特に、サーモメータコード
に基づくデジタル・オーディオ変換に関する。
【０００２】
【従来の技術】サーモメータコードのデジタル・オーデ
ィオ変換器ＤＡＣは、それ自体、先行技術から知られて
いる。従来のサーモメータコードのＤＡＣは、いわゆる
電流ステアリング型である。ｍビットのデジタル入力信
号の変換に、電流ステアリング型である従来のＤＡＣ
は、複数のｎ個の同一の電流源を含む。ただしｎ＝２ｍ
−１である。各電流源は、ほぼ定電流Ｉを通過する。
【０００３】デジタル・アナログ変換を行うため、各電
流源は、切り換え可能である。そのような従来のＤＡＣ
において、電流源Ｉの切り替えは、サーモメータコード
化信号によって、制御される。それぞれの従来技術の概
略に関して、アメリカ特許第６，１６３，２８３号で言
及されている。
【０００４】アメリカ特許第６，３５９，４６７号は、
ランドマイズされたデジタルコードをアナログ信号に変
換するＤＡＣを示す。ランドマイゼーションは、擬似乱
数ジェネレータにより提供される制御ワードに基づい
て、デジタルコードをランドマイズする電流モードのラ
ンドマイザによって行われる。
【０００５】アメリカ特許第６，２２５，９２９号は、
切り換え可能な電流源と、抵抗ストリングとを有するＤ
ＡＣを示す。抵抗ストリングは、接地ノードとアナログ
電圧出力信号との間に直列に結合されたＮ個の抵抗器を
含む。
【０００６】１からＮ−１までのノードは、Ｎ個の抵抗
器の間の接続部で定義され、Ｎ個目のノードは、アナロ
グ電圧出力信号と結合される。Ｎ個の切り換え可能な電
流源のそれぞれは、対応するデジタル入力信号のＮビッ
トの一つにより制御され、対応するＮビットの一つが第
一の状態にあるとき、対応するＮ個のノードの一つに電
流を供給し、対応するＮビットの一つが第二の状態にあ
るときは、対応するＮ個のノードの一つに電流を供給し
ない。ＤＡＣは、切り換え可能な各電流源を制御するサ
ーモメータ変換論理回路を含む。
【０００７】
【発明が解決しようとする課題】一般に、各電流源は、
異なる時間の間にイネーブルになり、実行される電流間
の不整合が大きな影響を及ぼす。
【０００８】本発明の目的は、デジタル・アナログ変換
の改良された方法及び改良されたＤＡＣを、特にオーデ
ィオの応用例に提供することである。
【０００９】本発明の目的は、基本的に、独立請求項に
定められる特徴を適合することによって、解決される。
本発明の好ましい実施形態は、従属請求項で与えられ
る。
【００１０】
【課題を解決するための手段】本発明は、デジタル・ア
ナログ変換処理において、信号ひずみによる電流源の不
整合の影響を低減する効率的な方法及び装置を備える。
本質的に、このことは、変換されるべきデジタル信号、
それ自体に基づいて、ランドマイザの作動を制御するこ
とにより達成される。
【００１１】本発明の好ましい実施形態によると、ラン
ドマイザは、サーモメータコード化信号のランドマイゼ
ーション用のバレルシフタを含む。好ましくは、変換さ
れるべきデジタル信号から出力される信号を使用して、
バレルシフタは制御される。
【００１２】本発明のさらに好ましい実施形態による
と、変換されるべきデジタル信号は、ｍビットの幅を有
する。デジタル信号のモジュロｎが決定される。ただ
し、ｎ＝２ｍ−１である。デジタル信号のモジュロｎ
は、バレルシフタの制御信号として使用され得る。
【００１３】本発明のさらに好ましい実施形態による
と、量子化ノイズをより高い周波数へシフトするのにノ
イズ整形が使用される。ノイズ整形の出力は、サーモメ
ータコード化信号へ変換される。ランドマイザの作動
は、ノイズ整形の出力信号により、制御される。このこ
とは、従来技術のランドマイザのように、量子化ノイズ
がオーディブルなスペクトルへシフトバックされないと
いう利点を有する。
【００１４】本発明のさらに好ましい実施形態によれ
ば、ノイズ整形は、制御回路を有し、特にオーディオ利
用に関して、ポーズ間、ノイズ整形の所望しない信号出
力を抑制する目的で、入力信号が、所定期間、所定の信
号レベルであり続けるとき、ノイズ整形をリセットす
る。
【００１５】本発明は、電流源の許容差により起こるＤ
ＡＣの信号ひずみを十分に低減できるので、特に好まし
い。更に、本発明は、ポーズの間に生成されるオーディ
オノイズを取り除くことができる。このようにして、オ
ーディオの品質は実質的に改良される。
【００１６】本発明は、図面を参照して、さらに詳細に
説明される。
【００１７】
【発明の実施の形態】図１は、デジタル・オーディオ変
換器ＤＡＣ１のブロック図を示す。ＤＡＣ１は、デジタ
ル信号を受信する入力２を有する。入力２はサーモデコ
ーダ３の入力に結合され、サーモデコーダは、入力２か
ら与えられた信号をサーモメータコード化信号に変換す
る働きをする。サーモデコーダ３の出力４は、ランドマ
イザ５の入力に結合される。
【００１８】ランドマイザ５は、ランドマイザの内部作
動を制御する制御モジュール６を有する。制御モジュー
ル６は、入力２に結合された制御入力７を有する。
【００１９】ランドマイザ５の出力８は、ｎ個の複数の
電流源１０を有する変換モジュール９に結合される。
【００２０】出力８から与えられた信号をアナログに変
換するために、電流源１０は切り換え可能である。これ
は、いわゆる「電流ステアリング」型のデジタル・アナ
ログ変換の作動に対応する。
【００２１】デジタル・アナログ変換の結果は、モジュ
ール９の出力１１から出力される。
【００２２】作動中、デジタル信号は、ＤＡＣ１の入力
２から与えられる。その信号をサーモメータコード化信
号に変換する目的で、その信号はサーモデコーダ３へ入
力される。
【００２３】デジタル入力信号は、また、制御モジュー
ル６へ制御信号として提供される。出力４を介して与え
られるサーモメータコード化信号のランドマイゼーショ
ンに関する限り、入力２における入力信号と同一である
制御入力７から与えられる信号に基づき、制御モジュー
ル６は、ランドマイザの作動を制御する。
【００２４】その上、サーモメータコード化信号のラン
ドマイゼーションの結果は、入力２における入力信号、
それ自体によって決まる。出力８におけるランドマイズ
されたサーモメータコード化信号は、デジタル・アナロ
グ変換のために、電流源１０を切り換える目的で使用さ
れる。
【００２５】入力信号自体によるランドマイゼーション
処理の制御は、電流源の許容差が、デジタル・アナログ
変換処理で平均化されるという効果を有する。もう一つ
の利点は、ノイズ整形によって高い周波数にシフトされ
た量子化ノイズが、先行技術のＤＡＣの場合のように、
ランドマイゼーションによる可聴周波数にシフトバック
されないことである。このことは、図２から図５を参照
して、さらに説明される。
【００２６】図２は、シグマ−デルタマルチビットオー
ディオデジタル・アナログ変換器ＤＡＣ２０のブロック
図を示す。
【００２７】ＤＡＣ２０は、デジタル回路２１と出力段
階にアナログ回路２２とを含む。
【００２８】デジタル回路２１は、デジタルオーディオ
信号ＡＵＤを受信するために、インターフェースモジュ
ール（ＩＦ）２３を有する。例えば、デジタルオーディ
オ信号は、左と右のチャネルデータサンプルを交互の配
列で含むステレオ信号である。それぞれのデータサンプ
ルは、１６ビットの幅を有する。
【００２９】さらに、インターフェースモジュール２３
は、時間スレッシュホールド信号ＴＲＨを入力する制御
入力を有する。例えば、時間スレッシュホールド信号Ｔ
ＲＨは、６ビットの幅を有する。信号ＴＲＨを利用し
て、インターフェースモジュール２３に含まれるタイマ
の初期数値をプログラムすることが可能である。
【００３０】インターフェースモジュール２３の目的の
一つは、その出力で信号ＳＧＮを提供するために、デジ
タルオーディオ信号ＡＵＤをオーバサンプルすることで
ある。一般に、信号ＡＵＤの周波数は、１６ｆｓ、つま
りサンプル周波数の１６倍である。そのような信号は、
ＣＤチップのオーディオ処理部分に提供される。
【００３１】インターフェースモジュール２３から生成
される信号ＳＧＮは、２５６ｆｓのインターリーブされ
たデータストリームである。さらに、インターフェース
モジュール２３は、左チャネル用のリセットまたはクリ
ア信号ＣＬと、右オーディオチャネル用のリセットまた
はクリア信号ＣＲとを生成する働きを有する。所定時
間、左オーディオチャネルが消音ならば、信号ＣＬが、
インターフェースモジュール２３から出力される。この
所定時間は、信号ＴＲＨを使用することにより、プログ
ラム可能である。同様に、所定時間、右オーディオチャ
ネルが消音のとき、信号ＣＲが、インターフェースモジ
ュール２３により出力される。
【００３２】信号ＣＬ、ＣＲ及びＳＧＮは、ノイズ整形
モジュール２４へ入力される。ノイズ整形モジュール２
４は、より小さい幅ではあるが高ビット伝送速度のデー
タサンプルを含む出力信号ＤＡＣを生成する二次シグマ
−デルタ変調器を含む。このようにして、量子化ノイズ
は、より高い周波数へシフトされる。
【００３３】信号ＤＡＣは、サーモメータデコーダモジ
ュール２５及びランドマイザモジュール２６へ入力され
る。
【００３４】サーモメータデコーダモジュール２５は、
ランドマイザモジュール２６へ入力されるサーモメータ
コード出力信号ＴＨを生成する。サーモメータコード
は、以下でより詳細に説明されるアナログ回路２２にｎ
個の電流源がある場合、ｎビットの幅を有する。今から
ここで検討される実施形態では、サーモメータコードが
７ビットを有する。
【００３５】ランドマイザモジュール２６は、アナログ
回路２２内の電流源の許容差により生じるエラーを低減
する目的で、信号ＴＨから与えられたサーモコードサン
プルの０と１の分布を修正する働きをする。
【００３６】アナログ回路２２は、左オーディオチャネ
ル用に変換モジュール２７と、右オーディオチャネル用
に変換モジュール２８とを有する。両方の変換モジュー
ル２７及び２８は、ｎ個の複数の電流源を有し、ここで
は、例えば、ｎ＝７とする。アナログの左チャネルオー
ディオ出力信号ＡＵＤＬと、右チャネルアナログ出力オ
ーディオ信号ＡＵＤＲとを生成する目的で、ランドマイ
ザモジュール２６のランドマイズされた右チャネル出力
信号ＤＡＣＲ及びランドマイズされた左チャネル出力信
号ＤＡＣＬを使用して、電流源が切り換えられる。
【００３７】さらに、シグマ−デルタＤＡＣ２０は、デ
ータストローブＤＳＴ及びチャネルセレクトＣＮＳ信号
を受信する制御モジュールＣＮＴ２９を有する。さら
に、シグマ−デルタＤＡＣ２０は、システムクロックＳ
ＹＳＣＬＫを受信し、リセット入力ＲＳを有する。
【００３８】制御モジュール２９は、インターフェース
モジュール２３の作動を制御するために、多重信号ＭＵ
Ｘだけでなく、ストアレフトＳＬ及びストアライトＳＲ
の信号を生成する働きをする。信号ＳＬは、入力ストリ
ームＡＵＤに有効な左チャネルオーディオサンプルがあ
るとき、インターフェースモジュール２３に知らせる。
同様に、有効な右チャネルサンプルがあるとき、信号Ｓ
Ｒが知らせる。信号ＭＵＸは、信号ＡＵＤをオーバサン
プルする目的で、インターフェースモジュール２３内で
マルチプレクサを制御する働きをする。
【００３９】さらに、制御モジュール２９は、イネーブ
ル信号ＥＮと、左及び右のチャネル制御信号Ｌ及びＲと
をランドマイザモジュール２６用に生成する働きをす
る。
【００４０】図３は、インターフェースモジュール２３
の構造をより詳細に示す。インターフェースモジュール
２３は、信号ＡＵＤを受信するために、レジスタ３０及
び３１を有する。レジスタ３０及び３１のイネーブル入
力Ｓは、信号ＳＬ及びＳＲとそれぞれ結合される。
【００４１】レジスタ３０の左チャネル出力のレフトデ
ータＬＤ及びレジスタ３１の右チャネル出力信号のライ
トデータＲＤは、出力ＳＧＮを生成するマルチプレクサ
３２へ入力される。マルチプレクサ３２の作動は、信号
ＭＵＸによって制御される。
【００４２】左チャネル用ゼロ検出器３３及び右チャネ
ル用ゼロ検出器３４である、ＺＥＲＤＬＣＮ及びＺＥＲ
ＤＲＣＮは、レジスタ３０及び３１の出力とそれぞれ結
合される。左チャネルオーディオ信号ＬＤがゼロのと
き、ゼロ検出器３３は、データがゼロであるという信号
ＤＺＥＲを出力し、右チャネル信号ＲＤがゼロのとき、
ゼロ検出器３４は、その信号ＤＺＥＲを出力する。すな
わち、ゼロ検出器３３及び３４は、左及び右のオーディ
オチャネルが消音のとき、時間点を決定する働きをす
る。
【００４３】インターフェースモジュール２３は、さら
に、左チャネルリセット制御モジュールＬＣＮＲＳ３５
と、右チャネルリセット制御モジュールＲＣＮＲＳ３６
とを有する。
【００４４】制御モジュール３５は、リセットコントロ
ーラモジュールＲＣＮＴ３７と、ダウンカウンタモジュ
ールＤＣＤ３８とを有する。リセットコントローラモジ
ュール３７は、ゼロ検出器３３から信号ＤＺＥＲを受信
する。
【００４５】信号ＤＺＥＲがゼロ検出器３３によりアサ
ートされないとき、つまり、左チャネルオーディオデー
タＬＤが、ゼロと同じでないとき、リセットコントロー
ラモジュール３７は、ダウンカウンタモジュール３８へ
入力されるロードダウンカウンタＬＤＣＯ信号をアサー
トする。
【００４６】対応して、しきい値が、信号ＴＲＨにより
ダウンカウンタモジュール３８へ与えられ、ダウンカウ
ンタモジュール３８のカウンタレジスタ３９に保存され
る。さらに、ダウンカウンタモジュール３８は、信号Ｓ
Ｌを受信する。
【００４７】信号ＳＬがアサートされると、カウンタレ
ジスタ３９の内容は、減少する。カウンタレジスタ３９
の内容がゼロになると、タイマが切れ、カウンタ完了信
号ＣＯＦが、ダウンカウンタモジュール３８から出力さ
れ、リセットコントローラモジュール３７へ入力され
る。対応して、リセットコントローラモジュール３７
は、図２にあるノイズ整形モジュール２４の左チャネル
をリセットする目的で、信号ＣＬを出力する。
【００４８】右チャネル用リセットモジュール３６の内
部構造は、上述した左チャネル用制御モジュール３５の
内部構造と同じである。このように、ノイズ整形モジュ
ール２４の左及び右のオーディオチャネルが、別々にリ
セットされ得る。この特徴は、一つのチャネルだけに起
こり、もう一方のチャネルは消音であるというオーディ
オ事象にとって、重要である。
【００４９】図４は、制御モジュール３５及び３６の作
動を示す状態遷移図である。
【００５０】初めに、制御モジュールは、状態４０であ
る。状態４０である間、対応するチャネルのデータ、つ
まり、信号ＬＤ又は信号ＲＤのそれぞれは、ゼロかどう
かを永久にチェックされる。状態４０であり続ける条件
は、データがゼロでないということ（ＤＮＺＥＲ）であ
る。
【００５１】データがゼロならば、ＤＺＥＲが検出さ
れ、状態４０から状態４１へ遷移が起こる。状態４１に
おいて、タイマが起動され、カウントダウンされる。状
態４１であり続ける条件は、カウンタが終了しないこと
ＣＯＮＦである。状態４１であり続けるさらなる条件
は、データがゼロであり続けることである。データがゼ
ロでないならばＤＮＺＥＲ、状態４１から状態４０へ戻
る遷移が起こる。
【００５２】タイマが終了し、且つ、データがまだゼロ
であるとき、状態４１から状態４２へ遷移が起こる。状
態４２において、ノイズ整形モジュールの左又は右のチ
ャネルが、リセットされる。リセット作動が行われた
後、状態４２から状態４３へ遷移が起こる。状態４３
は、データがゼロＤＺＥＲである限り想定される待ち状
態である。データがゼロでないとき、つまり、消音の間
隔が終わるとき、待ち状態４３が終了される。データが
ゼロでないＤＮＺＥＲ条件が実行されると、状態４３か
ら最初の状態４０へ戻る遷移が起こる。
【００５３】図５は、図２のノイズ整形２４のより詳細
な回路図である。ノイズ整形２４は、左チャネル用レジ
スタ５０並びに５１及び右チャネル用レジスタ５２並び
に５３を有する。レジスタ５０から５３のそれぞれは、
セットＳ及びリセットＲＳの入力を有する。レジスタ５
０のイネーブル入力Ｓは、信号ＥＮと接続され、リセッ
ト入力ＲＳは、信号ＣＬと接続される。同様のことがレ
ジスタ５１にも適合される。
【００５４】レジスタ５２のセット入力Ｓは、信号ＥＮ
に接続され、入力ＲＳは、信号ＣＲに接続される。同様
のことが、レジスタ５３にも適合される。
【００５５】ノイズ整形モジュール２４は、加算装置及
び乗算器を使用して実現される多くのフィードバックル
ープを含む。入力信号ＳＧＮは、加算装置５４へ入力さ
れ、出力信号ＤＡＣが減算される。その差分信号は、加
算装置５５へ入力されて、レジスタ５２の出力を加算す
る。加算装置５５から結果として生じる出力は、レジス
タ５０へ入力され、レジスタ５０の出力は、レジスタ５
２へ入力される。
【００５６】レジスタ５２の出力は、乗算器５７の出力
を減算するため、加算装置５６へ与えられる。出力信号
ＤＡＣは、乗算器５７において、２倍に増大する。
【００５７】加算装置５６の出力は、加算装置５８へ与
えられる。加算装置５８のもう一つの入力は、レジスタ
５３の出力である。加算装置５８の出力は、レジスタ５
１の入力へ与えられ、レジスタ５１の出力はレジスタ５
３の入力へ与えられる。より高い周波数における量子化
ノイズの加算は、出力信号ＤＡＣを提供する加算装置５
９を使用して、ノイズ信号Ｅ（ｚ）をレジスタ５３の出
力信号へ加算することにより、示される。
【００５８】図６は、ランドマイザ２６の実現のブロッ
ク図である。ランドマイザ２６は、図１のランドマイザ
５の制御モジュール６に対応する制御モジュール６０を
有する。
【００５９】制御モジュール６０は、２の補数入力信号
を整数に変換する働きをするモジュール６１を有する。
このように２の補数信号ＤＡＣは、整数に変換される。
【００６０】モジュール６１の出力は、レジスタ６２の
入力と結合され、レジスタ６２の出力はレジスタ６３の
入力と結合される。
【００６１】レジスタ６３の出力は、加算装置６４と結
合される。加算装置６４のもう一つの入力は、レジスタ
６５の出力と結合され、レジスタ６５の入力は、レジス
タ６６の出力と結合される。
【００６２】加算装置６４の出力のモジュロｎを計算す
る働きをするモジュール６７の入力と、加算装置６４の
出力は結合される。ここで検討される実施形態では、信
号ＤＡＣは、ｎ＝２ｍ−１＝７になるように、ｍ＝３ビ
ットの幅を有する。
【００６３】レジスタ６２、６３、６５及び６６のイネ
ーブル入力Ｓは、左及び右のチャネルデータを交互に処
理する目的で、イネーブル信号ＥＮと結合される。
【００６４】ランドマイザモジュール２６はさらに、バ
レルシフタ６９を含むバレルシフタモジュール６８を有
する。バレルシフタは、制御入力７０を有し、その制御
入力は、バレルシフタ６９のシフト距離を決定する。バ
レルシフタ６９の制御入力７０は、モジュール６７の出
力信号ＳＶと結合される。
【００６５】バレルシフタ６９は、入力７１を有し、そ
の入力は、バレルシフト作動により、ランドマイズされ
るべき信号ＴＨと結合される。
【００６６】バレルシフタの出力７２は、レジスタ末端
部７４の入力と結合される。レジスタ７３の出力は、レ
ジスタ７５の入力と結合される。
【００６７】レジスタ７３のイネーブル入力Ｓは、信号
Ｌと結合され、レジスタ７４及び７５のイネーブル入力
Ｓは信号Ｒと結合される。レジスタ７５の出力で、信号
ＤＡＣＬが提供され、レジスタ７４の出力で信号ＤＡＣ
Ｒが提供される。ランドマイザモジュール２６はさら
に、信号ＭＵＸを受信し、信号ＤＡＣＣＬＫを提供する
マルチプレクサ７６を有する。さらに、ランドマイザ２
６は、システムクロックＳＹＳＣＬＫ信号を受信する。
【００６８】作動中、信号ＤＡＣが、ランドマイザ２６
へ入力され、モジュール６１で、整数に変換される。
【００６９】左及び右のチャネル信号のコンポーネント
は、デインターリーブされ、信号のモジュロ７が計算さ
れる。同時に、ランドマイズされるべき信号ＴＨは、バ
レルシフタ６９へ入力され、バレルは、モジュロ７の計
算結果によって決定される距離によりシフトされる。こ
のように、ランドマイズされた出力信号ＤＡＣＬ及びＤ
ＡＣＲは、変換モジュール２７及び２８のそれぞれにＩ
０からＩ６の電流源を切り換えることに使用され、提供
される。
【００７０】
【発明の効果】この好ましい実施形態により、デジタル
からアナログへ変換されるべき信号のランドマイゼーシ
ョンは、電流源の許容差を平均化し、ノイズ整形２４に
よる量子化ノイズが、オーディブルな周波数スペクトル
へ変換されないので、特に好ましい。
【００７１】新しい構造は、二つのネガティブな影響を
取り除く。それは、各係数が、もはや１ずつ増加するの
ではなく、先行入力サンプルのアクティブビットの数ず
つ増加することである。このことは、シフト係数が、各
チャネル用に別々に決定されることを意味する。これら
の数は、２の補数から整数形式へ変換後、ノイズ整形の
出力ＤＡＣから得られ、そして二つのレジスタに保存さ
れる。
【００７２】一期間中、出力サンプルの各ビットに対す
るアクティブクロックサークルの数は、全てのビットで
等しい。このことは、一般に、各電流源が、同じ時間の
間、イネーブルにされ、実行された電流間の不整合の影
響が低減するということを意味する。
【図面の簡単な説明】
【図１】本発明によるデジタル・アナログ変換器ＤＡＣ
の実施形態のブロック図である。
【図２】シグマ−デルタデジタル・アナログ変換器のブ
ロック図である。
【図３】図２のシグマ−デルタデジタル・アナログ変換
器のノイズ整形フィルタを制御する電子回路のブロック
図である。
【図４】図３の電子回路の作動を示す状態遷移図であ
る。
【図５】図２のシグマ−デルタデジタル・アナログ変換
器のノイズ整形フィルタの概略的な回路である。
【図６】ランドマイザ及び該ランドマイザの制御回路の
ブロック図である。
【符号の説明】
１ デジタル・アナログ変換器 ２ 入力 ３ サーモデコーダ ４ 出力 ５ ランドマイザ ６ 制御モジュール ７ 入力 ８ 出力 ９ 変換モジュール １０ 電流源 １１ 出力 ２０ デジタル・アナログ変換器 ２１ デジタル回路 ２２ アナログ回路 ２３ インターフェースモジュール ２４ ノイズ整形モジュール ２５ サーモメータデコーダモジュール ２６ ランドマイザモジュール ２７、２８ 変換モジュール ２９ 制御モジュール ３０、３１ レジスタ ３２ マルチプレクサ ３３、３４ ゼロ検出器 ３５ 左チャネルリセット制御モジュール ３６ 右チャネルリセット制御モジュール ３７ リセット制御装置モジュール ３８ ダウンカウンタモジュール ３９ カウンタレジスタ ４０、４１、４２、４３ 状態 ５０、５１、５２、５３ レジスタ ５４、５５、５６、５８、５９ 加算装置 ５７ 乗算器 ６０ 制御モジュール ６１ モジュール ６２、６３、６５、６６ レジスタ ６４ 加算装置 ６７ モジュール ６８ バレルシフタモジュール ６９ バレルシフタ ７０ 制御入力 ７１ 入力 ７２ 出力 ７３ レジスタ ７４ レジスタ末端 ７５ レジスタ ７６ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フリードリヒ ハイツマン ドイツ連邦共和国， 78052 ヴィリンゲ ン−シュヴェニンゲン， ホーフェンシュ トラーセ 30番地 (72)発明者 マクシミーリアン エルバール ドイツ連邦共和国， 56218 ミュールハ イム−ケルリヒ， ペーエフエル．−ロエ ーデルシュテュルツ−シュトラーセ ４番 地 Ｆターム(参考） 5J022 AB06 BA02 CA01 CD03 CE01 CF07

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 デジタル信号をアナログ信号に変換する
    方法において、 該デジタル信号をサーモメータコード化信号へ変換し、 該サーモメータコード化信号をランドマイズし、 該デジタル信号を使用して、該サーモメータコード化信
    号の該ランドマイゼーションを制御し、 該ランドマイズされた信号を該アナログ信号へ変換する
    ことを特徴とする方法。
  2. 【請求項２】 ランドマイズ及び制御の前記ステップ
    は、前記サーモメータコード化信号をバレルシフトする
    ことと、前記デジタル信号に基づいて、該バレルシフト
    を制御することとによって行われることを特徴とする請
    求項１に記載の方法。
  3. 【請求項３】 前記デジタル信号はｍビットの幅を有
    し、該デジタル信号のモジュロｎ（ｎ＝２ｍ−１）を決
    定することにより、前記ランドマイゼーション用の制御
    信号が、該デジタル信号から出力されることを特徴とす
    る請求項１又は２に記載の方法。
  4. 【請求項４】 デジタル信号をサーモメータコード化信
    号へ変換する手段（３）と、 該サーモメータコード化信号をランドマイズする手段
    （５、２６）と、 該デジタル信号に基づいてランドマイズする手段を制御
    する手段（６、６０）と、 該ランドマイズされた信号をアナログに変換する手段
    （９、１０）とを有するデジタル・アナログ変換器。
  5. 【請求項５】 前記ランドマイズ手段が、制御手段と結
    合された制御入力（７０）を有するバレルシフタ手段
    （６９）を含むことを特徴とする請求項４に記載のデジ
    タル・アナログ変換器。
  6. 【請求項６】 前記制御手段が、ランドマイゼーション
    手段向けの制御信号を生成するために、前記デジタル信
    号のモジュロｎ（ｎ＝２ｍ−１）を決定する手段（６
    ７）を有することを特徴とする請求項４又は５に記載の
    デジタル・アナログ変換器。
  7. 【請求項７】 変換手段が、ｎ個の複数の電流源を含む
    ことを特徴とする請求項６に記載のデジタル・アナログ
    変換器。
  8. 【請求項８】 ノイズ整形手段（２４）と、 該ノイズ整形手段を制御する手段（２３）とを含み、該
    ノイズ整形手段を制御する手段は、デジタル入力信号が
    所定の時間、所定の信号レベルであり続けるとき、該ノ
    イズ整形手段をリセットするために適合されることを特
    徴とする前記請求項４から７のいずれか一項に記載のデ
    ジタル・アナログ変換器。
  9. 【請求項９】 所定の時間をプログラムする入力手段
    （ＴＲＨ）を含むことを特徴とする請求項８に記載のデ
    ジタル・アナログ変換器。
  10. 【請求項１０】 請求項４から９のいずれか一項に記載
    のデジタル・アナログ変換器を含む、ＣＤシステム、Ｄ
    ＶＤシステム、テレビジョンシステム又は他のデジタル
    オーディオを記録、受信、もしくは再生するシステムの
    ようなオーディオ装置。
JP2003127181A 2002-05-03 2003-05-02 サーモメータコードのデジタル・オーディオ変換器 Abandoned JP2003338758A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02009951.1 2002-05-03
EP02009951 2002-05-03

Publications (1)

Publication Number Publication Date
JP2003338758A true JP2003338758A (ja) 2003-11-28

Family

ID=29265906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003127181A Abandoned JP2003338758A (ja) 2002-05-03 2003-05-02 サーモメータコードのデジタル・オーディオ変換器

Country Status (5)

Country Link
US (1) US6778118B2 (ja)
JP (1) JP2003338758A (ja)
KR (1) KR20030086896A (ja)
CN (1) CN1455516A (ja)
TW (1) TW200402198A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146612A (ja) * 2006-05-21 2015-08-13 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ データ変換装置
US9544691B2 (en) 2009-12-16 2017-01-10 Trigence Semiconductor, Inc. Acoustic playback system
US9693136B2 (en) 2008-06-16 2017-06-27 Trigence Semiconductor Inc. Digital speaker driving apparatus
US9735796B2 (en) 2009-12-09 2017-08-15 Trigence Semiconductor, Inc. Selection device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039725A1 (de) * 2004-08-11 2006-02-23 Micronas Gmbh Rauschformerschaltung und Verfahren zum Reduzieren eines Schaltgeräusches
US7079063B1 (en) * 2005-04-18 2006-07-18 Analog Devices, Inc. System and method for tri-level logic data shuffling for oversampling data conversion
US7369076B1 (en) * 2006-12-04 2008-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. High precision DAC with thermometer coding
US7919932B2 (en) 2007-12-20 2011-04-05 Samsung Led Co., Ltd. Apparatus and method for controlling lighting brightness through digital conversion
US7868806B2 (en) * 2008-03-07 2011-01-11 Qualcomm Incorporated Apparatus and method for dynamic circuit element selection in an digital-to-analog converter
US7679539B2 (en) * 2008-03-25 2010-03-16 Megawin Technology Co., Ltd. Randomized thermometer-coding digital-to-analog converter and method therefor
CN102118169B (zh) * 2010-04-19 2012-05-09 复旦大学 一种数模转换器
US8159381B2 (en) * 2010-05-12 2012-04-17 Stmicroelectronics Pvt. Ltd. Glitch free dynamic element matching scheme
CN104113343B (zh) * 2014-02-28 2017-09-29 西安电子科技大学 一种分组伪随机旋转温度计译码电路
CN108183711A (zh) * 2018-01-24 2018-06-19 厦门理工学院 一种动态随机均衡的电流源单元选择方法
CN109120263B (zh) * 2018-08-13 2022-09-13 中国电子科技集团公司第二十四研究所 一种基于数字调制校正的逐次逼近模数转换器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756958B2 (ja) 1988-07-08 1995-06-14 松下電器産業株式会社 二重積分型ノイズシェーパ
US5404142A (en) 1993-08-05 1995-04-04 Analog Devices, Incorporated Data-directed scrambler for multi-bit noise shaping D/A converters
GB2333171A (en) 1998-01-08 1999-07-14 Fujitsu Microelectronics Ltd Thermometer coding circuitry
US6218977B1 (en) * 1998-09-25 2001-04-17 Conexant Systems, Inc. Methods and apparatus for distributing mismatched error associated with data converter elements
US6225929B1 (en) 1998-12-02 2001-05-01 Hewlett-Packard Company Digital-to-analog converter having switchable current sources and resistor string
US6359467B1 (en) 2000-10-05 2002-03-19 Maxim Integrated Products, Inc. Dynamic element matching using current-mode butterfly randomization
US6614377B1 (en) * 2002-02-08 2003-09-02 Analog Devices, Inc. Data-directed scrambler for noise-shaping mixed-signal converters with an arbitrary number of quantization levels

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015146612A (ja) * 2006-05-21 2015-08-13 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ データ変換装置
US9276540B2 (en) 2006-05-21 2016-03-01 Trigence Semiconductors, Inc. Digital/analogue conversion apparatus
US9681231B2 (en) 2006-05-21 2017-06-13 Trigence Semiconductor, Inc. Digital/analog conversion apparatus
US9693136B2 (en) 2008-06-16 2017-06-27 Trigence Semiconductor Inc. Digital speaker driving apparatus
US9735796B2 (en) 2009-12-09 2017-08-15 Trigence Semiconductor, Inc. Selection device
US9544691B2 (en) 2009-12-16 2017-01-10 Trigence Semiconductor, Inc. Acoustic playback system

Also Published As

Publication number Publication date
KR20030086896A (ko) 2003-11-12
US20040017304A1 (en) 2004-01-29
US6778118B2 (en) 2004-08-17
TW200402198A (en) 2004-02-01
CN1455516A (zh) 2003-11-12

Similar Documents

Publication Publication Date Title
JP2003338758A (ja) サーモメータコードのデジタル・オーディオ変換器
US5512897A (en) Variable sample rate DAC
JPH07118651B2 (ja) ディジタル・アナログ変換回路
JPH08186497A (ja) 自動ミューティング機能を備えたオーバーサンプリング型デジタル−アナログ変換器
JP2009510919A (ja) オーディオ用途における低ノイズディジタル・信号間隔変換器
JP4952239B2 (ja) Ｄ級増幅器
US6624774B2 (en) Delta sigma D/A converter
EP1359671A1 (en) Thermometer code digital to analog converter for audio signals
JP4214850B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
JP2002064384A (ja) デルタシグマ変調器、デジタル信号処理装置及び方法
GB2444986A (en) Digital to analogue converter
JP2002530989A (ja) シグマ−デルタｄ／ａコンバータ
JP3826813B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
CA2459180C (en) Multi-bit delta-sigma analog-to-digital converter with error shaping
JP2006054855A (ja) スイッチングノイズを減少させるプロセス及びノイズシェーパ回路
JP2001077692A (ja) Ｄ／ａ変換回路
US20100245137A1 (en) Methods and Apparatus for Look-Ahead Block Processing in Predictive Delta-Sigma Modulators
KR100193359B1 (ko) 델타.시그마형 d/a 변환기
JP4391036B2 (ja) デジタル信号処理方法および処理装置
JP4391035B2 (ja) デジタル信号処理装置および処理方法
JP2000232361A (ja) Ｄ／ａコンバータ
JP2000174627A (ja) シグマデルタ型ａ／ｄ変換装置
JPH08102670A (ja) オーバーサンプリングｄａ変換器
JP2003229769A (ja) デルタシグマ変調型ノイズシェーパ回路
JP2004247930A (ja) デルタシグマ型マルチビットａ／ｄコンバータおよびそれを用いる光ディスク記録／再生装置ならびにダウンサンプリング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060426

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080222