TWI382527B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI382527B
TWI382527B TW094136564A TW94136564A TWI382527B TW I382527 B TWI382527 B TW I382527B TW 094136564 A TW094136564 A TW 094136564A TW 94136564 A TW94136564 A TW 94136564A TW I382527 B TWI382527 B TW I382527B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
organic compound
conductive layer
storage element
Prior art date
Application number
TW094136564A
Other languages
English (en)
Other versions
TW200629526A (en
Inventor
Hiroko Abe
Yuji Iwaki
Mikio Yukawa
Shunpei Yamazaki
Yasuyuki Arai
Yasuko Watanabe
Yoshitaka Moriya
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200629526A publication Critical patent/TW200629526A/zh
Application granted granted Critical
Publication of TWI382527B publication Critical patent/TWI382527B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/611—Charge transfer complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置
本發明係相關於整合複數電路之半導體裝置及其製造方法。而且，本發明係相關於可發送和接收資料之半導體裝置及其製造方法。
近年來，在絕緣表面上整合複數電路之具有各種功能的半導體裝置有長足的進步。而且，藉由設置天線以無線發送和接收資料之半導體裝置也有長足的進步。此種半導體裝置稱作無線晶片、ID標籤、IC晶片、RF(射頻)標籤、無線標籤、電子標籤、或RFID(射頻識別)，並且已引進到某些市場上(例如，見參考1：日本專利申請案先行公開號碼2004-282050)。
當儲存資料的儲存電路(簡言之又稱作記憶體)被設置成可整合在基底上的各種電路之一時能夠設置一更精密及附加價值更高的半導體裝置。儲存電路例如是DRAM、SRAM、FeRAM、遮罩ROM、EPROM、EEPROM、快閃記憶體等。在這些儲存電路之中，因為DRAM和SRAM是關掉電源資料就拭除的揮發性儲存電路，所以每次打開電源都需要寫入資料。同時，FeRAM是非揮發性儲存電路。因為FeRAM使用包括鐵電體的電容器元件，所以其製 造步驟多。雖然遮罩ROM具有簡易結構，但是必須在製造步驟中寫入資料並且無法另行記錄資料。EPROM、EEPROM、快閃記憶體是非揮發性儲存電路；然而，因為使用包括兩閘電極的元件，所以它們的製造步驟也多。
鑑於上述問題，本發明的目的係設置一具有非揮發性、可另行記錄、和容易製造的儲存電路之半導體裝置，並且提供其製造方法。
本發明係提供一半導體裝置，具有有機化合物層夾置在一對導電層之間的簡易結構之儲存元件；及其製造方法。利用此特性，提供一具有容易製造之非揮發性和可另行記錄的儲存電路之半導體裝置和其製造方法。
根據本發明的半導體裝置包括設置在絕緣層上的複數場效電晶體和設置在複數場效電晶體上的儲存元件。各個複數場效電晶體使用單晶半導體層當作通道部位。各個複數儲存元件係由依序堆疊第一導電層、有機化合物層、和第二導電層加以形成。
根據本發明的半導體裝置包括設置在絕緣層上的複數場效電晶體、設置在複數場效電晶體上的儲存元件、和當作天線的導電層。各個複數場效電晶體使用單晶半導體層當作通道部位。各個複數儲存元件係由依序堆疊第一導電層、有機化合物層、和第二導電層加以形成。當作天線的導電層和第一導電層設置在同一層。
根據本發明的半導體裝置包含設置在絕緣層上的複數場效電晶體、設置在複數場效電晶體上的儲存元件、和設 置當作天線的導電層之基底。各個複數場效電晶體使用單晶半導體層當作通道部位。各個複數儲存元件係由依序堆疊第一導電層、有機化合物層、和第二導電層加以形成。當作天線的導電層和當作場效電晶體的源極配線或汲極配線之導電層經由導電粒子連接。
在具有上述結構之本發明的半導體裝置中，絕緣層可以是氧化矽層。而且，儲存元件可藉由光學作用改變其傳導性，可藉由光學作用改變其電阻值，和可藉由電作用改變其電阻值。儲存元件中的有機化合物層可包括摻雜有光酸產生物的共軛聚合物材料。有機化合物層可包括電子運送材料或電洞運送材料。
根據本發明的半導體裝置包括一或複數場效電晶體，各個使用設置在絕緣層上的單晶半導體層當作通道部位，及一或複數儲存元件，各個具有在設置於場效電晶體上的一對導電層之間的有機化合物層。在具有上述結構的半導體裝置中，當複數儲存元件以被動式矩陣形式排列時，在各個儲存元件中之成對導電層的其中之一共同使用在複數儲存元件之間並且電連接到場效電晶體的源極區和汲極區。同時，當複數儲存元件以主動式矩陣形式設置時，各個複數儲存元件中之成對導電層的其中之一電連接到選自複數場效電晶體的一場效電晶體之源極區和汲極區並且各個複數儲存元件電連接到各個場效電晶體。
根據本發明的半導體裝置包括一或複數場效電晶體，各個使用設置在絕緣層上的單晶半導體層當作通道部位， 一或複數儲存元件，各個具有在設置於場效電晶體上的一對導電層之間的有機化合物層，和當作天線的導電層，其中成對導電層的其中之一和當作天線的導電層設置在同一層。在具有上述結構的半導體裝置中，當複數儲存元件以被動式矩陣形式排列時，在各個複數儲存元件中之成對導電層的其中之一共同使用在複數儲存元件之間並且電連接到場效電晶體的源極區和汲極區。同時，當複數儲存元件以主動式矩陣形式設置時，各個複數儲存元件中之成對導電層的其中之一電連接到選自複數場效電晶體的一場效電晶體之源極區和汲極區並且各個複數儲存元件電連接到各個場效電晶體。
根據本發明的半導體裝置包括一或複數場效電晶體，各個使用設置在絕緣層上的單晶半導體層當作通道部位，和一或複數儲存元件，各個具有在設置於場效電晶體上的一對導電層之間的有機化合物層，和設置在儲存元件上並且在設置當作天線的導電層之基底，其中當作天線的導電層電連接到場效電晶體的源極區或汲極區。在具有上述結構的半導體裝置中，當複數儲存元件以被動式矩陣形式排列時，在各個複數儲存元件中之成對導電層的其中之一共同使用在複數儲存元件之間並且電連接到場效電晶體的源極區和汲極區。同時，當複數儲存元件以主動式矩陣形式設置時，各個複數儲存元件中之成對導電層的其中之一電連接到選自複數場效電晶體的一場效電晶體之源極區和汲極區並且各個複數儲存元件電連接到各個場效電晶體。
根據本發明的半導體裝置包括場效電晶體，設置在第一絕緣層上並且使用單晶半導體層當作通道部位；第二絕緣層，覆蓋場效電晶體；第一導電層(對應於源極配線或汲極配線)，經由設置在第二絕緣層中的開口部位連接到場效電晶體的源極區和汲極區；第三絕緣層，設置在第二絕緣層和第一導電層上；第二導電層，經由設置在第三絕緣層中的開口部位連接到第一導電層；有機化合物層，與第二導電層接觸；和第三導電層，與有機化合物層接觸。包括第二導電層、有機化合物層、和第三導電層之多層本體是儲存元件。
根據本發明的半導體裝置包括場效電晶體，設置在第一絕緣層上並且使用單晶半導體層當作通道部位；第二絕緣層，覆蓋場效電晶體；第一導電層(對應於源極配線或汲極配線)，經由設置在第二絕緣層中的開口部位連接到場效電晶體的源極區和汲極區；第三絕緣層，設置在第二絕緣層和第一導電層上；第二導電層和第三導電層，經由設置在第三絕緣層中的開口部位連接到第一導電層；有機化合物層，與第二導電層接觸，和第四導電層，與有機化合物層接觸。包括第二導電層、有機化合物層、和第四導電層之多層本體是儲存元件，而第三導電層是天線。
根據本發明的半導體裝置包括場效電晶體，設置在第一絕緣層上並且使用單晶半導體層當作通道部位；第二絕緣層，覆蓋場效電晶體；第一導電層(對應於源極配線或汲極配線)，經由設置在第二絕緣層中的開口部位連接到 場效電晶體的源極區和汲極區；第三絕緣層，設置在第二絕緣層和第一導電層上；第二導電層，經由設置在第三絕緣層中的開口部位連接到第一導電層；有機化合物層，與第二導電層接觸；第三導電層，與有機化合物層接觸；第四導電層，電連接到第一導電層；和基底，設置在第四導電層上。包括第二導電層、有機化合物層、和第三導電層之多層本體是儲存元件，而第四導電層是天線。
在具有上述結構的顯示裝置中，儲存元件是利用電作用改變成對導電層之間的距離之元件。當利用縮短儲存元件的成對導電層之電作用在儲存元件中寫入資料時改變儲存元件中的成對導電層之間的距離。尤其是，在縮短成對導電層之後，成對導電層之間的距離變得小於縮短成對導電層之前。
有機化合物層具有至少一載子運送材料，因為當利用電作用寫入資料時其需要藉由運送載子流動電流。而且，有機化合物層具有電導為1.0×10-15 S．cm-1到1.0×10-3 S．cm-1的載子運送材料較佳。
有機化合物的厚度從5到60 nm較佳，從10到20 nm較佳，理由如下：當厚度小於5 nm時難以控制厚度並且可能變化；和當有機化合物層的厚度大於60 nm時利用電作用寫入資料所需的電力消耗高。在10到20 nm的較佳範圍中，有機化合物層的厚度不可能變化並且可更進一步抑制電力消耗。基底可具有彈性。
具有上述結構的本發明之半導體裝置另外包括選自電 源電路、時脈產生電路、資料調變/解調電路、和介面電路的一或多個電路。
根據本發明之製造半導體裝置的方法使用基底，在該基底中依序堆疊第一單晶半導體層、包括氧化矽層的絕緣層、和第二單晶半導體層，並且包括以下步驟，形成複數場效電晶體，各個使用設置在基底的一表面上之第一單晶半導體層當作通道部位；在複數場效電晶體上形成複數儲存元件，包括第一導電層、有機導電層、和第二導電層之多層本體；和蝕刻設置在基底的另一表面上之第二單晶半導體層。有機化合物層係由微滴放電法所形成。
根據本發明，場效電晶體使用單晶半導體層當作通道部位。因為場效電晶體在諸如反應速度和移動率等特性上的性能卓越，所以可提供能夠高速操作的半導體裝置和其製造方法。
在根據本發明的半導體裝置中，包括複數儲存元件的一層堆疊在包括各個使用單晶半導體層當作通道部位之複數場效電晶體的一層上。利用此特性，可設置一小型半導體裝置。
根據本發明，儲存元件具有有機化合物層夾置於一對導電層之間的簡易結構。利用此特性，可提供因為能夠容易製造所以不昂貴的半導體裝置和其製造方法。而且，因為整合性高，所以能夠提供一具有高處理容量儲存電路之半導體裝置和其製造方法。
根據本發明的半導體裝置之儲存電路是非揮發性並且 可另行記錄的，在儲存電路中利用光學作用或電作用寫入資料。利用此特性，可防止由於重寫的的偽造並且可額外寫入新資料。也就是說，本發明能夠設置一具有無法重寫資料的儲存電路之半導體裝置。因此，能夠提供一精密且附加價值高的半導體裝置和其製造方法。
根據本發明的半導體裝置製造方法利用堆疊第一單晶半導體層、絕緣層、和第二單晶半導體層之基底，並且包括以下步驟：形成複數電晶體，各個使用第一單晶半導體層當作通道部位；和蝕刻掉第二單晶半導體層。利用此製造方法，可設置一輕薄短小的半導體裝置。
現在將參照圖式說明本發明的實施模式和實施例。然而，本發明並不侷限於下列說明，並且精於本技藝之人士應容易明白只要不違背本發明的範圍和精神可以各種方式改變這些模式和細節。因此，本發明不應受限於下面所陳述之實施模式和實施例的說明。在下面所說明的本發明之結構中，遍及所有圖式共同使用同一參考號碼表示同一事物。在下面說明中，為了簡明，可以FET表示場效電晶體。
[實施模式1]
現在將參照圖式說明根據本發明的半導體裝置之結構。根據本發明的半導體裝置具有整合複數電路之結構。尤 其是，根據本發明的半導體裝置具有依序堆疊包括複數場效電晶體的層351和包括複數儲存元件的層352之結構(參考圖1A)。包括複數場效電晶體的層351構成各種電路。另外，包括複數儲存元件的層352構成用以儲存資料的儲存電路。
現在說明具有上述結構的本發明之半導體裝置的橫剖面結構。首先，只說明包括複數場效電晶體的層351之橫剖面結構(參考圖2A)。單晶半導體層302設置在絕緣層301上。在單晶半導體層302中，以自我校準的方式形成p阱303及305和n阱304及306，並且以場氧化物層307隔開。閘絕緣層308到311是由熱氧化所形成的層。閘極312到315包含由VCD(化學汽相澱積)形成之各個厚度100到300 nm的多晶矽層312a到315a和厚度50到300 nm的矽化物層312b到315b。側牆324到327係藉由在形成絕緣層於所有表面上之後，利用各向異性蝕刻在閘極312到315的側牆留下部分絕緣層加以形成。
根據本發明的半導體裝置因為下列原因具有單晶半導體層302堆疊在絕緣層301上之結構。在本發明中，使用依序堆疊第一單晶半導體層、絕緣層、和第二單晶半導體層的基底(SIMOX基底)，在根據本發明之製造半導體裝置的步驟中，在製造使用單晶半導體層(對應於單晶半導體層302)當作通道部位的場效電晶體之後，蝕刻掉第二單晶半導體層。具有上述特徵的本發明可設置一輕薄短小的半導體裝置。
p通道FET 316的雜質區(又稱作源極區或汲極區)328和p通道FET 318的雜質區330摻雜有給予p型傳導性的雜質元素。在n通道FET 317的雜質區329和n通道FET 319的雜質區331摻雜有給予n型傳導性的雜質元素。
P通道FET 316的低濃度雜質區(又稱作LDD區)320和p通道FET 318的低濃度雜質區322摻雜有給予p型傳導性的雜質元素。n通道FET 317的低濃度雜質區321和n通道FET 319的低濃度雜質區323摻雜有給予n型傳導性的雜質元素。利用離子摻雜法或離子植入法以自我校準的方式形成這些低濃度雜質區320到323。
雖然此處所圖示的結構乃FETs 316到319具有低濃度雜質區320到323及側牆324到327，但是本發明並不侷限於此結構。若不需要的話，並不必設置低濃度雜質區和側牆。而且，雖然以場氧化物層307隔開FETs 316到319，但是本發明並不侷限於此結構。可藉由將單晶半導體層302塑形成島嶼形式以隔開這些元件。換言之，藉由圖型化單晶半導體302使得單晶半導體層302被分成複數島嶼形式加以隔開元件。
另外，設置絕緣層332及333以覆蓋p通道FETs 316及318和n通道FETs 317及319。設置這些絕緣層332及333以平面化表面。當作源極配線或汲極配線的導電層334到339與雜質區328到331接觸並且填滿設置在絕緣層332及333中的接觸孔。然後，設置絕緣層342及343以覆蓋導電層334到339。設置絕緣層342及343以平面化表面並且保護 FETs 316到319。
如後述，在包括設置在FETs 316到319之複數儲存元件的層352中，依據層352的結構使用雷射光的光學作用寫入資料。在此種例子中，絕緣層342及343形成有具光阻特性的絕緣材料以保護FETs 316到319免於雷射光。例如指定下面材料當作具有光阻特性的絕緣材料：添加並且混合然後視需要過濾碳粒子、金屬粒子、色素、或彩色材料等之已知絕緣材料；或添加表面活性劑或分散劑的材料使得碳粒子等能夠被均勻混合。藉由旋轉塗層法形成此種絕緣材料較佳。
在根據本發明的半導體裝置中，包括複數儲存元件的層352設置在包括具有上述結構之複數場效電晶體的層351上，現在說明其橫剖面結構(參考圖2B)。
第一導電層345、有機化合物層346、和第二導電層347依序堆疊在絕緣層343上，此多層本體對應於儲存元件350。絕緣層348設置在有機化合物層346之間。絕緣層349設置在複數儲存元件350上。第一導電層345連接到當作FETs 316的源極配線或汲極配線之導電層334。
在具有上述結構的半導體裝置中，儲存元件350具有有機化合物層346夾置在一對導電層(第一導電層345及第二導電層347)之間的簡易結構。利用此特性，因為該半導體裝置容易製造，所以能夠提供一不昂貴的半導體裝置和其製造方法。另外，因為整合性高，所以能夠提供具有高處理容量的儲存電路之半導體裝置和其製造方法。
接著，將參照圖3說明包括複數儲存元件的層352設置在包括複數場效電晶體的層351上並且具有與上述結構不同的橫剖面結構之半導體裝置。第一導電層361到364設置在絕緣層343上，及設置有機化合物層365到368以接觸第一導電層361到364。然後，設置第二導電層369以接觸有機化合物層365到368。各個第一導電層361到354連接到當作各個FETs 316到319的源極配線或汲極配線之導電層。包括第一導電層361到364任一個、有機化合物層365到368任一個、及第二導電層369之多層本體對應於儲存元件371到374其中之一。在有機化合物層365到368之間設置絕緣層370。絕緣層375設置在複數儲存元件371到374上。
由FETs 316到319任一個控制各個複數儲存元件371到374的操作。在圖解的結構中，所有FETs 316到319具有相同的傳導類型，並且在此處FETs 316到319是n通道FETs。
[實施模式2]
現在將參照圖1A到1C、圖4A及4B、和圖5說明具有利用無接觸方式發送和接收資料的功能之根據本發明的半導體裝置之結構。
根據本發明的半導體裝置具有整合複數電路之結構和具有依序堆疊包括複數場效電晶體的層401和包括複數儲存元件的層402並且當作天線的導電層403設置在包括複數儲存元件的層402四周之結構(參照圖1B)。
接著，說明具有上述結構的半導體裝置之橫剖面結構(圖4A)。包括複數場效電晶體的層401具有p通道FET 316、n通道FET 317、p通道FET 318、及n通道FET 319。因為這些FET結構如上述，所以在此省略其說明。然後，設置絕緣層342及343以覆蓋p通道FET 316、n通道FET 317、p通道FET 318、及n通道FET 319。在絕緣層343上，設置包括複數儲存元件的層402。在包括複數儲存元件的層402的周圍，設置當作天線的導電層403。
然後，在絕緣層343上依序堆疊第一導電層445、有機化合物層446、及第二導電層447，及此多層本體對應於儲存元件450。在有機化合物層446之間，設置絕緣層448。第一導電層445連接到當作FET 317的源極配線或汲極配線之導電層。
當作天線的導電層403與第一導電層445設置在同一層。在導電層403上，設置絕緣層448和絕緣層449。導電層403連接到導電層334和導電層341。導電層334當作p通道FET316的源極配線或汲極配線，及導電層341當作n通道FET319的源極配線或汲極配線。
在具有上述結構的半導體裝置中，儲存元件450具有有機化合物層460夾置在一對導電層(第一導電層445和第二導電層447)之間的簡易結構。利用此特性，因為可以容易製造半導體裝置，所以能夠提供一不昂貴的半導體裝置和其製造方法。
接著，將參照圖4B說明與上述半導體裝置結構不同 的半導體裝置之橫剖面結構。尤其是，說明只有在包括複數儲存元件的層402之結構中與圖4A所示的半導體裝置結構不同之半導體裝置的橫剖面結構。
在絕緣層343上，設置第一導電層462及463以連接到當作FETs 317及318的源極配線或汲極配線之導電層；設置有機化合物層466及467以接觸第一導電層462及463；及設置第二導電層469以接觸有機化合物層466及467。包括第二導電層469、第一導電層462及463任一個、及有機化合物層466及467任一個的多層本體對應於儲存元件472或473。在有機化合物層466及467之間，設置絕緣層470。在複數儲存元件472及473上，設置絕緣層475。
接下來，將參照圖式說明具有不同於上述結構的本發明之半導體裝置結構。
本發明的半導體裝置具有整合複數電路之結構和具有兩基底彼此黏附之結構。在其中一基底上，依序堆疊包括複數場效電晶體的層501和包括複數儲存元件的層502。在另一基底504上，設置當作天線的導電層503(參照圖1C)。
接下來，將參照圖5說明具有圖1C所示的結構之本發明的半導體裝置之橫剖面結構。
包括複數場效電晶體的層501具有FETs 316到319，並且這些FETs的結構如上述。另外，包括複數儲存元件的層502具有與圖4A所示之包括複數儲存元件的層402相同的結構。因此，在此處省略包括複數儲存元件的層502 之橫剖面結構的說明。
利用包括導電粒子506的樹脂505將具有包括複數場效電晶體的層501和包括複數儲存元件的層502之基底和設置導電層503之基底504彼此黏附。然後，當作FET 316的源極配線或汲極配線之導電層334、當作FET 319的源極配線或汲極配線之導電層341、和導電層503經由導電粒子506電連接。
接下來，將參照圖6說明具有不同於上述結構的結構之本發明的半導體裝置之橫剖面結構。尤其是，說明只有在包括複數儲存元件的層502之結構中與圖5所示的半導體裝置結構不同的半導體裝置之橫剖面結構。
包括複數場效電晶體的層501具有FETs316到319，及這些FET結構如上述。而且，包括複數儲存元件的層502具有與圖B所示之包括複數儲存元件的層402相同的結構。然後，和圖5所示的結構一樣，利用包括導電粒子506的樹脂505將具有包括複數場效電晶體的層501和包括複數儲存元件的層502之基底和設置導電層503之基底504彼此黏附。然後，當作FET 316的源極配線或汲極配線之導電層334、當作FET 319的源極配線或汲極配線之導電層341、和導電層503經由導電粒子506電連接。
需注意的是，在某些例子中，依據儲存元件的結構，藉由使用雷射光的光學作用將資料寫入到包括複數儲存元件的層502。在此種例子中，需要將兩基底彼此黏附，使得包括複數儲存元件的層502不會與基底504上的導電層 503相互重疊。
在圖5及6所示的結構中，當作FETs 316及319的源極配線或汲極配線之導電層經由導電粒子506連接到基底504上的導電層503；然而，本發明並不侷限於此結構。當形成當作FETs 316及319的源極配線或汲極配線之導電層時，可形成連接到源極區或汲極區和露出於後表面之導電層並且連接到基底504上的導電層503。
也就是說，可形成經由第一開口部位連接到FETs 316到319的源極配線或汲極配線和經由第二開口部位露出於後表面之導電層作為當作FETs 316到319的源極配線或汲極配線之導電層。第一開口部位是設置在絕緣層332及333中的開口部位。第二開口部位是設置在絕緣層301、單晶半導體層302、和絕緣層332及333中的開口部位。然後，基底504可設置在絕緣層301的其中一表面側上，使得基底504上的導電層503可電連接到上述該露出的導電層。
[實施模式3]
現在將參照圖式說明根據本發明的半導體裝置製造方法。在本發明中，使用堆疊絕緣層和單晶半導體層之SOI(絕緣體上矽晶片)基底。例如指定SIMOX(藉由植入氧氣隔開)基底當作SOI基底。SIMOX基底510是藉由以植入氧氣在距單晶半導體層表面的稍深處之部份和在高溫中以氧氣氧化單晶半導體層的方式加以形成絕緣層和絕緣層上的單晶半導體層所製造之基底。尤其是，SIMOX基 底510是藉由堆疊第一單晶半導體層511、絕緣層512、及第二單晶半導體層513所形成的基底(參考圖7A)。
現在說明製造使用SIMOX基底510之根據本發明的半導體裝置之方法。首先，形成複數場效電晶體，在各個複數場效電晶體中，使用在SIMOX基底510一表面上的第一單晶半導體層511當作活性層。接下來，包括複數儲存元件的層514形成在第一單晶半導體層511上(參考圖7B)。接著，蝕刻在SIMOX基底510一表面上對面一表面上之第二單晶半導體層513(參考圖7C)。然後，完成依序堆疊絕緣層512、第一單晶半導體層511、和包括複數儲存元件的層514之半導體裝置516(參考圖7D)。
需注意的是，藉由使用諸如研磨石等研磨和拋光設備515、或藉由使用蝕刻劑、或藉由使用研磨和拋光設備515和蝕刻劑二者的組合可去除第二單晶半導體層513。第二單晶半導體層513被研磨和拋光直到第二單晶半導體層513薄到某種程度然後利用蝕刻劑去除直到露出絕緣層512較佳。若使用濕蝕刻，則蝕刻劑例如可以是以水或氟化銨稀釋的氟化酸之混合溶液、氟化酸和硝酸的混合溶液、氟化酸、硝酸、和乙酸的混合溶液、過氧化氫和硫酸的混合溶液、過氧化氫、氨水的混合溶液、過氧化氫、氫氯酸的混合溶液等。若使用乾蝕刻，則例如可以是包括諸如氟等鹵素原子或分子的氣體或包括氧氣的氣體。使用包括鹵素氟化物或鹵間化合物之氣體或液體較佳。例如，使用三氟化氯(ClF3)當作包括鹵素氟化物之氣體較佳。
包括複數儲存元件的層514具有各個具有有機化合物層夾置在一對導電層之間的複數儲存元件。可利用以噴墨為代表的微滴放電法形成此有機化合物層。藉由使用微滴放電法，可達成材料的高使用效率並且可提供一簡化製造步驟的製造半導體裝置之方法。另外，可提供一在製造中成本花費低並且時間短之半導體裝置製造方法。
包括在SIMOX基底510的第二單晶半導體層513的厚度範圍從幾十到幾百微米，而第一單晶半導體層511的厚度像0.3μm一樣薄或更薄。因此，當在使用第一單晶半導體層511形成複數場效電晶體之後去除第二單晶半導體層513時，可設置一輕薄短小的半導體裝置。另外，因為其輕薄短小，所以可獲得一具有高滴降衝擊電阻之半導體裝置。
以上述製造方法完成的本發明之半導體裝置非常薄並且具有彈性。因此在使本發明的半導體裝置516裝附於設置當作天線的導電層517之咔式基底518之後(參考圖8A)，可變形半導體裝置516(參考圖8B)。本發明的半導體裝置516不僅可裝附於咔式基底518並且可裝附於具有彎曲表面或其他不規則形狀的物體520(參考圖8C)。在此方式中，因為本發明的半導體裝置516輕薄短小又具彈性，所以各種應用都可以。即使當半導體裝置516裝附於任何物體時，也不會使物體的設計品質變差。
[實施模式4]
現在參考圖式說明根據本發明的半導體裝置之儲存電路的結構和儲存電路的操作。本發明的儲存電路具有以矩陣形式排列的記憶格21之記憶格陣列22、解碼器23及24、選擇器25、及讀/寫電路26。記憶格21具有儲存元件30(參考圖9A)。
儲存元件30具有構成位元線Bx(1≦x≦m)之第一導電層27、構成字元線Wy(1≦y≦n)之第二導電層28、及設置在第一導電層27和第二導電層28之間的有機化合物層29(參考圖10A)。包括第一導電層27、有機化合物層29(參考圖10B-1)、和第二導電層28之多層本體對應於儲存元件30。在相鄰的有機化合物層29之間，設置絕緣層33。而且，絕緣層34設置在複數儲存元件30上。構成位元線Bx的第一導電層27延伸在第一方向而構成字元線Wy的第二導電層28延伸在與第一方向垂值的第二方向。也就是說，以條狀形式排列第一導電層27和第二導電層28，使得第一導電層27和第二導電層28彼此交叉。
如後述，依據有機化合物層29的結構，可利用光學作用寫入資料在儲存元件30中。在此種例子中，第一導電層27和第二導電層28的其中之一或二者必須具有光傳送特性。利用諸如銦錫氧化物等透明導電材料形成光傳送導電層，或利用即使導電材料非透明的，但仍足以薄到可傳送光的導電材料所形成。
雖然圖9A中的等效電路圖圖示被動式矩陣形式，但是也可利用場效電晶體31設置在記憶格21中的主動是矩陣 形式(參考圖11)。在此例中，場效電晶體31的閘電極連接到字元線Wy(1≦y≦n)，場效電晶體31之源極電極和汲極電極的其中之一連接到位元線Bx(1≦x≦m)，及其源極電極和汲極電極的其中另一個連接到儲存元件30的其中一電極。
有機化合物層29係利用有機化合物材料所形成。例如，可使用下列具有高電洞運送特性的有機化合物材料：芳香胺化合物(具有含氮的苯環之鍵)、酞青素(縮寫成H2Pc)、或諸如銅酞青素(縮寫成CuPc)或氧釩基酞青素(縮寫成VOPc)等酞青素化合物。芳香胺化合物例如是4,4’-雙[N-(1-萘基)-N-苯基-胺基]-聯苯(縮寫成α-NPD)，N,N’-聯苯-N,N’-雙(3-甲基苯基)1,1‘-聯苯-4,4’-二胺(縮寫成TPD)，4,4‘,4”-三(N,N-聯苯-胺基)-三苯基胺(縮寫成TDATA)，4,4‘,4”-三[N-(3-甲基苯基)-N-苯基-胺基]-三苯基胺(縮寫成MTDATA)，或4,4’-雙(N-(4-(N,N-二-m-甲苯胺基)苯基)-N-苯基胺基)聯苯(縮寫成DNTPD)。
此外，可使用具有高電子運送特性的材料當作有機化合物材料。例如可使用下列材料：具有喹啉骨架或苯并喹啉的金屬錯合物，諸如三-(8-喹啉酚)鋁(縮寫成Alq3)，三(4-甲基-8-喹啉酚)鋁(縮寫成Almq3)，雙(10-羥基苯並[h]-喹啉酚)鈹(縮寫成BeBq2)，或雙(2-甲基-8-喹啉酚)-4-苯基苯酚-鋁(縮寫成BAlq)等。此外，可使用具有噁唑或噻唑配位基的金屬錯合物，諸 如雙[2-(2-羥苯基)苯並唑]鋅(縮寫成Zn(BOX)2)或雙[2-(2-羥苯基)苯並噻唑]鋅(縮寫成Zn(BTZ)2)等。除了金屬錯合物之外，也可使用2-(4-聯苯基)-5-(4-三級-丁基苯基)-1,3,4-二唑(縮寫成PBD)，1,3-雙[5-(p-三級-丁基苯基)-1,3,4-二唑-2-yl]苯(縮寫成OXD-7)，3-(4-聯苯基)-4-苯基-5-(4-三級-丁基苯基)-1,2,4-三唑(縮寫成TAZ)，3-(4-聯苯)-4-(4-乙基苯基)-5-(4-三級-丁基苯基)-1,2,4-三唑(縮寫成p-EtTAZ)，二苯基啡啉(縮寫成BPhen)，二苯基咔啉(縮寫成BCP)等。
而且，可使用下列材料當作有機化合物材料：4-(二氰亞甲基)-2-甲基-6-[2-(1,1,7,7-四甲基久洛尼啶-9-基)乙烯基]-4H-吡喃(縮寫成DCJT)，4-(二氰亞甲基)-2-t-丁基-6-(1,1,7,7-tetramethyljulolidyl-9-烯基)-4H-吡喃，派若思西(periflanthene)，2,5-二氰基-1,4-雙(10-甲氧基-1,1,7,7-tetramethyljulolidyl-9-烯基)苯，N,N-二甲基吖啶酮(縮寫成DMQd)，香豆素6，香豆素545T，三(8-喹啉酚)鋁(縮寫成Alq3)，9,9’-聯蒽，9,10-二苯蒽(縮寫成DPA)，9,10-雙(2-萘基)蒽(縮寫成DNA)，2,5,8,11-四-丁基苝(縮寫成TBP)等。可使用下列材料當作形成擴散發光材料的層時之主材料：諸如9,10-二(2-萘基)-2-三級-丁基蒽(縮寫成t-BuDNA)等蒽衍生物，諸如4,4’-雙(N-咔唑)聯苯(縮寫成CBP)等咔唑衍生物，諸如雙[2-(2羥苯基)吡啶]鋅(縮寫成 Znpp2)，或雙[2-(2’-羥苯基)苯並唑]鋅(縮寫成ZnBOX)等金屬錯合物。而且，可使用三(8-喹啉酚)鋁(縮寫成Alq3)，9,10-雙(2-萘基)蒽(縮寫成DNA)，雙(2-甲基-8-喹啉酚(4-苯基苯酚)鋁(縮寫成Balq)等。
此外，可利用以光學作用改變電阻之材料形成有機化合物層29。例如，可使用摻雜有藉由吸收光產生光(光酸產生物)的化合物之共軛聚合物。可使用聚乙炔，聚伸苯基乙烯，聚噻吩，聚苯胺，聚伸苯基，乙炔等當作共軛聚合物。可使用芳香基鎦鹽，芳香基錪鹽，甲苯磺酸鄰硝基苯甲酯，芳香基磺酸對硝基苯甲酯，磺醯苯乙酮等當作光酸產生物。
接著，將討論當寫入資料到具有上述結構的儲存電路時之操作。藉由光學作用或電作用寫入資料。
首先，將說明利用電作用寫入資料的例子(參考圖9A)。在此例中，首先，以解碼器23及24和選擇器25選擇一記憶格21。之後，以讀/寫電路26將資料寫入記憶格21。尤其是，預定的電壓量施加到選定記憶格21中的儲存元件30以流動大量電流，藉以縮短儲存元件30的一對導電層之間的距離。縮短成對導電層的儲存元件30具有比其他儲存元件30低很多的電阻值。在此方式中，利用應用電作用改變儲存元件30的電阻值以將資料寫入儲存元件30中。例如，若未應用電作用的儲存元件30之資料假設是“0”，則藉由施加電壓到選定儲存元件30以流動縮短儲存元件30 的成對導電層之大量電流加以寫入“1”的資料。
本發明並不侷限於藉由將預定電壓量施加到儲存元件30的方式縮短儲存元件30加以寫入資料的模式。可以藉由調整儲存元件30的元件結構或施加的電壓量以絕緣成對導電層之間的有機化合物層29加以施加預定電壓量到儲存元件30之方式寫入資料。在此例中，包括絕緣有機化合物層29的儲存元件30具有比其他儲存元件30高很多的電阻值。在此方式中，使用藉由應用電作用改變儲存元件30的電阻值寫入資料。例如，若未應用電作用的儲存元件30之資料假設是“0”，則藉由施加電壓到選定儲存元件30以絕緣成對導電層之間的有機化合物層29以寫入“1”的資料。如上述，有藉由縮短儲存元件30的成對導電層以減少儲存元件30的電阻和藉由施加電壓到有機化合物層29以增加儲存元件30的成對導電層之間的有機化合物層29之電阻的例子。在發明中可採用任一例子。
接著，參考圖10B-1,10B-2，及10C說明利用光學作用寫入資料的例子。在此例中，藉由使用雷射照射設備32從光傳送導電層側(此處為第二導電層28)照射有機化合物層29以寫入資料。尤其是，藉由利用雷射光照射在選定儲存元件30中的有機化合物層29以割斷有機化合物層29。割斷的有機化合物層29被絕緣，藉以具有比其他儲存元件30高很多的電阻值。在此方式中，藉由以雷射照射改變儲存元件30的電阻以寫入資料。例如，若未施行雷射照射的儲存元件30假設是“0”，則利用以雷射光照射儲存元件30割 斷儲存元件30中的有機化合物層29加以增加電阻的方式寫入“1”的資料。
本發明並不侷限於藉由以雷射光照射儲存元件30之方式絕緣有機化合物29寫入資料的模式。在本發明中，可以藉由調整儲存元件30的元件結構或雷射光強度以用電方式割開成對導電層之間的有機化合物29而縮短成對導電層以雷射光照射儲存元件30之方式寫入資料。在此例中，縮短成對導電層的儲存元件30中具有比其他儲存元件30低很多的電阻值。在此方式中，可藉由應用光學作用改變儲存元件30的電阻值寫入資料。
當以雷射光照射利用摻雜有以吸收光所產生的化合物(光酸產生物)之共軛聚合物所形成的有機化合物層29時，照射到的部位具有高傳導性，而未照射到的部位未具有傳導性。在此例中，也利用藉由以雷射光照射選定有機化合物層29寫入資料。例如，若未施行雷射照射的儲存元件30之資料假設為“0”，則藉由以雷射光照射選定儲存元件30以增加傳導性加以寫入資料。
接下來，參考9A及9B說明讀取資料時的操作。在此處，讀/寫電路26包括電阻元件46和感測放大器47。然而，讀/寫電路26的結構並不侷限於上述結構，而是可具有任何結構。
藉由在第一導電層27和第二導電層28之間施加電壓以讀取儲存元件30的電阻值加以讀取資料。例如，在如上述藉由應用電作用寫入資料的例子中，未應用電作用的儲存元件30之電阻值不同於應用電作用的儲存元件30之電阻值 。藉由用電的方式讀取此種電阻值的不同加以讀取資料。
相同原理應用到利用雷射光照射有機化合物層29寫入資料之例子。藉由用電的方式讀取有施加光學作用的儲存元件30和未施加光學作用的儲存元件30之間的電阻值之不同加以讀取資料。
同一原理也應用到以摻雜有以吸收光產生酸的化合物(光酸產生物)之共軛聚合物所形成的有機化合物層29之例子。藉由用電的方式讀取有施加光學作用的儲存元件30和未施加光學作用的儲存元件30之間的電阻值之不同加以讀取資料。
例如，在從位在複數記憶格陣列22中的複數記憶格21之中的第x行和第y列的記憶格21讀取資料之例子中，首先，由解碼器23及24和選擇器25選擇第x行的位元線Bx和第y列中的字元線Wy。然後，記憶格21中的電阻元件46和儲存元件30是在串聯的狀態中。在此處，若儲存元件30假設是電阻元件並且電壓施加到兩串聯電阻元件的相對端，則節點α的電位變成根據儲存元件30的電阻值之電阻分割電位。節點α的電位供應到感測放大器47。在感測放大器47中，調整包含在其中的資訊“0”及“1”。之後，包含利用感測放大器47調整的資訊“0”或“1”之信號被供應到外面。
根據上述方法，使用電阻值和電阻分割中的不同以其電壓讀取值儲存元件30中的資訊。然而，也可使用比較電流值之方法。這是例如使用由於已應用電作用的儲存元件 30和未應用電作用的儲存元件30之間的電阻值之不同所產生的電流值之不同的方法。在此方式中，可藉由用電方式讀取電流值中的不同讀取資料。
可在第一導電層27和有機化合物層29之間設置具有整流特性的元件當作與上述結構不同的結構(參考圖10C)。具有整流特性的元件是連接閘電極或汲極電極的電晶體或二極體。在此處，圖示設置包括半導體層44及45的PN型接面二極體之例子。半導體層44及45的其中之一是N型半導體而另一個是P型半導體。在此方式中，設置整流二極體減少錯誤並且增加讀取的準確性，因為電流只流動在一方向。在設置二極體的例子中，不僅可使用PN型接面二極體而且也可使用諸如PIN型接面二極體等另一型二極體或突崩二極體。
[實施模式5]
現在將參照圖式說明以無接觸方式發送和接收資料之根據本發明的半導體裝置之結構。根據本發明的半導體裝置20具有以無接觸方式交換資料的功能並且包含電源電路11、時脈產生電路12、資料調變/解調電路13、用以控制另一電路的控制電路14、介面電路15、儲存電路16、資料匯流排17、和天線(天線線圈)18(參考圖12)。
電源電路11是用以依據從天線18輸入的交流信號產生供應到半導體裝置20內的各個電路之電流和電壓的電路。時脈產生電路12是用以依據從天線18輸入的交流信號產生 將供應到半導體裝置20內的各個電路之各種時脈信號的電路。資料調變/解調電路13具有調變/解調將發送到閱讀機/寫入機19和從閱讀機/寫入機19接收的資料之功能。控制電路14具有控制儲存電路16的功能。天線18具有發送/接收電磁場或電波的功能。閱讀機/寫入機19具有與半導體裝置通訊、控制半導體裝置、及處理發送到半導體裝置或從半導體裝置接收的資料之功能。需注意的是，半導體裝置並不侷限於上述結構。例如，半導體裝置可具有其他元件，諸如只用以處理程式碼的硬體或電源電壓之限幅電路等。
儲存電路16具有含夾置在一對導電層之間的有機化合物層之儲存元件。儲存電路16可只具有含夾置在一對導電層之間的有機化合物層之儲存元件或也可具有含其他結構的儲存電路。具有其他結構的儲存電路例如對應於一或多個選自DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FeRAM(鐵墊隨機存取記憶體)、遮罩ROM(唯讀記憶體)、PROM(可程式唯讀記憶體)、EPROM(可拭除可程式化唯讀記憶體)、EEPROM(電子式可拭除可程式化唯讀記憶體)、及快閃記憶體。
[實施例1]
此實施例說明當利用電作用在儲存元件中寫入資料時用以搜尋製造於基底上的儲存元件之流壓特性曲線的實驗結果。儲存元件是藉由在基底上依序堆疊第一導電層、第 一有機化合物層、第二有機化合物層、和第二導電層所形成的元件。第一導電層係由氧化矽和銦錫氧化物的化合物形成(此化合物有時縮寫成NITO)，第一有機化合物層係由4,4’-雙[N-(3-甲基苯基)-N-苯基-胺基]-聯苯(有時縮寫成TPD)形成，第二有機化合物層係由4,4’-雙[N-(1-萘基)-N-苯基-胺基]-聯苯(有時縮寫成α-NPD)形成，及第二導電層係由鋁形成。第一有機化合物層的厚度10 nm，及第二導電層的厚度為50 nm。
首先，將參照圖13說明利用電作用寫入資料之前和之後的儲存元件之流壓特性曲線的量測結果。在圖13中，水平軸圖示電壓值，垂直軸圖示電流值，標繪圖261圖示利用電作用寫入資料之前的儲存元件之流壓特性曲線，而標繪圖262圖示利用電作用寫入資料之後的儲存元件之流壓特性曲線。如圖13所示，寫入資料之前和之後的儲存元件之流壓特性曲線大幅改變。例如在施加電壓為1V時，寫入資料之前的電流值是4.8×10-5 mA，而寫入資料之後的電流值是1.1×102 mA。在寫入資料之前和之後，電流值改變7級(107倍)。如所示，在寫入資料之前和之後儲存元件的電阻值改變，藉由從電壓或電流值讀取儲存元件的電阻值變化可將此種儲存元件當作儲存電路。
在如上述使用儲存元件當作儲存電路的例子中，每次讀取資料時都施加預定的電壓量(此種縮短不會發生)，並且讀取電阻值。因此，即使重複讀取資料之後，上述儲存元件的流壓特性曲線仍必須保持不變。也就是說，重複 施加預定的電壓量。接著，將參照圖14說明讀取資料之後的儲存元件之流壓特性曲線的量測。在此實驗中，每次讀取資料時量測儲存元件的流壓特性曲線。因為總共讀取資料五次，所以總共量測儲存元件的流壓特性曲線五次。而且，對兩儲存元件實施流壓特性曲線的量測，兩儲存元件的其中之一已藉由利用電作用寫入資料改變電阻值而另一儲存元件的電阻值未改變。
在圖14中，水平軸圖示電壓值，垂直軸圖示電流值，標繪圖272圖示已藉由電作用寫入資料改變電阻值之儲存元件的流壓特性曲線，而標繪圖271圖示未改變電阻值的儲存元件之流壓特性曲線。如標繪圖271所示，未改變電阻值的儲存元件之流壓特性曲線特別在電壓是1V或更多時顯現出令人滿意的可重複性。同樣地，如標繪圖272所示，已改變電阻值的儲存元件之流壓特性曲線也特別在電壓是1V或更多時顯現出令人滿意的可重複性。從上述結果，即使在多次讀取資料之後流壓特性曲線也不會大幅改變並且可重複性令人滿意。
[實施例2]
在此實施例中，參考圖式說明在利用光作用在儲存電路中寫入資料時所使用的雷射照射設備。
雷射照射設備1001包括用以在運送雷射光時執行各種控制之電腦1002、用以發出雷射光之雷射振盪器1003、電源1004、用以衰減雷射光之光學系統1005、用以調變雷射 光的強度之聲光調變器1006，包括用以減少雷射光的橫切面之透鏡、用以改變光學路徑的鏡子等之光學系統1007、具有X軸台和Y軸台的移動機構1009、用以轉換從電腦1002輸出的控制資料之D/A變換器1010、用以根據從D/A變換器輸出的類比電壓控制聲光調變器1006之驅動器1011、用以輸出信號以驅動移動機構1009之驅動器1012、和用以將雷射光聚焦到照射物體上之自動聚焦機構1013(參考圖15)。可使用能夠發出紫外光、可見光、或紅外光之雷射振盪器當作雷射振盪器1003。尤其是，可使用KrF,ArF,XeCl,Xe等的準分子雷射振盪器、He,He-Cd,Ar,He-Ne,HF等的氣體雷射振盪器、使用各個摻雜有Cr,Nd,Er,Ho,Ce,Co,Ti的YAG,GdVO4,YVO4,YLF,YalO3等的晶體之固態雷射振盪器、或GaN,GaAs,GaAlAs,InGaAsP等的半導體雷射振盪器。
接著，說明具有上述結構的雷射照射設備1001之操作。首先，當基底1014安裝於移動機構1009上時，電腦1002偵測將利用雷射光照射的儲存元件之位置。接下來，電腦1002根據偵測到的位置資料產生用以移動移動機構1009的行動資料。然後，在光學系統1005衰減從雷射振盪器1003發出的雷射光之後，電腦1002控制將從聲光調變器1006發出的雷射光量，以便成為經過驅動器1001的預設量。同時，從聲光調變器1006發出的雷射光通過光學系統1007，使得改變雷射光的光學路徑和聚束光點形狀。在以透鏡聚集雷射光束之後，運送雷射光到基底1014。在此處，移動機 構1009被控制成依據電腦1002所產生的行動資料在X方向和Y方向移動。結果，利用雷射光照射預設位置，並且將雷射光的能量密度轉換成熱能。如此，利用雷射光選擇性照射設置在基底1014上的儲存元件。雖然在上述說明中藉由移動移動機構1009實施雷射照射，但是也可藉由調整光學系統1007在方向和Y方向移動雷射光。
根據如上述使用雷射照射設備利用雷射光照射寫入資料的本發明，可容易地寫入資料。因此，可在短時間內寫入大量資料。
[實施例3]
本發明的半導體裝置可應用於廣泛範圍和下面所說明的特定應用例子。例如，本發明的半導體裝置20可應用於鈔票、錢幣、有價證券、無記名債券、識別憑證(駕駛執照、居住證明等，參考圖16A)、包裝盒(包裝紙、瓶罐等，參考圖16B)、記錄媒體(DVD軟體、視頻帶等，參考圖16C)、交通工具(腳踏車等，參考圖16D)、個人財產(袋子、眼鏡等(參考圖16E))、食品、衣物、一般商品、電子用品等。電子用品包括液晶顯示裝置、EL顯示裝置、電視裝置(又簡稱作TV、TV接收機、或電視接收機)、行動電話等。
本發明的半導體裝置20係藉由安裝半導體裝置20到印刷基底上、黏貼該裝置於表面、或將該裝置嵌入於物體內部將該裝置固定於物體。例如，若物體是書本，則藉由嵌 入該裝置於紙張內將該裝置固定於書本，及若該物體是由有機樹脂製成的包裝，則藉由將該裝置嵌入於有機樹脂內將該裝置固定於該包裝。因為本發明的半導體裝置20輕薄短小，所以即使將該裝置固定於物體之後也不會降低設計品質。藉由設置本發明的半導體裝置20於鈔票、錢幣、有價證券、無記名債券、識別憑證等，可提供識別功能，藉以防止偽造。而且，當在包裝盒、記錄媒體、個人財產、食品、衣物、一般商品、電子用品等上設置本發明的半導體裝置20時，諸如檢驗系統等系統變得更有效率。
接著，將參照圖式說明安裝本發明的半導體裝置之電子用品的模式。本文所圖示的電子用品是行動電話，包括機殼2700及2706、面板2701、蓋子2702、印刷配線基底2703、操作按鍵2704、蓄電池2705等(參考圖17)。面板2701可拆卸式與蓋子2702結合。蓋子2702安裝於印刷配線基底2703。根據將結合面板2701的電子用品適當改變蓋子2702的形狀和尺寸。在印刷配線基底2703上，安裝複數封裝半導體裝置並且本發明的半導體裝置被當作複數封裝半導體裝置的其中之一。安裝於印刷配線基底2703上的複數半導體裝置具有控制器、中央處理單元(CPU)、記憶體、電源電路、聲頻處理電路、發送/接收電路等任一功能。
面板2701經由連接薄膜2708與印刷配線基底2703整合在一起。上述面板2701、蓋子2702、和印刷配線基底2703與操作按鍵2704和蓄電池2705一起位在機殼2700及2706中 。面板2701中的畫素區2709被設置成經由設置在機殼2700中的開口視窗可觀看到。
如上述，本發明的半導體裝置輕薄短小，所以可有效率地使用電子用品的機殼2700及2706中之有限空間。因為本發明的半導體裝置具有使用單晶半導體層當作通道部位之場效電晶體，所以可設置使用能夠高速操作的半導體裝置之電子用品。而且，因為場效電晶體的特性變化小，所以可設置使用具有高可靠性的半導體裝置之電子用品。
而且，因為本發明的半導體裝置具有在包括各個使用單晶半導體層當作通道部位的複數場效電晶體之層上堆疊複數儲存元件的層之結構，所以可設置使用小型半導體裝置的電子用品。
此外，因為本發明的半導體裝置具有有著有機化合物層夾置在一對導電層之間的簡易結構之儲存元件，所以可設置使用不昂貴的半導體裝置之電子用品。
此外，本發明的半導體裝置中之儲存電路是非揮發性並且可另行記錄的，所以可藉由光學作用或電作用在儲存電路中寫入資料。利用此特性，可防止由於重寫的偽造並且可另外寫入新資料。因此，能夠設置一使用精密和附加價值高的半導體裝置之電子用品。
根據本發明的半導體裝置製造方法使用堆疊第一單晶半導體層、絕緣層、及第二單晶半導體層之基底，並且包含以下步驟：形成各個使用第一單晶半導體層當作通道部位之複數電晶體；及蝕刻掉第二單晶半導體層。利用此特 性，可設置一使用輕薄短小的半導體裝置之電子用品。
機殼2700及2706被圖示當作行動電話的外部形狀之例子。根據電子用品的功能或預期目標可對此實施例的電子用品進行各種修改。因此，下文中參考圖18A到18C說明其他電子用品的模式之例子。
圖18A圖示煮飯鍋，包括機殼2001、顯示部位2002、操作按鍵2003等。藉由設置本發明的半導體裝置在煮飯鍋中，可儲存各種資料在煮飯鍋並且可將資料顯示在顯示部位2002中。例如，當事先儲存煮白米、煮粥、煮與高山蔬菜一起煮的米等(例如，水量、米量等)食譜時，使用者可藉由操作操作按鍵2003容易地搜尋使用者想要知道的資訊。而且，例如使用者可根據自己的口味另行記錄米的軟硬度資料等，使得可依據寫入資訊操作煮飯鍋。
圖18B圖示廚房用微波爐，包括機殼2101、顯示部位2102、操作按鍵2103等。藉由設置本發明的半導體裝置在廚房用微波爐中，可儲存各種資料在廚房用微波爐並且可將資料顯示在顯示部位2102中。例如，事先儲存各種菜餚的食譜、材料的加熱/解凍時間等，使用者可藉由操作操作按鍵2103容易地搜尋使用者想要知道的資訊。而且，可另行記錄不曾被儲存當作資料之使用者自有菜餚的食譜。
圖18C圖示洗衣機，包括機殼2201、顯示部位2202、操作按鍵2203等。藉由設置本發明的半導體裝置在洗衣機中，可儲存各種資料在洗衣機並且可將資料顯示在顯示部位2202中。例如，事先儲存有關衣物量的清洗方法、水量 、和洗衣劑等，使用者可藉由操作操作按鍵2203容易地搜尋使用者想要知道的資訊。而且，可根據使用者的喜好另行記錄清洗方法。
接下來，說明使用本發明的半導體裝置之系統的例子。首先，閱讀機/寫入機295設置在包括顯示部位294之移動式終端的側表面，而本發明的半導體裝置20設置在物體297的側表面(參考圖19A)。此外，諸如材料、生產區、或循環處理的歷史等物體297的資訊事先儲存在半導體裝置20中。然後，當保持半導體裝置20在閱讀機/寫入機295上時，半導體裝置20中的資訊顯示在顯示部位294。如此，可設置一實用的系統。可在輸送帶側面設置閱讀機/寫入機295當作另一例子(參考圖19B)。然後能夠設置一可極為容易檢驗物體297之系統。在此方式中，藉由使用本發明的半導體裝置當作物體的管理或循環系統，系統可變得更精巧和實用。
[實施例4]
此實施例參考圖20A及20B、圖21A及21B、和圖22A及22B說明當在形成於基底上的儲存元件中利用電作用寫入資料時之流壓特性曲線的量測結果。在各個圖20A及20B、圖21A及21B、和圖22A及22B中，水平軸表示電壓值，垂直軸表示電流密度值，圓形記號標繪圖表示寫入資料在其中之前的儲存元件之流壓特性曲線的量測結果，方形記號標繪圖表示寫入資料在其中之後的儲存元件之流壓 特性曲線的量測結果。利用電作用將資料寫入儲存元件中意謂施加電壓到儲存元件以縮短儲存元件。
使用六個樣本(樣本1到6)量測流壓特性曲線。六個樣本各個的水平面尺寸是2 mm×2 mm。下面說明六個樣本的多層結構。
樣本1是藉由依序堆疊第一導電層、有機化合物層、及第二導電層所形成的元件。在樣本1中，第一導電層係由含氧化矽的ITO所形成，有機化合物層係由TPD所形成，及第二導電層係由鋁所形成。有機化合物層的厚度為50 nm。圖20圖示樣本1的流壓特性曲線之量測結果。
樣本2是藉由依序堆疊第一導電層、有機化合物層、及第二導電層所形成的元件。在樣本2中，第一導電層係由含氧化矽的ITO所形成，有機化合物層係由添加2,3,5,6-四氟-7,7,8,8-四氰基喹二甲烷(有時縮寫成F4-TCNQ)的TPD所形成，及第二導電層係由鋁所形成。有機化合物層的厚度為50 nm並且以添加0.01重量比的F4-TCNQ加以形成。圖20B圖示樣本2的流壓特性曲線之量測結果。
樣本3是藉由依序堆疊第一導電層、第一有機化合物層、第二有機化合物層、及第二導電層所形成的元件。在樣本3中，第一導電層係由含氧化矽的ITO所形成，第一有機化合物層係由TPD所形成，第二有機化合物層係由F4-TCNQ所形成，及第二導電層係由鋁所形成。第一有機化合物層的厚度為50 nm，第二有機化合物層的厚度為1 nm。圖21A圖示樣本3的流壓特性曲線之量測結果。
樣本4是藉由依序堆疊第一導電層、第一有機化合物層、第二有機化合物層、及第二導電層所形成的元件。在樣本4中，第一導電層係由含氧化矽的ITO所形成，第一有機化合物層係由F4-TCNQ所形成，第二有機化合物層係由TPD所形成，及第二導電層係由鋁所形成。第一有機化合物層的厚度為1 nm，第二有機化合物層的厚度為50 nm。圖21B圖示樣本4的流壓特性曲線之量測結果。
樣本5是藉由依序堆疊第一導電層、第一有機化合物層、第二有機化合物層、及第二導電層所形成的元件。在樣本5中，第一導電層係由含氧化矽的ITO所形成，第一有機化合物層係由添加F4-TCNQ的TPD所形成，第二有機化合物層係由TPD所形成，及第二導電層係由鋁所形成。第一有機化合物層的厚度為40 nm並且以添加0.01重量比的F4-TCNQ加以形成，第二有機化合物層的厚度為40 nm。圖22A圖示樣本5的流壓特性曲線之量測結果。
樣本6是藉由依序堆疊第一導電層、第一有機化合物層、第二有機化合物層、及第二導電層所形成的元件。在樣本6中，第一導電層係由含氧化矽的ITO所形成，第一有機化合物層係由TPD所形成，第二有機化合物層係由添加F4-TCNQ的TPD所形成，及第二導電層係由鋁所形成。第一有機化合物層的厚度為40 nm，第二有機化合物層的厚度為10 nm並且以添加0.01重量比的F4-TCNQ加以形成。圖22B圖示樣本6的流壓特性曲線之量測結果。
根據圖20A及20B、圖21A及21B、和圖22A及22B所示的量測結果，在寫入資料之前和之後(縮短儲存元件之前和之後)，樣本到6的儲存元件之流壓特性曲線大幅變化。
樣本1中的寫入電壓(V)是8.4，樣本2中是4.4，樣本3中是3.2，樣本4中是5.0，樣本5中是6.1，及樣本6中是7.8。樣本1到6中的寫入電壓具有可重複性並且錯誤限度在0.1 V內。
接著，說明在樣本到6中寫入資料之前和之後的電流密度變化。表示電流密度變化的值R1係藉由在寫入之後施加1V電壓到儲存元件時的電流密度A除以在寫入之前施加1V電壓到儲存元件時的電流密度B所獲得(R1=A÷B)。值R2係藉由在寫入之後施加1V電壓到儲存元件時的電流密度C除以在寫入之前施加1V電壓到儲存元件時的電流密度D所獲得(R2=C÷D)。
在樣本1中R1是1.9×107及R2是8.4×103，在樣本2中R1是8.0×108及R2是2.1×102，在樣本3中R1是8.7×104及R2是2.0×102，在樣本4中R1是3.7×104及R2是1.0×101，在樣本5中R1是2.0×105及R2是5.9×101，在樣本1中R1是2.0×104及R2是2.5×102。從上述結果，當施加電壓是1V時的電流值比當施加電壓是3V時的電流值的變化多103倍或更多。
11‧‧‧電源電路
12‧‧‧時脈產生電路
13‧‧‧資料調變/解調電路
14‧‧‧控制電路
15‧‧‧介面電路
16‧‧‧儲存電路
17‧‧‧資料匯流排
18‧‧‧天線
19‧‧‧閱讀機/寫入機
20‧‧‧半導體裝置
21‧‧‧記憶格
22‧‧‧記憶格陣列
23‧‧‧解碼器
24‧‧‧解碼器
25‧‧‧選擇器
26‧‧‧讀/寫電路
27‧‧‧第一導電層
28‧‧‧第二導電層
29‧‧‧有機化合物層
30‧‧‧儲存元件
31‧‧‧場效電晶體
32‧‧‧雷射照射設備
33‧‧‧絕緣層
34‧‧‧絕緣層
44‧‧‧半導體層
45‧‧‧半導體層
46‧‧‧電阻元件
47‧‧‧感測放大器
261‧‧‧標繪圖
262‧‧‧標繪圖
271‧‧‧標繪圖
272‧‧‧標繪圖
294‧‧‧顯示部位
295‧‧‧閱讀機/寫入機
297‧‧‧物體
301‧‧‧絕緣層
302‧‧‧單晶半導體層
303‧‧‧n阱
304‧‧‧p阱
305‧‧‧n阱
306‧‧‧p阱
307‧‧‧場氧化物層
308‧‧‧閘絕緣層
309‧‧‧閘絕緣層
310‧‧‧閘絕緣層
311‧‧‧閘絕緣層
312‧‧‧閘極
313‧‧‧閘極
314‧‧‧閘極
315‧‧‧閘極
312a‧‧‧多晶矽層
313a‧‧‧多晶矽層
314a‧‧‧多晶矽層
315a‧‧‧多晶矽層
312b‧‧‧矽化物層
313b‧‧‧矽化物層
314b‧‧‧矽化物層
315b‧‧‧矽化物層
316‧‧‧場效電晶體
317‧‧‧場效電晶體
318‧‧‧場效電晶體
319‧‧‧場效電晶體
320‧‧‧低濃度雜質區
321‧‧‧低濃度雜質區
322‧‧‧低濃度雜質區
323‧‧‧低濃度雜質區
324‧‧‧側牆
325‧‧‧側牆
326‧‧‧側牆
327‧‧‧側牆
328‧‧‧雜質區
329‧‧‧雜質區
330‧‧‧雜質區
331‧‧‧雜質區
332‧‧‧絕緣層
333‧‧‧絕緣層
334‧‧‧導電層
335‧‧‧導電層
336‧‧‧導電層
337‧‧‧導電層
338‧‧‧導電層
339‧‧‧導電層
341‧‧‧導電層
342‧‧‧導電層
343‧‧‧導電層
345‧‧‧第一導電層
346‧‧‧有機化合物層
347‧‧‧第二導電層
348‧‧‧絕緣層
349‧‧‧絕緣層
350‧‧‧儲存元件
351‧‧‧層
352‧‧‧層
361‧‧‧第一導電層
362‧‧‧第一導電層
363‧‧‧第一導電層
364‧‧‧第一導電層
365‧‧‧有機化合物層
366‧‧‧有機化合物層
367‧‧‧有機化合物層
368‧‧‧有機化合物層
369‧‧‧第二導電層
370‧‧‧絕緣層
371‧‧‧儲存元件
372‧‧‧儲存元件
373‧‧‧儲存元件
374‧‧‧儲存元件
375‧‧‧絕緣層
401‧‧‧層
402‧‧‧層
403‧‧‧導電層
445‧‧‧第一導電層
446‧‧‧有機化合物層
447‧‧‧第二導電層
448‧‧‧絕緣層
449‧‧‧絕緣層
450‧‧‧儲存元件
462‧‧‧第一導電層
463‧‧‧第一導電層
466‧‧‧有機化合物層
467‧‧‧有機化合物層
469‧‧‧第二導電層
470‧‧‧絕緣層
472‧‧‧儲存元件
473‧‧‧儲存元件
475‧‧‧絕緣層
501‧‧‧層
502‧‧‧層
503‧‧‧導電層
504‧‧‧基底
505‧‧‧樹脂
506‧‧‧導電粒子
510‧‧‧SIMOX基底
511‧‧‧第一單晶半導體層
512‧‧‧絕緣層
513‧‧‧第二單晶半導體層
514‧‧‧層
515‧‧‧研磨和拋光設備
516‧‧‧半導體裝置
517‧‧‧導電層
518‧‧‧基底
520‧‧‧物體
1001‧‧‧雷射照射設備
1002‧‧‧電腦
1003‧‧‧雷射振盪器
1004‧‧‧電源
1005‧‧‧光學系統
1006‧‧‧聲光調變器
1007‧‧‧光學系統
1009‧‧‧移動機構
1010‧‧‧變換器
1011‧‧‧驅動器
1012‧‧‧驅動器
1013‧‧‧自動聚焦機構
1014‧‧‧基底
2001‧‧‧機殼
2002‧‧‧顯示部位
2003‧‧‧操作按鍵
2101‧‧‧機殼
2102‧‧‧顯示部位
2103‧‧‧操作按鍵
2201‧‧‧機殼
2202‧‧‧顯示部位
2203‧‧‧操作按鍵
2700‧‧‧機殼
2701‧‧‧面板
2702‧‧‧蓋子
2703‧‧‧印刷配線基底
2704‧‧‧操作按鍵
2705‧‧‧蓄電池
2706‧‧‧機殼
2708‧‧‧連接薄膜
2709‧‧‧畫素區
在附圖中：圖1A到1C為本發明的半導體裝置；圖2A及2B為本發明的半導體裝置；圖3為本發明的半導體裝置；圖4A及4B為本發明的半導體裝置；圖5為本發明的半導體裝置；圖6為本發明的半導體裝置；圖7A到7D為根據本發明之半導體裝置製造方法；圖8A到8C為本發明的半導體裝置；圖9A及9B為本發明的半導體裝置；圖10A到10C為本發明的半導體裝置；圖11為本發明的半導體裝置；圖12為本發明的半導體裝置；圖13為儲存元件的流壓特性曲線；圖14為儲存元件的流壓特性曲線；圖15為雷射照射設備；圖16A到16E為本發明的半導體裝置之使用圖型；圖17為使用本發明的半導體裝置之電子用品；圖18A到18C為使用本發明的半導體裝置之電子用品；圖19A及19B為本發明的半導體裝置之使用圖型；圖20A及20B為儲存元件的流壓特性曲線；圖21A及21B為儲存元件的流壓特性曲線；及圖22A及22B為儲存元件的流壓特性曲線。
316‧‧‧場效電晶體
317‧‧‧場效電晶體
318‧‧‧場效電晶體
319‧‧‧場效電晶體
334‧‧‧導電層
343‧‧‧導電層
345‧‧‧第一導電層
346‧‧‧有機化合物層
347‧‧‧第二導電層
348‧‧‧絕緣層
349‧‧‧絕緣層
350‧‧‧儲存元件
351‧‧‧層
352‧‧‧層

Claims (13)

  1. 一種半導體裝置，包含：複數場效電晶體，各個設置在第一絕緣層上並且使用單晶半導體層當作通道部位；儲存元件，設置在該複數場效電晶體上並且包括第一電極、在該第一電極上的有機化合物層以及在該有機化合物層上的第二電極；及一導電層，當作天線，其設置在該第一電極之同一層；其中該第一電極電連接到該複數場效電晶體的其中之一的源極區和汲極區的其中之一，及其中該導電層電連接到另一複數場效電晶體的源極區和汲極區的其中之一。
  2. 根據申請專利範圍第1項之半導體裝置，更包括在該複數個場效電晶體與該儲存元件間的第二絕緣層。
  3. 根據申請專利範圍第1項之半導體裝置，更包括在該第二電極上的第三絕緣層。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣層是氧化矽層。
  5. 根據申請專利範圍第1項之半導體裝置，其中利用光學作用改變該儲存元件的傳導性。
  6. 根據申請專利範圍第1項之半導體裝置， 其中利用電作用改變該儲存元件的電阻值。
  7. 根據申請專利範圍第1項之半導體裝置，其中利用電作用改變該第一電極及該第二電極之間的距離。
  8. 一種顯示裝置，包含根據申請專利範圍第1項之半導體裝置。
  9. 根據申請專利範圍第1項之半導體裝置，其中該有機化合物層具有載子運送材料。
  10. 根據申請專利範圍第1項之半導體裝置，其中該有機化合物層具有載子運送材料，且其中該有機化合物層的電導範圍從1.0×10-15 S．cm-1到1.0×10-3 S．cm-1。
  11. 根據申請專利範圍第1項之半導體裝置，其中該有機化合物層具有從5 nm到60 nm的厚度。
  12. 根據申請專利範圍第1項之半導體裝置，其中該有機化合物層具有摻雜有光酸產生物的共軛聚合物材料。
  13. 根據申請專利範圍第1項之半導體裝置，其中該有機化合物層具有電子運送材料或電洞運送材料。
TW094136564A 2004-10-22 2005-10-19 半導體裝置 TWI382527B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004308839 2004-10-22

Publications (2)

Publication Number Publication Date
TW200629526A TW200629526A (en) 2006-08-16
TWI382527B true TWI382527B (zh) 2013-01-11

Family

ID=36203095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094136564A TWI382527B (zh) 2004-10-22 2005-10-19 半導體裝置

Country Status (6)

Country Link
US (1) US7935958B2 (zh)
JP (1) JP5303588B2 (zh)
KR (1) KR101219749B1 (zh)
CN (1) CN100592520C (zh)
TW (1) TWI382527B (zh)
WO (1) WO2006043687A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2348460B1 (en) 2004-10-18 2014-04-23 Semiconductor Energy Laboratory Co, Ltd. Organic anti fuse memory
WO2006043611A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8835907B2 (en) * 2005-01-21 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8030643B2 (en) * 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US7700984B2 (en) 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7719001B2 (en) 2006-06-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with metal oxides and an organic compound
US7988057B2 (en) 2006-11-28 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
CN105957972A (zh) 2008-05-16 2016-09-21 株式会社半导体能源研究所 发光元件、电子设备和照明装置
WO2013141153A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 無線式温度計
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2021035415A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示装置及其制备方法
WO2021035420A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
EP4020447B1 (en) 2019-08-23 2024-03-27 BOE Technology Group Co., Ltd. Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
JP7339432B2 (ja) 2019-08-23 2023-09-05 京東方科技集團股▲ふん▼有限公司 表示装置およびその製造方法、駆動基板
EP4020596A4 (en) 2019-08-23 2022-08-10 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF
CN112771674B (zh) 2019-08-27 2022-02-22 京东方科技集团股份有限公司 电子装置基板及其制作方法、电子装置
WO2023032833A1 (ja) 2021-09-06 2023-03-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6362798B1 (en) * 1998-03-18 2002-03-26 Seiko Epson Corporation Transistor circuit, display panel and electronic apparatus
US6795339B2 (en) * 2002-02-18 2004-09-21 Renesas Technology Corp. Thin film magnetic memory device having communication function, and distribution management system and manufacturing step management system each using thereof
US6800527B2 (en) * 2001-02-02 2004-10-05 Sony Corporation One time programmable semiconductor nonvolatile memory device and method for production of same
JP2004282050A (ja) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置、ｉｃラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833894A (en) 1973-06-20 1974-09-03 Ibm Organic memory device
JPS62259478A (ja) 1986-04-14 1987-11-11 Nippon Telegr & Teleph Corp <Ntt> トンネル素子
US4839707A (en) 1987-08-27 1989-06-13 Hughes Aircraft Company LCMOS displays fabricated with implant treated silicon wafers
JPH0258264A (ja) 1988-08-23 1990-02-27 Matsushita Electric Ind Co Ltd メモリー素子
JP3124303B2 (ja) * 1991-02-16 2001-01-15 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
DE69332960T2 (de) 1992-01-28 2004-05-13 Canon K.K. Halbleiteranordnung
US5375250A (en) 1992-07-13 1994-12-20 Van Den Heuvel; Raymond C. Method of intelligent computing and neural-like processing of time and space functions
US5982002A (en) 1993-01-27 1999-11-09 Seiko Instruments Inc. Light valve having a semiconductor film and a fabrication process thereof
JP3109967B2 (ja) 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
EP0689085B1 (en) 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
US5536950A (en) 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
JP4201196B2 (ja) * 1995-05-30 2008-12-24 パナソニック株式会社 光ヘッド装置および光ディスク装置
WO1998018044A1 (fr) 1996-10-22 1998-04-30 Seiko Epson Corporation Panneau a cristaux liquides a matrice active
EP0923067B1 (en) 1997-03-12 2004-08-04 Seiko Epson Corporation Pixel circuit, display device and electronic equipment having current-driven light-emitting device
JP3761300B2 (ja) 1997-09-30 2006-03-29 株式会社東芝 シフトレジスター型記憶素子
JP2000113152A (ja) 1998-10-05 2000-04-21 Hitachi Maxell Ltd 非接触メモリ素子を内蔵した磁気ストライプテープ及びそれを利用して製造されたｉｃカード及びｉｃタグ
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6677613B1 (en) 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6509217B1 (en) 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
EP1186042A1 (en) 2000-03-28 2002-03-13 Koninklijke Philips Electronics N.V. Integrated circuit with programmable memory element
JP2002026283A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 多層構造のメモリ装置及びその製造方法
DE10045192A1 (de) 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
JP2003007982A (ja) 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
JP4593019B2 (ja) * 2001-06-25 2010-12-08 株式会社半導体エネルギー研究所 発光装置の作製方法
US7488986B2 (en) * 2001-10-26 2009-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6703652B2 (en) * 2002-01-16 2004-03-09 Hewlett-Packard Development Company, L.P. Memory structure and method making
JP4539007B2 (ja) 2002-05-09 2010-09-08 日本電気株式会社 半導体記憶装置
US6847541B2 (en) 2002-06-07 2005-01-25 Mitsubishi Chemical Corporation Information storage device, and information storage method and information regeneration method employing the information storage device
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP4329312B2 (ja) * 2002-07-02 2009-09-09 株式会社日立製作所 薄膜半導体装置、その製造方法及び画像表示装置
JP2004128471A (ja) * 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
US6847047B2 (en) 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
JP2004185755A (ja) 2002-12-05 2004-07-02 Sharp Corp 不揮発性半導体記憶装置
US7220985B2 (en) 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
US7227178B2 (en) 2003-02-14 2007-06-05 Fuji Electric Holdings Co., Ltd. Switching element
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004281805A (ja) * 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法
US6977389B2 (en) 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US7050326B2 (en) 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
DE10355561A1 (de) 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
JP2005183619A (ja) 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
EP2348460B1 (en) 2004-10-18 2014-04-23 Semiconductor Energy Laboratory Co, Ltd. Organic anti fuse memory
WO2006043611A1 (en) 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7688624B2 (en) 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8835907B2 (en) * 2005-01-21 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8188461B2 (en) 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6362798B1 (en) * 1998-03-18 2002-03-26 Seiko Epson Corporation Transistor circuit, display panel and electronic apparatus
US6800527B2 (en) * 2001-02-02 2004-10-05 Sony Corporation One time programmable semiconductor nonvolatile memory device and method for production of same
US6795339B2 (en) * 2002-02-18 2004-09-21 Renesas Technology Corp. Thin film magnetic memory device having communication function, and distribution management system and manufacturing step management system each using thereof
JP2004282050A (ja) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置、ｉｃラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法

Also Published As

Publication number Publication date
JP2011097105A (ja) 2011-05-12
KR101219749B1 (ko) 2013-01-21
CN100592520C (zh) 2010-02-24
JP5303588B2 (ja) 2013-10-02
US7935958B2 (en) 2011-05-03
WO2006043687A1 (en) 2006-04-27
US20080210928A1 (en) 2008-09-04
CN101048869A (zh) 2007-10-03
TW200629526A (en) 2006-08-16
KR20070058709A (ko) 2007-06-08

Similar Documents

Publication Publication Date Title
TWI382527B (zh) 半導體裝置
TWI434411B (zh) 半導體裝置
US8288856B2 (en) Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US8901567B2 (en) Semiconductor device and manufacturing method thereof
JP5917596B2 (ja) 半導体装置及び電子機器
TWI395321B (zh) 半導體裝置及其驅動方法
US7688624B2 (en) Semiconductor device
US20060261331A1 (en) Semiconductor device
US8023302B2 (en) Memory device and semiconductor device
US7681801B2 (en) RFID chip with write-once functionality for an operation-stop instruction
JP2007201437A (ja) 半導体装置
JP2006253667A (ja) 記憶装置および半導体装置
JP5190182B2 (ja) 半導体装置
JP4767653B2 (ja) 半導体装置及び無線チップ
JP2006148088A (ja) 半導体装置
JP5230119B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees