TWI380374B - Semiconductor fabrication process including recessed source/drain regions in an soi wafer - Google Patents

Description

1380374 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體製造程序之領域，且更特定+之 本發明係關於使用絕緣物上妙起始物質之製造程序。 【先前技術】 在半導體製造程序之領域中，絕緣物上矽（s〇I)晶圓已用 於減少可阻礙裝置效能之接面電容α〇Ι晶圓包含一位於下 • 方氧化層上之薄矽頂層。電晶體形成於該薄頂層中，其導 致極淺源極/汲極區域β儘管淺源極/汲極區域對於減少接面 電容而言為良好的’但它們亦可顯示不良之經增加阻抗效 應，該阻抗效應之特徵在於與電晶體串聯之外部電阻。升 尚之源極/汲極區域（其中源極/汲極結構大體形成於原始晶 圓表面上）已用於處理後者之問題。然而，升高之源極 區域增加了與電晶體閘極重疊之電容且可產生電流擁擠效 應（current crowding effect)。因此，將需要結合相對較厚源 春極成極區域來俘獲S0I晶圓之益處，而不遭受升高源極區 域之負面效應且大體上不增加程序之複雜性。 【發明内容】 一般而言，本發明涵蓋一採用丧入式源極/沒極結構及 ⑽起始物質之半導體製造程序。該截入式源極/沒極需要 ㈣S⑽埋氧化（職）層之—部分。該贿層之剩餘部分 提供相鄰裝置之間的隔離。根據本發明，此層之選擇 性移除並不需要專用光微影（意即，光罩）步驟。 I07014.doc 1380374 【實施方式】 現參看諸圖，圖1為用作本發明之起始物質之s〇I晶圓ι〇ι 的部分橫截面圖。晶圓101包含晶圓主體1〇2'覆蓋主體1〇2 之BOX層104’及作用層106(有時稱作為頂層1〇6)。晶圓主 體102較佳為諸如矽之半導體材料。Β〇χ層1〇4較佳地為具 有約50 nm厚度之二氧化矽層。作用層1〇6較佳為諸如矽或 鍺化矽之半導體。作用層1〇6較佳為磊晶層且較佳具有約 1 00 nm之厚度。 現參看圖2,隔離結構11〇形成於作用層1〇6中。隔離結構 之所描繪實施例係由合適介電質（例如，二氧化矽）形成之淺 槽溝隔離結構。在所描繪之實施例中，隔離結構11〇經由作 用層106完全延伸以接觸8〇又層1〇〇當作為嵌入式源極/汲 極形成程序之部分對BOX層1〇4之其它部分進行蝕刻時，隔 離結構11 0遮蔽或保護Β οχ層104之下方部分。在其中隔離 結構11 0及BOX層1 〇4為相同材料（例如，二氧化矽）之實施例 中，隔離結構110及BOX層1〇4之蝕刻速率粗略地類似。在 此等實施例中，為了確保隔離結構11〇之厚度足以保護Β〇χ 層104之下方部分，隔離結構11〇之厚度較佳超出6〇又層ι〇4 之厚度一相當範圍。在較佳實施例中，隔離結構丨丨〇之厚度 至少為BOX層1〇4之厚度的兩倍。 ，現參看圖3,電晶體通道結構107形成為覆蓋一對隔離結 構110之間的BOX層1〇4。在所描繪之實施例中，藉由蝕刻 或移除大部分頂層1〇6而自頂層1〇6形成電晶體通道結構 1 〇7。用以形成電晶體通道結構1 〇7之钱刻程序較佳對於隔 I070I4.doc ，結構11G具有高度選擇性，以致大部分隔離結構ii〇在電 晶體通道結構107形成之後保留下來。纟一實施例中，如圖 中所不之電晶體通道結構1〇7具有約5〇 nm之厚度。 現參看圖4 ’犧牲膜112形成為覆蓋電晶體通道結構1〇7。 在^中電晶體通道結構1〇7為矽之實施例中，犧牲膜112較 為、，·里熱形成之二氧化矽。在此實施例中，應瞭解，犧牲 膜在其形成時消耗電晶體通道結構1〇7之一部分。在半導體 • 製這程序領域所已知的，犧牲膜112在電晶體通道結構1 〇7 之上表面處有益地消耗結晶結構中之缺陷。 現參看圖5,犧牲膜ι】2已移除。在其中犧牲膜112為二氧 化矽之實施例中，可使用諸如藉由在HF溶液中浸潰晶圓101 式姓刻程序來達成該膜之移除。在此實施例中應瞭 解，在犧牲膜移除期間移除隔離結構丨1〇之部分，以致所得 電晶體通道結構107在其兩端處不再接觸隔離結構丨⑺。 現參看圖6，閘極介電質120形成為覆蓋電晶體通道結構 • 107。在一實施例中，閘極介電質12〇為熱形成之二氧化矽， 其具有小於約30 nm之厚度。在另一實施例中，閘極介電質 120為高介電常數之介電質，為本揭示之目的，其為具有大 於二氧化矽之介電常數（約3.9)之介電常數的任何介電質。 合適之高介電常數介電質候選者包含諸如Hf〇2之金屬氧化 物。在高介電常數實施例中，閘極介電質120之有效氧化層 厚度（EOT)較佳小於約3〇 nm。在一些實施例中，諸如在圖6 所描繪之實施例中，閘極介電質12〇形成於電晶體通道結構 1 07之所有曝露表面上，包含形成於電晶體通道結構107之 1070I4.doc 1380374 側壁上及沿著該等側壁。 現參看圖7,導電層130形成為覆蓋閘極介電質120且頂蓋 層:35形成為覆蓋導電層13〇。根據_實施例，導電層13〇 為以習知方式（諸如残熱分解）形叙多晶在此實施例 中，導電層130可根據已知程序經當場重摻雜或藉由使用隨 後離子植入程序而經重摻雜。在其它實施例中，導電層Η。 •可包括諸如鈦、鎢、鈕及其合金及化合物(例如，氮化鈦、 φ 石夕化组及氮化矽鈕）之金屬材料。 在實施例中，頂蓋層135用於保護下方導電層13〇且用 於在導電層130上提供一抗反射塗層（ARC)之層。（頂蓋層 亦可稱作ARC層135)。術層減少當隨後沉積之光阻^ 圖示）曝露於輻射時所發生的駐波圖案。在一適於保護導電 層130及提供ARC層之實施例中，頂蓋層135為氮化矽膜， 其較佳具有約1 〇至2 5 nm之厚度。 現參看圖8，圖案化導電層13〇及頂蓋層135以形成閘電極 ,140。可使用習知光微影及蝕刻程序來達成導電層及頂 蓋層135之圖案化。閘電極14〇之側壁界定位於閘電極 下方之電晶體通道結構1〇7中的第一通道區域或拉伸通道 區域143之邊界。拉伸通道區域143之橫向尺寸（長度）較佳小 於 200 nm。 現參看圖9,分隔物結構】50形成於閘電極】4〇之側壁上。 可如吾人所熟知的藉由沉積一覆蓋晶圓1〇1之等形膜及隨 後各向異性地蝕刻該膜來達成分隔物結構15〇之形成。在本 文中將間電極140與側壁分隔物】50之組合稱作閘電極結構 I070\4.doc 1380374 155或更簡單地稱作閘極結構155。閘極結構i55之橫向邊界 界定第二或有效通道區域145，其稍寬於拉伸通道區域 143。有效通道區域145界定將隨後形成之源極/汲極結構之 邊界β閘極結構1 5 5之形成曝露位於有效通道區域〗4 5外部 之閘極介電質120及電晶體通道結構1〇7的部分。在一些實 施例中，某形式之離子植入可在形成分隔物i5〇之前執行。 此等植入可包含延伸植入、函素植入，及將為對半導體製 造程序有瞭解之人所熟悉的類似植入。 現參看圖10 ’移除閘極介電質12〇及電晶體通道結構ι〇7 之曝露部分（意即，閘極介電質12〇及電晶體通道結構1〇7之 並不位於閘電極140或分隔物150下方的彼等部分）。閘極介 電質120及電晶體通道結構107之曝露部分的移除使並不位 於閘極結構155下方之BOX層104之部分曝露。（熟習此項技 術者在移除期間辨識出閘極介電質120及電晶體通道結構 107之一些底切（undercut))使用習知之氟基或氯基電漿輔助 幹式蝕刻程序來執行圖1 〇中所描繪之蝕刻。圖丨〇與圖9的比 較顯示出圖10之蝕刻程序侵蝕隔離結構丨10。在較佳實施例 中’隔離結構之剩餘部分的厚度大於BOX層104之厚度，以 使得隔離結構110將能夠在BOX層1 04之隨後蝕刻期間為隔 離結構110下方之BOX層1〇4之部分提供有效光罩。圖1〇亦 描繪BOX層104.之隔離部分105。BOX層104之隔離部分1〇5 包含位於隔離結構11〇下方之BOX層105之部分。隔離部分 105表示BOX層1〇4之部分，該等部分將在隨後之介電質蝕 刻之後保留下來（如下所述）。歸因於遮蔽效應（shadowing 107014.doc • 10· 1380374 effect)’隔離部分105之橫向尺寸可稍大於隔離結構110之橫 向尺寸。 現參看圖11，蝕刻30乂層104之曝露部分以曝露晶圓主體 之下方部分。隔離結構11〇之剩餘部分的存在在如圖 所描繪之蝕刻期間保護BOX層104之隔離部分！ 05使其免受 蝕刻在B〇X層1 04之曝露部分的蝕刻之後，移除隔離結構 • 110，但3〇又層1〇4之隔離部分1〇5保留下來。Β〇χ層1〇4之 • 隔離部分1 〇 5將為隨後將形成之相鄰源極/汲極結構提供實 體隔離及電隔離。藉由使用隔離結構110保護BOX層1〇4之 隔離部分105,所述程序提供一用以圖案化Β〇χ層之方法， °亥方法不需要光微影程序來界定將被移除之BOX層1〇4的 區域。儘管隔離介電質110之形成需要一遮蔽步驟，但此遮 蔽步驟係在閘電極14〇形成之前執行，且因此在其配準要求 (reglstrati〇n requirement)方面需求少得多。在界定電晶體 閘極及源極/汲極區域之後形成的光罩必須精確地對準以 • 防止電晶體區域之非故意蝕刻。此配準問題在例如記憶體 陣列申較為典型之密集間隔設計辛尤為重要。 儘管蝕刻閘極介電質120及電晶體通道結構1〇7之曝露部 分係描述為自30又層104之曝露部分蝕刻之獨特程序步 驟，但此等蝕刻程序可組合成為單一蝕刻程序，其中蝕刻 程序可具有多個階段，諸如移除間極介電質12〇之第一階 段、蝕刻電晶體通道結構1〇7之第二階段，及蝕刻Β〇χ層 之第三階段。 曰 現參看圖12,執行一在嵌入式源極/汲極結構形成之前的 I070I4.doc 1380374 々潔步驟。在較佳實施例中，該清潔㈣包含™浸潰以移 除晶圓主體iG2之上表面上的任何殘留氧化物。亦將該肝 浸潰展示為移除B0X層之隔離部分1〇5的—小部分。 現參看圖13，形成嵌入式源極/汲極結構160。嵌入式源 極/汲極結構16〇較佳為使用晶圓主體⑽作為晶種而熱形 成（成長）之蟲晶結構。嵌入式源極/汲極結構之所以如此命 名是因為該等結構之一重要部分垂直移動（嵌入）於原始 BOX層UM之上表面下方。嵌人式源極/祕結構有益地減 八、用於#· SOI技術中之升高源極/汲極結構相關聯的電 流擁擠及重疊電容。 嵌入式源極/汲極結構160在一實施例中為矽結構。在另 一適於在PMO S電晶體形成中所使用之實施例中，嵌入式源 極/汲極結構160為鍺化矽、碳化矽、矽鍺碳、當場摻雜之 錯化石夕，< 另—合適之半導體材料。可使用-或多個深植 入來達成嵌入式源極/汲極結構16〇之間的隔離及其與下方 晶圓主體102之間的隔離》在此實施例中，深植入將在晶圓 主體102中產生一導電類型，其與源極/汲極結構16〇之導電 類型相反。在一些實施例中，可能需要使用一第一此深植 入以達成用於晶圓之PMOS區域之接面電容且使用第二深 植入以達成用於晶圓之NMOS區域的接面電容。在其它實施 例中，晶圓主體102之相對較高電阻可能足以達成有效電隔 離。在任何情況下，嵌入式源極/汲極結構16〇之形成導致 電晶體100之形成，當該電晶體100適當地連接至形成於晶 圓101中之其它此等電晶體時，其產生一積體電路。 107014.doc •12· 1380374 在前述說明書中，已參看且 /看/、體實鈿例描述了本發明。鈇 而，普通熟習此項技術者應瞭解， ’、 專利範圍中所陳述之本發明範疇 τ μ幻， 靶疇的情況下進行各種修改及 ^匕。舉例而言’儘管晶圓主體⑽係、描述為包 Γ化鎵及錯切之其它半導體㈣可用於該主體。類似 作用層刚可包含鍺切或其類似物作切之替代物。 ρ物結構15〇儘管係描述為氮切，但其可包含諸如位於 氮化矽與閘電極之間的薄 、 ，明立… 1的4氧化層之額外材料。因此，將於 說明忍義而非限制意義來考慮說明書及諸圖，且所有此等 修改係用以包含於本發明之範疇内。 已參看具體實施例描述了益虛 迩Γ益處、其它優點及問題之解決 二：。然而，不應將該等益處、優點、問題解決方案，及. 可導致任何益處、優點或解決方案發生或變得更加顯著之 任何要素（或多個要素）理解為任何或所有申請專利 =鍵、必需或基本的特徵或要素。如本文中所用的，術 浯包括（comprises 或 c〇mpdsi v, 4 )或其任何其他變化係用 以涵盖非排外之包含’以使得包括一要素清單之程序、方

t物品或設傷並非僅包含彼等要素而是可能包含此程 序方法、物品或設備中祐去BB r* X丨I 【圖式簡單說明】 ，$固有之其它要素。 圖1為絕緣物切晶圓之部分橫截面圖； 4圖2描緣根據本發明之-實施例在圖1之晶圓上執行的製 k私序’其巾隔離結構形纽SQI晶圓之作用層中； 圖3描繪緊隨圖2之後的程序，其中自作用層形成—電晶 1070H.doc 13 1380374 體通道結構； ’、中犧牲氧化層形成於 其中移除犧牲氧化層； 其中—閘極介電質形成於 其中—導電層及一頂蓋層 圖4描繪緊隨圖3之後的。 的程序 電晶體通道結構上； 圖5描繪緊隨圖4之後的程^序 圖6描繪緊隨圖5之後的程序 電晶體通道結構上； 圓7描繪緊隨圖6之後的程序 形成於閘極介電質上； 圖8描繪緊隨圖7之後的程序， 以形成一閘電極； ，八中蝕刻導電層及頂蓋層 圖9描繪緊隨圖8之後的程序， 側壁上； ’、中刀隔物形成於閘電極 圖10描繪緊隨圖9之後的程序 再中餘刻閘極介雷質及雷 晶體通道之曝露部分； 』從』丨电貞及電 圖11描繪緊隨圖10之後的鞀庄 设的程序’其中移除内埋氧化層之 曝露部分； π π & 圊12描繪緊隨圖11之後的程序 枉斤其中執行一 HF浸潰以清 潔晶圓主體及電晶體通道之曝露部分；及 圖Π描繪請圖12之後的程序，其中使Μ晶成長程序 形成嵌入式源極/汲極結構； 熟習此項技術者應瞭解’為了簡明及清楚起見而說明諸 圖中之元件且不必將其按比例繪製。舉例而言，可相對於 其它元件而誇示諸圖中之-些元件的尺寸以有助於改良對 本發明之實施例的理解。 107014.doc 14 1380374 【主要元件符號說明】 101 晶圓 102 晶圓主體 104 内埋氧化（BOX)層 105 隔離部分 106 頂層 107 電晶體通道結構 110 隔離結構 112 犧牲膜 120 閘極介電質 130 導電層 135 頂蓋層 140 閘電極 143 拉伸通道區域 145 有效通道區域 150 分隔物 155 閘電極結構 160 源極/汲極結構 107014.doc •15-

Claims (1)

1380374 第094145651號專利申請案 中文申請專利範圍替換本(101年3月) 十、申請專利範圍： 1_ —種半導體製造程序，其包括 在一絕緣物上矽（S0I)晶圓之一作用層中形成隔離槽溝 結構； 藉由關於該等隔離槽溝選擇地蝕刻該作用層而使該作 用層變薄以形成一通道結構； 形成一覆蓋該通道結構之閘極介電質； 形成一覆蓋該閘極介電質之閘極結構； 使用該閘極結構作為一光罩，移除該閘極介電質及該 下方通道結構之曝露部分以曝露該SOI晶圓之一内埋氧 化（BOX)層的部分； 經由該BOX層之曝露部分而蝕刻至該s〇I晶圓之一基 板主體的曝露部分，其中覆蓋該職層之隔離部分之該 隔離槽溝結構的存在防止該BOX之該等隔離部分在該蝕 刻期間被移除；及 注自該基板主體之曝露部分磊晶地成長半導體源極/汲極 其中藉由該BOX層之s亥專隔離部分而使相鄰半導 體源極/沒極結構相互隔離。 青求項1之方法，其中形成該閘極介電質包括熱形成一 一氧化矽閘極介電質。 3.如。月求項1之方法，其中形成該閘極介電質包括沉積一高 介電常數之閘極介電質。 月长項1之方法，其中形成該閘極結構包括藉由以下步 驟形成一閘電極： I07014-1010309.doc 1380374 覆蓋該閘極介電質之導電層；及 形成—覆蓋該導電層之抗反射塗層（ARC);及 案化1該導電層及該ARC以形成該閘電極。 5·如明求項4之方法’其中該ARC包括氮化矽。 6如。月求項5之方法，其中該導電部 分包括多晶。 7·如凊求項5之方法，其中該導電部分包括 一金屬。 8.如清求項3之方法，其進一步包括每該閉電極之側壁上形 成介電分隔物結構。 求項1之方法，其中磊晶地成長該等半導體源極/汲極 構包括蟲晶地成長矽源極/汲極結構。 月求項1之方法，其令磊晶地成長該等半導體源極/汲極 結構包括磊晶地成長鍺化矽源極/汲極結構。 "•-種圖案化一絕緣物上矽(S0I)晶圓之一内埋氧化層 (BOX)的方法，其包括： 在該SOI晶圓之—作用層中形成介電隔離結構，該等介 電隔離結構覆蓋該BOX層之隔離部分； 藉由關於該等隔離結構選擇地使該作用層變薄以形成 -覆蓋該職層之電晶體通道結構；及形成—覆蓋該通 道結構之閘極介電質； 形成一覆蓋該閘極介電質之閘極結構； 經由該電晶體通道結構、該閘極介電質及該Β〇χ層之 未藉由該閘極結構遮蔽之部分進行蝕刻，其中在該蝕刻 期間該等隔離結構之存在防止該敍刻移除該Β〇χ層之該 等隔離部分。 1070I4-10l0309.doc 1380374 12. 如研求項11之方法，其中該等介電隔離結構之一厚度超 出該BOX層之一厚户。 13. 如凊求項11之方法，其中形成該電晶體通道結構包括姓 刻大部分該作用層。 14·如請求項11之方法，其中該閘極介電質係選自由熱形成 之二氧化梦及~高介電常數材料組成之群。 15.如請求項11之方法，其中形成該閘極結構包含沉積一導 電層、沉積-覆蓋該導電層之介電頂蓋層、蝕刻該導電 層及該介電頂蓋層以形成一閘電極，及在該閘電極之側 壁上形成介電分隔物。 16· -種使用-絕緣物切（s〇I)晶圓形成—具有嵌入式源極 /汲極之電晶體的方法，該SOI晶圓包括一覆蓋—内埋氧化 (BOX)層之作用層，該内埋氧化（Β〇χ)層覆蓋一基板主 體，該方法包括： 在該SOI晶圓之該作用層中形成隔離結構，其中該等隔 離結構經由該作用層延伸至該Βοχ層； 移除位於相鄰隔離槽溝之間的該作用層之一上部分以 形成一電晶體通道結構； 在該通道結構上形成一閘極介電質； 在該閘極介電質上形成一閘極結構；及 經由該閘極介電質、該通道結構及該B0X層之未藉由 該閘極結構或該等隔離槽溝遮蔽的部分進行餘刻；及 自該基板主體之藉由該钱刻而曝露之部分為晶地成長 源極/汲極結構。 107014-1010309.doc 1380374 17. 如請求項16之方法，其中該源純極結構具有一第一導 電類型’且進-步包括使用—第二導電類型之—雜質執 行一深植入該主體基板。 18. 如請求項16之方法，移除該作用層之—上部分包括蝕刻 大部分該作用層。 19. 如請求項16之方法，其中形成該閘極結構包含形成一閘 電極及在該閘電極之側壁上形成介電分隔物。 20. 如請求項16之方法，其中該隔離結構及該Β〇χ層皆主要 包括二氧化矽，且其中該隔離結構之厚度防止該BOX層 之該等隔離部分在該蝕刻期間被蝕刻。 I07014-I0l0309.doc 4-