TWI345286B - Method of producing simox wafer - Google Patents

Method of producing simox wafer Download PDF

Info

Publication number
TWI345286B
TWI345286B TW096110633A TW96110633A TWI345286B TW I345286 B TWI345286 B TW I345286B TW 096110633 A TW096110633 A TW 096110633A TW 96110633 A TW96110633 A TW 96110633A TW I345286 B TWI345286 B TW I345286B
Authority
TW
Taiwan
Prior art keywords
oxide film
ion implantation
oxide
simox
oxygen
Prior art date
Application number
TW096110633A
Other languages
English (en)
Other versions
TW200802694A (en
Inventor
Yoshio Murakami
Tetsuya Nakai
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW200802694A publication Critical patent/TW200802694A/zh
Application granted granted Critical
Publication of TWI345286B publication Critical patent/TWI345286B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Description

1345286 Π) 九、發明說明 【發明所屬之技術領域】 -- 1.發明範疇 - 本發明關於具埋藏氧化物(BOX )膜以形成 電力損耗SOI (絕緣體上之矽)設備的薄膜SOI 具體地關於SIMOX (植氧分離)晶圓的製造方法 藏氧化物膜係經由將氧離子植入晶圓表面並以高 • 形成。 【先前技術】 2.相關技藝描述 關於製造薄膜SOI晶圓的方法,迄今已知所 量SIMOX方法,其中植入氧的劑量高,及所謂 SIMOX方法,其中以相較於該高劑量SIMOX方 低的劑量植入氧離子,接著並在高氧氣體中實施 # 關於低劑量SIMOX方法,爲近來開發的 MLD (修改的低劑量)方法,其中可藉由以低劑 實施最後氧植入以形成氣體層,而以低劑量形成 有助於晶圓的大量製造。 該高劑量SIMOX方法爲一種方法,其中氧 列狀況下植入,加速能量:1 5 0 k e V,劑量:超過 cnT2,及基底溫度:約500 °C,且之後以1300。C 度在包含0.5-2%氧的氬(A〇或氮(N2)氣體中 達約 4-8 小時(參照 K. Izuroi et al.· Electron 局速、低 晶圓,較 ,其中埋 溫退火而
謂的高劑 的低劑量 法顯著較 退火。 一種所謂 量及室溫 BOX,其 離子在下 1·5χ1018 以上的溫 實施退火 lett. ( UK (2) (2)1345286 )vol,14,(1978),ρ·593)。然而,該高劑量 SIMOX 方 法具有一些問題,即植入時間極長,產量不佳,且SOI層 錯置密度高達Ixl05-lxl07cm·2。 該低劑量SIMOX方法改進了上述該高劑量SIMOX方 法的問題,且其典型地在下列狀況下植入氧離子,加速能 量:超過150keV,劑量:4xl017 -lxl018cm·2,及基底溫度 ••約400-600°C,且之後以1300。(:以上的溫度在包含SOSO%氧 的氬氣 體中實 施退火 ,藉此 ,獲 得顯 著的品 質改進 ,即埋藏氧化物膜(BOX )於退火步驟經內部熱氧化而變 厚(可縮寫爲"ITOX"),並降低錯置密度等(參照 S. Nakashima et al., Proc.IEEE int. SOI Conf. ( 1 994 ) , p71-72 ) ° 此外,該MLD方法開發做爲該低劑量SIMOX方法的 改良版本,並爲一種方法其中在現有高溫(400-65 0°C ) 氧植入之後,可於室溫實施顯著低劑量的進一步氧植入, 以於埋藏氧化物膜(BOX )的表面上形成一氣體層(參照 0. W. Holland et al., App 1. Phys. Lett. ( USA) vol. 69 ( 1996),p574及美國專利No. 5930643)。依據此方法, 可在1.5xl017-6xl017cnT2之寬且低劑量的範圍內實施BOX 的連續生長,且在後續ITOX程序中亦然,可以較傳統 ITOX高1.5倍的比例實施內部熱氧化。結果,BOX膜極 接近熱氧化物膜,並獲得顯著的改進。在MLD方法中, 通常在ITOX步驟後於包含0.5-2%氧的Ar氣體中實施退 火達約5-10小時,以便降低SOI層中的氧含量。 (3) 1345286 • 如上述,在所有高劑量SIMOX方法、低劑: 方法及MLD方法中,SIMOX程序約略包括以約 ·. 或更多能量與約1·5χ1017 -lxl018cm-2劑量之植入 植入步驟,及回復經植入氧離子所製造之損害以 的埋藏氧化物膜(BOX )的高溫退火步驟。在言 程序中,氧離子被植入裸矽晶圓(不具氧化物膜 以高溫退火該裸矽以形成埋藏氧化物膜(B OX ) φ 然而,在該SIMOX程序中,已知許多顆粒 (3 5 0- 5 00 °C )及高劑量(2χ1017 -1 xl018cm·2 )的 植入步驟附著至矽表面,而造成表面缺陷。甚至 植入後形成埋藏氧化物膜(BOX)的高溫退火步 係由例如管、船形容器、支架等機構產生以附著 確定將造成表面缺陷。 【發明內容】 φ 因而,本發明的一個目標是有利地解決上述 提出製造SIMOX晶圓的方法,其中不僅在氧離 驟亦在高溫退火步驟有效地抑制附著至矽表面的 較於傳統技術而大大地降低該些顆粒所引發表面 生。 本發明已進行各式硏究以達成上述目標,並 物膜係於氧離子植入之前以適當的厚度形成於晶 ,並接著實施該氧離子植入穿過該氧化物膜,藉 地避免附著至該晶圓的顆粒於此步驟直接接觸矽 1 SIMOX 150 keV 氧離子的 形成平坦 突 SIMOX 等),並 〇 在極高溫 狀況下於 在氧離子 驟,顆粒 至裸矽, 問題,並 子植入步 顆粒,相 缺陷的發 發現氧化 圓的表面 此可有效 表面,且 -6 - (4) (4)1345286 該氧化物膜亦可於該氧離子植入後不移除而做爲後續高溫 退火步驟的保護膜,藉此亦可避免顆粒直接接觸矽表面。 本發明係基於上述知識及其中結構如下。 (1 )製造SIMOX晶圓的方法包含氧離子植入步驟及 高溫退火步驟,其中氧化物膜於氧離子植入之前形成於晶 圓的表面,並接著實施該氧離子植入穿過該氧化物膜。 (2) 依據項目(1)之製造SIMOX晶圓的方法,其 中蝕刻部分或全部該氧化物膜,以便於該氧離子植入之後 移除附著至該氧化物膜的顆粒。 (3) 依據項目(1)之製造SIMOX晶圓的方法,其 中於該氧離子植入之後使用至少部分該氧化物膜做爲後續 該高溫退火步驟的保護膜而不完全移除。 (4 )依據項目(1 ) - ( 3 )任一·項之製造SIMOX晶 圓的方法,其中該氧化物膜係經由使用氧或蒸汽之氧化處 理’或經由使用矽烷或二氯甲矽烷及氧之CVD處理而形 成。 (5 )依據項目(1 ) · ( 4 )任一項之製造SIMOX晶 圓的方法,其中該氧化物膜具有5-lOOnm的厚度。 (6)依據項目(1) - (5)任一項之製造SIMOX晶 方法,其中該氧化物膜的外緣藉蝕刻而移除以改進該 _離子植入步驟中自接腳之電荷的流動。 依據本發明,不僅在SIMOX程序中氧離子植入步驟 # &高溫退火步驟有效地避免附著至晶圓的顆粒與矽表面 觸,且結果相較於傳統技術而大大地降低該些顆粒 (5) (5)1345286 所引發表面缺陷的發生。 【實施方式】 本發明將參照附圖而具體描述。在SIMOX程序的氧 離子植入步驟,顆粒係至少由晶圓的支架部分及旋轉系統 、光束線、運輸系統等製造。該顆粒主要由做爲構件之材 料的矽、矽氧化物、碳等組成。 到目前爲止,當顆粒1如圖1 ( a )所示附著至晶圓2 的裸矽表面時,其便如圖1 (b)中所示經由氧離子植入而 藉BOX膜3之形成中溫度提昇而於矽表面供乾,最後產 品中引發顆粒缺陷的可能性極高》而且,即使於矽表面烘 乾的該顆粒1與圖1(c)中所示退火中所形成的氧化物膜 4,藉蝕刻該氧化物膜4而一同移除,它們亦如圖1(d) 中所示留下做爲內徑痕跡5而引發表面缺陷。 相對地,依據本發明,如圖2 ( a )中所示,氧化物膜 (以下稱爲幕濾氧化物以區別退火中所形成的氧化物膜4 )6於氧離子植入之前形成於矽表面上。當氧離子植入穿 過該幕濾氧化物6時,即使該顆粒1係於該植入期間製造 ’該些顆粒1將如圖2(b)中所示並非直接附著至矽表面 ,而是附著至該幕濾氧化物6的表面,使得該顆粒1將如 圖2(c)中所示並非於退火中矽表面上烘乾,因而於該植 入後藉將該幕濾氧化物6及該顆粒1以HF等蝕刻而將該 顆粒1連同該幕濾氧化物6移除,且結果如圖2(d)中所 示,該矽表面保持裸態。 -8- (6) (6)1345286 若該幕濾氧化物於氧離子植入後移至高溫退火步驟而 不完全移除,便有效地做爲該高溫退火程序中顆粒的保護 膜。甚至在該高溫退火程序中,考量特別於最初程序階段 附著至該裸矽表面而未形成表面氧化物膜的顆粒,於後續 高溫退火中在表面烘乾,便極可能於最後產品中引發表面 缺陷。此外,退火中形成的所有幕濾氧化物及氧化物膜最 後均移除,使得該退火中所附著的顆粒可連同該些氧化物 膜有效地移除。 由於厚度係藉氧離子植入中噴濺,該幕濾氧化物較佳 地具有不小於5nm的厚度。儘管該幕濾氧化物的厚度可藉 提昇植入能量而變厚,但考量實際植入能量及後續退火程 序,希望其不超過lOOnm。 而且,關於形成幕濾氧化物的方法,考量化學氧化物 、sol-gel方法等,但鑑於該幕濾氧化物的品質,有利地採 用通常氧化方法或經由CVD (化學蒸汽沈積)程序之形成 氧化物膜的方法。 在形成幕濾氧化物的狀況下,矽表面覆蓋一絕緣膜, 使得於離子植入中擔心充電的問題。在此狀況下,以支架 支撐晶圓的部分相應於該晶圓的外緣部分,使得希望以 HF溶液等蝕刻該部分,而僅自該外緣部分移除該絕緣膜 數mm的距離。即,如圖3中所示,在該晶圓2的完整周 圍,較佳地該幕濾氧化物6僅自該外緣部分移除數mm的 距離。如此一來,電荷於氧離子植入步驟自接腳有效地流 動,使得克服了離子植入中的充電問題。 -9- (7) (7)1345286 基於參考,依據本發明之SIMOX程序的典型流程圖 顯示於圖4中。 (範例) 本發明參照經由MLD方法施予SIMOX程序進行描述 〇 首先在下列狀況下實施氧離子植入,加速能量: 170keV,劑量:超過2·5χ1017 cm-2,及基底溫度:400°C ’且之後在室溫以2.5X1015 cm·2劑量實施該離子植入。接 著,以1 320°C實施ΙΤΌΧ程序達1〇小時,並在Ar氣體 (氧含量·· 4% )中實施退火達1 〇 -2 0小時。相對於因而獲 得的晶圓,檢查顆粒缺陷以獲得表1中所示結果 在表1中’編號1-5爲依據傳統方法的比較範例,編 號6-10爲發明範例’其中幕濾氧化物於依據本發明之氧 離子植入之前形成於晶圓的表面上,且接著實施離子植入 穿過該幕濾氧化物。在本發明的部分範例中,部分或全部 該幕濾氧化物於該離子植入後藉蝕刻而移除。而且,該幕 濾氧化物的厚度及該氧離子植入後該幕濾氧化物的移除比 例均顯示於表1中。 再者’顆粒缺陷係經由s P 1而評估晶圓表面上具有不 低於0.10/^!11(>0.16//11〇或不低於〇5"111(>()5以111 )顆粒大小的顆粒數量。 -10- (8) 1345286 表l 編號 幕濾氧化物 的厚度(nm) 氧離子植入後幕濾氧化 物的移除比例(%) >0.16/zm (/wfr) >0.5/zm (/wfr) 備考 1 - 76 24 比較範例1 2 146 30 比較範例2 3 - • 130 34 比較範例3 4 - _ 90 20 比較範例4 5 - 180 21 比較範例5 6 50 100 32 5 發明範例1 7 60 50 19 8 發明範例2 8 70 35 13 3 發明範例3 9 80 30 24 4 發明範例4 10 100 25 27 7 發明範例5 11 100 25 20 5 發明範例6
如自表1所見,可經由使用依據本發明之SIMOX程 序而大大降低顆粒位準。 再者’表1中編號11爲一範例,其中如圖3中所示 ,幕濾氧化物的外緣(3 mm )經蝕刻而移除,以改進氧離 子植入步驟中電荷自接腳的流動。在此狀況下,無離子植 入中充電的問題。 此外’相對於上述發明範例及比較範例,檢查HF缺 陷及草皮缺陷的密度,做爲SOI晶圓的典型缺陷。該HF 缺陷係經由每一 cm2的發生數量而評估,該草皮缺陷則藉 由SEM所觀察到達埋藏氧化物膜的凹處數量而評估。結 果顯示於表2中。 -11 - (9)1345286 表2
No. HF 缺陷(cm·2 ) 草皮(/wfr) 1 0.03 20 2 0.05 30 3 0.04 2 1 4 0.03 15 5 0.05 19 6 0.0 15 5 7 0.01 3 8 0.005 1 9 0.01 2 10 0.0 1 4 η 0.01 2
如自表2所見’依據本發明可大大降低S0I的既有缺 陷。 儘管上述範例主要相對於經由MLD方法而將本發明 應用於SIMOX程序之狀況加以說明,但可確定的是即使 是經由該高劑量SIMOX方法及低劑量SIMOX方法而將本 發明應用於SI Μ 0X程序,亦可獲得類似效果。 如上述,本發明開發大大改進SOI表面上最後顆粒位 準的效果。而且,當於晶圓背面上現有幕濾氧化物的狀態 實施高溫退火時,該裸背面在該高溫退火中不與晶圓支架 直接接觸,使得獲得大大降低晶圓背面上所擔心之裂縫發 生的附加效果。 【圖式簡單說明】 圖1爲描繪依據傳統技術之SIMOX程序中顆粒之行 -12- (10) (10)1345286 爲的槪圖。 圖2爲描繪依據本發明之SIMOX程序中顆粒之行爲 的槪圖。 圖3爲描繪於氧離子植入步驟改進自接腳之電荷流動 之方法的槪圖。 圖4爲依據本發明之典型SIMOX程序的流程圖。 【圖式簡單說明】 1 :顆粒 2 :晶圓 3 :埋藏氧化物膜 4、6 :氧化物膜 5 :內徑痕跡 6 :幕濾氧化物
-13-

Claims (1)

1345286 '卜;^修正丨 -----— . 丨· • 第096110633號專利申請案中文申請專利範圍修正本 民國"年12月24日修正 十、申請專利範圍 1·—種製造SIMOX (植氧分離)晶圓的方法,包含氧 離子植入步驟及高溫退火步驟,其中幕濾氧化物膜於該氧 離子植入之前形成於晶圓的表面上,且接著實施該氧離子 植入通過完整狀態下之該幕濾氧化物膜,及 φ 蝕刻該氧化物膜以便於該氧離子植入之後且於該高溫 退火步驟之前移除附著至該幕濾氧化物膜的顆粒,而使得 該幕濾氧化物之厚度被均勻地減少。 2. 如申請專利範圍第1項之製造SIMOX晶圓的方法 ’其中於該氧離子植入之後使用至少部分該氧化物膜作爲 後續該高溫退火步驟的保護膜而不完全移除。 3. 如申請專利範圍第1或2項之製造SIMOX晶圓的 方法,其中該氧化物膜係經由使用氧或蒸汽之氧化處理, % 或經由使用矽烷或二氯甲矽烷及氧之CVD處理而形成。 4. 如申請專利範圍第1或2項之製造SIMOX晶圓的 方法,其中該氧化物膜具有5-100nm的厚度。 5. 如申請專利範圍第1或2項之製造SIMOX晶圓的 方法,其中該氧化物膜的外緣藉蝕刻而移除以改進該氧離 子植入步驟中自接腳之電荷的流動。
TW096110633A 2006-03-27 2007-03-27 Method of producing simox wafer TWI345286B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085340A JP5157075B2 (ja) 2006-03-27 2006-03-27 Simoxウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW200802694A TW200802694A (en) 2008-01-01
TWI345286B true TWI345286B (en) 2011-07-11

Family

ID=38197993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096110633A TWI345286B (en) 2006-03-27 2007-03-27 Method of producing simox wafer

Country Status (6)

Country Link
US (1) US20070224773A1 (zh)
EP (1) EP1840957A1 (zh)
JP (1) JP5157075B2 (zh)
KR (1) KR100878732B1 (zh)
SG (2) SG136099A1 (zh)
TW (1) TWI345286B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778717B2 (en) 2010-03-17 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Local oxidation of silicon processes with reduced lateral oxidation
US8858818B2 (en) * 2010-09-30 2014-10-14 Suvolta, Inc. Method for minimizing defects in a semiconductor substrate due to ion implantation
US8778786B1 (en) 2012-05-29 2014-07-15 Suvolta, Inc. Method for substrate preservation during transistor fabrication
JP6502198B2 (ja) * 2015-07-02 2019-04-17 東京エレクトロン株式会社 基板処理方法および記憶媒体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2528018A1 (fr) * 1982-06-07 1983-12-09 Cuir Sa Taquets de positionnement de produits en feuille
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
JPH04737A (ja) * 1990-04-17 1992-01-06 Fujitsu Ltd 半導体装置の製造方法
US5364800A (en) * 1993-06-24 1994-11-15 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
JPH07193204A (ja) * 1993-12-27 1995-07-28 Nippon Steel Corp 半導体基板の製造方法
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Soi基板の製造方法およびsoi基板
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
KR0143344B1 (ko) * 1994-11-02 1998-08-17 김주용 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
JPH1041241A (ja) * 1996-07-26 1998-02-13 Sharp Corp 半導体装置の製造方法
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Soi基板の作製方法
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production

Also Published As

Publication number Publication date
JP2007266055A (ja) 2007-10-11
EP1840957A1 (en) 2007-10-03
TW200802694A (en) 2008-01-01
SG136099A1 (en) 2007-10-29
JP5157075B2 (ja) 2013-03-06
KR20070096976A (ko) 2007-10-02
US20070224773A1 (en) 2007-09-27
SG155989A1 (en) 2009-10-29
KR100878732B1 (ko) 2009-01-14

Similar Documents

Publication Publication Date Title
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
JP3762144B2 (ja) Soi基板の作製方法
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
TWI610335B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
JP5487565B2 (ja) エピタキシャルウェーハおよびその製造方法
TWI378538B (en) Oxydation after oxide dissolution
WO2006059586A1 (ja) 直接接合ウェーハの製造方法及び直接接合ウェーハ
JPH11307747A (ja) Soi基板およびその製造方法
JP2004363592A5 (zh)
US8461018B2 (en) Treatment for bonding interface stabilization
JP4817342B2 (ja) Soiタイプのウェハの製造方法
JP4577382B2 (ja) 貼り合わせウェーハの製造方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
TWI345286B (en) Method of producing simox wafer
JP2002184960A (ja) Soiウェーハの製造方法及びsoiウェーハ
TW200818255A (en) Method of producing bonded wafer
TWI567833B (zh) Method of manufacturing wafers
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
JP2013508962A (ja) 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法及び前記方法により得られたデバイス
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
JPH10223551A (ja) Soi基板の製造方法
JP3241155B2 (ja) 半導体基板の製造方法
WO2019239763A1 (ja) 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ
TWI336115B (en) Method of producing simox wafer
TWI578402B (zh) Method of manufacturing wafers

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees