TWI338896B - Nonvolatile memory device and control method thereof - Google Patents

Description

1338896 九、發明說明： 【發明所屬之技術，員域】 本發明係關於-種電子可重寫之非 制方法。尤有關於-種使用具有負電阻#置及其控 件的非揮發性記憶體裝置及其控制方法。、 揮發性記憶體元 【先前技術】 儲存裝置被要求能夠高速存取。作爲最 == 去大的、ί導憶f裝置等相比，能夠以較低的價格保存相 y的式或㈣，並且可以選擇性地改變至較高等級的^裝 r叙比磁性儲存體級別更高的儲存裝置。通常，dram n«存取記憶體）用於主記㈣。與磁賴存體相比較， 被高ί存取，此外，D議具有隨機存取性。再者， QDATV/r/、有在其每位元成本（C〇St-Per_bit)的價格方面比諸如 SRA^靜:態隨機存取記憶體）#高速半導體記憶體更低的特性。 A、等級的儲存裝置是包含於MPU (微處理單元）中的内部 尚速緩衝記憶體（intemal cache mem〇ry )。内部高 由内部匯流排連接到Mpu的核心、，因此其可以相31 當 =己速 然而，所保護的記錄容量是相當小的。作爲配置於内部高速 $衝記憶體和主記憶體之間級別的儲存裝置，有時使用二級高速 緩衝記憶體或三級高速緩衝記憶體等。 dram被選爲主記憶體的原因是它在存取速度和每位元成 本之間具有很好的平衡。此外，在半導體記憶體當中，dram具 5 1338896 有大容量，並且最近已問發出了具有1 旦 =然而，DRAM為揮發性記憶體，當電源被關 G資曰^ f 爲了二合 麻i了保存貝料使當接通電源時，也需要周期性地執杆更 丨因此，對於功率耗損的減少上存在限制，並且存在兩要 通過控制^進行娜控__。 鳳#在而要 二乍爲大容量的非揮發性半導體記憶體，快閃記憶 及二1 ’㈣記憶體射錢场刪除資㈣心 D及：=== ，它不適合於代替 (磁阻糾非縣性記，_紐MRAM 二且W幾存取兄憶體>、FRAM (鐵電隨機存取記憶體 -疋，很難獲得與dram相等的儲存容量。 用相方面’作爲代替DRAM的半導體記憶體，提出了鮮使 ===的;1Γ (相變隨機存取記憶體)(見美= 材料如ϋ’ 。在 M巾’藉由包含於記錄層中之相變 相之來儲存貝料。亦即’相變材料的電阻在結晶相和非晶 才之間，大不同° #由利用該特性可以儲存資料。 抑。貝電到相變材料並感應電阻值來執行資料- 相變發生。，二“匕 狀夠小的值’使得沒有 改變’ L處施加高熱量否則相變材料的相態不 文文且因此即使當電源被關掉時，資料也不會喪失。 電其中使用相變材料之非揮發性記憶體元件的電流- 性記=9=斤不，結晶態（在此定義爲“設置態”）令的非揮發 認爲i 近ΓΪ性的電流:電娜^ tt7AAjb 九 相反的，非晶悲€在此定義爲“重置鲅，，） 她加超_禮倾vt的電駐财於好_·態。當^ 1338896 超過”界值Vt時’引起—回（snap-bacl〇，且因此導致低電阻。 f了將具有這種特性的非揮發性記憶體元件從設置態改變爲 •重^〜、贼^ 9中所示之重置區中的電流，可以被施加到該非揮發 •性記憶^件。重㈣中的電流是用於將構成非揮發性記憶體元 件=相k材料加熱至高於熔闕溫度所必需的電流。當施加這種 電流時，且之後將電流切斷以迅速地冷卻該相變材料。結果’該 .· 相變材料轉變爲非晶態。 、 -爲j將，揮發性記憶體元件從重置態改變爲設置態，圖9中 所5Γ之设置區中的電流，可以被施加到非揮發性記憶體元件。設 籲置5中2流是用於將構成非揮發性記憶體元件的相變材料加熱 ，高於結J溫度並低於賴的溫度所必需的電流。t_電流被 施加一預定時間時，且隨後切斷該電流以冷卻該相變材料。咭果， 該相變材料被結晶化。 然而，如上所述，重置態中的非揮發性記憶體元件具有負電 阻特性，線B。ϋ此’爲了從重置態改變爲設置態，首先，必須 將超過臨界值Vt的電壓施加到該非揮發性記憶體元件。這在寫操 $的^始段,’導致由CBLXVt所限定之電荷Q累積到位元線 中，/、中CBL是位元線的電容。藉由驟回，累積的電荷Q經由非 ，發性5己憶體元件而放電。因此，當位元線的電容CBL變大時， •藉由驟回而經由非揮發性記憶體元件所釋放的電流量增加。 圖10為一曲線圖’顯示了將非揮發性記憶體元件從重置鲅變 爲設置態時的電流波形。 “ ^ 圖10中所示，爲了將非揮發性記憶體元件從重置態改變爲 设置態，與圖10中所示之設置區相等的電流，可以被施加到該非 - 揮發性记憶體元件。然而，如上所述，重置態中的非揮發性記憶 -體凡件具有負電阻特性。因此，當藉由驟回來釋放電荷Q時，過 剩，流通過。儘管過剩電流的量取決於位元線的電容CBL，但是在 大多數情況下，該過剩電流大於重置區中的電流，結果，該變 材料會短暫地暴露到高熱量。 7 這可======卿材料。因而， 【發明内容】 本發明已經解決這種問題，並且本 揮發性記憶體裝置及其控制方法’其ΐ由供一種非 的發生被抑制。 、 口所引起之過剩電流 根據本發明的轉發性記缝裝置，包含： 具有負電阻特性的非揮發性記憶體元 到該非揮發性記憶體元件的選擇性電曰， =非揮發性記憶體元件提供電流的位J以:體， 地改變該件之寫操作的期間，’逐漸地或# 電晶體之電流驅上續地改變選擇性 該選擇性電晶體的電流驅動能力：、=在時的時間限制 被抑=播f因而’可以減小非揮發性記憶體元電流 記』ί=之;;體裝置的控制方法，Ϊ2ί性 =接到該非揮發性記憶體二牛憶=;被串 發性：體ί:;供;f;位元線。該控=包i爲_ 制電極；及/ %加第一選擇性到該選擇性 電晶體的控 壓之第-Λ選擇J二後的第二時期中，施加高於該第-選擇性電 電;體的控， 電流。 田在撕期中被促使發生驟回時，可以抑制過剩 只要該非揮發性 在非揮發蝴t樹置的_上沒有限制 諸如硫化物材料之相I 置。典型的裝置包含其中使用 如上所述，根ΞίίΓ非揮發性記憶體元件。 因此，可以減少非揮二以抑制由驟回引賴過剩電流。 揮發性記髓之重‘日，體7上造成的損壞’因而防止非 里馬數目（可重寫壽命）的降低。 【實施方式】 詳細說明本發明的較佳實施例。 發性記憶i裝 元陣’根據本實施例之非揮發性記憶體的記憶體單 括互相交又的多條字線二 圖2為記憶體單元叉點佈記憶體單元妮。 選擇==憶;;揮發性記憶體元件-和 疋物材料。硫化物材料意味著包含鍺 接-去沾人八碲（Te)、銦（Ιη)、硒（se)等等中之至少一 種凡素的u。例子包括二福合金，如GaSb 以及GeTe ;三元系合金如祕碑、= = 3 以及InSbGe;以及四元系人入上A T curr , e ^nSb2Te4 (SeTe)^Te81〇e；st：r^A^ 包括硫化物材料的相變材料可以採用 亦即，非晶相或結晶相。在非晶相中，相變材阻 態，而在結晶相中，它處於相對低電阻態。切以目對冋電阻 9 1338896 選擇性電晶體Tr由N-通道Μ〇ς φ曰^ 連接到相應字線WL。因此， 電體構成，且其閘電極被 記億體元件pc被連接在位元線^ L 導致其中非揮發性 線乳。列解碼器u藉由 ，ϋ由列解碼器U來驅動字 X啟動多條字線WL中的任列位址X，並基於列位址 同_動。 有共用該位元線的多條字線肌可以被 另一方面，在控制器】〇的控 位元線BL，以及在讀或寫摔倾 日仃解碼12來驅動 流。藉由控制哭10 A扞經踩义獒供母個位元線3二合適的電 讀出的資斜去由，趴山山—才仃解馬态12從母條位兀線BL 出端=中方面輸出，到資_輸 基於從資料輪入/輸^ 寫操作時’行解碼器 每條位开的m /ΪΪ 和订Y提供的資料DQ ’驅動 描述。”^ 。純作時驅動位元線BL的方法之後將被詳細 時财2經由，端22、位址端23以及指令端24分別提供 其二::二去、位址信號ADD以及指令信鍊CMD。控制哭10 ί器===址信號ADD以及指令信號⑽控^解 控制器10產生設置信號SET和重置信號

作時’設置信號SET和重置信號聰T是時G set被提供給行解碼器12。重置信號虹啦被 &七、、’5列解碼器11和行解碼器12。 圖3為包含於列解碼器11中之字線驅動電路30的電路圖。 圖3中所示的字線驅動電路3〇是對應於一條字線WL的電 Ϊ動ΐ^ο’。在列解碼器U内，佈置對應於每條字線肌的字線

10 1338896 如圖3中所示，字線驅動電路3〇包含：在第一電源電位vdd 和源極電位VSS之間串聯連接的卜通道M〇s電晶體31和N•通 *道M0S電晶體32 ;以及在第二電源電位vpp (〉VDD)和源極電 ,位VSS之間串聯連接的P_通道M〇S電晶體33和N-通道MOS電 晶體34。電晶體31至34的汲極被共通連接，並被連接到相應 線WL。 .· 字線驅動電路30更包含用於接收選擇信號F和重置信號

、RESET的反及閘35，以及用於接收選擇信號？的反相器36。這 些輸出被提供給每個電晶體31和32的閘電極。該重置信號reset # 也被直接提供給電晶體33的閘電極。選擇信號F是基於列位址X 產生的信號，並且對應於將被啟動之字線WL的選擇信號F變爲 高位準。 子線驅動電路30更包含用於接收重置信號的延遲電 路37、用於接收延遲電路37之輸出的反相器％、以及用於接收 反相器38之輸出和重置信號RESET的及閘39。及閘39的輸出被 提供給電晶體34的閘電極。 利用這種電路結構’字線驅動電路30的輸出導致第一電源電 位VDD、第二電源電位VPP以及源極電位vSs中的任意一種位 _ 準。亦即，每條字線WL導致被以三個值中的任意一種^準來驅 動。 -4為包含於行解碼器12中之位元線驅動電路的電路圖。 、當讀/寫信號R/W表示寫操作時，位元線驅動電路4〇被啟動， 並對應於如圖4中所示的一條位元線BL。在行解碼器12内，佈 置夕條位元線驅動電路4〇。然而，不必將位元線驅動電路分配 =所有的位元線BL。將一個位元線驅動電路4〇分配給被行開關 父替地選擇的多條位元線BL就足夠了。 —如圖4中所示’位元線驅動電路40包括設置使用（set_use) 的疋電流電路41和重置使用（reset-use)的定電流電路42。設置 使用的定電流電路41被連接到第一電源電位VDd，重置使用的

11 1338896

定電流電路42被連接到第二電源電位VPP。設置使用的定電流電 路41是提供設置區中之電流的電流源，以及重置使用的定電流電 路42疋提供重置區_之電流的電流源。位元線驅動電路4〇更包 含其源極被連接到設置使用之定電流電路41的P-通道MOS電晶 體43以及其源極被連接到重置使用之定電流電路42的p_通道 MOS電晶體44。電晶體43及44的沒極被共通連接，並被連接到 相應字線BL。 電晶體43的閘電極被提供設置信號SET。因此，設置使用的 定電流電路41和電晶體43構成用於設置非揮發性記憶體元件pC 的驅動電路。另一方面，電晶體44的閘電極被提供重置信號 RESET。因此，重置使用的定電流電路42和電晶體糾構成 重置非揮發性記憶體元件PC的驅動電路。 藉由將被寫入的資料，亦即，資料DQ的邏輯位準，來選擇 導通的電晶體43或44。具體地，對應於將被設置的非揮發性記憶 體元件PC’連接到位元線bl的位元線驅動電路4〇被提供嗲置俨 號SET’且因此，電晶體43被導通。另一方面，對應於應該被^ 置的非揮發性記·元件PC，連制位元線BL驗元線驅動電 路40被提供重置信號虹犯丁，且因此，電晶體糾被導通。 圖5為包含於行解碼器π中之讀電路5〇的電路圖。 當讀/寫信號R/W表示讀操作時，讀電路5〇被啟動，並且 應於如圖5中所示的—個位元線此。然而，類似於位元線驅 路40，不=將讀電路5〇分配給所有的位元線BL。將一個讀 50分配給藉由行開關交替地選擇的多條位元線BL就足夠·/。 一如圖5中所示，讀電路5〇包括在第一電源電位vdd和相 位兀線BL之間串聯連接的|>_通道M〇s電晶體5〗和队通 ΪΪΐ ί 了 效二極體’並且其汲極和閘極被提供給 放 個輸人端。放大器53的另—輸人端提供參考雷位

Vref。，大器53的輸出作爲資料DQ被提供給資料輸入/輸2卜 讀電路50更包含放大器54，其輸出被提供給電晶體= 的問 12 r-· 1338896 電極。放大器54的一個輸入端被提供偏壓電位，並且另— 輸入端被連接到電晶體52的汲極。因此，在讀操作的時候，位元 線BL的位準被調整處於偏壓電位Vbias附近，並且根據位元線 BL中將通過的電流量，亦即，資料DQ的邏輯位準，決定放大 53的輸出。 口 ^根，本實施例的非揮發性記憶體裝置如上所述構成。接下來 描述本實施例之非揮發性記憶體裝置的寫操作。 圖6為一時序圖，根據本發明之該實施例，圖示非揮發性 憶體裝置之寫操作。 ° 士如圖6中所示，在資料的寫操作中，在與時脈信號CLK同步 的時間tl，提供啟動指令ACT和列位址χ。接著，在時間口，提 供寫指令WRT、行位址γ以及寫資料DQ。回應於此，基於列位 址X的預定選擇信號F被轉變爲高位準。設置信號SET和重置信 號RESET被依次啟動爲低位準。然而，在時間t2之前的任何時期二 所有的選擇j遺F被固定爲低位準。設置信號SE RESET都被固定爲高位準。 心處 ‘因此，在圖3中所示的字線驅動電路3〇中，電晶體32 通’並且其他電晶體被截止’且因此，所有字線WL被固定 才#=3止因此’包含於每個記憶體單元MC中之所有選擇性 ’在時間t2 ’預定選擇信號F被轉變爲高位準，並且者 设置#號SET轉變爲低位準時，包含於字線驅動電路％中之: ，31被^通並且其他電晶體被戴止。該選擇字線肌被提一

WL 設置信號SET也被提供給與將被設置 並且包含於位 == :之，體43處於導通狀。因此，與將被設置之 體兀件PC相對應的位元線BL被提供卿作爲寫電壓:且因己而隐 ar· 13 1338896 提供設置區中的電流。在圖6中的BL (RESET至SET)中，出 示了此時位元線BL中通過的電流波形。結果，當將被設置的非揮 發性記憶體元件PC處於重置態時’非揮發性記憶體元件pc被施 加超過臨界值Vt的電壓，且因此引起驟回。 然而’此時’閘壓疋VDD ’並且電流驅動能力被相對地限制 爲低級別。因此’藉由該選擇性電晶體Tr的當前電流驅動能力， 限制了由於驟回引起的過剩電流。 此外’此時’重置信號RESET保持高位準。因此，與將被重 置之非揮發性記憶體元件PC相對應的位元線bl是'不啟動 (inactived)狀態。 此後，當在時間t3，重置信號RESET轉變爲低位準時，包含 於子線驅動電路30中之電晶體33被導通並且其他電晶體被截 止。因此，該選擇字線WL的選擇性電壓轉變爲第二電源電位 VPP。因而，連接到字線WL之選擇性電晶體Tr的電流驅動能力 增加。 重置信號RESET還被提供給與將被重置之非揮發性記憶體 元件PC相對應的位元線驅動電路40，並且包含於位元線驅g電 路40中之電晶體44處於導通狀態。因而，與將被重置之非揮發 性記憶體元件PC相對應的位元線BL被提供VPP作爲寫電壓，且 因此，提供重置區中的電流。此時，在圖6中的BL(SET至RESET) 中，出示了位元線BL中通過的電流波形。重置區中的電流是用於 將構成非揮發性記憶體元件PC的相變材料加熱至高於溶化點的 溫度所必需的電流，並且是較大的電流量。然而，此時，選擇性 電晶體Tr的閘壓增加到VPP，且因此，可以爲非揮發性記憶體元 件PC提供用於重置的足夠電流量。 當重置信號RESET被啟動爲低位準時，設置信號SET也保持 啟動]因而，設置區中的電流連續地通過將被設置的非揮發性記 憶體疋件PC，且因此，構成非揮發性記憶體元件PC的相^材料 被加熱到高於結晶溫度並低於熔化點的溫度。 1338896 >，時間t4，選擇信號卩恢復到低位準，而設置信號SET和重 f信f RESET恢復到高位準。因而，包含於字線驅動電路3〇令 之電晶體32和34被導通，並且字線WL恢復到源極電位vss。 另外，包含於位元線驅動電路4〇中之電晶體43和44被截止，且 電流供給結束。 圖7顯示了將非揮發性記憶體元件pc從重置態改變爲設置態 時之電流波形的曲線。

重置態中的非揮發性記憶體元件pc，亦即，其相變材料處於 #晶態的非揮發性記憶體元件PC，具有負電阻特性。因此，如圖 7中的波形C所示，在該實施例中由於驟回而有少量過剩電流通 過。然而，此時，選擇性電晶體Tr的閘壓被設爲VDD，並且電流 軀動^力^卩^制。結果，過剩電流的峰值被大大地抑止。亦即， 町以提供穩定電流量而不會嚴重地偏離於設置區中的電流。因 此，與白知情况相比較，非揮發性記憶體元件上造成的損壞是非 常小的。應當>主意，用於比較所示的波形是習知非揮發性記憶體 中通過之電流的波形，且與圖1〇中所示相同。 心 圖8顯示了將非揮發性記憶體元件pc從設置態改變爲重置能 時之電流波形的曲線。 設置態中的非揮發性記憶體元件PC不具有負電阻特性，且顯 示與普通電阻裝置一樣的性能。因此，如圖8中的波形E所示， 可以提供幾乎固定的電流。 如上所述，重置區中的電流是用於將構成非揮發性記憶體元 件PC的相變材料加熱至高於熔化點的溫度所必需的電流，並且是 相對大的電流量。然而，在重置信號RESET被啟動時，選擇性電 晶體ΊΥ關壓增加到VPP，且職可以鮮揮發性記_元件pc 提供用於重置的足夠電流量。 ^當因^設置了或重置了所欲之非揮發性記憶體元件PC時，隨 後，使用讀電路50來探測是否有預定電流量流過位元[，可 以讀取該寫入的資料。

15 S 如上所述，根據本實施例，在 2 ^ ^ ^ ^ 的時期是寫操作的前面部分，㈣WT μ t3的時期巾，t2至t3 置俨铗ςρτ；^熟ι 子線WL的位準被設爲VDD並且設 严唬SET被啟動，而在〇至料的 知作的後面部分，字線WL mm 至t4的時』疋寫 RESET姑㈣的準被设爲VPP並且重置信號 * 皮U 可以有效地抑制由於驟回引起的過剩電流， 、’正確地设置和重置非揮發性記憶體元件pc。

的产::都實施,’在設置和重置非揮發性_體元件PC

相_ WL相個=體;:不=資=: 控制的簡化和高速寫㈣。 T⑽T以貫現 本發明可触地應·半導敎賴裝置，制是pRAM。 圖11顯示了使用PRAM之資料處理系統的方塊圖，該pRAM 應用本發明。

圖11中所示的資料處理系統100包括資料處理器12〇和應用 ^發明的PRAM 130,資料處理器120和pram 13。經由系統匯 "il排110互相連接。資料處理器12〇可以選自微處理器（mpu) 和，位信號處理器（DSP)的至少一種。在圖u中^盡管資料處 理态120和PRAM 130爲了簡化該視圖而經由系統匯流排11()連 =，但是它們可以不經由系統匯流排110而是經由本地匯流排連 此外，在圖11中，儘管在資料處理系統1〇〇中爲了簡化視圖 而僅僅採用一組系統匯流排110 ’但是也可以提供經由連接器連接 到系統匯流排110的串列匯流排或平行匯流排。如圖丨丨中所示， 儲存裝置140、I/O裝置150以及ROM 160被連接到系統匯流排 110。然而，它們不是用於資料處理系統1〇〇的必需元件。 儲存裝置140可以選自硬碟驅動器、光碟驅動器以及快閃記 憶體裝置中的至少一種。I/O裝置150可以選自諸如液晶顯示器 (LCD)的顯示裝置和諸如鍵盤或滑鼠的輸入裝置。I/O裝置15〇可 以由輪入/輸出裝置構成。此外，儘管如圖11中所示對於每種元件 16 1338896 ^提供-個’但是在資料處理祕中可以提供兩個或更多相同元 、儘官上面已經說明了較佳實施例，但是本發明不限於此。 不脫離本發明之範U的條件下，可錢行各讎改，這種修改 包含在其中。 例如，在本實施例中’字線WL的位準 即，從VSS至VDD的改變，以及此後，從VDD至G ^亦 字線位準的控制不侷限於本發明中的兩個階段。因此，可以

：2 ^t3 ^s WL ^都被1 VDD，時間t2至t3的時期是寫操作的前面部分的紗 位準相等。同樣，在本實施财，在時間〇至*^ 的日=期中，字線WL的位準和與將被重置之非揮發性 = ^相對應之位元線BL的位準都設爲鞭，時間〇至 疋寫操作的後面部分。然而，不要求這些位準相1等。的夺』 此外’在本實施例巾，字線WL的位準從vdd 以*i置/號贿τ被啟動的時間點是相等的(日! t3)。然而，不要求這些時間點完全相等。 I寻間 本實施例中’非揮發性記憶體 成，但是本發明不限於此。只要使用的是鹿用了：2構 類型的非揮發性記憶體。裝置本發明也可以適用於其他 因如士所，根據本發明’可以抑制由驟回引起的過剩電、** 因此，可以減小非揮發性記憶體元件 笔极。 揮發性記憶體之重寫數目（可重寫壽命防止非 1338896 【圖式簡單說明】 明之隨附圖式’將明白本發 發性二較佳實施例’概略圖示非揮 圖2為一記憶體單元之電路圖； 路圖圖3為包含於圖1中所示之列解碼器中之字線驅動電路的電 電路包含於® 1帽示之行解碼μ之位元_動電路的 1中所示之行解碼器中之讀電路的電路圖； 記憶體裝ί:::: _本發明之較佳實關’_非揮發性 之電11:以:非揮發性記憶體元件從重職爲設置態時 之電非揮發性記憶體元件從設置態改變爲重置態時 電壓:d其中使用相變材料之非揮發性記憶體元件的電流- 之電舰錢槪錄重置態改 變爲設置態時 圖11為—方塊圖，圖示了使用PRAM的資料處理系統。 【主要元件符號說明】 10 11 12 21 5己憶體單元陣列 控制器 列解碼器 行解碼器 資料輸入/輸出端 18 Ϊ338896

22 時脈端 23 位址端 24 指令端 30 字線驅動電路 31 P-通道MOS電晶體 32 N-通道MOS電晶體 33 P-通道MOS電晶體 34 N-通道MOS電晶體 35 反及閘 36 反相器 37 延遲電路 38 反相器 39 及閘 40 位元線驅動電路 41 定電流電路 42 定電流電路 43 P-通道MOS電晶體 44 P-通道MOS電晶體 50 讀電路 51 P-通道MOS電晶體 52 N-通道MOS電晶體 53 放大器 54 放大器 100 資料處理糸統 110 糸統匯流排 120 資料處理器 130 PRAM 140 儲存裝置 150 I/O裝置

19 1338896

160 ROM X 列位址 Y 行位址 DQ 資料 BL 位元線 WL 字線 MC 記憶體單元 CLK 時脈信號 ADD 位址信號 CMD 指令信號 SET 設置信號 RESET重置信號 R/W 讀/寫信號 PC 非揮發性記憶體元件 Tr 選擇性電晶體 vss 源極電位 VDD 第一電源電位 VPP 第二電源電位 F 選擇信號 Vref 參考電位 Vbias 偏壓電位 ACT 啟動指令 WRT 寫指令 tl 〜t4 時間 20

Claims (1)

1. kiuli 本丨 十、申請專利範圍：<一一 99年11月17日修正替換頁 96124668(無劃線） 體裝置，包含： 憶體元件至少可變為具有—負電阻特性，該非揮發性記 不同； .’·、、第一狀恶和一第二狀態，每個狀態的電阻 -Y與該非揮發性記憶體^件串聯連接； - 發性記㈣元件提供電流； 中，逐^地·^病對該非揮發性記憶體元件白勺寫操作過移 =ίϊ;改變該選擇性電晶體的電流驅動能力； 一子線驅動電路，由該控制器所控制；及 句八了位ί線電路’由該控制器所控制，該位元線驅動電絡 ί，二ί;:動電路，將一第—寫_施加至該位元線；及〆 &驅動電路，將高於該第—寫電壓之—第二寫電壓施加至該位 其中， 在弟8守期中，該字線驅動電路施加一第一選擇性·雷壓别 :擇=;體的控制電極，並且在該第—4隨時 f子線驅動電路將高於該第—選擇性電壓的-第二選擇性 私£鉍力至邊選擇性電晶體的控制電極， 士f少在當該非揮發性記憶體元件轉變為該第-狀態時的該第 —時/月〒，該控制器啟動該第一驅動電路， 4 該第日可期中，該控制器停用該第一驅動電路，並且在當 ^揮發性記憶體元件變為該第二狀態時的該第二時期中，該控 制β啟動該第二驅動電路。 21 6 -Ί- 11 ^ li a w^a 4.如申誇直剎伙w钕， 96124668(無劃線） -選擇性電壓第3二項寫， ;;5擇:電申=圍;以 電堡和該第二寫電壓係實質上相J買上相寻亚且該弟二選擇性 6多條S發性爾置’包含： 電：有件和多個選擇性 ，多個選擇性電晶體的控制極 …線元—，議多條=二 驅動電路，驅動該字線，其中： 給該Ϊ、ί第;=第該;=電路將-第-選擇性㈣ 電路將高於該第選擇性一的第一第;中，該字線驅動 線; 的弟一選擇性電壓施加給該字 於要當二第-時期中，對應 位元路，將-第-寫電壓;裝置的 在該夕個位元線驅動電路告中， = 線，以及 轉變爲-相對高電p且之第^ 期中’對應於要 線驅動電路，將高於該第己憶體裝置的位元 的位元線。 ”、、之苐一寫電壓施加給該相應 第一 利範圍第6項之非揮發性記憶體果置心 發性記憶體裝置的該位元線“電轉之該非揮 相應的位元線。 將該弟—馬電壓施加給診 如申明專利乾圍第6或7項之非揮發性記憶體裝 置 其中 22 99年Π月π曰修正替換頁 在該第-時期中，對應於要轉變 ^__ 體裝置相對應的該位元線驅動電路，;= 她加該第二寫電壓_相應的位H 弟冑4也不 兮第巳圍第6或7項之非揮發性記憶體裝置，里中 電壓和該第一寫電壓係實質上相等，而ίίι: 11 €壓和糾二寫麵係實質上轉。 擇 10.種非揮發性記憶體裝置的控制方法，节非 體裝置包含:具有負電阻特性的非揮發』f己二^揮 到該非揮發性記憶體S件的 =，串％連接 憶體元2提供電流的位元線；該“該非揮發性記 體的ί制ί極;::’將-第-選擇性電壓施加給該選擇性電晶 壓的—第二選二㈡中’將高於琴第-選擇性電 其中， 轭加、.，°該、擇性電晶體的該控制電極， 5士=在#該非揮發性記憶體元件轉變為一第一狀能日卑的竹 一時期中，將—第一寫電壓施加給該位元ί， I㈣的該弟 期二狀態時的該第二時 U.如申請專;：的4 —寫電壓施加給該位元線。 法，其中：° &圍弟10項之非揮發性記憶體裝置的控制方 時期ΐΐΐϊ5:Π=υ严該第-狀態時的該第-泛如申請施力f該位元線。 控制方法，其中：苐或11項之非揮發性記憶體裝置的 B夺期中，以將件要轉變爲該第二狀態時的該第-13.如電壓施加給該位元線。 控制方法，並月中兮^圍弟1〇或1]項之非揮發性記憶體褒置的 〃中該第1擇性電塵和該第一寫電屢係實質上相 23 1338896 - ，'* 99年11月17日修正替換頁 .96124668(無劃線） 等，並且該第二選擇性電壓和該第二寫電壓係實質上相等。 14.如申請專利範圍·第10或11項之非揮發性記憶體裝置的 控制方法，其中該第一狀態為一相對低電阻態，而該第二狀態為 一相對高電阻態。 十一、圖式：

   24